JP2576673B2 - 液晶表示素子基板のバスラインの検査方法 - Google Patents
液晶表示素子基板のバスラインの検査方法Info
- Publication number
- JP2576673B2 JP2576673B2 JP2188533A JP18853390A JP2576673B2 JP 2576673 B2 JP2576673 B2 JP 2576673B2 JP 2188533 A JP2188533 A JP 2188533A JP 18853390 A JP18853390 A JP 18853390A JP 2576673 B2 JP2576673 B2 JP 2576673B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- bus line
- block
- probe
- bus lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示素子基板のバスライン検査方法に
関し、特にバスラインショートを短時間で検査する方法
に関する。
関し、特にバスラインショートを短時間で検査する方法
に関する。
液晶表示素子はその表示容量の増大が急速に進み、そ
れに伴ってバスライン数の増加が著しい。最近では、容
量が400×640つまりＸ方向バスライン400本,Y方向バス
ラインが640本であるOA用表示素子も市場に出現してい
る。さらに、カラー表示素子においては、容量が400×6
40×３と、Ｘ方向,Y方向のいずれかのバスラインが３倍
の本数のバスラインを有している。
れに伴ってバスライン数の増加が著しい。最近では、容
量が400×640つまりＸ方向バスライン400本,Y方向バス
ラインが640本であるOA用表示素子も市場に出現してい
る。さらに、カラー表示素子においては、容量が400×6
40×３と、Ｘ方向,Y方向のいずれかのバスラインが３倍
の本数のバスラインを有している。
一方、表示素子としてはこれら数千本のバスラインに
オープンもしくはショートの欠陥を１本も許すことはで
きない。その欠陥が表示上白線黒線として大きな表示欠
陥として見えるため全く商品価値を失うためである。
オープンもしくはショートの欠陥を１本も許すことはで
きない。その欠陥が表示上白線黒線として大きな表示欠
陥として見えるため全く商品価値を失うためである。
しかしながら、表示素子の製造過程、特に多くのバス
ラインを有した基板を製造する過程のバスライン無欠陥
歩留りは80％以下が一般的な現状である。さらに、バス
ライン欠陥の内、オープンよりショート不良の方がはる
かに多発している。これは表示素子の大容量，大面積化
に伴って増々困難な課題となりつつある。
ラインを有した基板を製造する過程のバスライン無欠陥
歩留りは80％以下が一般的な現状である。さらに、バス
ライン欠陥の内、オープンよりショート不良の方がはる
かに多発している。これは表示素子の大容量，大面積化
に伴って増々困難な課題となりつつある。
したがって、表示素子基板には製造過程において、バ
スライン検査を受け、良品，不良品の判定やプロセスチ
ェックなどが行われている。従来のバスライン検査は特
に確立した検査方法が無かった。上記のようにバスライ
ン数が数千本となり、0.1〜0.3mm程度のファインピッチ
となったが、検査方法を試行している程度であった。
又、工業製品製造上当然のことながら、高速に検査を行
なう必要があるが、確立されていない。一般的には、例
えば第７図に示すようなバスライン73の両端に接続端子
用兼プローブ用端子71,プローブ用端子72が各々のバス
ライン１本ごとに対で設けられた基板とし、バスライン
１本,1本及びバスライン間ごとの抵抗測定をプローブ針
やなぞり針を用いて行ない、抵抗の極端に大きい場合に
オープン、小さい場合をショートとして判定する検査が
行われている。
スライン検査を受け、良品，不良品の判定やプロセスチ
ェックなどが行われている。従来のバスライン検査は特
に確立した検査方法が無かった。上記のようにバスライ
ン数が数千本となり、0.1〜0.3mm程度のファインピッチ
となったが、検査方法を試行している程度であった。
又、工業製品製造上当然のことながら、高速に検査を行
なう必要があるが、確立されていない。一般的には、例
えば第７図に示すようなバスライン73の両端に接続端子
用兼プローブ用端子71,プローブ用端子72が各々のバス
ライン１本ごとに対で設けられた基板とし、バスライン
１本,1本及びバスライン間ごとの抵抗測定をプローブ針
やなぞり針を用いて行ない、抵抗の極端に大きい場合に
オープン、小さい場合をショートとして判定する検査が
行われている。
上述した従来のバスライン検査は、バスライン１本１
本及び各バスライン間ごとの抵抗測定を順次行なう方式
であるため、著しく長い検査時間を要する欠点があっ
た。
本及び各バスライン間ごとの抵抗測定を順次行なう方式
であるため、著しく長い検査時間を要する欠点があっ
た。
本発明の液晶表示素子基板のバスラインショートの検
査方法は、基板上のＸもしくはＹ方向又はＸ−Ｙ方向の
長手方向に表示領域外まで設けられたバスラインの少な
くとも片端にもしくは１本おきに両端の交互にプローブ
針が接触可能な面積の端子を設け、かつ前記両端の１本
おきの端子に、電圧電流計及び信号切換器（マルチスキ
ャナー）に接続された複数の偶数本ｎからなるプローブ
針群を同時に対向する両端に接触させ、まず片端側どう
しのプローブ針群の全てを前記信号切換器でショートさ
せ、両端のプローブ針群で切換器よりフォース・センス
を切換えることによりＩ−Ｖ測定を行ない、設定された
バスライン１本の設計概抵抗値Rbとバスラインのショー
ト抵抗値Rs及びバスライン間絶縁抵抗値Riと、前記Ｉ−
Ｖ測定から算出される測定抵抗Rmとの関係から判定され
るバスライン間ショートの有無を判定し、前記基板上に
設けられたＸもしくはＹ又はＸ−Ｙ方向のバスライン数
ｍを前記プローブ針群の本数ｎで、ブロック数Ａ（Ａ＝
m/2n−1,ただし小数以下は切り上げ）に分割された各々
のブロックをブロック端の端子を重複接触するようにプ
ローブ針群を順次移動させ、前記ブロック内でバスライ
ン間ショートが無い場合は順次次のブロック内のＩ−Ｖ
測定を行ないショートの有無の判断をし、全ブロック内
でショートが無い場合は全バスライン間にショートが無
いもの（良品）と判断し、途中のブロック内でショート
が有る場合はプローブ針群の移動を中止し、不良品と判
定し、次に必要に応じ、プローブ針群を前記切換器によ
りショートのあるブロックの端子数ｂ（ｂ＝2n）に応じ
て２分割し、前記バスライン両端のｅ本（ｅ＝（ｂ−
１）/4,ただし小数以下切り上げ）のプローブ針の対向
もしくはｅ本とｅ±１本との対向として、ブロック内の
２分割された小ブロック内を前記のごとくバスライン間
ショート有無の判断を行ない、前記小ブロックのどちら
か、バスライン間ショートが有る方をさらに小ブロック
内端子数Ｂに応じて、さらに順次２分割し、バスライン
両端のＥ本（Ｅ＝（Ｂ−１）/4,ただし小数以下切上
げ）のプローブ針の対向もしくはＥ本とＥ±１本との対
向としてブロック内のバスライン間ショート有無の判断
を順次行なう、ブロック追込み方式によりショートして
いるバスライン間を特定することを特徴とする。
査方法は、基板上のＸもしくはＹ方向又はＸ−Ｙ方向の
長手方向に表示領域外まで設けられたバスラインの少な
くとも片端にもしくは１本おきに両端の交互にプローブ
針が接触可能な面積の端子を設け、かつ前記両端の１本
おきの端子に、電圧電流計及び信号切換器（マルチスキ
ャナー）に接続された複数の偶数本ｎからなるプローブ
針群を同時に対向する両端に接触させ、まず片端側どう
しのプローブ針群の全てを前記信号切換器でショートさ
せ、両端のプローブ針群で切換器よりフォース・センス
を切換えることによりＩ−Ｖ測定を行ない、設定された
バスライン１本の設計概抵抗値Rbとバスラインのショー
ト抵抗値Rs及びバスライン間絶縁抵抗値Riと、前記Ｉ−
Ｖ測定から算出される測定抵抗Rmとの関係から判定され
るバスライン間ショートの有無を判定し、前記基板上に
設けられたＸもしくはＹ又はＸ−Ｙ方向のバスライン数
ｍを前記プローブ針群の本数ｎで、ブロック数Ａ（Ａ＝
m/2n−1,ただし小数以下は切り上げ）に分割された各々
のブロックをブロック端の端子を重複接触するようにプ
ローブ針群を順次移動させ、前記ブロック内でバスライ
ン間ショートが無い場合は順次次のブロック内のＩ−Ｖ
測定を行ないショートの有無の判断をし、全ブロック内
でショートが無い場合は全バスライン間にショートが無
いもの（良品）と判断し、途中のブロック内でショート
が有る場合はプローブ針群の移動を中止し、不良品と判
定し、次に必要に応じ、プローブ針群を前記切換器によ
りショートのあるブロックの端子数ｂ（ｂ＝2n）に応じ
て２分割し、前記バスライン両端のｅ本（ｅ＝（ｂ−
１）/4,ただし小数以下切り上げ）のプローブ針の対向
もしくはｅ本とｅ±１本との対向として、ブロック内の
２分割された小ブロック内を前記のごとくバスライン間
ショート有無の判断を行ない、前記小ブロックのどちら
か、バスライン間ショートが有る方をさらに小ブロック
内端子数Ｂに応じて、さらに順次２分割し、バスライン
両端のＥ本（Ｅ＝（Ｂ−１）/4,ただし小数以下切上
げ）のプローブ針の対向もしくはＥ本とＥ±１本との対
向としてブロック内のバスライン間ショート有無の判断
を順次行なう、ブロック追込み方式によりショートして
いるバスライン間を特定することを特徴とする。
次に、本発明について図面を参照して説明する。第１
図は本発明の実施例の検査手順を示す概略図である。Y,
Nはイエス・ノーの判断を示す。検査手順は前述の問題
を解決するための手段の項で述べたので略する。しか
し、もう少し具体的に補足して以下実施例を説明する。
図は本発明の実施例の検査手順を示す概略図である。Y,
Nはイエス・ノーの判断を示す。検査手順は前述の問題
を解決するための手段の項で述べたので略する。しか
し、もう少し具体的に補足して以下実施例を説明する。
実施例１ 第２図に示すような表示素子基板が用いられた。400
本のバスライン23の片方の端には、外部回路と接続する
ための端子にプローブ針を接触させる接触端子兼プロー
ブ用端子21が設けられ、他方の端には１本おきに80μ□
のプローブ用端子22が設けられた基板となっている。こ
の基板を片側52本のプローブ針群となった１対のプロー
バーでバスラインショートチェックを行った。第３図に
示すように最初のバスライン番号１〜104,104〜207,207
〜310とプローブ針群ごとブロック分割しショートテス
トを行ったところ、第３図ブロック目の207〜310で、バ
スライン１本の設計概略抵抗値Rbが10KΩで、バスライ
ン間絶縁抵抗値Riが約100MΩであるのに対して、Ｉ−Ｖ
測定から算出された測定抵抗Rmが16KΩであったため、
ショート個所有りと判定し、プローブ針群のブロック間
移動を中止し、そのまま固定した。ちなみに、他の第1,
第２ブロック測定抵抗Rmは800KΩ,2MΩであった。次
に、207〜310のブロック内にあるプローブ針群を両側と
も26本ごとに２分し、小ブロックを形成し、その小ブロ
ックをまとめて上記のようなショートを行った所、259
〜310の小ブロック内のショートがあった。このように
して、ブロックをさらに順次２分した小ブロック化し、
ショートテストを繰返した結果、309〜310のバスライン
間にショートが存在することが特定できた。309〜310間
の場合、従来は309回の測定でしか発見されず、検査に
極めて長時間を要していたが、本発明の場合はわずか８
回の測定で発見特定でき効果が著しい。
本のバスライン23の片方の端には、外部回路と接続する
ための端子にプローブ針を接触させる接触端子兼プロー
ブ用端子21が設けられ、他方の端には１本おきに80μ□
のプローブ用端子22が設けられた基板となっている。こ
の基板を片側52本のプローブ針群となった１対のプロー
バーでバスラインショートチェックを行った。第３図に
示すように最初のバスライン番号１〜104,104〜207,207
〜310とプローブ針群ごとブロック分割しショートテス
トを行ったところ、第３図ブロック目の207〜310で、バ
スライン１本の設計概略抵抗値Rbが10KΩで、バスライ
ン間絶縁抵抗値Riが約100MΩであるのに対して、Ｉ−Ｖ
測定から算出された測定抵抗Rmが16KΩであったため、
ショート個所有りと判定し、プローブ針群のブロック間
移動を中止し、そのまま固定した。ちなみに、他の第1,
第２ブロック測定抵抗Rmは800KΩ,2MΩであった。次
に、207〜310のブロック内にあるプローブ針群を両側と
も26本ごとに２分し、小ブロックを形成し、その小ブロ
ックをまとめて上記のようなショートを行った所、259
〜310の小ブロック内のショートがあった。このように
して、ブロックをさらに順次２分した小ブロック化し、
ショートテストを繰返した結果、309〜310のバスライン
間にショートが存在することが特定できた。309〜310間
の場合、従来は309回の測定でしか発見されず、検査に
極めて長時間を要していたが、本発明の場合はわずか８
回の測定で発見特定でき効果が著しい。
実施例２ 第４図は本発明の実施例２に用いられた表示素子基板
の１例である。バスライン43の両側に１本おき接続端子
用兼プローブ用端子41が設けられている。このように表
示容量が大きくなり、バスラインピッチが小さくなる
と、接続端子ピッチとの関係から、両端に交互に端子を
引き出す場合もある。この場合は、接続端子用兼プロー
ブ用端子41としてそのまま用いる。実施例１と同様にブ
ロックでショート検査を行った。全てのブロックでショ
ートが無いので、良品として次工程に送った。この場合
は４回の測定で完了してしまい極めて検査時間が短い。
の１例である。バスライン43の両側に１本おき接続端子
用兼プローブ用端子41が設けられている。このように表
示容量が大きくなり、バスラインピッチが小さくなる
と、接続端子ピッチとの関係から、両端に交互に端子を
引き出す場合もある。この場合は、接続端子用兼プロー
ブ用端子41としてそのまま用いる。実施例１と同様にブ
ロックでショート検査を行った。全てのブロックでショ
ートが無いので、良品として次工程に送った。この場合
は４回の測定で完了してしまい極めて検査時間が短い。
実施例３ 実施例２と同様に他の基板を行った。その基板は第２
ブロックでショートが発見されたが、ショート個所の特
定を要しない基板仕様であったため、不良品の判定のみ
で検査を終了した。
ブロックでショートが発見されたが、ショート個所の特
定を要しない基板仕様であったため、不良品の判定のみ
で検査を終了した。
実施例４ 第５図に示すようにＸ−Ｙ方向ともバスラインが形成
された基板のＸ−Ｙマトリックス間のショート検査を行
った。Ｙバスライン50とＸバスライン57とは絶縁層を介
して積層されて設られている。下層に設けられたＸバス
ライン57の両端子は、一方は接続端子兼プローブ用Ｘ端
子55,他方はプローブ用Ｘ端子56として絶縁層から露出
されて、プロービング可能な構造となっている。Ｙバス
ライン50の方も接続端子兼プローブ用Ｙ端子58,プロー
ブ用Ｙ端子59がそれぞれ設けられている。
された基板のＸ−Ｙマトリックス間のショート検査を行
った。Ｙバスライン50とＸバスライン57とは絶縁層を介
して積層されて設られている。下層に設けられたＸバス
ライン57の両端子は、一方は接続端子兼プローブ用Ｘ端
子55,他方はプローブ用Ｘ端子56として絶縁層から露出
されて、プロービング可能な構造となっている。Ｙバス
ライン50の方も接続端子兼プローブ用Ｙ端子58,プロー
ブ用Ｙ端子59がそれぞれ設けられている。
上記基板のＸ−Ｙバスラインのクロスショート検査を
行った。接続端子兼プローブ用Ｘ端子55及び接続端子兼
ブローブ用Ｙ端子58に、プローブ針群をそれぞれ端子番
号に従い一括接触させ、Ｘブロック,Yブロックで囲まれ
た２次元ブロック内のショートの有無をＸ用プローブ針
群,Y用プローブ針群間でのＩ−Ｖ測定よりチェックし
た。
行った。接続端子兼プローブ用Ｘ端子55及び接続端子兼
ブローブ用Ｙ端子58に、プローブ針群をそれぞれ端子番
号に従い一括接触させ、Ｘブロック,Yブロックで囲まれ
た２次元ブロック内のショートの有無をＸ用プローブ針
群,Y用プローブ針群間でのＩ−Ｖ測定よりチェックし
た。
次に片方のプローブ針群、例えばＹプローブ針群をＸ
プローブ針群を固定しておいて、Ｙバスラインの次のブ
ロックに順次移動させ、同様にショートの有無をチェッ
クした。さらに、Ｘプローブ針群を順次次のブロックに
移動させるごと上記のごとくＹプローブ針群をＹバスラ
インのブロック間移動させＸ−Ｙのブロックマトリック
スでショートの有無をチェックした。ちなみに、上記一
連のチェックの中でショートが無ければ良品として次工
程送りを行ない、ショートがあれば不良品として途中で
検査を終了する。もし、ショートしているＸ−Ｙクロス
バスラインを特定する場合は、実施例１のようにプロー
ブ針群の移動を中止して固定し、それぞれプローブ針群
をさらに小ブロックに２分割しながらＸ−Ｙの小ブロッ
ク４間でのショートの有無を順次チェックしてゆき、追
い込みブロック方式により特定する。
プローブ針群を固定しておいて、Ｙバスラインの次のブ
ロックに順次移動させ、同様にショートの有無をチェッ
クした。さらに、Ｘプローブ針群を順次次のブロックに
移動させるごと上記のごとくＹプローブ針群をＹバスラ
インのブロック間移動させＸ−Ｙのブロックマトリック
スでショートの有無をチェックした。ちなみに、上記一
連のチェックの中でショートが無ければ良品として次工
程送りを行ない、ショートがあれば不良品として途中で
検査を終了する。もし、ショートしているＸ−Ｙクロス
バスラインを特定する場合は、実施例１のようにプロー
ブ針群の移動を中止して固定し、それぞれプローブ針群
をさらに小ブロックに２分割しながらＸ−Ｙの小ブロッ
ク４間でのショートの有無を順次チェックしてゆき、追
い込みブロック方式により特定する。
以上のようなＸ−Ｙマトリックスのバスラインクロス
ショート検査において、従来はＸ−Ｙの線数の積、例え
ば400×640＝256,000回の測定チェックが必要であった
のに比較し、本発明による方法によれば、例えば52本の
プローブ針を用いた場合13×18＝234回以下で済み、約1
/1000の回数で検査を終了でき極めて検査時間を短縮で
きる。
ショート検査において、従来はＸ−Ｙの線数の積、例え
ば400×640＝256,000回の測定チェックが必要であった
のに比較し、本発明による方法によれば、例えば52本の
プローブ針を用いた場合13×18＝234回以下で済み、約1
/1000の回数で検査を終了でき極めて検査時間を短縮で
きる。
実施例５ 第６図に示すような表示素子基板が用いられた。バス
ライン63の片方の端は共通のプローブ用端子60に全バス
ラインが接続されており、他方の端は接続端子兼プロー
ブ用端子61が各バスライン63ごと設けられている。この
場合は実施例１〜３で示した検査方法において、両側の
プローブ針群を移動させてもかまわないが、片側のプロ
ーブ針群のブロック間移動及びプローブ針群の小ブロッ
ク分割を行い同様の目的を達成できた。
ライン63の片方の端は共通のプローブ用端子60に全バス
ラインが接続されており、他方の端は接続端子兼プロー
ブ用端子61が各バスライン63ごと設けられている。この
場合は実施例１〜３で示した検査方法において、両側の
プローブ針群を移動させてもかまわないが、片側のプロ
ーブ針群のブロック間移動及びプローブ針群の小ブロッ
ク分割を行い同様の目的を達成できた。
実施例６ 第７図に示すような従来の表示素子基板のごとく各バ
スラインごとにプローブ用端子72が設けられた場合は、
接続端子兼プローブ用端子71及びプローブ用端子72の交
互の１本おきにプローブ針群を接触させて、実施例１〜
３と同様の目的を達成できた。
スラインごとにプローブ用端子72が設けられた場合は、
接続端子兼プローブ用端子71及びプローブ用端子72の交
互の１本おきにプローブ針群を接触させて、実施例１〜
３と同様の目的を達成できた。
以上説明したように本発明は、バスライン数をプロー
ブ針群でブロック分割して、追込みブロック分割方式に
よりショートチェックを行なう検査とすることにより、
従来に比し極めて検査時間を短縮できる効果がある。
ブ針群でブロック分割して、追込みブロック分割方式に
よりショートチェックを行なう検査とすることにより、
従来に比し極めて検査時間を短縮できる効果がある。
又、液晶表示素子のバスラインの場合、バスライン間
の絶縁抵抗は数百ＭΩ〜数ＴΩあり、バスライン間をブ
ロックにまとめて測定する場合でも、プローブ針群のプ
ローブ針数は100本以下ではショート無しでは数ＭΩ以
上、ショート有りでは数十ＫΩ以下となり、判断ミスを
少なく検査できる効果もある。さらに、従来例の液晶表
示素子基板の第７図のような端子配置でも上記と同様に
目的を達成できる効果もある。
の絶縁抵抗は数百ＭΩ〜数ＴΩあり、バスライン間をブ
ロックにまとめて測定する場合でも、プローブ針群のプ
ローブ針数は100本以下ではショート無しでは数ＭΩ以
上、ショート有りでは数十ＫΩ以下となり、判断ミスを
少なく検査できる効果もある。さらに、従来例の液晶表
示素子基板の第７図のような端子配置でも上記と同様に
目的を達成できる効果もある。
第１図は本発明の実施例の検査手順を示す概略図、第２
図，第４図，第５図，第６図は本発明の実施例に用いら
れる表示素子基板の端子配置を示した概略図、第３図は
本発明の実施例において、バスライン数をブロック分割
してゆく過程を説明する図、第７図は従来例および本発
明の実施例に用いられる表示素子基板の端子配置を示し
た概略図である。 21,41,61,71……接続端子兼プローブ用端子、22,72……
プローブ用端子、23,43,63,73……バスライン、55……
接続端子兼プローブ用Ｘ端子、58……接続端子兼プロー
ブ用Ｙ端子、60……共通プローブ用端子。
図，第４図，第５図，第６図は本発明の実施例に用いら
れる表示素子基板の端子配置を示した概略図、第３図は
本発明の実施例において、バスライン数をブロック分割
してゆく過程を説明する図、第７図は従来例および本発
明の実施例に用いられる表示素子基板の端子配置を示し
た概略図である。 21,41,61,71……接続端子兼プローブ用端子、22,72……
プローブ用端子、23,43,63,73……バスライン、55……
接続端子兼プローブ用Ｘ端子、58……接続端子兼プロー
ブ用Ｙ端子、60……共通プローブ用端子。
Claims (1)
- 【請求項１】液晶表示素子基板上のＸもしくはＹ方向又
はＸ−Ｙ方向の長手方向に表示領域外まで設けられたバ
スラインの少なくとも片端にもしくは１本おきに両端の
交互にプローブ針が接触可能な面積の端子を設け、かつ
前記両端の１本おきの端子に、電圧電流計及び信号切換
器（マルチスキャナー）に接続された複数の偶数本ｎか
らなるプローブ針群を同時に対向する両端に接続させ、
まず片端側どうしのプローブ針群の全てを前記信号切換
器でショートさせ、両端のプローブ針群で切換器よりフ
ォースセンスを切換えることによりＩ−Ｖ測定を行な
い、設定されたバスライン１本の設計概抵抗値Rbとバス
ラインのショート抵抗値Rs及びバスライン間の絶縁抵抗
値Riと、前記Ｉ−Ｖ測定から算出される測定抵抗Rmとの
関係から判定されるバスライン間ショートの有無を判断
し、前記基板上に設けられたＸもしくはＹ又はＸ−Ｙ方
向のバスライン数ｍを前記プローブ針群の本数ｎでブロ
ック数Ａ（Ａ＝m/2n−1,ただし小数以下は切り上げ）に
分割された各々のブロックをブロック端の端子を重複接
触するようにプローブ針群を順次移動させ、前記ブロッ
ク内でバスライン間ショートが無い場合は順次次のブロ
ック内のＩ−Ｖ測定を行ないショートの有無の判断を
し、全ブロック内ショートが無い場合は全バスライン間
にショートが無いもの（良品）と判断し、途中のブロッ
ク内でショートが有る場合は、プローブ針群の移動を中
止し、不良品と判定し、次に必要に応じ、プローブ針群
を前記切換器によりショートのあるブロックの端子数ｂ
（ｂ＝2n）に応じて２分割し、前記バスライン両端のｅ
本（ｅ＝ｂ−1/4,ただし小数以下切上げ）のプローブ針
の対向もしくはｅ本とｅ±１本との対向として、ブロッ
ク内の２分割された小ブロック内を前記のごとくバスラ
イン間ショート有無の判断を行ない、前記小ブロックの
どちらか、バスライン間ショートが有る方をさらに小ブ
ロック内端子数Ｂに応じてさらに順次２分割し、バスラ
イン両端のＥ本（Ｅ＝Ｂ−1/4,ただし小数以下切上げ）
のプローブ針の対向もしくはＥ本とＥ±１本との対向と
してブロック内のバスライン間ショート有無の判断を順
次行なうブロック追込み方式によりショートしているバ
スライン間を設定することを特徴とする液晶表示素子基
板のバスラインの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188533A JP2576673B2 (ja) | 1990-07-17 | 1990-07-17 | 液晶表示素子基板のバスラインの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188533A JP2576673B2 (ja) | 1990-07-17 | 1990-07-17 | 液晶表示素子基板のバスラインの検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0475029A JPH0475029A (ja) | 1992-03-10 |
| JP2576673B2 true JP2576673B2 (ja) | 1997-01-29 |
Family
ID=16225372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188533A Expired - Lifetime JP2576673B2 (ja) | 1990-07-17 | 1990-07-17 | 液晶表示素子基板のバスラインの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576673B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002277848A (ja) * | 2001-03-22 | 2002-09-25 | Adtec Engineeng Co Ltd | 液晶基板及び検査装置 |
| JP2007108341A (ja) * | 2005-10-12 | 2007-04-26 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型表示装置 |
-
1990
- 1990-07-17 JP JP2188533A patent/JP2576673B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0475029A (ja) | 1992-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4773304B2 (ja) | 検査装置および検査方法 | |
| JP4450143B2 (ja) | 回路パターン検査装置並びに回路パターン検査方法及び記録媒体 | |
| JP4068248B2 (ja) | 基板の絶縁検査装置及びその絶縁検査方法 | |
| JP2006105795A (ja) | 絶縁検査方法および絶縁検査装置 | |
| JP2576673B2 (ja) | 液晶表示素子基板のバスラインの検査方法 | |
| JP5208787B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP6918659B2 (ja) | 回路基板検査装置 | |
| KR20000017387A (ko) | 필름 캐리어 테이프 및 그의 테스트방법 | |
| JP5844096B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP5485012B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP3566205B2 (ja) | 電気構成群のテスト方法 | |
| JPH03121413A (ja) | 電極基板の製造方法 | |
| JP3361982B2 (ja) | 複数の端子を有する基板等の検査装置および検査方法 | |
| JP2010014597A (ja) | 可動式コンタクト検査装置 | |
| JPH1090359A (ja) | 波形プローブ装置およびこれを用いる検査方法 | |
| JPH02251931A (ja) | アクティブマトリックスアレイ | |
| JPH10300823A (ja) | プローバの点検方法 | |
| JP2673241B2 (ja) | コンタクト検査方法及びプロービング方法 | |
| JPH02198425A (ja) | アクティブマトリクス基板 | |
| JPH02198424A (ja) | アクティブマトリクス基板 | |
| JP6076034B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP2003255007A (ja) | 回路配線検査方法およびその装置 | |
| JPS6223827B2 (ja) | ||
| JPH0277666A (ja) | 配線の試験方法 | |
| JPS6122268A (ja) | プリント基板検査機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |