JPWO2005085939A1 - アレイ基板の検査方法 - Google Patents

Abstract

複数の走査線および複数の信号線が交差して配置された基板と、この基板上に形成され、走査線および信号線の交差部近傍に配置されており、スイッチング素子および補助容量を含む画素部と、走査線および信号線と接続され、かつ、検査装置のプローブの配置に合わせて配置された複数の検査パッド列と、を有したアレイ基板を用意する。プローブを前記検査パッド列に接続して各画素部の補助容量に電荷を蓄積した後、アレイ基板の状態を検査する。

Description

この発明は、アレイ基板の検査方法に関する。

液晶表示装置は、ノート型パーソナルコンピュータ（ノートＰＣ）のディスプレイ部、携帯電話器のディスプレイ部、テレビジョン受像機のディスプレイ部など種々の個所に使用されている。そのため、液晶表示装置の用途等により、１２インチや１５インチ等、サイズの異なる液晶表示装置が求められている。このような液晶表示装置は、表示領域と、表示領域の周囲に位置した非表示領域と、を有するアレイ基板と、このアレイ基板と対向して配置された対向基板と、アレイ基板と対向基板との間に狭持された液晶層とを備えている。

アレイ基板の表示領域には、複数の走査線および複数の信号線がマトリクス状に形成され、走査線および信号線の各交差部には画素が形成されている。この各画素は、最低１個のスイッチング素子と、このスイッチング素子に接続された画素電極を含む。非表示領域には、各画素を駆動する走査線駆動回路および信号線駆動回路が配置されている。このようにアレイ基板上に駆動回路を設けることにより、薄型の液晶表示装置の形成が可能となる。以上のように形成されたアレイ基板の一側には信号を入出力するための端子が複数形成されており、この複数の端子は走査線駆動回路および信号線駆動回路にそれぞれ接続されている。

上記アレイ基板は、その製造過程において欠陥品を検出するために、検査工程を通ることになる。この検査工程では、アレイ基板の一側に設けられた端子を介して信号が入出力され、検査が行なわれる。

検査方法及び検査装置としては、特開平１１−２７１１７７号、特開２０００−３１４２、Ｕ．Ｓ．Ｐ．５，２６８，６３８に開示された技術がある。

特開平１１−２７１１７７号には、アモルファスタイプのＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）基板の検査において、点欠陥検査プロセスに特徴を持たせた技術が開示されている。

ここでは、ＬＣＤ基板の全面に直流成分の直射光を当て、アモルファスシリコン膜が光感応して導通状態となることを利用する。補助容量に蓄積された電荷のリーク量を検出することで、欠陥の状況を判断できる。特開２０００−３１４２に開示された技術では、電子ビームを画素電極に照射したとき、放出される２次電子は、薄膜トランジスタにかかっている電圧に比例することを利用している。Ｕ．Ｓ．Ｐ．５，２６８，６３８の技術でも、電子ビームを画素電極に照射したときに放出される２次電子を利用するものである。

ところで、サイズの異なる液晶表示装置を形成する場合、この液晶表示装置を構成するアレイ基板もサイズが異なる。これらサイズの異なるアレイ基板に配置された複数の端子は、その配置に統一性はない。そのため、これらサイズの異なるアレイ基板を検査する場合、同一の検査装置を用いて検査することができない。特に同一ピッチのプローブを用いて、各種のアレイ基板の検査を行いことが困難である。

液晶表示装置の製品価格は、その製造設備のコストに大きな影響を受ける。製造設備には、検査装置が必須であるが、この検査装置が製品価格に影響を与えることは無論である。

この発明は以上の点に鑑みなされたもので、その目的は、検査装置のコストを削減することができるアレイ基板の検査方法を提供することにある。また、検査装置の設計変更や修正の機会を低減し、ひいては液晶表示装置の製品価格の上昇を抑えることができる。

本発明の態様に係るアレイ基板の検査方法は、
端部に第１配列を有する電気供給用の第１パッド及び検査対象となる第１電極を備えた第１アレイ基板と、端部に前記第１配列と異なる第２配列を有する電気供給用の第２パッド及び検査対象となる第２電極を備えた第２アレイ基板と、に対し、それぞれ前記第１パッド及び前記第２パッドから前記第１電極及び前記第２電極に電気を供給し、前記第１電極及び第２電極に電子ビームを照射し前記第１電極及び第２電極から放出される２次電子の情報によって前記第１電極及び第２電極に関する検査を行うアレイ基板の検査方法において、
所定配列された端子を有する検査用パッドに前記第１パッドを接続し、前記端子に前記所定配列に対応する配列を有するプローブを当接させて前記第１電極に電気供給を行って前記第１アレイ基板の第１電極に関して検査し、
前記所定配列された端子を有する検査用パッドに前記第２パッドを接続し、前記端子に前記プローブをその配列を変えることなく当接させて前記第２電極に電気供給を行って前記第２アレイ基板の第２電極に関して検査する。

また、本発明の他の態様に係るアレイ基板の検査方法は、
複数の走査線および複数の信号線が交差して配置された基板と、前記基板上に形成され、前記走査線および信号線の交差部近傍に配置されており、スイッチング素子および補助容量を含む画素部と、前記走査線および信号線に信号を供給または出力するために設けられた正規パッド群と、を有したアレイ基板の検査方法において、
異なる品種の前記アレイ基板であっても、これらのアレイ基板には、さらに所定の検査装置のプローブ群の配列パターンに合わせた配列パターンの端子を含む検査用パッド群を予め形成し、この検査用パッド群の端子に前記正規パッド群の対応端子を配線を介して接続し、
検査時には、前記検査装置のプローブ群の配列パターンの変更なしで、前記異なる品種のアレイ基板の検査用パッド群の端子に対しても前記プローブ群を当接させて検査する。

［図１］本発明の前提となる技術を説明するために示した図であり、アモルファスシリコンタイプのアレイ基板の基本構成を示す説明図である。
［図２］本発明の前提となる技術を説明するために示した図であり、ポリシリコンタイプのアレイ基板の基本構成を示す説明図である。
［図３］本発明の実施の形態に係る液晶表示パネルの概略断面図である。
［図４］上記液晶表示パネルの一部を示す斜視図である。
［図５］マザー基板上のアレイ基板の配列例を示す説明図である。
［図６］本発明の実施の形態に係るアレイ基板を取り出してその概略を示す図である。
［図７］図６に示したアレイ基板の画素領域の一部を拡大して示す概略平面図である。
［図８］図７に示したアレイ基板を備えた液晶表示パネルの概略断面図である。
［図９］本発明の実施の形態に係る電子ビームテスタの基本的な構成と動作を説明するために示した図である。
［図１０］本発明の第１の実施の形態に係るアレイ基板の要部を取り出して示す説明図である。
［図１１Ａ］図１０の検査パッド列の一部を取り出してその概略構成を示す図である。
［図１１Ｂ］図１０の検査パッド列の他の一部を取り出してその概略構成を示す図である。
［図１２］本発明の第２の実施の形態に係るアレイ基板の要部を取り出して示す説明図である。

以下、図面を参照しながらこの発明の実施の形態に係るアレイ基板の検査方法について詳しく説明する。

まず、本発明の前提となる技術を説明する。図１、図２に示すように、アレイ基板のタイプとして、アモルファスシリコンタイプのアレイ基板と、ポリシリコンタイプのアレイ基板とがある。ＸＧＡ（ｅＸｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）を例にとると、アモルファスシリコンタイプのアレイ基板は、画素領域３０、および外付け回路接続用の約３０００個の端子からなるパッド群ＰＤａを有する。これに対しポリシリコンタイプのアレイ基板では、画素領域３０の他に全てのＸ、Ｙ座標の画素を駆動するための走査線駆動回路４０および信号線駆動回路５０が形成され、これらの回路は薄膜トランジスタ（以下、ＴＦＴと称する）で構成されている。したがって、パッド群ＰＤｐの端子数は走査線駆動回路４０および信号線駆動回路５０の入力分でよいため、合計で約３００個となる。

上記のアレイ基板は、製造過程において、製品検査が必要である。画素領域３０の状況を検査するテスタとして、電気的テスタ、および電子ビームテスタ（以下、ＥＢテスタと称する）がある。電気的テスタを用いた検査は、画素部の補助容量へ電荷を蓄積させた後、蓄積された電荷をプローブにより読み出すことで行なわれる。ＥＢテスタを用いた検査は、画素の補助容量へ電荷を蓄積させた後、その画素部に電子ビームを照射し、放出された２次電子を検出することにより行われる。

電気的テスタを用いてアモルファスシリコンタイプのアレイ基板を検査する際、この検査に用いるプローブは約３０００個必要である。この場合、プローブは非常に高価であるため、多大な費用となる。電気的テスタを用いてポリシリコンタイプのアレイ基板を検査するとした場合、この検査に用いるプローブ数は約３００個必要である。プローブ数は低減されるが、走査線駆動回路４０および信号線駆動回路５０を介しての検査となるため、その検査を良好に行うことができない。また、検査のための信号処理が複雑となる。

一方、ＥＢテスタを用いてアモルファスシリコンタイプのアレイ基板を検査する場合、共通のプローブからパッド群ＰＤｐを介して画素部の補助容量へ電荷を蓄積させた後、ＥＢテスタを用いた検査が行われる。また、ＥＢテスタを用いてポリシリコンタイプのアレイ基板を検査する場合、画素部の補助容量への電荷の蓄積は、走査線駆動回路４０および信号線駆動回路５０を介して行うことはできる。しかしながら、パッド群ＰＤｐは、入力信号の異なる種々の端子を有しているため、アモルファスシリコンタイプのように共通のプローブを利用して簡単に電荷チャージすることはできない。

以上のように、アモルファスシリコンタイプのアレイ基板およびポリシリコンタイプのアレイ基板を、電気的テスタ、およびＥＢテスタによって検査する場合の検査方法例を４通り説明した。ここで、ポリシリコンタイプのアレイ基板をＥＢテスタによって検査する方法について以下に示す。

図３、図４を参照して、ポリシリコンタイプのアレイ基板を有した液晶表示パネルについて説明する。ここで、ポリシリコンタイプのアレイ基板を、以下アレイ基板１０１として説明する。図３、図４に示すように、液晶表示パネルは、アレイ基板１０１と、このアレイ基板に所定の隙間を保持して対向配置された対向基板１０２と、これら両基板に狭持された液晶層１０３とを備える。アレイ基板１０１および対向基板１０２は、スペーサとして柱状スペーサ１２７により所定の隙間を保持している。アレイ基板１０１および対向基板１０２の周縁部同士はシール材１６０で接合されており、シール材の一部に形成された液晶注入口１６１は封止材１６２で封止されている。

図５を参照して、アレイ基板１０１について詳述する。図５には、アレイ基板より大きな寸法の基板（以下、マザー基板と称する）１００を示し、このマザー基板を利用して４つのアレイ基板１０１が構成された例を示している。このように、アレイ基板１０１を形成する際、一般に、マザー基板１００を用いて形成されている。ここでは１つのアレイ基板１０１を代表してその構成を説明する。アレイ基板１０１は、本発明の特有な点となるメイン領域とサブ領域を有するが、これについては、後で詳しく説明する。

図６に示すように、アレイ基板１０１上の画素領域３０には、複数の画素電極Ｐがマトリクス状に配置されている。アレイ基板１０１は、画素電極Ｐに加えて、これら画素電極Ｐの行に沿って配置された複数の走査線Ｙ１、Ｙ２…（以下、総称Ｙ）、これら画素電極Ｐの列に沿って配置された複数の信号線Ｘ１、Ｘ２…（以下、総称Ｘ）を備える。更に、アレイ基板１０１は、走査線Ｙおよび信号線Ｘの交差部近傍に配置されるスイッチング素子としてＴＦＴＳＷ、および各々複数の走査線を駆動する走査線駆動回路４０、複数の信号線を駆動する信号線駆動回路５０を有する。

各ＴＦＴＳＷは、対応走査線Ｙを介して駆動された時に対応信号線Ｘの信号電圧を対応画素電極Ｐに印加する。走査線駆動回路４０および信号線駆動回路５０は、アレイ基板１０１の端部に隣接するとともに画素領域３０の外側領域に配置されている。また、走査線駆動回路４０および信号線駆動回路５０は、ＴＦＴＳＷと同様なポリシリコンの半導体膜を用いたＴＦＴを利用して構成されている。

更に、複数のアレイ基板１０１は、マザー基板１００上に、切り取りラインの一側に沿って並ぶとともに、それぞれのアレイ基板１０１は、走査線駆動回路４０および信号線駆動回路５０に接続される複数の端子からなる正規パッド群の列ＰＤｐを備えている。正規パッド群の列ＰＤｐは、それぞれ異なる信号を入力する他、検査用の信号を入出力するために用いられる。アレイ基板１０１は、マザー基板１００を、例えばアレイ基板のエッジｅ（図５）に沿って切断することにより互いに分離され切出される。

図７、図８を参照して、図６に示した画素領域３０の一部をとり出して更に説明する。図７は平面的に表す図、図８は断面を示した図である。アレイ基板１０１は透明な絶縁基板（ガラス）としての基板１１１を有する（図８）。画素領域３０において、基板１１１上には、複数の信号線Ｘ、および複数の走査線Ｙがマトリクス状に配置され、信号線と走査線との各交差部にＴＦＴＳＷ（図７の円１７１で囲む部分参照）が設けられている。

ＴＦＴＳＷは、ポリシリコンで形成されソース／ドレイン領域１１２ａ、１１２ｂを有した半導体膜１１２と、走査線Ｙの一部を延在したゲート電極１１５ｂと、を有している。

また、基板１１１上には、補助容量素子１３１を形成するストライプ状の補助容量線１１６が複数形成され、走査線Ｙと平行に延びている。この部分に対応画素電極Ｐが形成されている（図７の円１７２で囲む部分と図８参照）。

詳細に述べると、基板１１１上には、半導体膜１１２と、補助容量下部電極１１３と、が形成され、これら半導体膜および補助容量下部電極１１３を含む基板上にゲート絶縁膜１１４が成膜されている。ここで、補助容量下部電極１１３は、半導体膜１１２と同様ポリシリコンで形成されている。ゲート絶縁膜１１４上に、走査線Ｙ、ゲート電極１１５ｂ、および補助容量線１１６が配設されている。補助容量線１１６および補助容量下部電極１１３はゲート絶縁膜１１４を介し対向配置されている。走査線Ｙ、ゲート電極１１５ｂ、および補助容量線１１６を含むゲート絶縁膜１１４上には層間絶縁膜１１７が成膜されている。

層間絶縁膜１１７上には、コンタクト電極１２１、および信号線Ｘが形成されている。コンタクト電極１２１は、それぞれコンタクトホールを介して、半導体膜１１２のソース／ドレイン領域１１２ａ、および画素電極Ｐにそれぞれ接続されている。信号線Ｘはコンタクトホールを介して、半導体膜のソース／ドレイン領域１１２ｂと接続されている。

コンタクト電極１２１、信号線Ｘ、および層間絶縁膜１１７に重ねて保護絶縁膜１２２が形成され、更に、保護絶縁膜１２２上には、それぞれストライプ状の緑色の着色層１２４Ｇ、赤色の着色層１２４Ｒ、および青色の着色層１２４Ｂが隣接し交互に並んで配設され、カラーフィルタを形成している。

着色層１２４Ｇ、１２４Ｒ、１２４Ｂ上には、ＩＴＯ（インジウム・すず酸化物）等の透明な導電膜により画素電極Ｐがそれぞれ形成されている。そして、各画素電極Ｐは、着色層および保護絶縁膜１２２に形成されたコンタクトホール１２５を介してコンタクト電極１２１に接続されている。画素電極Ｐの周縁部は、補助容量線１１６および信号線Ｘに重ねて位置している。画素電極Ｐに接続された補助容量素子１３１は、電荷を蓄積する補助容量として機能する。

着色層１２４Ｒ、１２４Ｇ上には、柱状スペーサ１２７（図７参照）が形成されている。全てを図示しないが、柱状スペーサ１２７は各着色層上に所望の密度で複数本形成されている。着色層１２４Ｇ、１２４Ｒ、１２４Ｂおよび画素電極Ｐ上には、配向膜１２８が形成されている。対向基板１０２は、透明な絶縁基板として基板１５１を有している。この基板１５１上には、ＩＴＯ等の透明材料で形成された対向電極１５２、および配向膜１５３が順次形成されている。

図９を参照して、ＥＢテスタを用いたアレイ基板１０１の検査方法の基本的な事項について説明する。この検査は、基板上に画素電極Ｐを形成した後であり、かつ、マザー基板１００からアレイ基板１０１をそのエッジｅに沿って切断する前に行なわれる。

まず、信号発生器および信号解析器３０２に接続される複数のプローブは対応する複数のパッド２０１、２０２に接続される。信号発生器および信号解析器３０２から出力される駆動信号はプローブ、およびパッド２０１、２０２を介して画素部２０３に供給される。駆動信号が画素部２０３に供給された後、その画素部には、電子線源３０１から放出される電子ビームＥＢが照射される。この照射によって画素部２０３の電圧を表す２次電子ＳＥが放出され、この２次電子ＳＥは、電子検出器ＤＥで検出される。２次電子ＳＥは、放出される個所の電圧に比例する。ここで、検査の工程において、アレイ基板１０１の画素部２０３は、信号発生器および信号解析器３０２からの駆動信号によって電気的に走査される。この走査は電子ビームＥＢが矢印ａで示されるアレイ基板１０１表面上の走査と同期して行われる。電子検出器ＤＥで検出した２次電子の情報は、画素部２０３の解析のために信号発生器および信号解析器３０２に送られる。また、信号発生器および信号解析器３０２に送られる２次電子の情報は、各画素部２０３のＴＦＴの端子に供給する駆動信号に対する各画素部の応答性能を反映していることになる。これにより、各画素部２０３の画素電極Ｐの電圧の状態を検査することが可能である。つまり画素部２０３に欠陥がある場合、ＥＢテスタによってその欠陥を検出することができる。

図１０には、アレイ基板１０１の一部を拡大し、その一部に設けられた正規パッド群の列ＰＤｐの例を示す。ここで、アレイ基板１０１はアレイ基板メイン領域１０１ａと、このアレイ基板メイン領域１０１ａの外側であるアレイ基板サブ領域１０１ｂとを有する。なお、アレイ基板サブ領域１０１ｂは、検査後、切り取り線ｅ２に沿って例えばスクライブラインを引くことにより切り取られる。

アレイ基板メイン領域１０１ａの正規パッド群の列ＰＤｐは、配線を介して図６に示した走査線駆動回路４０および信号線駆動回路５０にそれぞれ接続されている。走査線駆動回路４０および信号線駆動回路５０は図面上で下側に位置するがここでは省略している。正規パッド群の列ＰＤｐを構成する端子の種類を分類した場合、正規パッド群として２つのコントロールパッド群ＣＴＬ１、ＣＴＬ２、および４つのビデオパッド群Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、Ｖｉｄｅｏ３、Ｖｉｄｅｏ４に分類される。

コントロールパッド群ＣＴＬ１、ＣＴＬ２には、クロック信号、スタートパルス信号、ハイレベル用の電源およびロウレベル用の電源等が入力される。ビデオパッド群Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、Ｖｉｄｅｏ３、Ｖｉｄｅｏ４には、映像信号が入力される。ＸＧＡ（ｅＸｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）を例にとるとコントロールパッド群ＣＴＬ１、ＣＴＬ２の端子数は、それぞれ２６本である。ビデオパッド群Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、Ｖｉｄｅｏ３、Ｖｉｄｅｏ４の端子数は、それぞれ５０本である。

一方、アレイ基板のサブ領域１０１ｂの周辺には検査用パッド群の列（以下、検査パッド群の列）ＰＤｓが設けられている。この検査パッド群の列ＰＤｓは、配線を介して正規パッド群の列ＰＤｐと接続されている。

ここで、検査パッド群の列ＰＤｓの構成が本発明の重要な点となる。検査パッド群の列ＰＤｓは、正規パッド群の列ＰＤｐと同様、検査パッド群として２つのサブコントロールパッド群ｓＣＴＬ１、ｓＣＴＬ２、および４つのサブビデオパッド群ｓＶｉｄｅｏ１、ｓＶｉｄｅｏ２、ｓＶｉｄｅｏ３、ｓＶｉｄｅｏ４を含む。コントロールパッド群ＣＴＬ１、ＣＴＬ２の幅ｗ１ａは、それぞれ幅５．０ｍｍである。ビデオパッド群Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、Ｖｉｄｅｏ３、Ｖｉｄｅｏ４の幅ｗ１ｂは、それぞれ幅３４．８８８ｍｍである。

各パッド群間の間隔を示すと、サブコントロールパッド群ｓＣＬＴ１およびサブビデオパッド群ｓＶｉｄｅｏ１の隙間ｗ２ａ、並びにサブコントロールパッド群ｓＣＬＴ２およびサブビデオパッド群ｓＶｉｄｅｏ４の隙間ｗ２ａは１５．７４７ｍｍである。サブビデオパッド群ｓＶｉｄｅｏ１およびサブビデオパッド群ｓＶｉｄｅｏ２の隙間ｗ２ｂ、並びにサブビデオパッド群ｓＶｉｄｅｏ３およびサブビデオパッド群ｓＶｉｄｅｏ４の隙間ｗ２ｂは、３６．６１２ｍｍである。サブビデオパッド群ｓＶｉｄｅｏ２およびサブビデオパッド群ｓＶｉｄｅｏ３の隙間ｗ２ｃは、３６．３３ｍｍである。このように、各検査パッド群は、互いに所定の隙間を置いて配置されている。

そして、サブコントロールパッド群ｓＣＴＬ１、ｓＣＴＬ２の端子数は、コントロールパッド群ＣＴＬ１、ＣＴＬ２と同様それぞれ２６本であり、サブビデオパッド群ｓＶｉｄｅｏ１、ｓＶｉｄｅｏ２、ｓＶｉｄｅｏ３、ｓＶｉｄｅｏ４の端子数はビデオパッド群Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、Ｖｉｄｅｏ３、Ｖｉｄｅｏ４と同様それぞれ５０本である。これら各検査パッド群を構成する端子は、所定のパターンに配列されている。

図１１（ａ）、（ｂ）に示すように、サブコントロールパッド群ＣＴＬ１の端子ｃ１ないしｃ２６の間隔は、予め所定のパターンに配置されている。端子ｃ１と端子ｃ２の隙間ｗ３ａ、端子ｃ２と端子ｃ３の隙間ｗ３ｂ、および端子ｃ３と端子ｃ４の隙間ｗ３ｃ等は、プローブ群を構成する複数の端子間隔に合わせて設計されている。また、サブビデオパッド群ｓＶｉｄｅｏ１の端子Ｖ１ないしＶ５０の間隔も予め所定のパターンに配置されており、端子Ｖ１と端子Ｖ２の隙間ｗ４ａ、端子Ｖ２と端子Ｖ３の隙間ｗ４ｂ、および端子Ｖ３と端子Ｖ４の隙間ｗ４ｃ等は、プローブ群を構成する複数の端子間隔に合わせて設計されている。

上記のように、検査パッド群の列ＰＤｓの構成の一例を示したが、複数の検査パッド群の間隔と、各検査パッド群を構成する複数の端子間隔は、予め所定の間隔に形成されていればよく、アレイ基板１０１の検査に用いる所定の検査装置の複数のプローブ群の間隔と、各プローブ群を構成する複数のプローブ間隔に合わせて形成されていれば良い。

以上のように構成されたアレイ基板１０１をＥＢテスタにより検査する際、検査パッド群の列ＰＤｓの有する各端子にプローブを接続し、このプローブを介して画素部２０３の画素電極Ｐおよび補助容量素子１３１に電荷を蓄積する。そして、電荷が蓄積された後、各画素部２０３に電子ビームを照射することにより各画素部から放出される２次電子を検出する。これにより、各画素部２０３の欠陥の有無を検査する。より詳しくは、電荷がチャージされた画素電極Ｐに対し電子ビームを照射し、画素電極から放出される２次電子を検出・解析することにより、この画素電極が正常に電荷を保持しているか否か検査される。ここでの検査は、画素電極Ｐ自体の不良だけではなく、画素電極に接続されているＴＦＴＳＷの不良、画素電極を含む補助容量素子１３１の不良等々、画素電極に関する検査を意味する。

この実施の形態に係るアレイ基板の検査方法によれば、アレイ基板１０１は、予めプローブの配列に合わせて設計された検査パッド群の列ＰＤｓを介して検査されている。そのため品種の異なる液晶表示装置を検査する場合であっても、アレイ基板１０１の検査パッド群の列ＰＤｓの配列を予めプローブの配列に合わせて設計することにより、品種毎に共通のプローブを用いて検査することができる。また、アレイ基板のメイン領域１０１ａの正規パッド群の列ＰＤｐの配置が変更されたとしても、検査パッド群の列ＰＤｓの配列を強制的に検査装置のプローブの配列になるように形成するのである。このように、検査装置のプローブとアレイ基板との相互の組み合せ形態を工夫することにより、品種毎に異なるプローブを用いる必要はない。そのため、例えば、１２インチ用のアレイ基板および１５インチ用のアレイ基板を共通のプローブで検査することができる。これにより、検査装置のコストが低減され、良好な検査を行うことができる。

また、検査装置の融通性を拡大することができ、検査装置の設計変更や修正の機会を低減し、ひいてはパネルの製品価格の上昇を抑えることができる。また不良の液晶表示装置の製品流出を抑制することができることは勿論である。

図１２は、この発明の他の実施の形態に係るアレイ基板の検査方法を説明するために示した。図１２には、アレイ基板１０１の一部を拡大し、その一部に設けられた正規パッド群の列ＰＤｐおよび検査パッド列ＰＤｓｃの例を示す。なお、アレイ基板のサブ領域１０１ｂは、検査後、切り取り線ｅ２に沿って例えばスクライブラインを引くことにより切り取られる。

検査パッド群の列ＰＤｓは、アレイ基板のサブ領域１０１ｂに予め複数の端子を並べて配置することで構成されている。正規パッド群の列ＰＤｐは、正規パッド群として２つのコントロールパッド群ＣＴＬ１、ＣＴＬ２、および４つのビデオパッド群Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、Ｖｉｄｅｏ３、Ｖｉｄｅｏ４で構成されている。そして、検査パッド列ＰＤｓｃの端子は、正規パッド群の列ＰＤｐの端子より多く形成されている。

ここで、検査パッド列ＰＤｓｃと、正規パッド群の列ＰＤｐの接続関係を示す。正規パッド群の列ＰＤｐの各端子は、検査パッド列ＰＤｓｃの任意の端子に接続される。すなわち、正規パッド群の列ＰＤｐの各端子を検査パッド列ＰＤｓｃの端子に接続する際、所定の検査装置のプローブ群の配列に合わせて検査パッド列ＰＤｓｃの端子に正規パッド群の列ＰＤｐの各端子が接続される。

即ち、正規パッド群の列ＰＤｐの各端子が接続された検査パッド列ＰＤｓｃの端子の配列パターンは、所定の検査装置のプローブ群の配列パターンと同じになる。

これにより、正規パッド群の列ＰＤｐの配列パターンが異なるアレイ基板１０１を検査する場合であっても、検査装置のプローブが接触する検査パッド列ＰＤｓｃの各端子は、常にプローブのパターンに合っていることになる。したがって、品種毎に異なるプローブ群を用いる必要はない。なお、検査パッド列ＰＤｓｃの端子は、全て正規パッド群の列ＰＤｐの端子と接続されてはいない。

以上のように構成された、この実施の形態に係るアレイ基板の検査方法によれば、アレイ基板１０１は、予めプローブ群の配列に合わせて設計された検査パッド列ＰＤｓｃを介して検査されている。そして、正規パッド群の列ＰＤｐは複数の正規パッド群を含み、それぞれ正規パッド群の各端子は、プローブ群を構成するプローブの配列に合わせた検査パッド列ＰＤｓｃの各端子に接続されている。そのため品種の異なる液晶表示装置を検査する場合であっても、アレイ基板１０１の検査パッド列ＰＤｓｃの各端子の配列を予めプローブの配列に合わせて設計することにより、品種毎に共通のプローブ群を用いることができる。

なお、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、上述したアレイ基板１０１は、走査線駆動回路４０および信号線駆動回路５０を含むが、これら駆動回路を含まないアレイ基板を検査することもできる。また、アレイ基板を検査する際、検査に用いる検査装置はＥＢテスタに限らず、電気的テスタを用いても良い。

この発明によれば、検査装置のコストを削減することができるアレイ基板の検査方法を提供することができる。また、検査装置の設計変更や修正の機会を低減し、ひいては液晶表示装置の製品価格の上昇を抑えることができる。

Claims (4)

1. 端部に第１配列を有する電気供給用の第１パッド及び検査対象となる第１電極を備えた第１アレイ基板と、端部に前記第１配列と異なる第２配列を有する電気供給用の第２パッド及び検査対象となる第２電極を備えた第２アレイ基板と、に対し、それぞれ前記第１パッド及び前記第２パッドから前記第１電極及び前記第２電極に電気を供給し、前記第１電極及び第２電極に電子ビームを照射し前記第１電極及び第２電極から放出される２次電子の情報によって前記第１電極及び第２電極に関する検査を行うアレイ基板の検査方法において、
   所定配列された端子を有する検査用パッドに前記第１パッドを接続し、前記端子に前記所定配列に対応する配列を有するプローブを当接させて前記第１電極に電気供給を行って前記第１アレイ基板の第１電極に関して検査し、
   前記所定配列された端子を有する検査用パッドに前記第２パッドを接続し、前記端子に前記プローブをその配列を変えることなく当接させて前記第２電極に電気供給を行って前記第２アレイ基板の第２電極に関して検査するアレイ基板の検査方法。
2. 複数の走査線および複数の信号線が交差して配置された基板と、前記基板上に形成され、前記走査線および信号線の交差部近傍に配置されており、スイッチング素子および補助容量を含む画素部と、前記走査線および信号線に信号を供給または出力するために設けられた正規パッド群と、を有したアレイ基板の検査方法において、
   異なる品種の前記アレイ基板であっても、これらのアレイ基板には、さらに所定の検査装置のプローブ群の配列パターンに合わせた配列パターンの端子を含む検査用パッド群を予め形成し、この検査用パッド群の端子に前記正規パッド群の対応端子を配線を介して接続し、
   検査時には、前記検査装置のプローブ群の配列パターンの変更なしで、前記異なる品種のアレイ基板の検査用パッド群の端子に対しても前記プローブ群を当接させて検査するアレイ基板の検査方法。
3. 前記検査装置は、前記プローブ群を複数有し、
   また前記検査用パッド群は、複数であり、複数の検査用パッド群の間隔と、各検査用パッド群を構成する複数の端子間隔は、前記検査装置の複数のプローブ群の間隔と、各プローブ群を構成する複数のプローブ間隔とそれぞれ同じである請求項２に記載のアレイ基板の検査方法。
4. 複数の走査線および複数の信号線が交差して配置された基板と、前記基板上に形成され、前記走査線および信号線の交差部近傍に配置されており、スイッチング素子および補助容量を含む画素部と、前記走査線および信号線に信号を供給または出力するために設けられた正規パッド群と、を有したアレイ基板の検査方法において、
   異なる品種の前記アレイ基板であっても、これらアレイ基板には、更に複数の端子を含む検査用パッド列を予め形成し、所定の検査装置のプローブ群の配列に合わせて前記検査パッド列の端子に前記正規パッド群の列の各端子を接続し、
   検査時には、前記検査装置のプローブ群の配列パターンの変更なしで、前記異なる品種のアレイ基板の検査用パッド列の端子に対しても前記プローブ群を当接させて検査するアレイ基板の検査方法。

Images