CN105489613A - 阵列基板及其制作方法、检测方法、显示装置 - Google Patents

阵列基板及其制作方法、检测方法、显示装置 Download PDF

Info

Publication number
CN105489613A
CN105489613A CN201610003725.5A CN201610003725A CN105489613A CN 105489613 A CN105489613 A CN 105489613A CN 201610003725 A CN201610003725 A CN 201610003725A CN 105489613 A CN105489613 A CN 105489613A
Authority
CN
China
Prior art keywords
film transistor
array base
loaded line
base palte
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610003725.5A
Other languages
English (en)
Inventor
张世举
任兴凤
刘国全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610003725.5A priority Critical patent/CN105489613A/zh
Publication of CN105489613A publication Critical patent/CN105489613A/zh
Priority to PCT/CN2016/104890 priority patent/WO2017118201A1/en
Priority to US15/531,509 priority patent/US10157938B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Automation & Control Theory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、检测方法、显示装置，属于显示技术领域。其中，阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。本发明的技术方案在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标信息，进而提高阵列基板的良品率。

Description

阵列基板及其制作方法、检测方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、检测方法、显示装置。
背景技术
现有的TFT(ThinFilmTransistor，薄膜晶体管)阵列基板为减少X-Line(横线不良)，扇出区的数据线引线往往采用栅金属层来制作，然后通过过孔利用透明导电层将数据线引线与数据线连接起来。在阵列基板的制作工艺中，经常存在DDS(DataDataShort，数据线短路不良)，现有技术首先是通过ESS(EnvironmentStressScreen,环境应力筛选)测试数据线引线或数据线之间是否存在短路不良，然后再由定位单元确定短路不良发生的位置坐标信息。
如图1所示，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载测试信号，第二信号加载线2用于向偶数行数据线引线加载测试信号，在检测是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载测试信号。但是，如图1所示，由于透明导电层残留或者栅金属层残留导致第2k-1根数据线引线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载测试信号时，测试信号传递至第2k-1根数据线引线3后，经由短路处传递至第2k根数据线引线4、再传递至第二信号加载线2，进而由第二信号加载线2传递至所有的偶数行数据线引线，最终导致所有的数据线引线和数据线都存在测试信号，使得定位单元无法确定短路不良发生的位置坐标信息，进而无法对阵列基板进行维修，导致阵列基板的良品率下降。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、检测方法、显示装置，在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标信息，进而提高阵列基板的良品率。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。
进一步地，所述信号加载线包括：
与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线；或
与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
进一步地，所述单向导通器件为栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。
进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述单向导通薄膜晶体管的栅极与所述开关薄膜晶体管的栅极为同层同材料设置，所述单向导通薄膜晶体管的源极和漏极与所述开关薄膜晶体管的源极和漏极为同层同材料设置，所述单向导通薄膜晶体管的有源层与所述开关薄膜晶体管的有源层为同层同材料设置。
进一步地，所述单向导通薄膜晶体管的漏极通过导电连接线与所述数据线连接。
进一步地，所述阵列基板还包括形成在显示区域的多个像素电极，所述导电连接线与所述像素电极为采用同材料且部分所述导电连接线与所述像素电极同层设置。
进一步地，所述单向导通器件为二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。
进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述二极管与所述开关薄膜晶体管的有源层为同层设置。
本发明实施例还提供了一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与所述数据线对应连接的多条信号加载线，所述方法还包括：
在所述信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。
进一步地，形成所述信号加载线包括：
形成与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线；或
形成与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
进一步地，形成所述单向导通器件包括：
形成栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。
进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括：
通过一次构图工艺同时形成所述单向导通薄膜晶体管的栅极和所述开关薄膜晶体管的栅极；
通过一次构图工艺同时形成所述单向导通薄膜晶体管的有源层和所述开关薄膜晶体管的有源层；
通过一次构图工艺同时形成所述单向导通薄膜晶体管的源极和漏极、所述开关薄膜晶体管的源极和漏极。
进一步地，所述方法还包括：
形成导电连接线，所述单向导通薄膜晶体管的漏极通过所述导电连接线与所述数据线连接。
进一步地，所述阵列基板还包括形成在显示区域的多个像素电极，所述方法具体包括：
通过一次构图工艺同时形成所述导电连接线和所述像素电极。
进一步地，形成所述单向导通器件包括：
形成二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。
进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括：
通过一次构图工艺同时形成所述开关薄膜晶体管的有源层和所述二极管。
本发明实施例还提供了一种如上所述阵列基板的检测方法，包括：
向多条信号加载线依次加载外部测试信号；
在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
附图说明
图1为现有阵列基板扇出区的走线示意图；
图2为本发明实施例阵列基板扇出区的走线示意图；
图3为本发明实施例五单向导通薄膜晶体管的结构示意图；
图4为本发明实施例六二极管的结构示意图。
附图标记
1第一信号加载线2第二信号加载线3第2k-1根数据线引线
4第2k根数据线引线5数据线引线发生短路的位置
6单向导通器件11数据线引线12栅极
13栅绝缘层14有源层15层间绝缘层16源极
17漏极18钝化层19导电连接线20阳极
21阴极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术无法确定短路不良发生的位置坐标信息，进而无法对阵列基板进行维修，导致阵列基板的良品率下降的问题，提供一种阵列基板及其制作方法、检测方法、显示装置，在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标信息，进而提高阵列基板的良品率。
实施例一
本实施例提供了一种阵列基板，包括多条数据线和形成在非显示区域的与数据线对应连接的多条信号加载线，信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经单向导通器件传递至对应的数据线。
本实施例中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
具体实施例中，信号加载线包括：
与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线；或
与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
具体实施例中，单向导通器件为栅极和源极连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极或栅极与信号加载线连接，单向导通薄膜晶体管的漏极与数据线引线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极和栅极，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极传递至漏极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应单向导通薄膜晶体管的漏极存在外部测试信号，而由于单向导通薄膜晶体管的栅极没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
进一步地，单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极为同层同材料设置，单向导通薄膜晶体管的源极和漏极与开关薄膜晶体管的源极和漏极为同层同材料设置，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层为同层同材料设置，这样单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极、漏极与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管，节省构图工艺的次数，降低阵列基板的生产成本。
进一步地，单向导通薄膜晶体管的漏极可以通过导电连接线与数据线引线连接。
进一步地，导电连接线与像素电极为采用同材料且部分导电连接线与像素电极同层设置，这样导电连接线与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成导电连接线，节省构图工艺的次数，降低阵列基板的生产成本。
进一步地，单向导通器件为二极管，二极管的阳极与信号加载线连接，二极管的阴极与数据线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极，使二极管处于导通状态，外部测试信号可由二极管的阳极传递至阴极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应二极管的阴极存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
进一步地，阵列基板还包括形成在显示区域的多个开关薄膜晶体管，二极管与开关薄膜晶体管的有源层为同层设置，这样二极管可以与开关薄膜晶体管的有源层通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管，节省构图工艺的次数，降低阵列基板的生产成本。
实施例二
本实施例提供了一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与数据线对应连接的多条信号加载线，制作方法还包括：
在信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经单向导通器件传递至对应的数据线。
本实施例中，在信号加载线与对应数据线引线的连接处形成有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
具体实施例中，信号加载线包括：与奇数行或奇数列数据线引线连接的第一信号加载线；和与偶数行或偶数列数据线引线连接的第二信号加载线。
一实施方式中，单向导通器件为栅极和源极连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极或栅极与信号加载线连接，单向导通薄膜晶体管的漏极与数据线引线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极和栅极，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极传递至漏极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应单向导通薄膜晶体管的漏极存在外部测试信号，而由于单向导通薄膜晶体管的栅极没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
进一步地，单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极、漏极与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管，节省构图工艺的次数，降低阵列基板的生产成本。
进一步地，制作方法还包括：
形成导电连接线，单向导通薄膜晶体管的漏极通过导电连接线与数据线连接。
进一步地，阵列基板还包括形成在显示区域的多个像素电极，方法具体包括：
通过一次构图工艺同时形成导电连接线和像素电极。导电连接线与像素电极通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成导电连接线，节省构图工艺的次数，降低阵列基板的生产成本。
另一实施方式中，形成单向导通器件包括：
形成二极管，二极管的阳极与信号加载线连接，二极管的阴极与数据线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极，使二极管处于导通状态，外部测试信号可由二极管的阳极传递至阴极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应二极管的阴极存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
进一步地，阵列基板还包括形成在显示区域的多个开关薄膜晶体管，方法具体包括：
通过一次构图工艺同时形成开关薄膜晶体管的有源层和二极管。二极管与开关薄膜晶体管的有源层通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管，节省构图工艺的次数，降低阵列基板的生产成本。
实施例三
本实施例提供了一种如上阵列基板的检测方法，包括：
向多条信号加载线依次加载外部测试信号；
在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。
本实施例中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
实施例四
本实施例还提供了一种显示装置，包括如上所述的阵列基板。所述显示装置可以为：OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例五
如图2所示，本实施例的阵列基板中，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载外部测试信号，第二信号加载线2用于向偶数行数据线引线加载外部测试信号，在第一信号加载线1与奇数行数据线引线的连接处设置有单向导通器件6，在第二信号加载线2与偶数行数据线引线的连接处设置有单向导通器件6，外部测试信号只能从信号加载线单向传递至对应的数据线引线，再由数据线引线传递至显示区域的数据线。
在检测阵列基板是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载外部测试信号。如果因为透明导电层残留或者栅金属层残留导致第2k-1根数据线引线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载外部测试信号时，外部测试信号经过单向导通器件6传递至第2k-1根数据线引线3，并由短路处传递至第2k根数据线引线4，由于第2k根数据线引线4与第二信号加载线2的连接处设置有单向导通器件6，因此，第2k根数据线引线4上的外部测试信号不会传递至第二信号加载线2，除了与加载有外部测试信号的第一信号加载线1连接的数据线引线外，只有发生短路不良的数据线引线4上才有外部测试信号，具体地，在对第一信号加载线1加载外部测试信号，对第二信号加载线2不加载外部测试信号时，显示面板的正常区域为亮暗交替，而发生短路不良处有三条连续亮线，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
具体地，如图3所示，单向导通器件为栅极12和源极16连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极16或栅极12与信号加载线连接，单向导通薄膜晶体管的漏极17通过导电连接线19与数据线引线11连接，数据线引线11与显示区域的数据线连接，阵列基板还包括栅绝缘层13、有源层14、层间绝缘层15和钝化层18。
这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极16和栅极12，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极16传递至漏极17，进一步由导电连接线19传递至数据线引线11；当出现短路不良导致数据线引线11上存在外部测试信号时，对应单向导通薄膜晶体管的漏极17存在外部测试信号，而由于单向导通薄膜晶体管的栅极12没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线11传递至信号加载线，从而实现外部测试信号的单向导通。
进一步地，单向导通薄膜晶体管的栅极12、数据线引线11与显示区域的开关薄膜晶体管的栅极为同层同材料设置，单向导通薄膜晶体管的源极16和漏极17与开关薄膜晶体管的源极和漏极为同层同材料设置，单向导通薄膜晶体管的有源层14与开关薄膜晶体管的有源层为同层同材料设置，导电连接线19与像素电极为采用同材料且部分导电连接线19与像素电极同层设置，这样单向导通薄膜晶体管的栅极12、数据线引线11与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层14与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极16、漏极17与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，导电连接线19与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管和导电连接线19，节省构图工艺的次数，降低阵列基板的生产成本。
实施例六
如图2所示，本实施例的阵列基板中，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载外部测试信号，第二信号加载线2用于向偶数行数据线引线加载外部测试信号，在第一信号加载线1与奇数行数据线引线的连接处设置有单向导通器件6，在第二信号加载线2与偶数行数据线引线的连接处设置有单向导通器件6，外部测试信号只能从信号加载线单向传递至对应的数据线引线，再由数据线引线传递至显示区域的数据线。
在检测阵列基板是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载外部测试信号。如果因为透明导电层残留或者栅金属层残留导致第2k-1根数据线引线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载外部测试信号时，外部测试信号经过单向导通器件6传递至第2k-1根数据线引线3，并由短路处传递至第2k根数据线引线4，由于第2k根数据线引线4与第二信号加载线2的连接处设置有单向导通器件6，因此，第2k根数据线引线4上的外部测试信号不会传递至第二信号加载线2，除了与加载有外部测试信号的第一信号加载线1连接的数据线引线外，只有发生短路不良的数据线引线4上才有外部测试信号，具体地，在对第一信号加载线1加载外部测试信号，对第二信号加载线2不加载外部测试信号时，显示面板的正常区域为亮暗交替，而发生短路不良处有三条连续亮线，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
具体地，如图4所示，单向导通器件为PN结构的二极管，二极管的阳极20与信号加载线连接，二极管的阴极21通过导电连接线19与数据线引线11连接，数据线引线11与显示区域的数据线连接，阵列基板还包括栅绝缘层13、有源层14、层间绝缘层15和钝化层18。
这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极20，使二极管处于导通状态，外部测试信号可由二极管的阳极20传递至阴极21，进一步由导电连接线19传递至数据线引线11；当出现短路不良导致数据线引线11上存在外部测试信号时，对应二极管的阴极21存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线11传递至信号加载线，从而实现外部测试信号的单向导通。
进一步地，二极管的阳极20、阴极21与显示区域的开关薄膜晶体管的有源层为同层设置，导电连接线19与像素电极为采用同材料且部分导电连接线19与像素电极同层设置，这样二极管的阳极20、阴极21与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，导电连接线19与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管管和导电连接线19，节省构图工艺的次数，降低阵列基板的生产成本。
具体地，在二极管为PN结构时，可以采用非晶硅或者多晶硅通过一次构图工艺形成开关薄膜晶体管的有源层和对应二极管的半导体图形，之后对一部分半导体图形掺入少量杂质磷元素或锑元素形成N型半导体，得到二极管的阴极，对另一部分半导体图形掺入少量杂质硼元素或铟元素形成P型半导体，得到二极管的阳极。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，其特征在于，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。
2.根据权利要求1所述的阵列基板，其特征在于，所述信号加载线包括：
与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线；或
与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
3.根据权利要求1所述的阵列基板，其特征在于，所述单向导通器件为栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述单向导通薄膜晶体管的栅极与所述开关薄膜晶体管的栅极为同层同材料设置，所述单向导通薄膜晶体管的源极和漏极与所述开关薄膜晶体管的源极和漏极为同层同材料设置，所述单向导通薄膜晶体管的有源层与所述开关薄膜晶体管的有源层为同层同材料设置。
5.根据权利要求3所述的阵列基板，其特征在于，所述单向导通薄膜晶体管的漏极通过导电连接线与所述数据线连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个像素电极，所述导电连接线与所述像素电极为采用同材料且部分所述导电连接线与所述像素电极同层设置。
7.根据权利要求1所述的阵列基板，其特征在于，所述单向导通器件为二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述二极管与所述开关薄膜晶体管的有源层为同层设置。
9.一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与所述数据线对应连接的多条信号加载线，其特征在于，所述方法还包括：
在所述信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述信号加载线包括：
形成与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线；或
形成与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
11.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述单向导通器件包括：
形成栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。
12.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括：
通过一次构图工艺同时形成所述单向导通薄膜晶体管的栅极和所述开关薄膜晶体管的栅极；
通过一次构图工艺同时形成所述单向导通薄膜晶体管的有源层和所述开关薄膜晶体管的有源层；
通过一次构图工艺同时形成所述单向导通薄膜晶体管的源极和漏极、所述开关薄膜晶体管的源极和漏极。
13.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述方法还包括：
形成导电连接线，所述单向导通薄膜晶体管的漏极通过所述导电连接线与所述数据线连接。
14.根据权利要求13所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个像素电极，所述方法具体包括：
通过一次构图工艺同时形成所述导电连接线和所述像素电极。
15.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述单向导通器件包括：
形成二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。
16.根据权利要求15所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括：
通过一次构图工艺同时形成所述开关薄膜晶体管的有源层和所述二极管。
17.一种如权利要求1-8中任一项所述阵列基板的检测方法，其特征在于，包括：
向多条信号加载线依次加载外部测试信号；
在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。
18.一种显示装置，其特征在于，包括如权利要求1-8中任一项所述的阵列基板。
CN201610003725.5A 2016-01-04 2016-01-04 阵列基板及其制作方法、检测方法、显示装置 Pending CN105489613A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610003725.5A CN105489613A (zh) 2016-01-04 2016-01-04 阵列基板及其制作方法、检测方法、显示装置
PCT/CN2016/104890 WO2017118201A1 (en) 2016-01-04 2016-11-07 Array substrate, fabrication method for forming the same, and display device containing the same
US15/531,509 US10157938B2 (en) 2016-01-04 2016-11-07 Array substrate, fabrication method for forming the same, and display device containing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610003725.5A CN105489613A (zh) 2016-01-04 2016-01-04 阵列基板及其制作方法、检测方法、显示装置

Publications (1)

Publication Number Publication Date
CN105489613A true CN105489613A (zh) 2016-04-13

Family

ID=55676494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610003725.5A Pending CN105489613A (zh) 2016-01-04 2016-01-04 阵列基板及其制作方法、检测方法、显示装置

Country Status (3)

Country Link
US (1) US10157938B2 (zh)
CN (1) CN105489613A (zh)
WO (1) WO2017118201A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017118201A1 (en) * 2016-01-04 2017-07-13 Boe Technology Group Co., Ltd. Array substrate, fabrication method for forming the same, and display device containing the same
WO2018205626A1 (zh) * 2017-05-10 2018-11-15 京东方科技集团股份有限公司 母板和显示面板
CN109599031A (zh) * 2018-12-13 2019-04-09 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN110890410A (zh) * 2019-11-29 2020-03-17 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN112017543A (zh) * 2020-08-28 2020-12-01 昆山国显光电有限公司 显示面板及其短路测试方法和显示装置
CN113451164A (zh) * 2020-11-11 2021-09-28 重庆康佳光电技术研究院有限公司 一种显示背板的检测方法及检测结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166504B (zh) * 2018-10-17 2021-10-01 惠科股份有限公司 测试电路及显示装置
CN109584802B (zh) * 2019-01-04 2021-09-21 京东方科技集团股份有限公司 一种驱动电路及其工作方法、显示装置
KR20200120781A (ko) * 2019-04-11 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR102651587B1 (ko) * 2020-01-22 2024-03-27 삼성디스플레이 주식회사 표시 패널 검사 장치 및 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184420A (ja) * 1997-09-09 1999-03-26 Toshiba Corp 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
CN101241281A (zh) * 2007-02-07 2008-08-13 中华映管股份有限公司 主动元件阵列基板
CN101295720A (zh) * 2007-04-29 2008-10-29 中华映管股份有限公司 主动元件阵列基板
CN104282769A (zh) * 2014-09-16 2015-01-14 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104538410A (zh) * 2015-01-20 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管阵列基板及显示装置
CN205282049U (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313396A (ja) * 1995-05-19 1996-11-29 Advanced Display:Kk 液晶パネルの検査方法
JP2006208137A (ja) * 2005-01-27 2006-08-10 Seiko Epson Corp マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置
TWI372278B (en) * 2009-01-07 2012-09-11 Au Optronics Corp Flat-panel display having test architecture
CN102788946B (zh) * 2012-07-20 2015-02-18 京东方科技集团股份有限公司 晶体管特性测试结构及采用该结构的测试方法
CN105489613A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法、检测方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184420A (ja) * 1997-09-09 1999-03-26 Toshiba Corp 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
CN101241281A (zh) * 2007-02-07 2008-08-13 中华映管股份有限公司 主动元件阵列基板
CN101295720A (zh) * 2007-04-29 2008-10-29 中华映管股份有限公司 主动元件阵列基板
CN104282769A (zh) * 2014-09-16 2015-01-14 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104538410A (zh) * 2015-01-20 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管阵列基板及显示装置
CN205282049U (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 阵列基板及显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157938B2 (en) 2016-01-04 2018-12-18 Boe Technology Group Co., Ltd. Array substrate, fabrication method for forming the same, and display device containing the same
WO2017118201A1 (en) * 2016-01-04 2017-07-13 Boe Technology Group Co., Ltd. Array substrate, fabrication method for forming the same, and display device containing the same
US11309309B2 (en) 2017-05-10 2022-04-19 Boe Technology Group Co., Ltd. Mother substrate and display panel
WO2018205626A1 (zh) * 2017-05-10 2018-11-15 京东方科技集团股份有限公司 母板和显示面板
CN108873506A (zh) * 2017-05-10 2018-11-23 京东方科技集团股份有限公司 母板和母板的测试方法
CN109599031A (zh) * 2018-12-13 2019-04-09 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN109599031B (zh) * 2018-12-13 2021-03-26 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
US11075227B2 (en) 2018-12-13 2021-07-27 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display substrate and method of manufacturing same, and display device
CN110890410A (zh) * 2019-11-29 2020-03-17 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN110890410B (zh) * 2019-11-29 2022-08-09 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN112017543A (zh) * 2020-08-28 2020-12-01 昆山国显光电有限公司 显示面板及其短路测试方法和显示装置
CN113451164B (zh) * 2020-11-11 2022-05-27 重庆康佳光电技术研究院有限公司 一种显示背板的检测方法及检测结构
CN113451164A (zh) * 2020-11-11 2021-09-28 重庆康佳光电技术研究院有限公司 一种显示背板的检测方法及检测结构

Also Published As

Publication number Publication date
US10157938B2 (en) 2018-12-18
US20180069030A1 (en) 2018-03-08
WO2017118201A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
CN105489613A (zh) 阵列基板及其制作方法、检测方法、显示装置
CN111509026B (zh) 显示面板及其裂纹检测方法、显示装置
CN109559668B (zh) 一种显示面板及其检测方法、显示装置
US11309309B2 (en) Mother substrate and display panel
CN107967886B (zh) 待检测的显示面板及其检测方法、显示面板及母板、显示装置
CN102998865B (zh) 一种阵列基板及其制作方法、显示装置
US11222828B1 (en) Array substrate and display panel
US10720450B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN105632383B (zh) 一种测试电路、测试方法、显示面板及显示装置
CN109448627B (zh) 一种显示面板、显示面板的驱动方法和显示装置
US10475398B2 (en) Display device and manufacturing method thereof
JP2021535413A (ja) アレイ基板、その検出方法、ディスプレイパネル及びディスプレイデバイス
CN113383241B (zh) 显示基板的扇出走线的断路检测方法及显示基板
CN110827728B (zh) 显示面板和显示装置
CN101201469B (zh) 液晶显示面板及其修补方法
US20240045530A1 (en) Detection method, display panel, driver chip and display device
US20160225798A1 (en) Display panel
CN104914639A (zh) 一种tft基板及显示装置
CN205282049U (zh) 阵列基板及显示装置
US7170311B2 (en) Testing method for LCD panels
CN114639328A (zh) 显示面板及显示装置
CN104198817A (zh) Oled接触阻抗测试组件
US11594160B2 (en) Pixel detection circuit, display apparatus, and detection method
CN211044987U (zh) 显示面板及显示装置
CN114649394A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413