KR20210116826A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210116826A
KR20210116826A KR1020200032679A KR20200032679A KR20210116826A KR 20210116826 A KR20210116826 A KR 20210116826A KR 1020200032679 A KR1020200032679 A KR 1020200032679A KR 20200032679 A KR20200032679 A KR 20200032679A KR 20210116826 A KR20210116826 A KR 20210116826A
Authority
KR
South Korea
Prior art keywords
pixels
scan
test
signal
data line
Prior art date
Application number
KR1020200032679A
Other languages
English (en)
Inventor
정민재
김현준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200032679A priority Critical patent/KR20210116826A/ko
Priority to US17/147,534 priority patent/US11790853B2/en
Priority to CN202110285077.8A priority patent/CN113409737A/zh
Publication of KR20210116826A publication Critical patent/KR20210116826A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 스캔 라인들과 제1 데이터 라인에 접속된 복수의 제1 화소, 제2 스캔 라인들과 상기 제1 데이터 라인에 접속된 복수의 제2 화소, 상기 제1 스캔 라인들 또는 상기 제2 스캔 라인들과, 제2 데이터 라인에 접속된 복수의 제3 화소, 및 상기 제1 스캔 라인들 및 상기 제2 스캔 라인들 중 하나의 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지를 구비한 스캔 구동부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 유기 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함하므로, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치는 데이터 라인들과 스캔 라인들 및 해당하는 데이터 라인과 스캔 라인에 연결된 복수의 화소를 갖는 표시 패널, 데이터 라인들에 데이터 신호를 공급하는 데이터 구동부, 및 스캔 라인들에 스캔 신호를 공급하는 쉬프트 레지스터를 갖는 스캔 구동부를 구비한다. 표시 장치는 하나의 데이터 라인에 서로 다른 색의 광을 방출하는 복수의 화소를 포함할 수 있다. 표시 장치는 하나의 데이터 라인에 접속된 복수의 화소 각각에 순차적으로 점등 전압을 공급할 수 있고, 표시 장치의 해상도가 높아질수록 데이터 라인의 충전률이 감소될 수 있다.
본 발명이 해결하고자 하는 과제는 하나의 데이터 라인에 접속되어 서로 다른 색의 광을 방출하는 복수의 화소 각각에 점등 전압을 공급할 수 있고, 데이터 라인의 충전률 감소를 방지하여 복수의 화소 각각의 점등 검사를 효율적으로 실시할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 제1 스캔 라인들과 제1 데이터 라인에 접속된 복수의 제1 화소, 제2 스캔 라인들과 상기 제1 데이터 라인에 접속된 복수의 제2 화소, 상기 제1 스캔 라인들 또는 상기 제2 스캔 라인들과, 제2 데이터 라인에 접속된 복수의 제3 화소, 및 상기 제1 스캔 라인들 및 상기 제2 스캔 라인들 중 하나의 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지를 구비한 스캔 구동부를 포함한다.
상기 복수의 스테이지는 제1 스타트 신호를 기초로 상기 제1 스캔 라인들 각각에 순차적으로 스캔 신호를 공급하는 제1 스테이지들, 및 제2 스타트 신호를 기초로 상기 제2 스캔 라인들 각각에 순차적으로 스캔 신호를 공급하는 제2 스테이지들을 포함할 수 있다.
상기 제1 스테이지들은 상기 제1 스타트 신호를 기초로 제1-1 스캔 신호를 출력하는 제1-1 스테이지, 및 상기 제1-1 스캔 신호를 기초로 제1-2 스캔 신호를 출력하는 제1-2 스테이지를 포함할 수 있다.
상기 제2 스테이지들은 상기 제2 스타트 신호를 기초로 제2-1 스캔 신호를 출력하는 제2-1 스테이지, 및 상기 제2-1 스캔 신호를 기초로 제2-2 스캔 신호를 출력하는 제2-2 스테이지를 포함할 수 있다.
상기 표시 장치는 테스트 게이트 신호를 기초로 제1 점등 전압을 상기 제1 데이터 라인에 공급하는 제1 테스트 트랜지스터, 및 상기 테스트 게이트 신호를 기초로 제2 점등 전압을 상기 제2 데이터 라인에 공급하는 제2 테스트 트랜지스터를 더 포함할 수 있다.
상기 제1 점등 전압이 상기 복수의 제1 화소 또는 복수의 제2 화소를 점등시키는 제1 전압 레벨을 갖는 경우, 상기 제2 점등 전압은 상기 복수의 제1 화소 또는 복수의 제2 화소를 소등시키는 제2 전압 레벨을 가질 수 있다.
상기 복수의 스테이지는 스타트 신호가 제1 기간에 공급되는 경우, 상기 제1 스캔 라인들 각각에 순차적으로 스캔 신호를 공급하는 제1 스테이지들, 및 상기 스타트 신호가 상기 제1 기간과 상이한 제2 기간에 공급되는 경우, 상기 제2 스캔 라인들 각각에 순차적으로 스캔 신호를 공급하는 제2 스테이지들을 포함할 수 있다.
상기 제1 스테이지들은 상기 스타트 신호가 상기 제1 기간에 공급되는 경우 제1-1 스캔 신호를 출력하는 제1-1 스테이지, 및 상기 제1-1 스캔 신호를 기초로 제1-2 스캔 신호를 출력하는 제1-2 스테이지를 포함할 수 있다.
상기 제2 스테이지들은 상기 스타트 신호가 상기 제2 기간에 공급되는 경우 제2-1 스캔 신호를 출력하는 제2-1 스테이지, 및 상기 제2-1 스캔 신호를 기초로 제2-2 스캔 신호를 출력하는 제2-2 스테이지를 포함할 수 있다.
상기 복수의 제1 화소는 상기 제2 스캔 라인들과 제3 데이터 라인에 접속되고, 상기 복수의 제2 화소는 상기 제1 스캔 라인들과 제3 데이터 라인에 접속되며, 상기 복수의 제3 화소는 상기 제1 스캔 라인들 또는 상기 제2 스캔 라인들과, 제4 데이터 라인에 접속될 수 있다.
상기 표시 장치는 제1 테스트 게이트 신호를 기초로 제1 점등 전압을 상기 제1 데이터 라인에 공급하는 제1 테스트 트랜지스터, 및 제2 테스트 게이트 신호를 기초로 상기 제1 점등 전압을 상기 제3 데이터 라인에 공급하는 제2 테스트 트랜지스터를 더 포함할 수 있다.
상기 표시 장치는 제1 테스트 게이트 신호를 기초로 제3 점등 전압을 상기 제3 데이터 라인에 공급하는 제3 테스트 트랜지스터, 및 제2 테스트 게이트 신호를 기초로 상기 제3 점등 전압을 상기 제1 데이터 라인에 공급하는 제4 테스트 트랜지스터를 더 포함할 수 있다.
상기 제1 점등 전압이 상기 복수의 제1 화소 또는 복수의 제2 화소를 점등시키는 제1 전압 레벨을 갖는 경우, 상기 제3 점등 전압은 상기 복수의 제1 화소 또는 복수의 제2 화소를 소등시키는 제2 전압 레벨을 가질 수 있다.
상기 제3 점등 전압이 상기 복수의 제1 화소 또는 복수의 제2 화소를 점등시키는 제1 전압 레벨을 갖는 경우, 상기 제1 점등 전압은 상기 복수의 제1 화소 또는 복수의 제2 화소를 소등시키는 제2 전압 레벨을 가질 수 있다.
상기 표시 장치는 제3 테스트 게이트 신호를 기초로 제2 점등 전압을 상기 제2 데이터 라인에 공급하는 제5 테스트 트랜지스터, 및 상기 제3 테스트 게이트 신호를 기초로 상기 제2 점등 전압을 상기 제4 데이터 라인에 공급하는 제6 테스트 트랜지스터를 더 포함할 수 있다.
상기 복수의 제1 화소는 상기 제2 스캔 라인들과 제3 데이터 라인에 접속되고, 상기 복수의 제2 화소는 상기 제1 스캔 라인들과 제3 데이터 라인에 접속되며, 상기 복수의 제3 화소는 상기 제1 스캔 라인들 또는 상기 제2 스캔 라인들과, 제4 데이터 라인에 접속될 수 있다.
상기 표시 장치는 제1 테스트 게이트 신호를 기초로 제1 점등 전압을 상기 제1 데이터 라인에 공급하는 제1 테스트 트랜지스터, 및 제2 테스트 게이트 신호를 기초로 상기 제1 점등 전압을 상기 제3 데이터 라인에 공급하는 제2 테스트 트랜지스터를 더 포함할 수 있다.
상기 표시 장치는 제1 테스트 게이트 신호를 기초로 제3 점등 전압을 상기 제3 데이터 라인에 공급하는 제3 테스트 트랜지스터, 및 제2 테스트 게이트 신호를 기초로 상기 제3 점등 전압을 상기 제1 데이터 라인에 공급하는 제4 테스트 트랜지스터를 더 포함할 수 있다.
상기 제1 점등 전압이 상기 복수의 제1 화소 또는 복수의 제2 화소를 점등시키는 제1 전압 레벨을 갖는 경우, 상기 제3 점등 전압은 상기 복수의 제1 화소 또는 복수의 제2 화소를 소등시키는 제2 전압 레벨을 가질 수 있다.
상기 표시 장치는 제3 테스트 게이트 신호를 기초로 제2 점등 전압을 상기 제2 데이터 라인에 공급하는 제5 테스트 트랜지스터, 및 상기 제3 테스트 게이트 신호를 기초로 상기 제2 점등 전압을 상기 제4 데이터 라인에 공급하는 제6 테스트 트랜지스터를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 하나의 데이터 라인에 접속되어 서로 다른 색의 광을 방출하는 제1 화소들과 제2 화소들, 및 제1 화소들과 제2 화소들 중 하나의 화소들에 스캔 신호를 공급하는 스캔 구동부를 포함할 수 있다. 표시 장치는 데이터 라인에 점등 전압을 공급하는 경우 제1 화소들과 제2 화소들 중 하나의 화소들에 점등 전압을 공급할 수 있고, 데이터 라인의 충전 시간을 충분히 확보할 수 있다. 따라서, 표시 장치는 제1 화소들과 제2 화소들 간의 혼색을 방지할 수 있고, 제1 화소들 및 제2 화소들의 점등 검사의 신뢰도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 4는 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 5는 일 실시예에 따른 표시 장치의 스캔 구동부를 나타내는 일 예시도면이다.
도 6은 일 실시예에 따른 표시 장치에서, 스캔 구동부의 입출력 신호를 나타내는 파형도이다.
도 7은 도 5의 표시 장치에서, 오드 스테이지들의 입출력 신호를 나타내는 파형도이다.
도 8은 일 실시예에 따른 표시 장치에서, 점등 전압의 공급 과정을 나타내는 도면이다.
도 9는 일 실시예에 따른 표시 장치에서, 점등 전압 및 테스트 게이트 신호의 일 예를 나타내는 파형도이다.
도 10은 도 9의 표시 장치에서, 제1 화소들의 점등 검사 결과를 나타내는 도면이다.
도 11은 일 실시예에 따른 표시 장치에서, 점등 전압 및 테스트 게이트 신호의 다른 예를 나타내는 파형도이다.
도 12는 도 11의 표시 장치에서, 제2 화소들의 점등 검사 결과를 나타내는 도면이다.
도 13은 도 5의 표시 장치에서, 이븐 스테이지들의 입출력 신호를 나타내는 파형도이다.
도 14는 도 13의 표시 장치에서, 제2 화소들의 점등 검사 결과를 나타내는 도면이다.
도 15는 도 13의 표시 장치에서, 제1 화소들의 점등 검사 결과를 나타내는 도면이다.
도 16은 일 실시예에 따른 표시 장치의 스캔 구동부를 나타내는 다른 예시도면이다.
도 17은 도 16의 표시 장치에서, 오드 스테이지들의 입출력 신호를 나타내는 파형도이다.
도 18은 도 16의 표시 장치에서, 이븐 스테이지들의 입출력 신호를 나타내는 파형도이다.
도 19는 다른 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 20은 다른 실시예에 따른 표시 장치에서, 점등 전압의 공급 과정을 나타내는 도면이다.
도 21은 다른 실시예에 따른 표시 장치에서, 점등 전압 및 테스트 게이트 신호의 일 예를 나타내는 파형도이다.
도 22는 다른 실시예에 따른 표시 장치에서, 점등 전압 및 테스트 게이트 신호의 다른 예를 나타내는 파형도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이고, 도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이며, 도 3은 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 명세서에서, "상부”, “탑”, “상면”은 표시 장치(10)를 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 장치(10)를 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1 내지 도 3을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 유기 발광 다이오드를 이용하는 유기 발광 표시 장치, 양자점 발광층을 포함하는 양자점 발광 표시 장치, 무기 반도체를 포함하는 무기 발광 표시 장치, 및 초소형 발광 다이오드(micro Light Emitting Diode)를 이용하는 초소형 발광 표시 장치와 같은 발광 표시 장치일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하지만, 본 발명은 이에 제한되지 않는다.
표시 장치(10)는 표시 패널(100), 표시 구동부(200), 및 회로 보드(300)를 포함한다.
표시 패널(100)은 제1 방향(X축 방향)의 단변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 모서리(Corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 패널(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않으며, 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 패널(100)은 화소들(SP)이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화소들(SP), 화소들(SP)에 접속되는 스캔 라인들(SL), 발광 제어 라인들(EL), 데이터 라인들(DL), 및 전압 공급 라인(VL)을 포함할 수 있다. 스캔 라인들(SL)과 발광 제어 라인들(EL)은 제1 방향(X축 방향)으로 나란하게 형성되고, 데이터 라인들(DL)과 전압 공급 라인(VL)은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다.
화소들(SP) 각각은 적어도 하나의 스캔 라인(SL), 적어도 하나의 데이터 라인(DL), 적어도 하나의 발광 제어 라인(EL), 및 적어도 하나의 전압 공급 라인(VL)에 접속될 수 있다. 도 2에서, 화소들(SP) 각각은 두 개의 스캔 라인들(SL), 한 개의 데이터 라인(DL), 한 개의 발광 제어 라인(EL), 및 전압 공급 라인(VL)에 접속될 있으나, 반드시 이에 한정되는 것은 아니다. 다른 예를 들어, 화소들(SP) 각각은 세 개의 스캔 라인들(SL)에 접속될 수도 있다.
화소들(SP)은 제1 내지 제3 화소(RP, BP, GP)를 포함할 수 있다. 제1 화소(RP)는 제1 데이터 라인(DL1) 및 제1 스캔 라인(SL1)에 접속될 수 있다. 제2 화소(BP)는 제1 데이터 라인(DL1) 및 제2 스캔 라인(SL2)에 접속될 수 있다. 제1 및 제2 화소(RP, BP)는 동일한 데이터 라인(DL)에 접속될 수 있고, 서로 다른 스캔 라인(SL)에 접속될 수 있다. 제1 화소(RP)는 홀수 행에 배치되어 홀수 행의 스캔 라인(SL1, SL3, ?, SL(n-1))(n은 2의 배수)에 접속될 수 있고, 제2 화소(BP)는 짝수 행에 배치되어 짝수 행의 스캔 라인(SL2, SL4, ?, SLn)에 접속될 수 있다. 제1 및 제2 화소(RP, BP)는 도 2의 도시에 한정되지 않고, 동일한 데이터 라인(DL)을 따라 교번적으로 배치될 수 있다. 예를 들어, 스캔 구동부(400)는 복수의 스캔 라인(SL) 중 일부의 스캔 라인에 스캔 신호를 공급하여 제1 화소(RP)의 점등 검사를 실시할 수 있다. 다른 예를 들어, 스캔 구동부(400)는 복수의 스캔 라인(SL) 중 다른 일부의 스캔 라인에 스캔 신호를 공급하여 제2 화소(BP)의 점등 검사를 실시할 수 있다.
제3 화소(GP)는 복수의 스캔 라인(SL) 각각과 제2 데이터 라인(DL2) 사이에 접속될 수 있다. 제3 화소(GP)는 동일한 데이터 라인(DL)을 따라 배치될 수 있다. 예를 들어, 제1 및 제2 화소(RP, BP)는 홀수 열의 데이터 라인(DL1, DL3, ?, DL(m-1))(m은 2의 배수)에 접속될 수 있고, 제3 화소(GP)는 짝수 열의 데이터 라인(DL2, DL4, ?, DLm)에 접속될 수 있다.
화소들(SP) 각각은 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 발광 소자, 및 적어도 하나의 커패시터를 포함할 수 있다. 스위칭 트랜지스터는 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 턴-온될 수 있고, 이로 인해 데이터 라인(DL)의 데이터 전압은 구동 트랜지스터의 게이트 전극에 인가될 수 있다. 구동 트랜지스터는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자에 구동 전류를 공급할 수 있고, 발광 소자는 구동 전류의 크기에 따라 소정의 휘도를 갖는 광을 방출할 수 있다. 예를 들어, 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터는 박막 트랜지스터(Thin Film Transistor)일 수 있다. 발광 소자는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode)일 수 있다. 커패시터는 구동 트랜지스터의 게이트 전극에 인가된 데이터 전압을 일정하게 유지할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)은 스캔 라인들(SL)에 스캔 신호들을 인가하는 스캔 구동부(400), 데이터 라인들(DL)과 표시 구동부(200) 사이의 팬 아웃 라인들, 표시 구동부(200)에 접속되어 데이터 전압을 공급하는 패드들(DP), 점등 전압을 공급하는 테스트 패드들(TP), 테스트 게이트 신호를 공급하는 테스트 게이트 패드(TGP)를 더 포함할 수 있다.
예를 들어, 표시 구동부(200)는 표시 패널(100)의 일 측에 배치될 수 있고, 패드들(DP), 테스트 패드들(TP), 및 테스트 게이트 패드(TGP)는 표시 패널(100)의 일 측 가장자리에 배치될 수 있다. 패드들(DP), 테스트 패드들(TP), 및 테스트 게이트 패드(TGP)는 표시 구동부(200)보다 표시 패널(100)의 일 측 가장자리에 인접하게 배치될 수 있다.
테스트 패드들(TP)은 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 포함할 수 있다. 제1 내지 제3 테스트 패드(TP1, TP2, TP3) 각각은 제1 내지 제3 점등 전압 각각을 인가받을 수 있다. 제1 내지 제3 점등 전압 각각은 화소들(SP)을 점등시키는 그레이 전압 또는 화소들(SP)을 소등시키는 블랙 전압일 수 있다. 제1 내지 제3 점등 전압 각각은 직류 전압일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제3 테스트 패드(TP1, TP2, TP3)는 점등 장치 또는 전원 공급 장치에 접속될 수 있고, 제1 내지 제3 점등 전압을 수신할 수 있다.
비표시 영역(NDA)은 테스트 패드들(TP) 및 표시 구동부(200) 사이에 접속되는 테스트 트랜지스터들을 더 포함할 수 있다. 테스트 트랜지스터들은 제1 내지 제4 테스트 트랜지스터(TT1~TT4)를 포함할 수 있다. 제1 테스트 트랜지스터(TT1)는 제1 테스트 패드(TP1) 및 제1 데이터 라인(DL1) 사이에 접속될 수 있고, 제2 테스트 트랜지스터(TT2)는 제2 테스트 패드(TP2) 및 제2 데이터 라인(DL2) 사이에 접속될 수 있다. 제3 테스트 트랜지스터(TT3)는 제3 테스트 패드(TP3) 및 제3 데이터 라인(DL3) 사이에 접속될 수 있고, 제4 테스트 트랜지스터(TT4)는 제2 테스트 패드(TP2) 및 제4 데이터 라인(DL4) 사이에 접속될 수 있다. 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각은 테스트 패드들(TP) 중 하나의 테스트 패드와 복수의 데이터 라인(DL) 중 하나의 데이터 라인(DL) 사이에 접속됨으로써, 복수의 데이터 라인(DL)에 제1 내지 제3 점등 전압을 선택적으로 공급할 수 있다. 예를 들어, 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각은 동일한 테스트 게이트 신호를 수신하여, 동시에 턴-온되거나 동시에 턴-오프될 수 있다.
테스트 게이트 패드(TGP)는 테스트 게이트 신호를 수신할 수 있고, 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각의 게이트 전극에 접속될 수 있다. 예를 들어, 테스트 게이트 패드(TGP)는 점등 장치에 접속될 수 있고, 점등 장치로부터 제1 내지 제4 테스트 트랜지스터(TT1~TT4)를 턴-온시키는 테스트 게이트 신호를 수신할 수 있다.
스캔 구동부(400)는 복수의 스캔 제어 라인(SCL)을 통해 표시 구동부(200)에 접속될 수 있다. 스캔 구동부(400)는 복수의 스캔 제어 라인(SCL)을 통해 표시 구동부(200)로부터 스캔 제어 신호(SCS)와 발광 제어 신호(ECS)를 입력 받을 수 있다.
도 3에서, 스캔 구동부(400)는 스캔 구동 회로(410)와 발광 제어 구동 회로(420)를 포함할 수 있다.
스캔 구동 회로(410)는 스캔 제어 신호(SCS)를 기초로 스캔 신호들을 생성하고, 스캔 신호들을 스캔 라인들(SL)에 순차적으로 출력할 수 있다. 발광 제어 구동 회로(420)는 발광 제어 신호(ECS)에 따라 에미션 신호들을 생성하고, 에미션 신호들을 발광 제어 라인들(EL)에 순차적으로 출력할 수 있다.
스캔 구동부(400)는 복수의 박막 트랜지스터를 포함할 수 있다. 스캔 구동부(400)는 화소들(SP)의 박막 트랜지스터들과 동일한 층에 형성될 수 있다. 도 2에서, 스캔 구동부(400)는 표시 영역(DA)의 일 측, 예를 들어 좌측의 비표시 영역(NDA)에 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 스캔 구동부(400)는 표시 영역(DA)의 양 측, 예를 들어, 좌측과 우측의 비표시 영역(NDA)에 형성될 수 있다.
도 3에서, 표시 구동부(200)는 타이밍 제어부(210), 데이터 구동부(220), 및 전원 공급부(230)를 포함할 수 있다.
타이밍 제어부(210)는 회로 보드(300)로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받을 수 있다. 타이밍 제어부(210)는 타이밍 신호들을 기초로 데이터 구동부(220)의 동작 타이밍을 제어하는 데이터 제어 신호(DCS)를 생성하고, 스캔 구동 회로(410)의 동작 타이밍을 제어하는 스캔 제어 신호(SCS)를 생성하며, 발광 제어 구동 회로(420)의 동작 타이밍을 제어하는 발광 제어 신호(ECS)를 생성할 수 있다. 타이밍 제어부(210)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(220)에 공급할 수 있다. 타이밍 제어부(210)는 복수의 스캔 제어 라인(SCL)을 통해 스캔 제어 신호(SCS)를 스캔 구동 회로(410)에 공급하고, 발광 제어 신호(ECS)를 발광 제어 구동 회로(420)에 공급할 수 있다.
데이터 구동부(220)는 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 팬 아웃 라인들을 통해 데이터 라인들(DL)에 공급할 수 있다. 스캔 구동부(400)의 스캔 신호들은 데이터 전압이 공급될 화소들(SP)을 선택할 수 있고, 데이터 구동부(220)는 선택된 화소들(SP)에 데이터 전압을 공급할 수 있다.
전원 공급부(230)는 제1 구동 전압을 생성하여 전압 공급 라인(VL)에 공급할 수 있다. 전원 공급부(230)는 제2 구동 전압을 생성하여 화소들(SP) 각각의 발광 소자의 캐소드 전극에 공급할 수 있다. 여기에서, 제1 구동 전압은 발광 소자의 구동을 위한 고전위 전압일 수 있으며, 제2 구동 전압은 발광 소자의 구동을 위한 저전위 전압일 수 있다. 예를 들어, 제1 구동 전압은 제2 구동 전압보다 높은 전위를 가질 수 있다.
표시 구동부(200)는 집적 회로(Integrated Circuit)로 형성되어 COG(Chip on Glass) 방식, COP(Chip on Plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다. 다른 예를 들어, 표시 구동부(200)는 회로 보드(300) 상에 배치될 수 있다.
회로 보드(300)는 이방성 도전 필름(Anisotropic Conductive Film)을 이용하여 패드들(DP) 상에 부착될 수 있다. 이로 인해, 회로 보드(300)의 리드 라인들은 패드들(DP)에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(Flexible Prinited Circuit Board), 인쇄 회로 보드(Printed Circuit Board) 또는 칩 온 필름(Chip on Film)과 같은 연성 필름(Flexible Film)일 수 있다.
도 4는 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 4를 참조하면, 화소(SP)는 표시 패널(100) 상에서 복수의 행과 복수의 열을 따라 배열될 수 있다. 예를 들어, 화소(SP)는 표시 영역(DA)의 제k 행과 제j 열에 배치될 수 있다. 이 경우, 화소(SP)는 제k-1(이하, k는 2 이상의 자연수) 스캔 라인(SL(k-1)), 제k 스캔 라인(SLk), 제k 발광 제어 라인(ELk), 및 제j(이하, j는 자연수) 데이터 라인(DLj)에 접속될 수 있다. 또한, 화소(SP)는 제1 구동 전압(VDD)을 공급하는 전압 공급 라인(VL), 초기화 전압(VINT)을 공급하는 초기화 전압 라인, 및 제2 구동 전압(VSS)을 공급하는 전압 공급 라인에 접속될 수 있다.
화소(SP)는 구동 트랜지스터(DT), 발광 소자(E), 스위칭 소자들, 및 제1 커패시터(C1)를 포함할 수 있다. 예를 들어, 스위칭 소자들은 제1 내지 제6 스위칭 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)을 포함할 수 있다.
구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압을 기초로 소스-드레인 전류(Isd, 이하 "구동 전류"라 함)를 제어할 수 있다. 구동 전류(Isd)는 구동 트랜지스터(DT)의 소스-게이트 전압(Vsg)이 문턱 전압(Vth)을 초과하면, 구동 트랜지스터(DT)의 채널을 통해 흐를 수 있다. 예를 들어, 구동 전류(Isd)는 하기의 수학식 1과 같이, 구동 트랜지스터(DT)의 소스-게이트 전압(Vsg)과 문턱 전압(Vth)의 차이의 제곱에 비례할 수 있다.
Figure pat00001
수학식 1에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 상수, Vsg는 구동 트랜지스터(DT)의 소스-게이트 전압, Vth는 구동 트랜지스터(DT)의 문턱 전압을 의미한다.
발광 소자(E)는 구동 전류(Isd)를 수신하여 발광할 수 있다. 발광 소자(E)의 발광량 또는 휘도는 구동 전류(Isd)의 크기에 비례할 수 있다.
발광 소자(E)는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(E)는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(E)는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(E)는 마이크로 발광 다이오드일 수 있다. 예를 들어, 발광 소자(E)의 제1 전극은 애노드 전극이고, 제2 전극은 캐소드 전극일 수 있으나, 반드시 이에 한정되는 것은 아니다.
발광 소자(E)의 제1 전극 또는 애노드 전극은 제4 스위칭 트랜지스터(ST4)의 제2 전극 또는 드레인 전극과 제6 스위칭 트랜지스터(ST6)의 제2 전극 또는 드레인 전극에 접속될 수 있다. 발광 소자(E)의 제2 전극 또는 캐소드 전극은 제2 구동 전압(VSS)을 공급하는 전압 공급 라인에 접속될 수 있다.
제1 스위칭 트랜지스터(ST1)는 초기화 전압(VINT)을 구동 트랜지스터(DT)의 게이트 전극에 선택적으로 공급할 수 있다. 예를 들어, 제1 스위칭 트랜지스터(ST1)는 제1-1 스위칭 트랜지스터(ST1-1)와 제1-2 스위칭 트랜지스터(ST1-2)를 포함하는 듀얼 트랜지스터일 수 있다. 제1-1 스위칭 트랜지스터(ST1-1)와 제1-2 스위칭 트랜지스터(ST1-2)는 제k-1 스캔 라인(SL(k-1))의 스캔 신호를 기초로 턴-온되어, 초기화 전압(VINT)을 구동 트랜지스터(DT)의 게이트 전극에 공급할 수 있다. 구동 트랜지스터(DT)의 게이트 전극은 초기화 전압을 공급받아 방전될 수 있다. 제1-1 스위칭 트랜지스터(ST1-1)의 게이트 전극은 제k-1 스캔 라인(SL(k-1))에 접속될 수 있고, 제1 전극은 초기화 전압(VINT)을 공급하는 초기화 전압 라인에 접속되며, 제2 전극은 제1-2 스위칭 트랜지스터(ST1-2)의 제1 전극에 접속될 수 있다. 제1-2 스위칭 트랜지스터(ST1-2)의 게이트 전극은 제k-1 스캔 라인(SL(k-1))에 접속될 수 있고, 제1 전극은 제1-1 스위칭 트랜지스터(ST1-1)의 제2 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속될 수 있다. 예를 들어, 제1 스위칭 트랜지스터(ST1)의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있다.
제2 스위칭 트랜지스터(ST2)는 데이터 전압을 구동 트랜지스터(DT)의 제1 전극에 선택적으로 공급할 수 있다. 제2 스위칭 트랜지스터(ST2)는 제k 스캔 라인(SLk)의 스캔 신호를 기초로 턴-온되어 데이터 전압을 구동 트랜지스터(DT)의 제1 전극에 공급할 수 있다. 제2 스위칭 트랜지스터(ST2)의 게이트 전극은 제k 스캔 라인(SLk)에 접속되고, 제1 전극은 제j 데이터 라인(DLj)에 접속에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 접속될 수 있다. 예를 들어, 제2 스위칭 트랜지스터(ST2)의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있다.
제3 스위칭 트랜지스터(ST3)는 구동 트랜지스터(DT)의 제2 전극과 게이트 전극을 선택적으로 접속시킬 수 있다. 예를 들어, 제3 스위칭 트랜지스터(ST3)는 제3-1 스위칭 트랜지스터(ST3-1)와 제3-2 스위칭 트랜지스터(ST3-2)를 포함하는 듀얼 트랜지스터일 수 있다. 제3-1 스위칭 트랜지스터(ST3-1)와 제3-2 스위칭 트랜지스터(ST3-2)는 제k 스캔 라인(SLk)의 스캔 신호를 기초로 턴-온되어 구동 트랜지스터(DT)의 제2 전극과 게이트 전극을 접속시킬 수 있다. 즉, 제3-1 스위칭 트랜지스터(ST3-1)와 제3-2 스위칭 트랜지스터(ST3-2)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 접속되므로, 구동 트랜지스터(DT)는 다이오드(Diode)로 구동될 수 있다. 제3-1 스위칭 트랜지스터(ST3-1)의 게이트 전극은 제k 스캔 라인(SLk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 제3-2 스위칭 트랜지스터(ST3-2)의 제1 전극에 접속될 수 있다. 제3-2 스위칭 트랜지스터(ST3-2)의 게이트 전극은 제k 스캔 라인(SLk)에 접속되고, 제1 전극은 제3-1 스위칭 트랜지스터(ST3-1)의 제2 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속될 수 있다. 예를 들어, 제3 스위칭 트랜지스터(ST3)의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있다.
제4 스위칭 트랜지스터(ST4)는 초기화 전압(VINT)을 발광 소자(E)의 제1 전극에 선택적으로 공급할 수 있다. 제4 스위칭 트랜지스터(ST4)는 제k 스캔 라인(SLk)의 스캔 신호를 기초로 턴-온되어, 초기화 전압(VINT)을 발광 소자(E)의 제1 전극에 공급할 수 있다. 발광 소자(E)의 제1 전극은 초기화 전압(VINT)을 공급받아 방전될 수 있다. 제4 스위칭 트랜지스터(ST4)의 게이트 전극은 제k 스캔 라인(SLk)에 접속되고, 제1 전극은 초기화 전압(VINT)을 공급하는 초기화 전압 라인에 접속되며, 제2 전극은 발광 소자(E)의 제1 전극에 접속될 수 있다. 예를 들어, 제4 스위칭 트랜지스터(ST4)의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있다.
제5 스위칭 트랜지스터(ST5)는 제1 구동 전압(VDD)을 구동 트랜지스터(DT)의 제1 전극에 선택적으로 공급할 수 있다. 제5 스위칭 트랜지스터(ST5)는 제k 발광 제어 라인(ELk)의 에미션 신호를 기초로 턴-온되어, 제1 구동 전압(VDD)을 구동 트랜지스터(DT)의 제1 전극에 공급할 수 있다. 제5 스위칭 트랜지스터(ST5)의 게이트 전극은 제k 발광 제어 라인(ELk)에 접속되고, 제1 전극은 제1 구동 전압(VDD)을 공급하는 전압 공급 라인(VL)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 접속될 수 있다. 예를 들어, 제5 스위칭 트랜지스터(ST5)의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있다.
제6 스위칭 트랜지스터(ST6)는 구동 트랜지스터(DT)의 제2 전극과 발광 소자(E)의 제1 전극을 선택적으로 접속시킬 수 있다. 제6 스위칭 트랜지스터(ST6)는 제k 발광 제어 라인(ELk)의 에미션 신호를 기초로 턴-온되어, 구동 트랜지스터(DT)의 제2 전극과 발광 소자(E)의 제1 전극을 접속시킬 수 있다. 제6 스위칭 트랜지스터(ST6)의 게이트 전극은 제k 발광 제어 라인(ELk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 발광 소자(E)의 제1 전극에 접속될 수 있다. 예를 들어, 제6 스위칭 트랜지스터(ST6)의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있다. 제5 스위칭 트랜지스터(ST5)와 제6 스위칭 트랜지스터(ST6)가 모두 턴-온되는 경우, 구동 전류(Isd)는 발광 소자(E)에 공급될 수 있다.
제1 커패시터(C1)는 구동 트랜지스터(DT)의 게이트 전극과 전압 공급 라인(VL) 사이에 접속될 수 있다. 제1 커패시터(C1)의 일 전극은 전압 공급 라인(VL)에 접속되고, 타 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속됨으로써, 전압 공급 라인(VL)과 구동 트랜지스터(DT)의 게이트 전극의 전위차를 유지할 수 있다.
예를 들어, 제1 내지 제6 스위칭 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 반도체층은 폴리 실리콘을 사용한 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정을 통해 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 5는 일 실시예에 따른 스캔 구동부를 나타내는 일 예시도면이다.
도 5를 참조하면, 스캔 구동 회로(410)는 제1 스캔 구동 회로(411) 및 제2 스캔 구동 회로(412)를 포함할 수 있다. 제1 스캔 구동 회로(411)는 표시 패널(100)의 일 측에 배치될 수 있고, 복수의 스테이지(STG1~STGn)를 포함할 수 있다. 제2 스캔 구동 회로(412)는 표시 패널(100)의 타 측에 배치될 수 있고, 복수의 스테이지(STG1~STGn)를 포함할 수 있다. 예를 들어, 제1 및 제2 스캔 구동 회로(411, 412)는 표시 패널(100)의 양 측 각각에 배치되어 동일한 스캔 신호를 출력할 수 있으나, 반드시 이에 한정되는 것은 아니다. 이하에서는, 설명의 편의를 위해 제1 스캔 구동 회로(411)의 복수의 스테이지(STG1~STGn)를 중심으로 설명하고, 제2 스캔 구동 회로(412)의 복수의 스테이지(STG1~STGn)의 설명은 생략하기로 한다.
복수의 스테이지(STG1~STGn) 각각은 제1 및 제2 클럭 단자(CT1, CT2), 스타트 단자(ST), 및 출력 단자(OUT)를 포함할 수 있다.
제1 스테이지(STG1)는 제1 클럭 단자(CT1)를 통해 제1 클럭 라인(CL1)과 접속되고, 제2 클럭 단자(CT2)를 통해 제3 클럭 라인(CL3)과 접속되며, 스타트 단자(ST)를 통해 제1 스타트 신호 라인(STL1)과 접속될 수 있다. 제1 스테이지(STG1)의 제1 클럭 단자(CT1)는 제1 클럭 라인(CL1)으로부터 제1 클럭 신호를 수신하고, 제2 클럭 단자(CT2)는 제3 클럭 라인(CL3)으로부터 제3 클럭 신호를 수신하며, 스타트 단자(ST)는 제1 스타트 신호 라인(STL1)으로부터 제1 스타트 신호를 수신할 수 있다. 제1 스테이지(STG1)의 출력 단자(OUT)는 제1 스캔 라인(SL1) 및 제3 스테이지(STG3)의 스타트 단자(ST)에 접속될 수 있다.
제2 스테이지(STG2)는 제1 클럭 단자(CT1)를 통해 제2 클럭 라인(CL2)과 접속되고, 제2 클럭 단자(CT2)를 통해 제4 클럭 라인(CL4)과 접속되며, 스타트 단자(ST)를 통해 제2 스타트 신호 라인(STL2)과 접속될 수 있다. 제2 스테이지(STG2)의 제1 클럭 단자(CT1)는 제2 클럭 라인(CL2)으로부터 제2 클럭 신호를 수신하고, 제2 클럭 단자(CT2)는 제4 클럭 라인(CL4)으로부터 제4 클럭 신호를 수신하며, 스타트 단자(ST)는 제2 스타트 신호 라인(STL2)으로부터 제2 스타트 신호를 수신할 수 있다. 제2 스테이지(STG2)의 출력 단자(OUT)는 제2 스캔 라인(SL2) 및 제4 스테이지(STG4)의 스타트 단자(ST)에 접속될 수 있다.
제3 스테이지(STG3)는 제1 클럭 단자(CT1)를 통해 제3 클럭 라인(CL3)과 접속되고, 제2 클럭 단자(CT2)를 통해 제1 클럭 라인(CL1)과 접속되며, 스타트 단자(ST)를 통해 제1 스테이지(STG1)의 출력 단자(OUT)와 접속될 수 있다. 제3 스테이지(STG3)의 제1 클럭 단자(CT1)는 제3 클럭 라인(CL3)으로부터 제3 클럭 신호를 수신하고, 제2 클럭 단자(CT2)는 제1 클럭 라인(CL1)으로부터 제1 클럭 신호를 수신하며, 스타트 단자(ST)는 제1 스테이지(STG1)의 출력 신호를 수신할 수 있다. 제3 스테이지(STG3)의 출력 단자(OUT)는 제3 스캔 라인(SL3) 및 제5 스테이지(STG5)의 스타트 단자(ST)에 접속될 수 있다.
제4 스테이지(STG4)는 제1 클럭 단자(CT1)를 통해 제4 클럭 라인(CL4)과 접속되고, 제2 클럭 단자(CT2)를 통해 제2 클럭 라인(CL2)과 접속되며, 스타트 단자(ST)를 통해 제2 스테이지(STG2)의 출력 단자(OUT)와 접속될 수 있다. 제4 스테이지(STG4)의 제1 클럭 단자(CT1)는 제4 클럭 라인(CL4)으로부터 제4 클럭 신호를 수신하고, 제2 클럭 단자(CT2)는 제2 클럭 라인(CL2)으로부터 제2 클럭 신호를 수신하며, 스타트 단자(ST)는 제2 스테이지(STG2)의 출력 신호를 수신할 수 있다. 제4 스테이지(STG4)의 출력 단자(OUT)는 제4 스캔 라인(SL4) 및 제6 스테이지(STG6)의 스타트 단자(ST)에 접속될 수 있다.
이와 같은 방식으로, 제2p-1 스테이지(STG(2p-1), 이하에서 p는 n/2 이하의 자연수)의 스타트 단자(ST)는 제2p-3 스테이지(STG(2p-3))의 출력 단자(OUT)와 접속될 수 있고, 제2p 스테이지(STG(2p))의 스타트 단자(ST)는 제2p-2 스테이지(STG(2p-2))의 출력 단자(OUT)와 접속될 수 있다. 따라서, 제2p-1 스테이지(STG(2p-1))는 제2p-3 스테이지(STG(2p-3))의 스캔 신호를 수신할 수 있고, 제2p 스테이지(STG(2p))는 제2p-2 스테이지(STG(2p-2))의 스캔 신호를 수신할 수 있다. 여기에서, 제2p-1 스테이지(STG(2p-1))는 홀수 행에 배열된 화소들(SP)에 스캔 신호를 공급하는 오드 스테이지(Odd Stage)일 수 있고, 제2p 스테이지(STG(2p))는 짝수 행에 배열된 화소들(SP)에 스캔 신호를 공급하는 이븐 스테이지(Even Stage)일 수 있다.
제2p-1 스테이지(STG(2p-1))는 제2p-3 스테이지(STG(2p-3))의 스캔 신호를 수신하고, 제1 또는 제2 클럭 단자(CT1, CT2)를 통해 제1 클럭 신호와 제3 클럭 신호를 교번적으로 수신함으로써, 홀수 행에 배열된 화소들(SP)에 스캔 신호를 순차적으로 출력할 수 있다. 제2p 스테이지(STG(2p))는 제2p-2 스테이지(STG(2p-2))의 스캔 신호를 수신하고, 제1 또는 제2 클럭 단자(CT1, CT2)를 통해 제2 클럭 신호와 제4 클럭 신호를 교번적으로 수신함으로써, 짝수 행에 배열된 화소들(SP)에 스캔 신호를 순차적으로 출력할 수 있다.
스캔 구동부(400)가 제1 스타트 신호 라인(STL1)으로부터 제1 스타트 신호를 수신하고, 제2 스타트 신호 라인(STL2)으로부터 제2 스타트 신호를 수신하지 않는 경우, 제2p-1 스테이지(STG(2p-1))는 홀수 행의 스캔 라인들(SL1, SL3, ?, SLn-1)에 스캔 신호를 공급할 수 있고, 제2p 스테이지(STG(2p))는 짝수 행의 스캔 라인들(SL2, SL4, ?, SLn)에 스캔 신호를 공급하지 않을 수 있다. 예를 들어, 제1 및 제2 화소들(RP, BP)이 동일한 데이터 라인(DL)에 접속되고, 제1 화소들(RP)이 홀수 행의 스캔 라인에 접속되며, 제2 화소들(BP)이 짝수 행의 스캔 라인에 접속되는 경우, 스캔 구동부(400)는 제1 스타트 신호를 기초로 제1 및 제2 화소들(RP, BP) 중 제1 화소들(RP)의 점등 검사를 실시할 수 있다. 다른 예를 들어, 제1 및 제2 화소들(RP, BP)이 동일한 데이터 라인(DL)에 접속되고, 제1 화소들(RP)이 홀수 행의 스캔 라인에 접속되며, 제2 화소들(BP)이 짝수 행의 스캔 라인에 접속되는 경우, 스캔 구동부(400)는 제2 스타트 신호를 기초로 제1 및 제2 화소들(RP, BP) 중 제2 화소들(BP)의 점등 검사를 실시할 수 있다. 따라서, 표시 장치(10)는 복수의 행에 배치된 화소들(SP) 중 홀수 행의 화소들 또는 짝수 행의 화소들의 점등 검사를 선택적으로 실시함으로써, 해당 데이터 라인의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 고해상도를 갖는 복수의 화소(SP)의 점등 검사를 실시하는 경우, 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 6은 일 실시예에 따른 표시 장치에서, 스캔 구동부의 입출력 신호를 나타내는 파형도이다. 도 6의 스캔 구동부(400)의 입출력 신호는 표시 장치(10)의 표시 모드에서 제공되는 신호로서, 표시 장치(10)의 점등 검사 모드에 제공되는 신호와 구별된다.
도 6을 참조하면, 제1 스타트 신호(STS1)는 제1 스테이지(STG1)의 스타트 단자(ST)에 인가될 수 있고, 제2 스타트 신호(STS2)는 제2 스테이지(STG2)의 스타트 단자(ST)에 인가될 수 있다. 예를 들어, 제1 스타트 신호(STS1)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 로우 전압을 가질 수 있고, 제2 스타트 신호(STS2)는 제2 기간(t2) 동안 게이트 로우 전압을 가질 수 있다.
제1 클럭 신호(CLK1)는 제2p-1 스테이지(STG(2p-1), 이하에서 p는 n/2 이하의 자연수)의 제1 또는 제2 클럭 단자(CT1, CT2)에 인가될 수 있고, 제2 클럭 신호(CLK2)는 제2p 스테이지(STG(2p))의 제1 또는 제2 클럭 단자(CT1, CT2)에 인가될 수 있다. 제1 클럭 신호(CLK1)는 한 프레임(1 Frame)의 제1 기간(t1)부터 4q-3 기간(이하에서 q는 n/4 이하의 자연수) 동안 게이트 로우 전압을 가질 수 있고, 제2 클럭 신호(CLK2)는 제2 기간(t2)부터 4q-2 기간 동안 게이트 로우 전압을 가질 수 있다.
제3 클럭 신호(CLK3)는 제2p-1 스테이지(STG(2p-1))는 제1 또는 제2 클럭 단자(CT1, CT2)에 인가될 수 있고, 제4 클럭 신호(CLK4)는 제2p 스테이지(STG(2p))의 제1 또는 제2 클럭 단자(CT1, CT2)에 인가될 수 있다. 제3 클럭 신호(CLK3)는 한 프레임(1 Frame)의 제3 기간(t3)부터 4q-1 기간 동안 게이트 로우 전압을 가질 수 있고, 제4 클럭 신호(CLK4)는 제4 기간(t4)부터 4q 기간 동안 게이트 로우 전압을 가질 수 있다.
복수의 스테이지(STG1~STGn)는 제1 및 제2 스타트 신호(STS1, STS2)와 제1 내지 제4 클럭 신호(CLK1~CLK4)를 기초로 순차적으로 위상이 지연되는 복수의 스캔 신호(SC1~SCn)를 출력할 수 있다. 복수의 스테이지(STG1~STGn)는 복수의 스캔 라인(SL1~SLn)을 통해 복수의 화소(SP)에 스캔 신호(SC1~SCn)를 공급할 수 있고, 복수의 화소(SP)는 스캔 신호(SC1~SCn) 및 데이터 전압을 기초로 소정의 휘도를 갖는 광을 방출할 수 있다.
도 7은 도 5의 표시 장치에서, 오드 스테이지들의 입출력 신호를 나타내는 파형도이다. 여기에서, 오드 스테이지는 복수의 스테이지(STG1~STGn) 중 홀수 행의 스캔 라인(SL)에 스캔 신호를 공급하는 제2p-1 스테이지(STG(2p-1))일 수 있다.
도 7을 참조하면, 제1 스타트 신호(STS1)는 제1 스테이지(STG1)의 스타트 단자(ST)에 인가될 수 있고, 제1 스타트 신호(STS1)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 로우 전압을 가질 수 있다. 제1 스테이지(STG1)는 제1 스타트 신호(STS1)와 제1 및 제3 클럭 신호(CLK1, CLK3)를 기초로 제1 스캔 신호(SC1)를 출력할 수 있다. 제1 스캔 신호(SC1)는 제1 스캔 라인(SL1)과 제3 스테이지(STG3)의 스타트 단자(ST)에 인가될 수 있다.
제3 스테이지(STG3)는 제1 스테이지(STG1)의 제1 스캔 신호(SC1), 제1 및 제3 클럭 신호(CLK1, CLK3)를 기초로 제3 스캔 신호(SC3)를 출력할 수 있다. 제3 스캔 신호(SC3)는 제3 스캔 라인(SL3)과 제5 스테이지(STG5)의 스타트 단자(ST)에 인가될 수 있다.
이와 같이, 제2p-1 스테이지(STG(2p-1))는 제2p-3 스테이지(STG(2p-3))의 스캔 신호를 수신하고, 제1 또는 제2 클럭 단자(CT1, CT2)를 통해 제1 클럭 신호와 제3 클럭 신호를 교번적으로 수신함으로써, 홀수 행에 배열된 화소들(SP)에 스캔 신호를 순차적으로 출력할 수 있다.
제2 스타트 신호(STS2)는 제2 스테이지(STG2)의 스타트 단자(ST)에 인가될 수 있다. 홀수 행에 배치된 화소들(SP)의 점등 검사를 실시하는 경우, 제2 스타트 신호(STS2)는 한 프레임(1 Frame) 동안 게이트 하이 전압을 유지할 수 있다. 제2 스테이지(STG2)는 제2 스캔 신호(SC2)를 출력하지 않을 수 있고, 제2p 스테이지(STG(2p))는 스캔 신호를 출력하지 않을 수 있다. 따라서, 짝수 행에 배치된 화소들(SP)은 소등 상태를 유지할 수 있다.
예를 들어, 제1 및 제2 화소들(RP, BP)이 동일한 데이터 라인(DL)에 접속되고, 제1 화소들(RP)이 홀수 행의 스캔 라인에 접속되며, 제2 화소들(BP)이 짝수 행의 스캔 라인에 접속되는 경우, 스캔 구동부(400)는 제1 스타트 신호를 기초로 제1 및 제2 화소들(RP, BP) 중 제1 화소들(RP)의 점등 검사를 실시할 수 있다. 따라서, 표시 장치(10)는 복수의 행에 배치된 화소들(SP) 중 홀수 행의 화소들의 점등 검사를 선택적으로 실시함으로써, 해당 데이터 라인의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 고해상도를 갖는 복수의 화소(SP)의 점등 검사를 실시하는 경우, 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 8은 일 실시예에 따른 표시 장치에서, 점등 전압의 공급 과정을 나타내는 도면이다.
도 8을 참조하면, 테스트 패드들(TP)은 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 포함할 수 있다. 제1 내지 제3 테스트 패드(TP1, TP2, TP3) 각각은 제1 내지 제3 점등 전압(DC1, DC2, DC3) 각각을 인가받을 수 있다. 제1 내지 제3 점등 전압(DC1, DC2, DC3) 각각은 화소들(SP)을 점등시키는 그레이 전압 또는 화소들(SP)을 소등시키는 블랙 전압일 수 있다. 제1 내지 제3 점등 전압(DC1, DC2, DC3) 각각은 직류 전압일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제3 테스트 패드(TP1, TP2, TP3)는 점등 장치 또는 전원 공급 장치에 접속될 수 있고, 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 수신할 수 있다.
테스트 트랜지스터들은 제1 내지 제4 테스트 트랜지스터(TT1~TT4)를 포함할 수 있다. 제1 테스트 트랜지스터(TT1)는 제1 테스트 패드(TP1) 및 제j 데이터 라인(DLj) 사이에 접속될 수 있고, 제2 테스트 트랜지스터(TT2)는 제2 테스트 패드(TP2) 및 제j+1 데이터 라인(DLj+1) 사이에 접속될 수 있다. 제3 테스트 트랜지스터(TT3)는 제3 테스트 패드(TP3) 및 제j+2 데이터 라인(DLj+2) 사이에 접속될 수 있고, 제4 테스트 트랜지스터(TT4)는 제2 테스트 패드(TP2) 및 제j+3 데이터 라인(DLj+3) 사이에 접속될 수 있다. 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각은 테스트 패드들(TP) 중 하나의 테스트 패드와 복수의 데이터 라인(DL) 중 하나의 데이터 라인(DL) 사이에 접속됨으로써, 복수의 데이터 라인(DL)에 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 선택적으로 공급할 수 있다. 예를 들어, 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각은 동일한 테스트 게이트 신호(TG)를 수신하여, 동시에 턴-온되거나 동시에 턴-오프될 수 있다.
테스트 게이트 패드(TGP)는 테스트 게이트 신호(TG)를 수신할 수 있고, 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각의 게이트 전극에 접속될 수 있다. 예를 들어, 테스트 게이트 패드(TGP)는 점등 장치에 접속될 수 있고, 점등 장치로부터 제1 내지 제4 테스트 트랜지스터(TT1~TT4)를 턴-온시키는 테스트 게이트 신호(TG)를 수신할 수 있다.
도 9는 일 실시예에 따른 표시 장치에서, 점등 전압 및 테스트 게이트 신호의 일 예를 나타내는 파형도이고, 도 10은 도 9의 표시 장치에서, 제1 화소들의 점등 검사 결과를 나타내는 도면이다.
도 9 및 도 10을 참조하면, 표시 장치(10)는 복수의 화소(SP) 중 일부 화소들의 점등 검사를 실시할 수 있다. 표시 장치(10)는 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 통해 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 공급할 수 있고, 테스트 게이트 패드(TGP)를 통해 테스트 게이트 신호(TG)를 공급할 수 있다.
제1 점등 전압(DC1)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 점등시키는 그레이 전압(GV)을 유지할 수 있다. 제2 및 제3 점등 전압(DC2, DC3)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 소등시키는 블랙 전압(BV)을 유지할 수 있다. 화소들(SP)이 데이터 라인(DL)으로부터 그레이 전압(GV)을 수신하는 경우 해당 화소들(SP)은 점등될 수 있고, 화소들(SP)이 데이터 라인(DL)으로부터 블랙 전압(BV)을 수신하는 경우 해당 화소들(SP)은 소등될 수 있다.
테스트 게이트 신호(TG)는 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 게이트 로우 전압(VGL)을 유지할 수 있다. 따라서, 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각은 테스트 게이트 신호(TG)를 수신하여 턴-온될 수 있다.
도 7 내지 도 10을 결부하면, 제1 데이터 라인(DL1) 또는 제j 데이터 라인(DLj)에 접속된 제1 및 제2 화소들(RP, BP) 중 제1 화소들(RP)의 점등 검사를 실시하는 경우, 제1 스타트 신호(STS1)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 로우 전압(VGL)을 가질 수 있고, 제2 스타트 신호(STS2)는 한 프레임(1 Frame) 동안 게이트 하이 전압(VGH)을 유지할 수 있다. 제2p-1 스테이지(STG(2p-1))는 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 스캔 신호들(SC1, SC3, SC5, ?)을 공급할 수 있고, 제2p 스테이지(STG(2p))는 스캔 신호를 출력하지 않을 수 있다. 제1 점등 전압(DC1)은 한 프레임(1 Frame) 동안 그레이 전압(GV)을 유지할 수 있고, 제2 및 제3 점등 전압(DC2, DC3)은 한 프레임(1 Frame) 동안 블랙 전압(BV)을 유지할 수 있다. 따라서, 제1 데이터 라인(DL1) 또는 제j 데이터 라인(DLj)에 접속된 제1 및 제2 화소들(RP, BP) 중 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 접속된 제1 화소들(RP)은 점등될 수 있고, 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 접속된 제2 화소들(BP)은 소등될 수 있다. 예를 들어, 표시 장치(10)는 제1 데이터 라인(DL1) 및 제1 스캔 라인(SL1)에 접속된 제1 화소(RP)를 점등시킨 후, 제2 스캔 라인(SL2)에 접속된 제2 화소(BP)를 점등시키지 않고 제3 스캔 라인(SL3)에 접속된 제1 화소(RP)를 점등시킴으로써, 제1 데이터 라인(DL1)의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 11은 일 실시예에 따른 표시 장치에서, 점등 전압 및 테스트 게이트 신호의 다른 예를 나타내는 파형도이고, 도 12는 도 11의 표시 장치에서, 제2 화소들의 점등 검사 결과를 나타내는 도면이다.
도 11 및 도 12를 참조하면, 표시 장치(10)는 복수의 화소(SP) 중 일부 화소들의 점등 검사를 실시할 수 있다. 표시 장치(10)는 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 통해 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 공급할 수 있고, 테스트 게이트 패드(TGP)를 통해 테스트 게이트 신호(TG)를 공급할 수 있다.
제1 및 제2 점등 전압(DC1, DC2)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 소등시키는 블랙 전압(BV)을 유지할 수 있다. 제3 점등 전압(DC3)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 점등시키는 그레이 전압(GV)을 유지할 수 있다. 화소들(SP)이 데이터 라인(DL)으로부터 그레이 전압(GV)을 수신하는 경우 해당 화소들(SP)은 점등될 수 있고, 화소들(SP)이 데이터 라인(DL)으로부터 블랙 전압(BV)을 수신하는 경우 해당 화소들(SP)은 소등될 수 있다.
테스트 게이트 신호(TG)는 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 게이트 로우 전압(VGL)을 유지할 수 있다. 따라서, 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각은 테스트 게이트 신호(TG)를 수신하여 턴-온될 수 있다.
도 7, 도 8, 도 11, 및 도 12를 결부하면, 제3 데이터 라인(DL3) 또는 제j+2 데이터 라인(DLj+2)에 접속된 제1 및 제2 화소들(RP, BP) 중 제2 화소들(BP)의 점등 검사를 실시하는 경우, 제1 스타트 신호(STS1)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 로우 전압(VGL)을 가질 수 있고, 제2 스타트 신호(STS2)는 한 프레임(1 Frame) 동안 게이트 하이 전압(VGH)을 유지할 수 있다. 제2p-1 스테이지(STG(2p-1))는 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 스캔 신호들(SC1, SC3, SC5, ?)을 공급할 수 있고, 제2p 스테이지(STG(2p))는 스캔 신호를 출력하지 않을 수 있다. 제1 및 제2 점등 전압(DC1, DC2)은 한 프레임(1 Frame) 동안 블랙 전압(BV)을 유지할 수 있고, 제3 점등 전압(DC3)은 한 프레임(1 Frame) 동안 그레이 전압(GV)을 유지할 수 있다. 따라서, 제3 데이터 라인(DL3) 또는 제j+2 데이터 라인(DLj+2)에 접속된 제1 및 제2 화소들(RP, BP) 중 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 접속된 제2 화소들(BP)은 점등될 수 있고, 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 접속된 제1 화소들(RP)은 소등될 수 있다. 예를 들어, 표시 장치(10)는 제3 데이터 라인(DL3) 및 제1 스캔 라인(SL1)에 접속된 제2 화소(BP)를 점등시킨 후, 제2 스캔 라인(SL2)에 접속된 제1 화소(RP)를 점등시키지 않고 제3 스캔 라인(SL3)에 접속된 제2 화소(BP)를 점등시킴으로써, 제3 데이터 라인(DL3)의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 13은 도 5의 표시 장치에서, 이븐 스테이지들의 입출력 신호를 나타내는 파형도이다. 여기에서, 이븐 스테이지는 복수의 스테이지(STG1~STGn) 중 짝수 행의 스캔 라인(SL)에 스캔 신호를 공급하는 제2p 스테이지(STG(2p))일 수 있다.
도 13을 참조하면, 제2 스타트 신호(STS2)는 제2 스테이지(STG2)의 스타트 단자(ST)에 인가될 수 있고, 제2 스타트 신호(STS2)는 한 프레임(1 Frame)의 제2 기간(t2) 동안 게이트 로우 전압을 가질 수 있다. 제2 스테이지(STG2)는 제2 스타트 신호(STS2)와 제2 및 제4 클럭 신호(CLK2, CLK4)를 기초로 제2 스캔 신호(SC2)를 출력할 수 있다. 제2 스캔 신호(SC2)는 제2 스캔 라인(SL2)과 제4 스테이지(STG4)의 스타트 단자(ST)에 인가될 수 있다.
제4 스테이지(STG4)는 제2 스테이지(STG2)의 제2 스캔 신호(SC2), 제2 및 제4 클럭 신호(CLK2, CLK4)를 기초로 제4 스캔 신호(SC4)를 출력할 수 있다. 제4 스캔 신호(SC4)는 제4 스캔 라인(SL4)과 제6 스테이지(STG6)의 스타트 단자(ST)에 인가될 수 있다.
이와 같이, 제2p 스테이지(STG(2p))는 제2p-2 스테이지(STG(2p-2))의 스캔 신호를 수신하고, 제1 또는 제2 클럭 단자(CT1, CT2)를 통해 제2 클럭 신호와 제4 클럭 신호를 교번적으로 수신함으로써, 짝수 행에 배열된 화소들(SP)에 스캔 신호를 순차적으로 출력할 수 있다.
제1 스타트 신호(STS1)는 제1 스테이지(STG1)의 스타트 단자(ST)에 인가될 수 있다. 짝수 행에 배치된 화소들(SP)의 점등 검사를 실시하는 경우, 제1 스타트 신호(STS1)는 한 프레임(1 Frame) 동안 게이트 하이 전압을 유지할 수 있다. 제1 스테이지(STG1)는 제1 스캔 신호(SC1)를 출력하지 않을 수 있고, 제2p-1 스테이지(STG(2p-1))는 스캔 신호를 출력하지 않을 수 있다. 따라서, 홀수 행에 배치된 화소들(SP)은 소등 상태를 유지할 수 있다.
예를 들어, 제1 및 제2 화소들(RP, BP)이 동일한 데이터 라인(DL)에 접속되고, 제1 화소들(RP)이 홀수 행의 스캔 라인에 접속되며, 제2 화소들(BP)이 짝수 행의 스캔 라인에 접속되는 경우, 스캔 구동부(400)는 제2 스타트 신호를 기초로 제1 및 제2 화소들(RP, BP) 중 제2 화소들(BP)의 점등 검사를 실시할 수 있다. 따라서, 표시 장치(10)는 복수의 행에 배치된 화소들(SP) 중 짝수 행의 화소들의 점등 검사를 선택적으로 실시함으로써, 해당 데이터 라인의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 고해상도를 갖는 복수의 화소(SP)의 점등 검사를 실시하는 경우, 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 14는 도 13의 표시 장치에서, 제2 화소들의 점등 검사 결과를 나타내는 도면이다.
도 14를 도 8, 도 9, 및 도 13에 결부하면, 표시 장치(10)는 복수의 화소(SP) 중 일부 화소들의 점등 검사를 실시할 수 있다. 표시 장치(10)는 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 통해 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 공급할 수 있고, 테스트 게이트 패드(TGP)를 통해 테스트 게이트 신호(TG)를 공급할 수 있다.
제1 점등 전압(DC1)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 점등시키는 그레이 전압(GV)을 유지할 수 있다. 제2 및 제3 점등 전압(DC2, DC3)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 소등시키는 블랙 전압(BV)을 유지할 수 있다. 화소들(SP)이 데이터 라인(DL)으로부터 그레이 전압(GV)을 수신하는 경우 해당 화소들(SP)은 점등될 수 있고, 화소들(SP)이 데이터 라인(DL)으로부터 블랙 전압(BV)을 수신하는 경우 해당 화소들(SP)은 소등될 수 있다.
테스트 게이트 신호(TG)는 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 게이트 로우 전압(VGL)을 유지할 수 있다. 따라서, 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각은 테스트 게이트 신호(TG)를 수신하여 턴-온될 수 있다.
제1 데이터 라인(DL1) 또는 제j 데이터 라인(DLj)에 접속된 제1 및 제2 화소들(RP, BP) 중 제2 화소들(BP)의 점등 검사를 실시하는 경우, 제2 스타트 신호(STS2)는 한 프레임(1 Frame)의 제2 기간(t2) 동안 게이트 로우 전압(VGL)을 가질 수 있고, 제1 스타트 신호(STS1)는 한 프레임(1 Frame) 동안 게이트 하이 전압(VGH)을 유지할 수 있다. 제2p 스테이지(STG(2p))는 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 스캔 신호들(SC2, SC4, SC6, ?)을 공급할 수 있고, 제2p-1 스테이지(STG(2p-1))는 스캔 신호를 출력하지 않을 수 있다. 제1 점등 전압(DC1)은 한 프레임(1 Frame) 동안 그레이 전압(GV)을 유지할 수 있고, 제2 및 제3 점등 전압(DC2, DC3)은 한 프레임(1 Frame) 동안 블랙 전압(BV)을 유지할 수 있다. 따라서, 제1 데이터 라인(DL1) 또는 제j 데이터 라인(DLj)에 접속된 제1 및 제2 화소들(RP, BP) 중 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 접속된 제2 화소들(BP)은 점등될 수 있고, 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 접속된 제1 화소들(RP)은 소등될 수 있다. 예를 들어, 표시 장치(10)는 제1 데이터 라인(DL1) 및 제2 스캔 라인(SL2)에 접속된 제2 화소(BP)를 점등시킨 후, 제3 스캔 라인(SL3)에 접속된 제1 화소(RP)를 점등시키지 않고 제4 스캔 라인(SL4)에 접속된 제2 화소(BP)를 점등시킴으로써, 제1 데이터 라인(DL1)의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 15는 도 13의 표시 장치에서, 제1 화소들의 점등 검사 결과를 나타내는 도면이다.
도 15를 도 8, 도 11, 및 도 13에 결부하면, 표시 장치(10)는 복수의 화소(SP) 중 일부 화소들의 점등 검사를 실시할 수 있다. 표시 장치(10)는 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 통해 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 공급할 수 있고, 테스트 게이트 패드(TGP)를 통해 테스트 게이트 신호(TG)를 공급할 수 있다.
제1 및 제2 점등 전압(DC1, DC2)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 소등시키는 블랙 전압(BV)을 유지할 수 있다. 제3 점등 전압(DC3)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 점등시키는 그레이 전압(GV)을 유지할 수 있다. 화소들(SP)이 데이터 라인(DL)으로부터 그레이 전압(GV)을 수신하는 경우 해당 화소들(SP)은 점등될 수 있고, 화소들(SP)이 데이터 라인(DL)으로부터 블랙 전압(BV)을 수신하는 경우 해당 화소들(SP)은 소등될 수 있다.
테스트 게이트 신호(TG)는 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 게이트 로우 전압(VGL)을 유지할 수 있다. 따라서, 제1 내지 제4 테스트 트랜지스터(TT1~TT4) 각각은 테스트 게이트 신호(TG)를 수신하여 턴-온될 수 있다.
제3 데이터 라인(DL3) 또는 제j+2 데이터 라인(DLj+2)에 접속된 제1 및 제2 화소들(RP, BP) 중 제1 화소들(RP)의 점등 검사를 실시하는 경우, 제2 스타트 신호(STS2)는 한 프레임(1 Frame)의 제2 기간(t2) 동안 게이트 로우 전압(VGL)을 가질 수 있고, 제1 스타트 신호(STS1)는 한 프레임(1 Frame) 동안 게이트 하이 전압(VGH)을 유지할 수 있다. 제2p 스테이지(STG(2p))는 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 스캔 신호들(SC2, SC4, SC6, ?)을 공급할 수 있고, 제2p-1 스테이지(STG(2p-1))는 스캔 신호를 출력하지 않을 수 있다. 제1 및 제2 점등 전압(DC1, DC2)은 한 프레임(1 Frame) 동안 블랙 전압(BV)을 유지할 수 있고, 제3 점등 전압(DC3)은 한 프레임(1 Frame) 동안 그레이 전압(GV)을 유지할 수 있다. 따라서, 제3 데이터 라인(DL3) 또는 제j+2 데이터 라인(DLj+2)에 접속된 제1 및 제2 화소들(RP, BP) 중 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 접속된 제1 화소들(RP)은 점등될 수 있고, 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 접속된 제2 화소들(BP)은 소등될 수 있다. 예를 들어, 표시 장치(10)는 제3 데이터 라인(DL3) 및 제2 스캔 라인(SL2)에 접속된 제1 화소(RP)를 점등시킨 후, 제3 스캔 라인(SL3)에 접속된 제2 화소(BP)를 점등시키지 않고 제4 스캔 라인(SL4)에 접속된 제1 화소(RP)를 점등시킴으로써, 제3 데이터 라인(DL3)의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 16은 일 실시예에 따른 표시 장치의 스캔 구동부를 나타내는 다른 예시도면이다. 도 16의 표시 장치의 스캔 구동부는 도 5의 표시 장치의 스캔 구동부와 스타트 신호 라인(STL)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 16을 참조하면, 스캔 구동 회로(410)는 제1 스캔 구동 회로(411) 및 제2 스캔 구동 회로(412)를 포함할 수 있다. 제1 스캔 구동 회로(411)는 표시 패널(100)의 일 측에 배치될 수 있고, 복수의 스테이지(STG1~STGn)를 포함할 수 있다. 제2 스캔 구동 회로(412)는 표시 패널(100)의 타 측에 배치될 수 있고, 복수의 스테이지(STG1~STGn)를 포함할 수 있다. 예를 들어, 제1 및 제2 스캔 구동 회로(411, 412)는 표시 패널(100)의 양 측 각각에 배치되어 동일한 스캔 신호를 출력할 수 있으나, 반드시 이에 한정되는 것은 아니다.
복수의 스테이지(STG1~STGn) 각각은 제1 및 제2 클럭 단자(CT1, CT2), 스타트 단자(ST), 및 출력 단자(OUT)를 포함할 수 있다.
제1 스테이지(STG1)는 제1 클럭 단자(CT1)를 통해 제1 클럭 라인(CL1)과 접속되고, 제2 클럭 단자(CT2)를 통해 제3 클럭 라인(CL3)과 접속되며, 스타트 단자(ST)를 통해 스타트 신호 라인(STL)과 접속될 수 있다. 제1 스테이지(STG1)의 제1 클럭 단자(CT1)는 제1 클럭 라인(CL1)으로부터 제1 클럭 신호를 수신하고, 제2 클럭 단자(CT2)는 제3 클럭 라인(CL3)으로부터 제3 클럭 신호를 수신하며, 스타트 단자(ST)는 스타트 신호 라인(STL)으로부터 스타트 신호를 수신할 수 있다. 제1 스테이지(STG1)의 출력 단자(OUT)는 제1 스캔 라인(SL1) 및 제3 스테이지(STG3)의 스타트 단자(ST)에 접속될 수 있다.
제2 스테이지(STG2)는 제1 클럭 단자(CT1)를 통해 제2 클럭 라인(CL2)과 접속되고, 제2 클럭 단자(CT2)를 통해 제4 클럭 라인(CL4)과 접속되며, 스타트 단자(ST)를 통해 스타트 신호 라인(STL)과 접속될 수 있다. 제2 스테이지(STG2)의 제1 클럭 단자(CT1)는 제2 클럭 라인(CL2)으로부터 제2 클럭 신호를 수신하고, 제2 클럭 단자(CT2)는 제4 클럭 라인(CL4)으로부터 제4 클럭 신호를 수신하며, 스타트 단자(ST)는 스타트 신호 라인(STL)으로부터 스타트 신호를 수신할 수 있다. 제2 스테이지(STG2)의 출력 단자(OUT)는 제2 스캔 라인(SL2) 및 제4 스테이지(STG4)의 스타트 단자(ST)에 접속될 수 있다.
제2p-1 스테이지(STG(2p-1))의 스타트 단자(ST)는 제2p-3 스테이지(STG(2p-3))의 출력 단자(OUT)와 접속될 수 있고, 제2p 스테이지(STG(2p))의 스타트 단자(ST)는 제2p-2 스테이지(STG(2p-2))의 출력 단자(OUT)와 접속될 수 있다. 따라서, 제2p-1 스테이지(STG(2p-1))는 제2p-3 스테이지(STG(2p-3))의 스캔 신호를 수신할 수 있고, 제2p 스테이지(STG(2p))는 제2p-2 스테이지(STG(2p-2))의 스캔 신호를 수신할 수 있다. 여기에서, 제2p-1 스테이지(STG(2p-1))는 홀수 행에 배열된 화소들(SP)에 스캔 신호를 공급하는 오드 스테이지(Odd Stage)일 수 있고, 제2p 스테이지(STG(2p))는 짝수 행에 배열된 화소들(SP)에 스캔 신호를 공급하는 이븐 스테이지(Even Stage)일 수 있다.
제2p-1 스테이지(STG(2p-1))는 제2p-3 스테이지(STG(2p-3))의 스캔 신호를 수신하고, 제1 또는 제2 클럭 단자(CT1, CT2)를 통해 제1 클럭 신호와 제3 클럭 신호를 교번적으로 수신함으로써, 홀수 행에 배열된 화소들(SP)에 스캔 신호를 순차적으로 출력할 수 있다. 제2p 스테이지(STG(2p))는 제2p-2 스테이지(STG(2p-2))의 스캔 신호를 수신하고, 제1 또는 제2 클럭 단자(CT1, CT2)를 통해 제2 클럭 신호와 제4 클럭 신호를 교번적으로 수신함으로써, 짝수 행에 배열된 화소들(SP)에 스캔 신호를 순차적으로 출력할 수 있다.
스캔 구동부(400)가 스타트 신호 라인(STL)으로부터 제1 기간(t1) 동안 게이트 로우 전압을 갖고, 제2 기간(t2) 동안 게이트 하이 전압을 갖는 스타트 신호를 수신하는 경우, 제2p-1 스테이지(STG(2p-1))는 홀수 행의 스캔 라인들(SL1, SL3, ?, SLn-1)에 스캔 신호를 공급할 수 있고, 제2p 스테이지(STG(2p))는 짝수 행의 스캔 라인들(SL2, SL4, ?, SLn)에 스캔 신호를 공급하지 않을 수 있다.
예를 들어, 제1 및 제2 화소들(RP, BP)이 동일한 데이터 라인(DL)에 접속되고, 제1 화소들(RP)이 홀수 행의 스캔 라인에 접속되며, 제2 화소들(BP)이 짝수 행의 스캔 라인에 접속되는 경우, 스캔 구동부(400)는 제1 기간(t1)에만 게이트 로우 전압을 갖는 스타트 신호를 기초로 제1 및 제2 화소들(RP, BP) 중 제1 화소들(RP)의 점등 검사를 실시할 수 있다. 다른 예를 들어, 제1 및 제2 화소들(RP, BP)이 동일한 데이터 라인(DL)에 접속되고, 제1 화소들(RP)이 홀수 행의 스캔 라인에 접속되며, 제2 화소들(BP)이 짝수 행의 스캔 라인에 접속되는 경우, 스캔 구동부(400)는 제2 기간(t2)에만 게이트 로우 전압을 갖는 스타트 신호를 기초로 제1 및 제2 화소들(RP, BP) 중 제2 화소들(BP)의 점등 검사를 실시할 수 있다. 따라서, 표시 장치(10)는 하나의 스타트 신호 라인(STL)에 접속된 복수의 스테이지(STG1~STGn)를 포함하여 스타트 신호가 게이트 로우 전압을 갖는 타이밍을 제어함으로써, 복수의 행에 배치된 화소들(SP) 중 홀수 행의 화소들 또는 짝수 행의 화소들의 점등 검사를 선택적으로 실시할 수 있고, 해당 데이터 라인의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 17은 도 16의 표시 장치에서, 오드 스테이지들의 입출력 신호를 나타내는 파형도이다. 도 17의 오드 스테이지들의 입출력 신호는 도 7의 오드 스테이지들의 입출력 신호와 스타트 신호(STS)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 17을 참조하면, 스타트 신호(STS)는 제1 스테이지(STG1)의 스타트 단자(ST) 및 제2 스테이지(STG2)의 스타트 단자(ST) 각각에 인가될 수 있다. 홀수 행에 배치된 화소들(SP)의 점등 검사를 실시하는 경우, 스타트 신호(STS)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 로우 전압을 가질 수 있고, 제2 기간(t2) 동안 게이트 하이 전압을 가질 수 있다. 제1 스테이지(STG1)는 제1 기간(t1) 동안 게이트 로우 전압을 갖는 스타트 신호(STS)와 제1 및 제3 클럭 신호(CLK1, CLK3)를 기초로 제1 스캔 신호(SC1)를 출력할 수 있다. 제1 스캔 신호(SC1)는 제1 스캔 라인(SL1)과 제3 스테이지(STG3)의 스타트 단자(ST)에 인가될 수 있다.
제2 스테이지(STG2)는 제2 기간(t2) 동안 게이트 하이 전압을 갖는 스타트 신호(STS)를 수신하여 제2 스캔 신호(SC2)를 출력하지 않을 수 있다. 따라서, 짝수 행에 배치된 화소들(SP)은 소등 상태를 유지할 수 있다.
제3 스테이지(STG3)는 제1 스테이지(STG1)의 제1 스캔 신호(SC1), 제1 및 제3 클럭 신호(CLK1, CLK3)를 기초로 제3 스캔 신호(SC3)를 출력할 수 있다. 제3 스캔 신호(SC3)는 제3 스캔 라인(SL3)과 제5 스테이지(STG5)의 스타트 단자(ST)에 인가될 수 있다.
이와 같이, 제2p-1 스테이지(STG(2p-1))는 제2p-3 스테이지(STG(2p-3))의 스캔 신호를 수신하고, 제1 또는 제2 클럭 단자(CT1, CT2)를 통해 제1 클럭 신호와 제3 클럭 신호를 교번적으로 수신함으로써, 홀수 행에 배열된 화소들(SP)에 스캔 신호를 순차적으로 출력할 수 있다.
예를 들어, 제1 및 제2 화소들(RP, BP)이 동일한 데이터 라인(DL)에 접속되고, 제1 화소들(RP)이 홀수 행의 스캔 라인에 접속되며, 제2 화소들(BP)이 짝수 행의 스캔 라인에 접속되는 경우, 스캔 구동부(400)는 제1 기간(t1) 동안 게이트 로우 전압을 갖는 스타트 신호(STS)를 기초로 제1 및 제2 화소들(RP, BP) 중 제1 화소들(RP)의 점등 검사를 실시할 수 있다. 따라서, 표시 장치(10)는 복수의 행에 배치된 화소들(SP) 중 홀수 행의 화소들의 점등 검사를 선택적으로 실시함으로써, 해당 데이터 라인의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 고해상도를 갖는 복수의 화소(SP)의 점등 검사를 실시하는 경우, 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 18은 도 16의 표시 장치에서, 이븐 스테이지들의 입출력 신호를 나타내는 파형도이다. 도 18의 이븐 스테이지들의 입출력 신호는 도 13의 이븐 스테이지들의 입출력 신호와 스타트 신호(STS)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 18을 참조하면, 스타트 신호(STS)는 제1 스테이지(STG1)의 스타트 단자(ST) 및 제2 스테이지(STG2)의 스타트 단자(ST) 각각에 인가될 수 있다. 짝수 행에 배치된 화소들(SP)의 점등 검사를 실시하는 경우, 스타트 신호(STS)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 하이 전압을 가질 수 있고, 제2 기간(t2) 동안 게이트 로우 전압을 가질 수 있다. 제2 스테이지(STG2)는 제2 기간(t2) 동안 게이트 로우 전압을 갖는 스타트 신호(STS)와 제2 및 제4 클럭 신호(CLK2, CLK4)를 기초로 제2 스캔 신호(SC2)를 출력할 수 있다. 제2 스캔 신호(SC2)는 제2 스캔 라인(SL2)과 제4 스테이지(STG4)의 스타트 단자(ST)에 인가될 수 있다.
제1 스테이지(STG1)는 제1 기간(t1) 동안 게이트 하이 전압을 갖는 스타트 신호(STS)를 수신하여 제1 스캔 신호(SC1)를 출력하지 않을 수 있다. 따라서, 홀수 행에 배치된 화소들(SP)은 소등 상태를 유지할 수 있다.
제4 스테이지(STG4)는 제2 스테이지(STG2)의 제2 스캔 신호(SC2), 제2 및 제4 클럭 신호(CLK2, CLK4)를 기초로 제4 스캔 신호(SC4)를 출력할 수 있다. 제4 스캔 신호(SC4)는 제4 스캔 라인(SL4)과 제6 스테이지(STG6)의 스타트 단자(ST)에 인가될 수 있다.
이와 같이, 제2p 스테이지(STG(2p))는 제2p-2 스테이지(STG(2p-2))의 스캔 신호를 수신하고, 제1 또는 제2 클럭 단자(CT1, CT2)를 통해 제2 클럭 신호와 제4 클럭 신호를 교번적으로 수신함으로써, 짝수 행에 배열된 화소들(SP)에 스캔 신호를 순차적으로 출력할 수 있다.
예를 들어, 제1 및 제2 화소들(RP, BP)이 동일한 데이터 라인(DL)에 접속되고, 제1 화소들(RP)이 홀수 행의 스캔 라인에 접속되며, 제2 화소들(BP)이 짝수 행의 스캔 라인에 접속되는 경우, 스캔 구동부(400)는 제2 기간(t2) 동안 게이트 로우 전압을 갖는 스타트 신호(STS)를 기초로 제1 및 제2 화소들(RP, BP) 중 제2 화소들(BP)의 점등 검사를 실시할 수 있다. 따라서, 표시 장치(10)는 복수의 행에 배치된 화소들(SP) 중 짝수 행의 화소들의 점등 검사를 선택적으로 실시함으로써, 해당 데이터 라인의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 고해상도를 갖는 복수의 화소(SP)의 점등 검사를 실시하는 경우, 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
도 19는 다른 실시예에 따른 표시 장치를 나타내는 평면도이고, 도 20은 다른 실시예에 따른 표시 장치에서, 점등 전압의 공급 과정을 나타내는 도면이다. 도 19 및 도 20의 표시 장치는 도 2 및 도 8의 표시 장치에서, 테스트 트랜지스터들 및 테스트 게이트 패드들의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 19 및 도 20을 참조하면, 테스트 패드들(TP)은 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 포함할 수 있다. 제1 내지 제3 테스트 패드(TP1, TP2, TP3) 각각은 제1 내지 제3 점등 전압(DC1, DC2, DC3) 각각을 인가받을 수 있다. 제1 내지 제3 점등 전압(DC1, DC2, DC3) 각각은 화소들(SP)을 점등시키는 그레이 전압 또는 화소들(SP)을 소등시키는 블랙 전압일 수 있다. 제1 내지 제3 점등 전압(DC1, DC2, DC3) 각각은 직류 전압일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제3 테스트 패드(TP1, TP2, TP3)는 점등 장치 또는 전원 공급 장치에 접속될 수 있고, 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 수신할 수 있다.
테스트 트랜지스터들은 제1 내지 제6 테스트 트랜지스터(TT1~TT6)를 포함할 수 있다. 제1 테스트 트랜지스터(TT1)의 게이트 전극은 제1 테스트 게이트 패드(TGP1)에 접속될 수 있다. 제1 테스트 트랜지스터(TT1)는 제1 테스트 패드(TP1) 및 제j 데이터 라인(DLj) 사이에 접속될 수 있다. 제1 테스트 트랜지스터(TT1)는 제1 테스트 게이트 패드(TGP1)로부터 인가된 제1 테스트 게이트 신호(TG1)를 기초로 제1 점등 전압(DC1)을 제j 데이터 라인(DLj)에 선택적으로 공급할 수 있다.
제2 테스트 트랜지스터(TT2)의 게이트 전극은 제2 테스트 게이트 패드(TGP2)에 접속될 수 있다. 제2 테스트 트랜지스터(TT2)는 제1 테스트 패드(TP1) 및 제j+2 데이터 라인(DLj+2) 사이에 접속될 수 있다. 제2 테스트 트랜지스터(TT2)는 제2 테스트 게이트 패드(TGP2)로부터 인가된 제2 테스트 게이트 신호(TG2)를 기초로 제1 점등 전압(DC1)을 제j+2 데이터 라인(DLj+2)에 선택적으로 공급할 수 있다.
제3 테스트 트랜지스터(TT3)의 게이트 전극은 제1 테스트 게이트 패드(TGP1)에 접속될 수 있다. 제3 테스트 트랜지스터(TT3)는 제3 테스트 패드(TP3) 및 제j+2 데이터 라인(DLj+2) 사이에 접속될 수 있다. 제3 테스트 트랜지스터(TT3)는 제1 테스트 게이트 패드(TGP1)로부터 인가된 제1 테스트 게이트 신호(TG1)를 기초로 제3 점등 전압(DC3)을 제j+2 데이터 라인(DLj+2)에 선택적으로 공급할 수 있다.
제4 테스트 트랜지스터(TT4)의 게이트 전극은 제2 테스트 게이트 패드(TGP2)에 접속될 수 있다. 제4 테스트 트랜지스터(TT4)는 제3 테스트 패드(TP3) 및 제j 데이터 라인(DLj) 사이에 접속될 수 있다. 제4 테스트 트랜지스터(TT4)는 제2 테스트 게이트 패드(TGP2)로부터 인가된 제2 테스트 게이트 신호(TG2)를 기초로 제3 점등 전압(DC3)을 제j 데이터 라인(DLj)에 선택적으로 공급할 수 있다.
제5 및 제6 테스트 트랜지스터(TT5, TT6) 각각의 게이트 전극은 제3 테스트 게이트 패드(TGP3)에 접속될 수 있다. 제5 테스트 트랜지스터(TT5)는 제2 테스트 패드(TP2) 및 제j+1 데이터 라인(DLj+1) 사이에 접속될 수 있고, 제6 테스트 트랜지스터(TT6)는 제2 테스트 패드(TP2) 및 제j+3 데이터 라인(DLj+3) 사이에 접속될 수 있다. 제5 테스트 트랜지스터(TT5)는 제3 테스트 게이트 패드(TGP3)로부터 인가된 제3 테스트 게이트 신호(TG3)를 기초로 제2 점등 전압(DC2)을 제j+1 데이터 라인(DLj+1)에 선택적으로 공급할 수 있다. 제6 테스트 트랜지스터(TT6)는 제3 테스트 게이트 패드(TGP3)로부터 인가된 제3 테스트 게이트 신호(TG3)를 기초로 제2 점등 전압(DC2)을 제j+3 데이터 라인(DLj+3)에 선택적으로 공급할 수 있다.
제1 내지 제6 테스트 트랜지스터(TT1~TT6) 각각은 테스트 패드들(TP) 중 하나의 테스트 패드와 복수의 데이터 라인(DL) 중 하나의 데이터 라인(DL) 사이에 접속됨으로써, 복수의 데이터 라인(DL)에 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 선택적으로 공급할 수 있다.
제1 내지 제3 테스트 게이트 패드(TGP1, TGP2, TGP3) 각각은 제1 내지 제3 테스트 게이트 신호(TG1, TG2, TG3) 각각을 수신할 수 있다. 제1 내지 제3 테스트 게이트 패드(TGP1, TGP2, TGP3) 각각은 제1 내지 제6 테스트 트랜지스터(TT1~TT6) 중 적어도 하나의 테스트 트랜지스터의 게이트 전극에 접속될 수 있다. 예를 들어, 테스트 게이트 패드(TGP)는 점등 장치에 접속될 수 있고, 점등 장치로부터 제1 내지 제6 테스트 트랜지스터(TT1~TT6)를 턴-온시키는 테스트 게이트 신호를 수신할 수 있다.
도 21은 다른 실시예에 따른 표시 장치에서, 점등 전압 및 테스트 게이트 신호의 일 예를 나타내는 파형도이다.
도 21을 참조하면, 표시 장치(10)는 복수의 화소(SP) 중 일부 화소들의 점등 검사를 실시할 수 있다. 표시 장치(10)는 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 통해 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 공급할 수 있고, 제1 내지 제3 테스트 게이트 패드(TGP1, TGP2, TGP3)를 통해 제1 내지 제3 테스트 게이트 신호(TG1, TG2, TG3)를 공급할 수 있다.
제1 점등 전압(DC1)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 점등시키는 그레이 전압(GV)을 유지할 수 있다. 제2 및 제3 점등 전압(DC2, DC3)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 소등시키는 블랙 전압(BV)을 유지할 수 있다. 화소들(SP)이 데이터 라인(DL)으로부터 그레이 전압(GV)을 수신하는 경우 해당 화소들(SP)은 점등될 수 있고, 화소들(SP)이 데이터 라인(DL)으로부터 블랙 전압(BV)을 수신하는 경우 해당 화소들(SP)은 소등될 수 있다.
제1 테스트 게이트 신호(TG1)는 제1 기간(t1), 제3 기간(t3), 제5 기간(t5), 및 제7 기간(t7) 동안 게이트 로우 전압(VGL)을 유지할 수 있고, 제2 기간(t2), 제4 기간(t4), 제6 기간(t6), 및 제8 기간(t8) 동안 게이트 하이 전압(VGH)을 유지할 수 있다. 제2 테스트 게이트 신호(TG2)는 제1 기간(t1), 제3 기간(t3), 제5 기간(t5), 및 제7 기간(t7) 동안 게이트 하이 전압(VGH)을 유지할 수 있고, 제2 기간(t2), 제4 기간(t4), 제6 기간(t6), 및 제8 기간(t8) 동안 게이트 로우 전압(VGL)을 유지할 수 있다.
도 10, 도 17, 도 20, 및 도 21을 결부하면, 제1 데이터 라인(DL1) 또는 제j 데이터 라인(DLj)에 접속된 제1 및 제2 화소들(RP, BP) 중 제1 화소들(RP)의 점등 검사를 실시하는 경우, 스타트 신호(STS)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 로우 전압(VGL)을 가질 수 있고, 제2 기간(t2) 동안 게이트 하이 전압(VGH)을 가질 수 있다. 제2p-1 스테이지(STG(2p-1))는 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 스캔 신호들(SC1, SC3, SC5, ?)을 공급할 수 있고, 제2p 스테이지(STG(2p))는 스캔 신호를 출력하지 않을 수 있다. 제1 점등 전압(DC1)은 한 프레임(1 Frame) 동안 그레이 전압(GV)을 유지할 수 있고, 제2 및 제3 점등 전압(DC2, DC3)은 한 프레임(1 Frame) 동안 블랙 전압(BV)을 유지할 수 있다. 따라서, 제1 데이터 라인(DL1) 또는 제j 데이터 라인(DLj)에 접속된 제1 및 제2 화소들(RP, BP) 중 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 접속된 제1 화소들(RP)은 점등될 수 있고, 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 접속된 제2 화소들(BP)은 소등될 수 있다. 예를 들어, 표시 장치(10)는 제1 데이터 라인(DL1) 및 제1 스캔 라인(SL1)에 접속된 제1 화소(RP)를 점등시킨 후, 제2 스캔 라인(SL2)에 접속된 제2 화소(BP)를 점등시키지 않고 제3 스캔 라인(SL3)에 접속된 제1 화소(RP)를 점등시킴으로써, 제1 데이터 라인(DL1)의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
다른 예를 들어, 표시 장치(10)는 도 17의 스타트 신호(STS) 대신 도 7의 제1 스타트 신호(STS1)의 구성을 포함하는 경우에도, 도 10의 점등 검사 결과를 도출할 수 있다.
도 14, 도 18, 도 20, 및 도 21을 결부하면, 제1 데이터 라인(DL1) 또는 제j 데이터 라인(DLj)에 접속된 제1 및 제2 화소들(RP, BP) 중 제2 화소들(BP)의 점등 검사를 실시하는 경우, 스타트 신호(STS)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 하이 전압(VGH)을 가질 수 있고, 제2 기간(t2) 동안 게이트 로우 전압(VGL)을 가질 수 있다. 제2p 스테이지(STG(2p))는 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 스캔 신호들(SC2, SC4, SC6, ?)을 공급할 수 있고, 제2p-1 스테이지(STG(2p-1))는 스캔 신호를 출력하지 않을 수 있다. 제1 점등 전압(DC1)은 한 프레임(1 Frame) 동안 그레이 전압(GV)을 유지할 수 있고, 제2 및 제3 점등 전압(DC2, DC3)은 한 프레임(1 Frame) 동안 블랙 전압(BV)을 유지할 수 있다. 따라서, 제1 데이터 라인(DL1) 또는 제j 데이터 라인(DLj)에 접속된 제1 및 제2 화소들(RP, BP) 중 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 접속된 제2 화소들(BP)은 점등될 수 있고, 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 접속된 제1 화소들(RP)은 소등될 수 있다. 예를 들어, 표시 장치(10)는 제1 데이터 라인(DL1) 및 제2 스캔 라인(SL2)에 접속된 제2 화소(BP)를 점등시킨 후, 제3 스캔 라인(SL3)에 접속된 제1 화소(RP)를 점등시키지 않고 제4 스캔 라인(SL4)에 접속된 제2 화소(BP)를 점등시킴으로써, 제1 데이터 라인(DL1)의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
다른 예를 들어, 표시 장치(10)는 도 18의 스타트 신호(STS) 대신 도 13의 제2 스타트 신호(STS2)의 구성을 포함하는 경우에도, 도 14의 점등 검사 결과를 도출할 수 있다.
도 22는 다른 실시예에 따른 표시 장치에서, 점등 전압 및 테스트 게이트 신호의 다른 예를 나타내는 파형도이다.
도 22를 참조하면, 표시 장치(10)는 복수의 화소(SP) 중 일부 화소들의 점등 검사를 실시할 수 있다. 표시 장치(10)는 제1 내지 제3 테스트 패드(TP1, TP2, TP3)를 통해 제1 내지 제3 점등 전압(DC1, DC2, DC3)을 공급할 수 있고, 제1 내지 제3 테스트 게이트 패드(TGP1, TGP2, TGP3)를 통해 제1 내지 제3 테스트 게이트 신호(TG1, TG2, TG3)를 공급할 수 있다.
제1 및 제2 점등 전압(DC1, DC2)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 소등시키는 블랙 전압(BV)을 유지할 수 있다. 제3 점등 전압(DC3)은 한 프레임(1 Frame) 또는 제1 내지 제8 기간(t1~t8) 동안 화소들(SP)을 점등시키는 그레이 전압(GV)을 유지할 수 있다. 화소들(SP)이 데이터 라인(DL)으로부터 그레이 전압(GV)을 수신하는 경우 해당 화소들(SP)은 점등될 수 있고, 화소들(SP)이 데이터 라인(DL)으로부터 블랙 전압(BV)을 수신하는 경우 해당 화소들(SP)은 소등될 수 있다.
제1 테스트 게이트 신호(TG1)는 제1 기간(t1), 제3 기간(t3), 제5 기간(t5), 및 제7 기간(t7) 동안 게이트 로우 전압(VGL)을 유지할 수 있고, 제2 기간(t2), 제4 기간(t4), 제6 기간(t6), 및 제8 기간(t8) 동안 게이트 하이 전압(VGH)을 유지할 수 있다. 제2 테스트 게이트 신호(TG2)는 제1 기간(t1), 제3 기간(t3), 제5 기간(t5), 및 제7 기간(t7) 동안 게이트 하이 전압(VGH)을 유지할 수 있고, 제2 기간(t2), 제4 기간(t4), 제6 기간(t6), 및 제8 기간(t8) 동안 게이트 로우 전압(VGL)을 유지할 수 있다.
도 12, 도 17, 도 20, 및 도 22를 결부하면, 제3 데이터 라인(DL3) 또는 제j+2 데이터 라인(DLj+2)에 접속된 제1 및 제2 화소들(RP, BP) 중 제2 화소들(BP)의 점등 검사를 실시하는 경우, 스타트 신호(STS)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 로우 전압(VGL)을 가질 수 있고, 제2 기간(t2) 동안 게이트 하이 전압(VGH)을 가질 수 있다. 제2p-1 스테이지(STG(2p-1))는 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 스캔 신호들(SC1, SC3, SC5, ?)을 공급할 수 있고, 제2p 스테이지(STG(2p))는 스캔 신호를 출력하지 않을 수 있다. 제1 및 제2 점등 전압(DC1, DC2)은 한 프레임(1 Frame) 동안 블랙 전압(BV)을 유지할 수 있고, 제3 점등 전압(DC3)은 한 프레임(1 Frame) 동안 그레이 전압(GV)을 유지할 수 있다. 따라서, 제3 데이터 라인(DL3) 또는 제j+2 데이터 라인(DLj+2)에 접속된 제1 및 제2 화소들(RP, BP) 중 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 접속된 제2 화소들(BP)은 점등될 수 있고, 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 접속된 제1 화소들(RP)은 소등될 수 있다. 예를 들어, 표시 장치(10)는 제3 데이터 라인(DL3) 및 제1 스캔 라인(SL1)에 접속된 제2 화소(BP)를 점등시킨 후, 제2 스캔 라인(SL2)에 접속된 제1 화소(RP)를 점등시키지 않고 제3 스캔 라인(SL3)에 접속된 제2 화소(BP)를 점등시킴으로써, 제3 데이터 라인(DL3)의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
다른 예를 들어, 표시 장치(10)는 도 17의 스타트 신호(STS) 대신 도 7의 제1 스타트 신호(STS1)의 구성을 포함하는 경우에도, 도 10의 점등 검사 결과를 도출할 수 있다.
도 15, 도 18, 도 20, 및 도 22를 결부하면, 제3 데이터 라인(DL3) 또는 제j+2 데이터 라인(DLj+2)에 접속된 제1 및 제2 화소들(RP, BP) 중 제1 화소들(RP)의 점등 검사를 실시하는 경우, 스타트 신호(STS)는 한 프레임(1 Frame)의 제1 기간(t1) 동안 게이트 하이 전압(VGH)을 가질 수 있고, 제2 기간(t2) 동안 게이트 로우 전압(VGL)을 가질 수 있다. 제2p 스테이지(STG(2p))는 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 스캔 신호들(SC2, SC4, SC6, ?)을 공급할 수 있고, 제2p-1 스테이지(STG(2p-1))는 스캔 신호를 출력하지 않을 수 있다. 제1 및 제2 점등 전압(DC1, DC2)은 한 프레임(1 Frame) 동안 블랙 전압(BV)을 유지할 수 있고, 제3 점등 전압(DC3)은 한 프레임(1 Frame) 동안 그레이 전압(GV)을 유지할 수 있다. 따라서, 제3 데이터 라인(DL3) 또는 제j+2 데이터 라인(DLj+2)에 접속된 제1 및 제2 화소들(RP, BP) 중 짝수 행의 스캔 라인들(SL2, SL4, SL6, ?)에 접속된 제1 화소들(RP)은 점등될 수 있고, 홀수 행의 스캔 라인들(SL1, SL3, SL5, ?)에 접속된 제2 화소들(BP)은 소등될 수 있다. 예를 들어, 표시 장치(10)는 제3 데이터 라인(DL3) 및 제2 스캔 라인(SL2)에 접속된 제1 화소(RP)를 점등시킨 후, 제3 스캔 라인(SL3)에 접속된 제2 화소(BP)를 점등시키지 않고 제4 스캔 라인(SL4)에 접속된 제1 화소(RP)를 점등시킴으로써, 제3 데이터 라인(DL3)의 충전 시간을 충분히 확보할 수 있다. 표시 장치(10)는 제1 화소들(RP) 및 제2 화소들(BP) 간의 혼색을 방지할 수 있고, 점등 검사의 신뢰도를 향상시킬 수 있다.
다른 예를 들어, 표시 장치(10)는 도 18의 스타트 신호(STS) 대신 도 13의 제2 스타트 신호(STS2)의 구성을 포함하는 경우에도, 도 14의 점등 검사 결과를 도출할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
200: 표시 구동부 210: 타이밍 제어부
220: 데이터 구동부 230: 전원 공급부
300: 회로 보드 400: 스캔 구동부
410: 스캔 구동 회로 420: 발광 제어 구동 회로

Claims (20)

  1. 제1 스캔 라인들과 제1 데이터 라인에 접속된 복수의 제1 화소;
    제2 스캔 라인들과 상기 제1 데이터 라인에 접속된 복수의 제2 화소;
    상기 제1 스캔 라인들 또는 상기 제2 스캔 라인들과, 제2 데이터 라인에 접속된 복수의 제3 화소; 및
    상기 제1 스캔 라인들 및 상기 제2 스캔 라인들 중 하나의 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지를 구비한 스캔 구동부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 스테이지는,
    제1 스타트 신호를 기초로 상기 제1 스캔 라인들 각각에 순차적으로 스캔 신호를 공급하는 제1 스테이지들; 및
    제2 스타트 신호를 기초로 상기 제2 스캔 라인들 각각에 순차적으로 스캔 신호를 공급하는 제2 스테이지들을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 스테이지들은,
    상기 제1 스타트 신호를 기초로 제1-1 스캔 신호를 출력하는 제1-1 스테이지; 및
    상기 제1-1 스캔 신호를 기초로 제1-2 스캔 신호를 출력하는 제1-2 스테이지를 포함하는 표시 장치.
  4. 제2 항에 있어서,
    상기 제2 스테이지들은,
    상기 제2 스타트 신호를 기초로 제2-1 스캔 신호를 출력하는 제2-1 스테이지; 및
    상기 제2-1 스캔 신호를 기초로 제2-2 스캔 신호를 출력하는 제2-2 스테이지를 포함하는 표시 장치.
  5. 제2 항에 있어서,
    테스트 게이트 신호를 기초로 제1 점등 전압을 상기 제1 데이터 라인에 공급하는 제1 테스트 트랜지스터; 및
    상기 테스트 게이트 신호를 기초로 제2 점등 전압을 상기 제2 데이터 라인에 공급하는 제2 테스트 트랜지스터를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 점등 전압이 상기 복수의 제1 화소 또는 복수의 제2 화소를 점등시키는 제1 전압 레벨을 갖는 경우, 상기 제2 점등 전압은 상기 복수의 제1 화소 또는 복수의 제2 화소를 소등시키는 제2 전압 레벨을 갖는 표시 장치.
  7. 제1 항에 있어서,
    상기 복수의 스테이지는,
    스타트 신호가 제1 기간에 공급되는 경우, 상기 제1 스캔 라인들 각각에 순차적으로 스캔 신호를 공급하는 제1 스테이지들; 및
    상기 스타트 신호가 상기 제1 기간과 상이한 제2 기간에 공급되는 경우, 상기 제2 스캔 라인들 각각에 순차적으로 스캔 신호를 공급하는 제2 스테이지들을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 스테이지들은,
    상기 스타트 신호가 상기 제1 기간에 공급되는 경우 제1-1 스캔 신호를 출력하는 제1-1 스테이지; 및
    상기 제1-1 스캔 신호를 기초로 제1-2 스캔 신호를 출력하는 제1-2 스테이지를 포함하는 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 스테이지들은,
    상기 스타트 신호가 상기 제2 기간에 공급되는 경우 제2-1 스캔 신호를 출력하는 제2-1 스테이지; 및
    상기 제2-1 스캔 신호를 기초로 제2-2 스캔 신호를 출력하는 제2-2 스테이지를 포함하는 표시 장치.
  10. 제2 항에 있어서,
    상기 복수의 제1 화소는 상기 제2 스캔 라인들과 제3 데이터 라인에 접속되고, 상기 복수의 제2 화소는 상기 제1 스캔 라인들과 제3 데이터 라인에 접속되며, 상기 복수의 제3 화소는 상기 제1 스캔 라인들 또는 상기 제2 스캔 라인들과, 제4 데이터 라인에 접속되는 표시 장치.
  11. 제10 항에 있어서,
    제1 테스트 게이트 신호를 기초로 제1 점등 전압을 상기 제1 데이터 라인에 공급하는 제1 테스트 트랜지스터; 및
    제2 테스트 게이트 신호를 기초로 상기 제1 점등 전압을 상기 제3 데이터 라인에 공급하는 제2 테스트 트랜지스터를 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    제1 테스트 게이트 신호를 기초로 제3 점등 전압을 상기 제3 데이터 라인에 공급하는 제3 테스트 트랜지스터; 및
    제2 테스트 게이트 신호를 기초로 상기 제3 점등 전압을 상기 제1 데이터 라인에 공급하는 제4 테스트 트랜지스터를 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 점등 전압이 상기 복수의 제1 화소 또는 복수의 제2 화소를 점등시키는 제1 전압 레벨을 갖는 경우, 상기 제3 점등 전압은 상기 복수의 제1 화소 또는 복수의 제2 화소를 소등시키는 제2 전압 레벨을 갖는 표시 장치.
  14. 제12 항에 있어서,
    상기 제3 점등 전압이 상기 복수의 제1 화소 또는 복수의 제2 화소를 점등시키는 제1 전압 레벨을 갖는 경우, 상기 제1 점등 전압은 상기 복수의 제1 화소 또는 복수의 제2 화소를 소등시키는 제2 전압 레벨을 갖는 표시 장치.
  15. 제10 항에 있어서,
    제3 테스트 게이트 신호를 기초로 제2 점등 전압을 상기 제2 데이터 라인에 공급하는 제5 테스트 트랜지스터; 및
    상기 제3 테스트 게이트 신호를 기초로 상기 제2 점등 전압을 상기 제4 데이터 라인에 공급하는 제6 테스트 트랜지스터를 더 포함하는 표시 장치.
  16. 제7 항에 있어서,
    상기 복수의 제1 화소는 상기 제2 스캔 라인들과 제3 데이터 라인에 접속되고, 상기 복수의 제2 화소는 상기 제1 스캔 라인들과 제3 데이터 라인에 접속되며, 상기 복수의 제3 화소는 상기 제1 스캔 라인들 또는 상기 제2 스캔 라인들과, 제4 데이터 라인에 접속되는 표시 장치.
  17. 제16 항에 있어서,
    제1 테스트 게이트 신호를 기초로 제1 점등 전압을 상기 제1 데이터 라인에 공급하는 제1 테스트 트랜지스터; 및
    제2 테스트 게이트 신호를 기초로 상기 제1 점등 전압을 상기 제3 데이터 라인에 공급하는 제2 테스트 트랜지스터를 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    제1 테스트 게이트 신호를 기초로 제3 점등 전압을 상기 제3 데이터 라인에 공급하는 제3 테스트 트랜지스터; 및
    제2 테스트 게이트 신호를 기초로 상기 제3 점등 전압을 상기 제1 데이터 라인에 공급하는 제4 테스트 트랜지스터를 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 점등 전압이 상기 복수의 제1 화소 또는 복수의 제2 화소를 점등시키는 제1 전압 레벨을 갖는 경우, 상기 제3 점등 전압은 상기 복수의 제1 화소 또는 복수의 제2 화소를 소등시키는 제2 전압 레벨을 갖는 표시 장치.
  20. 제16 항에 있어서,
    제3 테스트 게이트 신호를 기초로 제2 점등 전압을 상기 제2 데이터 라인에 공급하는 제5 테스트 트랜지스터; 및
    상기 제3 테스트 게이트 신호를 기초로 상기 제2 점등 전압을 상기 제4 데이터 라인에 공급하는 제6 테스트 트랜지스터를 더 포함하는 표시 장치.
KR1020200032679A 2020-03-17 2020-03-17 표시 장치 KR20210116826A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200032679A KR20210116826A (ko) 2020-03-17 2020-03-17 표시 장치
US17/147,534 US11790853B2 (en) 2020-03-17 2021-01-13 Display device
CN202110285077.8A CN113409737A (zh) 2020-03-17 2021-03-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200032679A KR20210116826A (ko) 2020-03-17 2020-03-17 표시 장치

Publications (1)

Publication Number Publication Date
KR20210116826A true KR20210116826A (ko) 2021-09-28

Family

ID=77677623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200032679A KR20210116826A (ko) 2020-03-17 2020-03-17 표시 장치

Country Status (3)

Country Link
US (1) US11790853B2 (ko)
KR (1) KR20210116826A (ko)
CN (1) CN113409737A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200053716A (ko) * 2018-11-08 2020-05-19 삼성디스플레이 주식회사 표시 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898675B1 (ko) 2007-04-19 2009-05-22 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치, 이를 이용한 다기능 키패드용표시 장치 및 그 구동 방법
KR101015312B1 (ko) 2009-08-20 2011-02-15 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 모기판
KR101992892B1 (ko) 2012-10-16 2019-06-25 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
KR101984955B1 (ko) * 2013-01-16 2019-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 회로 및 유기 발광 표시 장치
KR102047005B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102054849B1 (ko) * 2013-06-03 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102080133B1 (ko) * 2013-10-15 2020-04-08 삼성디스플레이 주식회사 주사 구동부 및 그 구동 방법
KR102276330B1 (ko) * 2014-03-10 2021-07-13 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102221997B1 (ko) * 2014-12-17 2021-03-03 엘지디스플레이 주식회사 게이트 구동부와 이를 포함한 표시장치
KR102270632B1 (ko) * 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
JP2017187608A (ja) * 2016-04-05 2017-10-12 株式会社ジャパンディスプレイ 表示装置の駆動方法、及び表示装置
KR102526724B1 (ko) * 2016-05-19 2023-05-02 삼성디스플레이 주식회사 표시 장치
KR102518746B1 (ko) * 2016-06-01 2023-04-07 삼성디스플레이 주식회사 표시 장치
KR102575688B1 (ko) * 2016-11-03 2023-09-08 삼성디스플레이 주식회사 표시 장치
KR102628756B1 (ko) * 2016-12-27 2024-01-24 삼성디스플레이 주식회사 표시 패널 및 표시 패널 크랙 검출 방법
KR102369284B1 (ko) * 2017-06-01 2022-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102356992B1 (ko) * 2017-08-03 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102423191B1 (ko) * 2017-09-05 2022-07-21 삼성디스플레이 주식회사 표시장치 및 표시장치의 검사 방법
KR102397411B1 (ko) * 2017-09-28 2022-05-16 삼성디스플레이 주식회사 표시 장치
KR102627214B1 (ko) * 2017-12-11 2024-01-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102453711B1 (ko) 2017-12-19 2022-10-11 엘지디스플레이 주식회사 표시 장치
KR102595332B1 (ko) * 2018-06-07 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220022526A (ko) * 2020-08-18 2022-02-28 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20210295777A1 (en) 2021-09-23
US11790853B2 (en) 2023-10-17
CN113409737A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
US10692439B2 (en) OLED display panel and OLED display device
US11308872B2 (en) OLED display panel for minimizing area of internalconnection line part for connecting GIP dirving circuit located in active area and OLED display device comprising the same
CN105654882B (zh) 显示面板及其驱动方法
US20180138256A1 (en) Display Panel and Organic Light-Emitting Diode Display Device Using the Same
US10796642B2 (en) Display device
US11276339B2 (en) Display device and method of inspecting the same
US20200365079A1 (en) Display device
KR102668997B1 (ko) 표시 장치
US20220208062A1 (en) Gate driver and display panel having the same
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR20210116826A (ko) 표시 장치
JP5903421B2 (ja) 表示装置
KR102467881B1 (ko) Oled 표시패널
KR20220008950A (ko) 표시 장치
JP7300496B2 (ja) マルチプレクサを含む表示装置
US20240221676A1 (en) Scan signal driver and display device including the same
JP5442678B2 (ja) 表示装置
KR20210008250A (ko) 발광 신호 구동부와 그를 포함한 표시 장치
CN118280249A (zh) 发光显示装置
CN114787905A (zh) 发光显示装置
JP2008003623A (ja) 表示装置
KR20170079577A (ko) 게이트 구동회로 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal