KR102595332B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102595332B1
KR102595332B1 KR1020180065523A KR20180065523A KR102595332B1 KR 102595332 B1 KR102595332 B1 KR 102595332B1 KR 1020180065523 A KR1020180065523 A KR 1020180065523A KR 20180065523 A KR20180065523 A KR 20180065523A KR 102595332 B1 KR102595332 B1 KR 102595332B1
Authority
KR
South Korea
Prior art keywords
crack detection
pad
detection line
line
display device
Prior art date
Application number
KR1020180065523A
Other languages
English (en)
Other versions
KR20190139354A (ko
Inventor
이광세
가지현
곽원규
송화영
엄기명
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180065523A priority Critical patent/KR102595332B1/ko
Priority to EP19814360.4A priority patent/EP3806076A4/en
Priority to CN201980038617.3A priority patent/CN112262425A/zh
Priority to PCT/KR2019/006750 priority patent/WO2019235823A1/ko
Priority to US16/972,918 priority patent/US11928994B2/en
Publication of KR20190139354A publication Critical patent/KR20190139354A/ko
Application granted granted Critical
Publication of KR102595332B1 publication Critical patent/KR102595332B1/ko
Priority to US18/419,047 priority patent/US20240169871A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

일 실시예에 따른 표시 장치는 표시 영역과 표시 영역 주변의 주변 영역을 포함하는 기판, 기판의 표시 영역에 위치하는 복수의 화소, 기판에 위치하고, 복수의 화소에 연결되어 있는 복수의 신호선, 그리고 주변 영역에 위치하며, 복수의 패드를 포함하는 패드부를 포함하고, 복수의 신호선은, 제1 노드에서 제1 테스트 전압 패드 및 제1 패드와 연결되어 있고, 제2 노드에서 제2 패드와 연결되어 있으며, 제1 노드와 제2 노드 사이에서 주변 영역을 일주하는 제1 크랙 검출선, 그리고 제2 노드에서 제1 크랙 검출선에 연결되어 있는 제1 트랜지스터에 일단이 연결되어 있고, 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 제1 데이터선을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR TESTING THE SAME}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치가 소형화, 경량화, 및 박형화됨에 따라, 외부 충격 등에 의해 발생할 수 있는 크랙(crack), 스크래치(scratch) 또는 깨짐 현상에 대한 표시 장치의 내구성 증가가 요구된다.
표시 장치는 영상을 표시하는 화소들을 포함하는 표시 패널을 포함한다. 표시 패널에 크랙이 발생하는 경우, 표시 패널의 표시 영역으로 수분 등 이물질이 침투할 수 있다. 크랙에 의한 이물질의 침투는 표시 패널 불량의 원인이 된다.
그러나, 표시 패널의 크랙 검사는 표시 패널에 IC(integrated circuit)가 장착된 후에 수행되어, 셀(cell) 상태에서는 표시 패널의 크랙 발생 여부를 확인할 수 없는 문제가 있었다.
실시예들은 표시 패널에 IC를 장착하기 전과 장착한 후에 표시 패널의 크랙 발생 여부를 검출하기 위한 것이다.
실시예는 표시 패널의 크랙 발생 여부를 다양한 방식으로 검출하기 위한 것이다.
실시예는 표시 패널 내에서 크랙이 발생한 위치를 용이하게 검출하기 위한 것이다.
일 실시예에 따른 표시 장치는 표시 영역과 표시 영역 주변의 주변 영역을 포함하는 기판, 기판의 표시 영역에 위치하는 복수의 화소, 기판에 위치하고, 복수의 화소에 연결되어 있는 복수의 신호선, 그리고 주변 영역에 위치하며, 복수의 패드를 포함하는 패드부를 포함하고, 복수의 신호선은, 제1 노드에서 제1 테스트 전압 패드 및 제1 패드와 연결되어 있고, 제2 노드에서 제2 패드와 연결되어 있으며, 제1 노드와 제2 노드 사이에서 주변 영역을 일주하는 제1 크랙 검출선, 그리고 제2 노드에서 제1 크랙 검출선에 연결되어 있는 제1 트랜지스터에 일단이 연결되어 있고, 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 제1 데이터선을 포함한다.
복수의 신호선은, 대응하는 제2 트랜지스터들을 통해 제1 크랙 검출선에 일단이 연결되어 있고, 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 복수의 제2 데이터선을 더 포함할 수 있다.
복수의 신호선은, 제1 트랜지스터 및 제2 트랜지스터들의 게이트에 연결되어 있는 제어선을 더 포함할 수 있다.
제어선에 이네이블 레벨의 전압을 인가하고, 제1 테스트 전압 패드에 블랙 계조 전압을 인가하여, 제1 크랙 검출선의 크랙이 검출될 수 있다.
주변 영역에는 제1 패드에 연결되어 있는 제1 추가 패드 및 제2 패드에 연결되어 있는 제2 추가 패드가 더 위치하고, 제어선에 디세이블 레벨의 전압을 인가하는 동안, 제1 추가 패드 및 제2 추가 패드를 사용하여 제1 크랙 검출선의 저항이 측정될 수 있다.
패드부에 접속되어 있는 데이터 구동 IC를 더 포함하고, 제1 테스트 전압 패드, 제1 추가 패드, 및 제2 추가 패드는 플로팅 상태일 수 있다.
복수의 신호선은, 일단이 제1 노드에서 제1 테스트 전압 패드에 연결되어 있고, 타단이 제2 트랜지스터들에 연결되어 있는 제1 테스트 전압선을 더 포함하고, 제1 테스트 전압선은 제1 크랙 검출선의 배선 저항에 대응하는 저항 값을 가질 수 있다.
테스트 전압선의 저항 값은 배선 저항의 크기 및 제1 데이터선의 개수에 비례하고, 제2 데이터선들의 개수에 반비례할 수 있다.
주변 영역은 벤딩 가능(bendable) 영역을 포함하고, 복수의 신호선은, 제3 노드에서 제2 테스트 전압 패드 및 제3 패드와 연결되어 있고, 제4 노드에서 제4 패드와 연결되어 있으며, 제3 노드와 제4 노드 사이에서 벤딩 가능 영역을 일주하는 제2 크랙 검출선, 그리고 제3 노드에서 제2 크랙 검출선에 연결되어 있는 제3 트랜지스터에 일단이 연결되어 있고, 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 제3 데이터선을 포함할 수 있다.
제1 크랙 검출선 및 제2 크랙 검출선은 표시 영역의 적어도 한 변을 따라 지그재그 형태로 왕복하는 배선을 각각 포함할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 표시 패널을 제조하는 단계, 표시 패널의 크랙을 검사하는 단계, 표시 패널에 구동 IC를 결합하는 단계, 그리고 구동 IC를 이용하여, 표시 패널의 크랙을 재검사하는 단계를 포함한다.
표시 패널을 제조하는 단계는, 표시 영역과 표시 영역 주변의 주변 영역을 포함하는 기판, 기판의 표시 영역에 위치하는 복수의 화소, 기판에 위치하고, 복수의 화소에 연결되어 있는 복수의 신호선, 그리고 주변 영역에 위치하며, 복수의 패드를 포함하는 패드부를 포함하는 표시 패널을 제조하는 단계를 포함하고, 복수의 신호선은, 제1 노드에서 제1 테스트 전압 패드 및 제1 패드와 연결되어 있고, 제2 노드에서 제2 패드와 연결되어 있으며, 제1 노드와 제2 노드 사이에서 주변 영역을 일주하는 제1 크랙 검출선, 제2 노드에서 제1 크랙 검출선에 연결되어 있는 제1 트랜지스터에 일단이 연결되어 있고, 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 제1 데이터선, 대응하는 제2 트랜지스터들을 통해 제1 크랙 검출선에 일단이 연결되어 있고, 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 복수의 제2 데이터선, 그리고 제1 트랜지스터 및 제2 트랜지스터들의 게이트에 연결되어 있는 제어선을 포함할 수 있다.
표시 패널의 크랙을 검사하는 단계와, 구동 IC를 이용하여, 표시 패널의 크랙을 재검사하는 단계에서 크랙이 검출되면, 크랙 검출선의 저항 값을 측정하는 단계를 더 포함할 수 있다.
주변 영역에는 제1 패드에 연결되어 있는 제1 추가 패드 및 제2 패드에 연결되어 있는 제2 추가 패드가 더 위치하고, 크랙 검출선의 저항 값을 측정하는 단계는, 제어선에 디세이블 레벨의 전압을 인가하는 동안, 제1 추가 패드 및 제2 추가 패드를 사용하여 제1 크랙 검출선의 저항을 측정하는 단계를 포함할 수 있다.
표시 패널에 구동 IC를 결합하는 단계는, 패드부에 데이터 구동 IC를 접속하는 단계를 포함하고, 구동 IC를 이용하여, 표시 패널의 크랙을 재검사하는 단계는 제1 테스트 전압 패드, 제1 추가 패드, 및 제2 추가 패드는 플로팅 상태에서 수행될 수 있다.
크랙 검출선의 저항 값을 측정하는 단계는, 구동 IC가, 제1 패드 및 제2 패드를 사용하여 제1 크랙 검출선의 저항을 측정하는 단계를 포함할 수 있다.
표시 패널의 크랙을 검사하는 단계는, 제어선에 이네이블 레벨의 전압을 인가하고, 제1 테스트 전압 패드에 블랙 계조 전압을 인가하여, 제1 크랙 검출선의 크랙을 검출하는 단계를 포함할 수 있다.
다른 실시예에 따른 표시 장치는 표시 영역과, 표시 영역 주변의 벤딩 가능(bendable) 영역을 포함하는 주변 영역을 포함하는 기판, 기판의 표시 영역에 위치하는 복수의 화소, 그리고 기판에 위치하고, 복수의 화소에 연결되어 있는 복수의 신호선을 포함하고, 복수의 신호선은, 복수의 화소에 연결되는 복수의 데이터선, 제1 트랜지스터를 통해 복수의 데이터선 중 제1 데이터선에 연결되어 있고, 벤딩 가능 영역을 제외한 주변 영역 내에서 위치하는 제1 크랙 검출선, 제2 트랜지스터를 통해 복수의 데이터선 중 제2 데이터선에 연결되어 있고, 벤딩 가능 영역 내에서 위치하는 제2 크랙 검출선, 그리고 제1 트랜지스터들의 게이트 및 제2 트랜지스터들의 게이트와 연결되어 있는 제어선을 포함하고, 제1 크랙 검출선은 제1 방향을 따라 연장되어 있는 복수의 배선을 포함하며, 기판의 가장자리와 가장 인접한 배선과 기판의 가장자리로부터 가장 이격되어 있는 배선 사이에 적어도 하나의 배선이 위치한다.
주변 영역에 위치하고, 제1 크랙 검출선에 연결되어 있는 제1 테스트 전압 패드, 주변 영역에 위치하고, 제2 크랙 검출선에 연결되어 있는 제2 테스트 전압 패드, 그리고 주변 영역에 위치하고, 제1 및 제2 크랙 검출선에 연결되어 있는 데이터 구동 IC를 더 포함하고, 제1 및 제2 테스트 전압 패드는 플로팅 상태에 있을 수 있다.
데이터 구동 IC는 제1 크랙 검출선 및 제2 크랙 검출선의 저항을 측정할 수 있다.
실시예들에 따르면, 표시 패널에 IC를 장착하기 전과 장착한 후에도 표시 패널의 크랙 발생 여부를 쉽게 검출할 수 있는 효과가 있다.
실시예들에 따르면, 표시 패널 내의 크랙의 위치를 쉽게 파악할 수 있는 효과가 있다.
실시예들에 따르면, 표시 패널의 크랙 발생 여부를 정확하게 검출할 수 있는 효과가 있다.
도 1은 실시예들에 따른 표시 장치를 나타낸 사시도이다.
도 2는 실시예에 따른 표시 장치의 개략적인 배치도이다.
도 3은 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 4는 실시예에 따른 표시 장치에 인가되는 신호들의 파형도이다.
도 5는 테스트 신호가 인가된 표시 장치의 표시 영역을 나타낸 도면이다.
도 6은 일 실시예에 따른 표시 장치의 배치도이다.
도 7은 표시 장치의 일 부분을 나타낸 도면이다.
도 8은 표시 장치의 다른 부분을 나타낸 도면이다.
도 9는 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1 및 도 2를 참고하여, 실시예에 따른 표시 장치에 대하여 설명한다. 도 1은 실시예들에 따른 표시 장치를 나타낸 사시도이고, 도 2는 실시예에 따른 표시 장치의 개략적인 배치도이다.
도 1을 참조하면, 실시예에 따른 표시 장치는 기판(100), 구동 회로부(200), 및 테스트 전압 패드들(120a, 120b)을 포함하는 표시 패널을 포함한다.
기판(100)은 유리, 폴리머 또는 스테인리스 강 등을 포함하는 절연성 기판이다. 기판(100)은 플렉서블(flexible)하거나, 스트렛쳐블(stretchable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다. 기판(100)이 플렉서블하거나, 스트렛쳐블하거나, 폴더블하거나, 벤더블하거나, 롤러블함으로써, 표시 장치 전체가 플렉서블하거나, 스트렛쳐블하거나, 폴더블하거나, 벤더블하거나, 롤러블할 수 있다. 일례로, 기판(100)은 폴리이미드 등의 수지를 포함하는 플렉서블 필름(film) 형태를 가질 수 있다.
도시한 실시예에서, 주변 영역(NDA)은 표시 영역(DA)을 둘러싸는 형태로 위치하는 것으로 설명하였으나, 주변 영역(NDA)은 표시 영역(DA)의 양쪽 또는 한쪽에 위치할 수도 있다.
표시 패널은 영상을 표시하는 표시 영역(DA), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 소자들 및/또는 신호선들이 배치되어 있는, 표시 영역(DA) 주변의 주변 영역(NDA)을 포함한다.
표시 영역(DA)에는 복수의 화소(미도시)와 복수의 화소를 구동하는 신호를 인가하기 위한 신호선들(미도시)이 배치될 수 있다.
주변 영역(NDA)에는 크랙 검출선들(CD1, CD2), 크랙 검출선들의 불량을 검출하기 위한 테스트 제어부(110), 및 복수의 화소를 구동하는 구동 회로부(200)가 배치될 수 있다. 주변 영역(NDA)에는 화소가 배치되지 않을 수 있다.
구동 회로부(200)는 칩 온 글래스(chip on glass) 공정 또는 칩 온 플라스틱(chip on plastic) 공정에 의해 표시 패널의 기판(100)에 접착될 수 있다. 또는 구동 회로부(200)는 ASG(amorphous silicon TFT gate driver) 방식 또는 GIP(gate driver in panel) 방식에 의해 데이터선들(D1~Dm), 주사선들(S1~Sn), 및 화소(P)들과 동시에 형성될 수 있다. 구동 회로부(200)는 테이프 캐리어 패키지(tape carrier package) 또는 연성 필름(flexible film) 상에 실장되고, 구동 회로부(200)가 실장된 테이프 캐리어 패키지 또는 연성 필름은 TAB(tape automated bonding) 공정에 의해 표시 패널의 기판(100)에 부착될 수 있다.
도 2에 도시된 바와 같이, 기판(100)의 표시 영역(DA)은 복수의 화소(P), 복수의 화소(P)에 연결된 복수의 데이터선(D1~Dm) 및 복수의 게이트선(G1~Gn)을 포함한다. 화소(P)는 영상을 표시하는 최소 단위로서, 대략 행렬의 형태를 가지며 표시 영역 내에 위치할 수 있다.
기판(100)의 주변 영역(NDA)에는 테스트 전압 패드들(120a, 120b), 테스트 제어 패드(130), 테스트 제어부(110), 그리고 구동 회로부(200a, 200b)가 위치할 수 있다.
테스트 전압 패드들(120a, 120b)은 테스트 트랜지스터들(T1~To)의 일단들에 접속되어 있다. 테스트 전압 패드들(120a, 120b)에는 동일한 테스트 전압 또는 상이한 테스트 전압이 공급될 수 있다. 테스트 전압 패드들(120a, 120b)은 구동 회로부(200a)가 결합된 후에, 플로팅 상태에 있다.
테스트 제어 패드(130)는 테스트 트랜지스터들(T1~To) 각각의 게이트에 접속되어 있다. 테스트 제어 패드(130)에는 테스트 제어신호가 공급된다.
테스트 제어부(110)는 복수의 테스트 트랜지스터(T1~To)를 포함한다. 테스트 트랜지스터들(T1~To)은 주변 영역(NDA) 내에서 표시 영역(DA)과 구동 회로부(200b) 사이에 위치할 수 있다. 테스트 트랜지스터들(T1~To)은 데이터선들(D1~Dm)과 테스트 전압 패드들(120a, 120b) 사이에 접속되어 있다.
테스트 트랜지스터들(T1~To)의 게이트들에 연결된 배선(TG)은 테스트 제어 패드(130)에 접속되어 있다. 테스트 트랜지스터들(T1~To)의 게이트들과 배선(TG)은 하나의 배선일 수 있다.
테스트 트랜지스터들(T1~To) 각각의 게이트는 배선(TG)를 통해 테스트 제어 패드(130)에 접속되고, 일단은 테스트 전압 패드들(120a, 120b) 중 어느 하나에 접속되며, 타단은 데이터선들(D1~Dm) 중 어느 하나에 접속될 수 있다.
테스트 트랜지스터들(T1~To) 중 일부의 테스트 트랜지스터들(T2, To-1) 각각의 일단과 대응하는 테스트 전압 패드(120a, 120b) 사이에는 대응하는 크랙 검출선(CD1, CD2)이 연결될 수 있다.
제1 크랙 검출선(CD1)은 데이터선(D2)에 접속되어 있는 테스트 트랜지스터(T2)의 일단과 테스트 전압 패드(120a) 사이에 연결될 수 있다. 제2 크랙 검출선(CD2)은 데이터선(Dm-1)에 접속되어 있는 테스트 트랜지스터(To-1)의 일단과 테스트 전압 패드(120b) 사이에 연결될 수 있다.
제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2) 각각은 표시 영역(DA)의 바깥쪽의 주변 영역(NDA)에 위치할 수 있다.
또한, 제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2)은 게이트 구동부(200b)보다 더 바깥쪽에 위치할 수 있다.
제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2) 각각은 표시 영역(DA)의 바깥쪽을 일주(一周)하는 형태의 배선일 수 있다. 예를 들어, 제1 크랙 검출선(CD1)은 표시 영역(DA)의 좌측 바깥쪽에 위치할 수 있으며, 제2 크랙 검출선(CD2)은 표시 영역(DA)의 우측 바깥쪽에 위치할 수 있다. 구체적으로, 제1 크랙 검출선(CD1)은 표시 영역(DA)의 좌측 바깥쪽을 일주하도록 위치할 수 있으며, 제2 크랙 검출선(CD2)은 표시 영역(DA)의 우측 바깥쪽을 일주하도록 위치할 수 있다.
제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2)에 연결되지 않은 테스트 트랜지스터들(T1, T3~To-2, To)의 일단들과 테스트 전압 패드들(120a, 120b) 사이에는, 대응하는 테스트 전압선(ML1, ML2)이 노드(N1)와 노드(N3)에서 각각 연결될 수 있다.
구동 회로부는 복수의 데이터선(D1~Dm)에 접속된 데이터 패드들(미도시)에 접속되어, 데이터 전압을 공급하는 데이터 구동부(200a)와 복수의 게이트선(G1~Gn)에 게이트 신호를 공급하는 게이트 구동부(200b)를 포함할 수 있다.
실시예들에서, 데이터 구동부(200a)는 데이터 구동 IC로서 기판에 실장되는 것으로 설명한다. 데이터 구동 IC(200a)는 크랙 검사에 사용되는 전압 및/또는 전류를 크랙 검출선들(CD1, CD2)에 공급하는 패드들(140a~140d)에 연결될 수 있다.
데이터 구동 IC(200a)는 패드들(140a~140d)을 통해 제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2)에 연결된 배선들(L1~L4)에 연결될 수 있다. 배선들(L1~L4)는 각각의 노드들(N1~N4)에서, 제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2)에 연결되어 있다.
도시한 실시예에서, 주변 영역(NDA)의 좌측에 게이트 구동부(200b)가 위치하고, 주변 영역(NDA)의 하부에 데이터 구동 IC(200a), 테스트 트랜지스터들(T1~To), 테스트 전압 패드들(120a, 120b), 및 테스트 제어 패드(130)가 위치하는 것으로 설명하였으나, 주변 영역(NDA)의 신호선 및 패드부들, 트랜지스터들, 및 구동부들의 배치는 이에 한정되지 않는다.
다음으로, 도 3 내지 도 5를 참조하여, 도 2의 표시 장치의 불량을 검출하기 위한 방법을 설명한다.
도 3은 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이고, 도 4는 실시예에 따른 표시 장치에 인가되는 신호들의 파형도이며, 도 5는 테스트 신호가 인가된 표시 장치의 표시 영역을 나타낸 도면이다.
도 3을 참조하면, 표시 패널이 제조(S100)된다. 표시 패널은 도 2에 도시된 표시 패널과 같은 형태로 제조될 수 있다.
다음으로, 테스트 전압 패드들(120a, 120b)에 소정 전압을 인가하여, 크랙 배선의 불량을 검사(S110)한다. 관련하여 도 4를 함께 참조한다.
테스트 제어 패드(130)에 인가되는 테스트 제어신호(TS)가 이네이블 레벨(L)이면, 테스트 트랜지스터들(T1~To)이 턴 온될 수 있다. 테스트 전압 패드들(120a, 120b)에 인가되는 테스트 전압은 블랙 계조에 대응하는 전압 레벨을 가질 수 있다. 이하에서 테스트 전압은 디세이블 레벨(H)인 것으로 가정한다. 그러면, 턴 온된 테스트 트랜지스터들(T1~To)를 통해 데이터선들(D1~Dm)로 테스트 전압이 공급될 수 있다.
게이트 신호들(G[1]~G[n])은 테스트 제어신호(TS)가 이네이블 레벨(L)인 기간(t1 내지 tn) 동안 순차적으로 이네이블 레벨(L)로 변경될 수 있다. 예를 들어, 게이트 신호(G[1])가 t1에서 이네이블 레벨(L)로 변경되고, t2에서 디세이블 레벨(H)로 변경된다. 그러면, 게이트 신호(G[2])가 t2에서 이네이블 레벨(L)로 변경된다.
게이트 신호들(G[1]~G[n])이 화소(P)들이 인가됨에 따라, 테스트 전압이 화소(P)들에 기입될 수 있다. 화소(P)에 기입된 테스트 전압에 의해, 화소(P)는 블랙 계조를 표현하게 된다.
하지만, 표시 패널에 크랙(crack)이 발생하는 경우, 데이터선들(D1~Dm) 또는 제1 및 제2 크랙 검출선(CD1, CD2)이 단선(open)되거나, 데이터선들(D1~Dm) 또는 제1 및 제2 크랙 검출선(CD1, CD2)의 배선 저항이 증가할 수 있다.
일례로, 표시 패널에 크랙이 발생하여 데이터선(D2) 또는 제1 크랙 검출선(CD1)이 단선된 경우, 테스트 전압이 데이터선(D2)에 인가되지 않는다.
다른 예로, 표시 장치에 크랙이 발생하여 데이터선(D2) 또는 제1 크랙 검출선(CD1)의 배선 저항이 증가한 경우, 배선 저항 증가에 따른 전압 강하에 의해 데이터선(D2)으로 인가되는 테스트 전압은 디세이블 레벨(H)보다 더 낮은 소정 레벨을 갖게 된다.
따라서, 데이터선(D2)에 연결된 화소로 공급되는 전압은 디세이블 레벨(H)보다 더 낮은 레벨을 가진다. 데이터선(D2)에 연결된 화소들은 더 낮은 레벨의 전압에 의해 블랙 계조보다 더 밝은 화이트 계조 내지는 그레이 계조를 표현하게 된다. 즉, 데이터선(D2)에 연결된 화소들에 의해 명선이 시인될 수 있다.
도 5에 도시된 바와 같이, 제1 크랙 검출선(CD1)에 의해 테스트 전압을 인가 받는 데이터선(D2)에 연결된 화소들(PC2)이 화이트 계조 내지는 그레이 계조를 표현하므로, 명선이 시인될 수 있다. 이는 주변 영역(NDA) 내의 제1 크랙 검출선(CD1)이 위치한 영역에 크랙이 발생한 것으로 판단될 수 있다.
한편, 제1 및 제2 크랙 검출선(CD1, CD2)에 연결되지 않은 테스트 트랜지스터(Ti)와 연결된 데이터선(Di)에 연결된 화소들(PCi)에 의해, 명선이 시인될 수 있다. 이는 표시 장치의 크랙이 아닌 다른 원인에 의해 발생된 것으로 판단될 수 있다.
그리고, 제2 크랙 검출선(CD2)에 의해 테스트 전압을 인가받는 데이터선(Dm-1)에 연결된 화소들(PCm-1)이 블랙 계조를 표현하므로, 암선으로 시인될 수 있다. 이는 주변 영역(NDA) 내의 제2 크랙 검출선(CD2)이 위치한 영역에 크랙이 발생하지 않은 것으로 판단될 수 있다.
이상에서 살펴본 바와 같이, 단계(S110)에서는 데이터선들(D1~Dm)의 단선 또는 배선 저항 변화와 표시 영역(DA)의 바깥쪽에 형성되는 크랙 검출선들(CD1, CD2)의 단선 또는 배선 저항의 변화에 따라 시인되는 명선으로써, 표시 장치의 크랙 발생 여부를 판단할 수 있다. 또한, 명선이 시인되는 위치에 따라 크랙이 발생한 위치도 확인될 수 있다.
크랙 검출선들(CD1, CD2)로부터 테스트 전압을 인가받는 데이터선(D2 또는 Dm-2)에 연결된 화소들(PC2 또는 PCm-2)에 의해 명선이 시인되는 경우, 표시 패널에 크랙이 발생했다고 판정(S150)한다.
다음으로, 단계(S110)에서 명선이 시인되지 않는 경우, 표시 패널이 양품인 것으로 판정하고, 데이터 구동 IC(200a)를 표시 패널에 실장하는 모듈 공정을 진행(S120)한다.
모듈 공정 후에 데이터 구동 IC(200a)를 통해 크랙 검출 배선들(CD1, CD2)의 저항 값을 검사(S130)한다. 크랙 검출 배선들(CD1, CD2)의 저항 값 검사 시에, 테스트 제어 패드(130)에는 디세이블 레벨(H)의 테스트 제어신호(TS)가 인가되어 테스트 트랜지스터들(T1~To)이 오프 상태에 있다.
데이터 구동 IC(200a)는 크랙 검출 배선(CD1)에 연결된 배선(L1) 및 배선(L2)을 사용하여 크랙 검출 배선(CD1)의 저항 값을 측정할 수 있고, 크랙 검출 배선(CD2)에 연결된 배선(L3) 및 배선(L4)을 사용하여 크랙 검출 배선(CD2)의 저항 값을 측정할 수 있다.
데이터 구동 IC(200a)는 가변 저항(미도시)을 구비하여, 각각의 크랙 검출 배선(CD1, CD2)과 가변 저항의 저항 값을 비교함으로써 크랙 검출 배선들(CD1, CD2)의 저항 값을 측정할 수 있으며, 실시예에 따른 저항 측정 방식은 이에 제한되지 않는다.
측정된 저항 값이 소정 범위 이내이면, 크랙 검출 배선들(CD1, CD2)에 크랙이 발생하지 않은 것으로 판정(S140)한다. 즉, 표시 패널이 양품인 것으로 재차 판정한다.
측정된 저항 값이 소정 범위를 초과하면, 크랙 검출 배선들(CD1, CD2)에 크랙이 발생한 것으로 판정(S150)한다.
상기에서 설명한 바와 같이, 실시예들의 표시 장치 및 그 제조 방법에 따르면, 표시 패널에 구동 IC를 장착하기 전과 장착한 후에도 표시 패널의 크랙 발생 여부를 쉽게 검출할 수 있는 효과가 있다. 또한, 실시예들의 표시 장치 및 그 제조 방법에 따르면, 표시 패널 내의 크랙의 위치를 쉽게 파악할 수 있는 효과가 있다.
다음으로, 도 6 내지 도 9를 참조하여, 일 실시예에 따른 표시 장치 및 그 제조 방법에 대해 설명한다.
도 6은 일 실시예에 따른 표시 장치의 배치도이고, 도 7은 표시 장치의 일 부분을 나타낸 도면이며, 도 8은 표시 장치의 다른 부분을 나타낸 도면이다.
도 6에 도시된 표시 장치의 구성들 중 도 2에 도시된 표시 장치와 동일하거나 유사한 구성에 대해서는 이하에서 설명을 생략한다.
주변 영역(NDA)은 구부러질 수 있는 벤딩 가능(bendable) 영역(BA)을 포함할 수 있다. 도 6에서 벤딩 가능 영역(BA)은 주변 영역(NDA) 중 표시 영역(DA)의 하측에 위치하는 것으로 도시하였으나, 벤딩 가능 영역(BA)의 위치와 개수는 이에 제한되지 않는다. 벤딩 가능 영역은 이미 벤딩되어 있는 영역과, 이후 공정에서 벤딩될 수 있는 영역 모두를 지시한다.
테스트 전압 패드들(120a, 120b, 120c, 120d)은 테스트 트랜지스터들(T1~To)의 일단들에 접속되어 있다. 테스트 전압 패드들(120a, 120b, 120c, 120d)에는 동일한 테스트 전압 또는 상이한 테스트 전압이 공급될 수 있다. 테스트 전압 패드들(120a, 120b, 120c, 120d)에 테스트 전압이 인가되는 기간은 동일하거나 또는 상이할 수 있다.
테스트 트랜지스터들(T1~To)은 데이터선들(D1~Dm)과 테스트 전압 패드들(120a, 120b, 120c, 120d) 사이에 접속되어 있다.
테스트 트랜지스터들(T1~To) 각각의 게이트는 배선(TG)을 통해 테스트 제어 패드(130)에 접속되고, 일단은 테스트 전압 패드들(120a, 120b, 120c, 120d) 중 어느 하나에 접속되며, 타단은 데이터선들(D1~Dm) 중 대응하는 하나에 접속될 수 있다.
테스트 트랜지스터들(T1~To) 중 일부의 테스트 트랜지스터들(T2, T4, To-1) 각각의 일단과 대응하는 테스트 전압 패드(120a, 120b) 사이에는 대응하는 크랙 검출선(CD1, CD2)이 연결될 수 있다.
테스트 트랜지스터들(T1~To) 중 일부의 테스트 트랜지스터들(T3, To-2) 각각의 일단과 대응하는 테스트 전압 패드(120c, 120d) 사이에는 대응하는 크랙 검출선(CD3, CD4)이 연결될 수 있다.
제1 크랙 검출선(CD1)은 데이터선(D2)에 접속되어 있는 테스트 트랜지스터(T2)의 일단 및 데이터선(D4)에 접속되어 있는 테스트 트랜지스터(T4)의 일단과 테스트 전압 패드(120a) 사이에 연결될 수 있다. 제2 크랙 검출선(CD2)은 데이터선(Dm-1)에 접속되어 있는 테스트 트랜지스터(To-1)의 일단과 테스트 전압 패드(120b) 사이에 연결될 수 있다.
제3 크랙 검출선(CD3)은 데이터선(D3)에 접속되어 있는 테스트 트랜지스터(T3)의 일단과 테스트 전압 패드(120c) 사이에 연결될 수 있다. 제4 크랙 검출선(CD4)은 데이터선(Dm-2)에 접속되어 있는 테스트 트랜지스터(To-2)의 일단과 테스트 전압 패드(120d) 사이에 연결될 수 있다.
제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2) 각각은 표시 영역(DA)의 바깥쪽의 주변 영역(NDA)에 위치할 수 있다. 제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2) 각각은 표시 영역의 두 변을 따라 일주할 수 있다.
제1 크랙 검출선(CD1)은 표시 영역(DA)의 한 변을 따라 지그재그(zigzag) 형태로 왕복하는 배선일 수 있다. 제2 크랙 검출선(CD2)도 표시 영역(DA)의 한 변을 따라 지그재그 형태로 왕복하는 배선일 수 있다. 제1 및 제2 크랙 검출선(CD1, CD2)은 벤딩 가능 영역을 제외한 주변 영역에서 지그재그 형태로 왕복하는 배선일 수도 있다. 또한 제1 및 제2 크랙 검출선(CD1, CD2)은 단일의 배선일 수 있고, 표시 영역(DA)의 둘레를 따라 일주하도록 위치할 수도 있으며, 이에 한정되지 않는다.
제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2)의 위치 및 형태와 관련하여, 도 7을 함께 참조하여 설명한다.
A1 영역에는 제1 크랙 검출선(CD1)이 위치하고 있다. 제1 크랙 검출선(CD1)은 서로 상이한 방향으로 연장되어 있는 복수의 배선(CD11, CD12, CD13, CD14)을 포함한다.
복수의 배선(CD11, CD12, CD13, CD14) 각각은 X축 방향을 따라 연장되어 있다. 예를 들어, 배선(CD11, CD13)은 양의 X축 방향을 따라 연장되어 있고, 배선(CD12, CD14)는 음의 X축 방향을 따라 연장되어 있다.
또한, 복수의 배선(CD11, CD12, CD13, CD14)은 기판(100)의 가장자리(101)로부터 서로 상이한 최단거리를 갖도록 배치되어 있다. 예를 들어, 배선(CD11)은 기판(100)의 가장자리(101)로부터 Y축 방향을 따라 L1 길이로 이격되어 위치하고 있고, 배선(CD14)은 기판(100)의 가장자리(101)로부터 Y축 방향을 따라 L2 길이로 이격되어 위치하고 있다.
이때, 기판(100)의 가장자리(101)에 가장 인접하여 위치하고 있는 배선(CD11)과 기판(100)의 가장자리(101)로부터 가장 이격되어 위치하고 있는 배선(CD14) 사이에는 적어도 하나의 배선(CD12, CD13)이 위치할 수 있다.제3 크랙 검출선(CD3) 및 제4 크랙 검출선(CD4) 각각은 주변 영역(NDA) 내의 벤딩 가능 영역(BA)에 위치할 수 있다. 제3 크랙 검출선(CD3)은 벤딩 가능 영역(BA) 내에서 지그재그 형태로 왕복하는 배선일 수 있다. 제4 크랙 검출선(CD4)도 벤딩 가능 영역(BA) 내에서 지그재그 형태로 왕복하는 배선일 수 있다. 제3 및 제4 크랙 검출선(CD3, CD4)은 단일의 배선일 수 있고, 표시 영역(DA)의 둘레를 따라 일주하도록 위치할 수도 있으며, 이에 한정되지 않는다.
제3 크랙 검출선(CD3), 및 제4 크랙 검출선(CD4)의 위치 및 형태와 관련하여, 도 8을 참조하여 설명한다. A2 영역에는 제3 크랙 검출선(CD3)이 위치하고 있다. 제1 크랙 검출선(CD3)은 서로 상이한 방향으로 연장되어 있는 복수의 배선(CD31, CD32, CD33, CD34)을 포함한다.
복수의 배선(CD31, CD32, CD33, CD34) 각각은 Y축 방향을 따라 연장되어 있다. 예를 들어, 배선(CD31, CD33)은 양의 Y축 방향을 따라 연장되어 있고, 배선(CD32, CD34)는 음의 Y축 방향을 따라 연장되어 있다.
또한, 복수의 배선(CD31, CD32, CD33, CD34)은 기판(100)의 가장자리(102)로부터 서로 상이한 최단거리를 갖도록 배치되어 있다. 예를 들어, 배선(CD31)은 기판(100)의 가장자리(102)로부터 X축 방향을 따라 L3 길이로 이격되어 위치하고 있고, 배선(CD34)은 기판(100)의 가장자리(102)로부터 X축 방향을 따라 L4 길이로 이격되어 위치하고 있다.
이때, 기판(100)의 가장자리(102)에 가장 인접하여 위치하고 있는 배선(CD31)과 기판(100)의 가장자리(102)로부터 가장 이격되어 위치하고 있는 배선(CD34) 사이에는 적어도 하나의 배선(CD32, CD33)이 위치할 수 있다.
제1 크랙 검출선(CD1)과 제3 크랙 검출선(CD3)이 주변 영역(NDA) 내에서 동일한 측(좌측)에 함께 위치하더라도, 서로 위치하는 영역을 달리하므로, 이를 이용하여 표시 패널 내에서 크랙이 발생한 위치를 보다 정확하게 검출할 수 있다. 제2 크랙 검출선(CD2)과 제4 크랙 검출선(CD4)도 이와 동일한 효과를 가진다.
제1 내지 제4 크랙 검출선(CD1~CD4)에 연결되지 않은 테스트 트랜지스터들(T1, Ti-1~Ti+1, To 등)의 일단들과 테스트 전압 패드들(120a, 120b) 사이에는, 대응하는 테스트 전압선(ML1, ML2)이 노드(N1)와 노드(N3)에서 각각 연결될 수 있다.
주변 영역(NDA)에는 저항들(R1, R2)이 더 위치할 수 있다. 저항들(R1, R2)은 제1 테스트 전압선(ML1) 또는 제2 테스트 전압선(ML2)에 의해 형성될 수 있다. 저항(R1)은 제1 노드(N1)와 테스트 트랜지스터(T1)의 타단 사이에 위치할 수 있다.
그리고, 저항들(R1, R2)은 제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2)의 배선 저항에 의해, 데이터 선들(D2 및 D4, Dm-1)로 인가되는 테스트 전압 값과 데이터선들(D1, Di-1~Di+1, Dm 등)에 인가되는 테스트 전압 값 사이의 전압 차를 보상하기 위해 형성될 수 있다.
즉, 제1 내지 제4 크랙 검출선(CD1~CD4)에 연결되지 않은 테스트 트랜지스터들(T1, Ti-1~Ti+1, To 등)의 일단들과 테스트 전압 패드들(120a, 120b)을 연결하는 제1 테스트 전압선(ML1) 및 제2 테스트 전압선(ML2) 사이에 각각 저항들(R1, R2)이 연결될 수 있다.
이때, 저항(R1)의 저항값을 크랙 검출선(CD1)의 배선 저항값을 이용하여 설계함으로써, 크랙 검출선(CD1)의 배선 저항으로 인한 테스트 전압의 편차는 최소화될 수 있다. 예를 들어, 저항(R1)의 저항 값은 하기의 수학식 1에 따라 설계될 수 있다.
수학식 1에서, R은 저항(R1)의 저항 값, RCD는 크랙 검출선(CD1)의 배선 저항, k는 제1 테스트 전압선(ML1)에 연결된 데이터선의 개수, T는 크랙 검출선(CD1)에 연결되는 데이터선의 개수일 수 있다. 이때, 1.25는 0보다 큰 양의 정수로 변경 가능한 상수이다.
저항(R1)은 제1 테스트 전압선(ML1)이 위치하는 영역 내에서 제1 테스트 전압선(ML1)의 형태를 변경하여 설계될 수 있다. 예를 들어, 제1 테스트 전압선(ML1)의 두께, 길이 또는 폭을 조정하여, 수학식 1로 산출된 저항 값을 만족시키는 저항(R1)을 형성할 수 있다.
제1 테스트 전압선(ML1)은 테스트 전압 패드(120a)가 위치한 영역과 테스트 트랜지스터(T1)의 일단이 위치한 영역 사이의 영역에 위치할 수 있으므로, 저항(R1)의 배선 배치를 위한 영역의 확보가 용이하다.
상기에서는 저항(R1)의 저항 값 설계에 대해서 설명하였으나, 저항(R2)의 저항 값도 이와 동일한 방법으로 설계될 수 있다.
패드들(140a~140h)은 크랙 검출선들(CD1~CD4)에 연결되어 있다. 예를 들어, 크랙 검출선(CD1)의 일단은 패드(121a)에 연결되어 있고, 타단은 패드(121b)에 연결되어 있다. 크랙 검출선(CD3)의 일단은 패드(121e)에 연결되어 있고, 타단은 패드(121f)에 연결되어 있다.
패드들(140a~140h)에 데이터 구동 IC(200a)가 접속될 수 있다. 데이터 구동 IC(200a)는 패드들(140a~140h)을 통해, 크랙 검사에 사용되는 전압 및/또는 전류를 크랙 검출선들(CD1~CD4)에 공급할 수 있다.
주변 영역(NDA)에는 패드들(140a~140h)에 연결되어 있는 추가 패드들(121a~121h)이 위치한다. 추가 패드들(121a~121h)을 통해, 데이터 구동 IC(200a)의 접속 전에도, 크랙 검사에 사용되는 전압 및/또는 전류를 크랙 검출선들(CD1~CD4)에 공급할 수 있다. 이러한 추가 패드들(121a~121h)은 데이터 구동 IC(200a)가 결합된 후에, 플로팅 상태에 있다.
데이터 구동 IC(200a)는 패드들(140a~140d)을 통해 제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2)에 연결된 배선들(L1~L4)에 연결될 수 있다. 배선들(L1~L4)은 각각의 노드들(N1~N4)에서, 제1 크랙 검출선(CD1) 및 제2 크랙 검출선(CD2)에 연결되어 있다.
예를 들어, 배선(L1)은 테스트 전압선(ML1)이 제1 크랙 검출선(CD1)에 연결된 노드(N1)에 연결되어 있다. 저항(R1)은 노드(N1)와 테스트 트랜지스터(T1)의 일단 사이에 연결되어 있다. 배선(L2)은 제1 크랙 검출선(CD1)과 테스트 트랜지스터(T2)의 일단 사이의 노드(N2)에 연결되어 있다. 즉, 배선들(L1, L2)은 제1 크랙 검출선(CD1)이 테스트 전압 패드(120a)로부터 표시 영역(DA)의 바깥쪽으로 인입하는 노드(N1)와, 제1 크랙 검출선(CD1)이 표시 영역(DA)의 바깥쪽으로부터 테스트 트랜지스터(T2) 측으로 인출되는 노드(N2)에 각각 연결되어 있다.
마찬가지로, 배선(L3)은 테스트 전압선(ML2)이 제2 크랙 검출선(CD2)에 연결된 노드(N3)에 연결되어 있다. 저항(R2)은 노드(N3)와 테스트 트랜지스터(To)의 일단 사이에 연결되어 있다. 배선(L4)은 제2 크랙 검출선(CD2)과 테스트 트랜지스터(To-1)의 일단 사이의 노드(N4)에 연결되어 있다. 즉, 배선들(L3, L4)은 제2 크랙 검출선(CD2)이 테스트 전압 패드(120b)로부터 표시 영역(DA)의 바깥쪽으로 인입하는 노드(N3)와, 제2 크랙 검출선(CD2)이 표시 영역(DA)의 바깥쪽으로부터 테스트 트랜지스터(To) 측으로 인출되는 노드(N4)에 각각 연결되어 있다.
데이터 구동 IC(200a)는 패드들(140e~140h)을 통해 제3 크랙 검출선(CD3) 및 제4 크랙 검출선(CD4)에 연결된 배선들(L5~L8)에 연결될 수 있다. 배선들(L5~L8)은 각각의 노드들(N5~N8)에서, 제3 크랙 검출선(CD3) 및 제4 크랙 검출선(CD4)에 연결되어 있다.
예를 들어, 배선(L5)은 제3 크랙 검출선(CD3)이 테스트 전압 패드(120c)로부터 표시 영역(DA)의 바깥쪽으로 인입하는 노드(N5)에 연결되어 있다. 배선(L6)은 제3 크랙 검출선(CD3)이 표시 영역(DA)의 바깥쪽으로부터 테스트 트랜지스터(T3) 측으로 인출되는 노드(N6)에 연결되어 있다.
마찬가지로, 배선(L7)은 제4 크랙 검출선(CD4)이 테스트 전압 패드(120d)로부터 표시 영역(DA)의 바깥쪽으로 인입하는 노드(N7)에 연결되어 있다. 배선(L6)은 제4 크랙 검출선(CD3)이 표시 영역(DA)의 바깥쪽으로부터 테스트 트랜지스터(To-2) 측으로 인출되는 노드(N8)에 연결되어 있다.
도시한 실시예에서, 주변 영역(NDA)의 좌측에 게이트 구동부(200b)가 위치하고, 주변 영역(NDA)의 하부에 데이터 구동 IC(200a), 테스트 트랜지스터들(T1~To), 테스트 전압 패드들(120a~120d), 및 테스트 제어 패드(130)가 위치하는 것으로 설명하였으나, 주변 영역(NDA)의 신호선 및 패드부들, 트랜지스터들, 및 구동부들의 배치는 이에 한정되지 않는다.
다음으로, 도 9를 참조하여, 도 6의 표시 장치의 불량을 검출하기 위한 방법을 설명한다.
도 9는 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
먼저, 표시 패널이 제조(S200)된다. 표시 패널은 도 6에 도시된 표시 패널과 같은 형태로 제조될 수 있다.
다음으로, 테스트 전압 패드들(120a~120d)에 소정 전압을 인가하여, 크랙 배선의 불량이 검사(S210)된다. 도 3의 단계(S110)에서와 마찬가지로, 어느 하나의 크랙 검출선에 그 크랙 검출선에 연결되어 있는 데이터 선에 연결된 화소들에 의해 명선이 시인될 수 있다.
단계(S210)에서, 크랙 검출선들(CD1~CD4)을 통해 테스트 전압을 인가받는 데이터선(D2 및 D4, D3, Dm-2, 또는 Dm-1)에 연결된 화소들에 의해 명선이 시인되는 경우, 크랙 검출 배선들(CD1~CD4)의 저항 값이 검사(S240)된다.
단계(S240)에서, 크랙 검출 배선들(CD1~CD4)의 저항 값 검사 시에, 테스트 제어 패드(130)에는 디세이블 레벨(H)의 테스트 제어신호(TS)가 인가되어 테스트 트랜지스터들(T1~To)이 오프 상태에 있다.
구체적으로, 추가 패드들(121a~121h) 중 명선에 대응하는 크랙 검출선에 연결되어 있는 추가 패드에 전류를 인가하여 저항이 측정될 수 있다. 데이터선(Dm-1)에 연결되어 있는 화소들에 의해 명선이 시인되면, 데이터선(Dm-1)에 대응하는 크랙 검출선(CD2)에 연결되어 있는 추가 패드들(121c, 121d)을 통해 크랙 검출선(CD2)의 저항이 측정될 수 있다.
단계(S210)에서, 크랙 검출선들(CD1~CD4)을 통해 테스트 전압을 인가받는 데이터선(D2 및 D4, D3, Dm-2, 또는 Dm-1)에 연결된 화소들에 의한 명선이 시인되지 않는 경우, 표시 패널이 양품인 것으로 판정하고, 데이터 구동 IC(200a)를 표시 패널에 실장하는 모듈 공정을 진행(S220)한다.
모듈 공정 후에 데이터 구동 IC(200a)를 통해 크랙 검출 배선들(CD1~CD4)의 불량을 검사(S230)한다. 데이터 구동 IC(200a)는 패드들(140a, 140e, 140c, 140g)에 각각 테스트 전압을 인가하여, 크랙 검출 배선들(CD1~CD4)의 불량을 검사할 수 있다.
단계(S230)에서, 크랙 검출선들(CD1~CD4)로부터 테스트 전압을 인가받는 데이터선(D2 및 D4, D3, Dm-2, 또는 Dm-1)에 연결된 화소들에 의해 명선이 시인되는 경우, 데이터 구동 IC(200a)를 통해 크랙 검출 배선들(CD1~CD4)의 저항 값이 검사(S240)된다.
단계(S230)에서 명선이 시인되는 경우, 데이터 구동 IC(200a)는 크랙 검출 배선(CD1)에 연결된 배선(L1) 및 배선(L2)을 사용하여 크랙 검출 배선(CD1)의 저항 값을 측정할 수 있고, 크랙 검출 배선(CD2)에 연결된 배선(L3) 및 배선(L4)을 사용하여 크랙 검출 배선(CD2)의 저항 값을 측정할 수 있다. 데이터 구동 IC(200a)는 크랙 검출 배선(CD3)에 연결된 배선(L5) 및 배선(L6)을 사용하여 크랙 검출 배선(CD3)의 저항 값을 측정할 수 있고, 크랙 검출 배선(CD2)에 연결된 배선(L7) 및 배선(L8)을 사용하여 크랙 검출 배선(CD4)의 저항 값을 측정할 수 있다.
단계(S240)에서, 측정된 저항 값이 소정 범위 이내이면, 크랙 검출 배선들(CD1~CD4)에 크랙이 발생하지 않았고, 표시 패널 내의 배선들(데이터선, 게이트선 등)에 결함이 발생한 것으로 판정(S242)한다.
단계(S240)에서, 측정된 저항 값이 소정 범위를 초과하면, 크랙 검출 배선들(CD1~CD4)에 크랙이 발생한 것으로 판정(S244)한다.
단계(S230)에서 명선이 시인되지 않는 경우, 크랙 검출 배선들(CD1~CD4)에 크랙이 발생하지 않았고, 표시 패널 내의 배선들(데이터선, 게이트선 등)에도 결함이 발생하지 않은 것으로 판정(S250)한다. 즉, 표시 패널이 양품인 것으로 재차 판정한다.
상기에서 설명한 바와 같이, 실시예들의 표시 장치 및 그 제조 방법에 따르면, 표시 패널에 구동 IC를 장착하기 전과 장착한 후에도 표시 패널의 크랙 발생 여부를 쉽게 검출할 수 있는 효과가 있다. 또한, 실시예들의 표시 장치 및 그 제조 방법에 따르면, 표시 패널에 크랙이 발생한 것인지 또는 표시 패널 내의 배선들(데이터선, 게이트선 등)에 결함이 발생한 것인지 정확하게 확인할 수 있는 효과가 있다. 또한, 실시예들의 표시 장치 및 그 제조 방법에 따르면, 표시 패널 내의 크랙의 위치를 쉽게 파악할 수 있는 효과가 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 기판,
    상기 기판의 상기 표시 영역에 위치하는 복수의 화소,
    상기 기판에 위치하고, 상기 복수의 화소에 연결되어 있는 복수의 신호선, 그리고
    상기 주변 영역에 위치하며, 복수의 패드를 포함하는 패드부
    를 포함하고,
    상기 복수의 신호선은,
    제1 노드에서 제1 테스트 전압 패드 및 제1 패드와 연결되어 있고, 제2 노드에서 제2 패드와 연결되어 있으며, 상기 주변 영역에 위치하고, 상기 제1 노드와 상기 제2 노드 사이의 상기 표시 영역의 일 측의 적어도 대부분을 가로질러 연장되는 제1 크랙 검출선, 그리고
    상기 제2 노드에서 상기 제1 크랙 검출선에 연결되어 있는 제1 트랜지스터에 일단이 연결되어 있고, 상기 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 제1 데이터선을 포함하는,
    표시 장치.
  2. 제1항에 있어서,
    상기 복수의 신호선은,
    대응하는 제2 트랜지스터들을 통해 상기 제1 크랙 검출선에 일단이 연결되어 있고, 상기 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 복수의 제2 데이터선을 더 포함하는,
    표시 장치.
  3. 제2항에 있어서,
    상기 복수의 신호선은,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터들의 게이트에 연결되어 있는 제어선을 더 포함하는,
    표시 장치.
  4. 제3항에 있어서,
    상기 제어선에 이네이블 레벨의 전압을 인가하고, 상기 제1 테스트 전압 패드에 블랙 계조 전압을 인가하여, 상기 제1 크랙 검출선의 크랙이 검출되는,
    표시 장치.
  5. 제3항에 있어서,
    상기 주변 영역에는 상기 제1 패드에 연결되어 있는 제1 추가 패드 및 상기 제2 패드에 연결되어 있는 제2 추가 패드가 더 위치하고,
    상기 제어선에 디세이블 레벨의 전압을 인가하는 동안, 상기 제1 추가 패드 및 상기 제2 추가 패드를 사용하여 상기 제1 크랙 검출선의 저항이 측정되는,
    표시 장치.
  6. 제5항에 있어서,
    상기 패드부에 접속되어 있는 데이터 구동 IC를 더 포함하고,
    상기 제1 테스트 전압 패드, 상기 제1 추가 패드, 및 상기 제2 추가 패드는 플로팅 상태인,
    표시 장치.
  7. 제2항에 있어서,
    상기 복수의 신호선은,
    일단이 상기 제1 노드에서 상기 제1 테스트 전압 패드에 연결되어 있고, 타단이 상기 제2 트랜지스터들에 연결되어 있는 제1 테스트 전압선을 더 포함하고,
    상기 제1 테스트 전압선은 상기 제1 크랙 검출선의 배선 저항에 대응하는 저항 값을 갖는,
    표시 장치.
  8. 제7항에 있어서,
    상기 테스트 전압선의 저항 값은 상기 배선 저항의 크기 및 상기 제1 데이터선의 개수에 비례하고, 상기 제2 데이터선들의 개수에 반비례하는,
    표시 장치.
  9. 제1항에 있어서,
    상기 주변 영역은 벤딩 가능(bendable) 영역을 포함하고,
    상기 복수의 신호선은,
    제3 노드에서 제2 테스트 전압 패드 및 제3 패드와 연결되어 있고, 제4 노드에서 제4 패드와 연결되어 있으며, 상기 제3 노드와 상기 제4 노드 사이에서 상기 벤딩 가능 영역을 일주하는 제2 크랙 검출선, 그리고
    상기 제3 노드에서 상기 제2 크랙 검출선에 연결되어 있는 제3 트랜지스터에 일단이 연결되어 있고, 상기 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 제3 데이터선을 포함하는,
    표시 장치.
  10. 제9항에 있어서,
    상기 제1 크랙 검출선 및 상기 제2 크랙 검출선은 상기 표시 영역의 적어도 한 변을 따라 지그재그 형태로 왕복하는 배선을 각각 포함하는,
    표시 장치.
  11. 표시 패널을 제조하는 단계,
    구동 IC를 상기 표시 패널에 결합하기 전에 제1 세트의 패드를 사용하여 상기 표시 패널의 크랙을 검사하는 단계,
    평면 상 상기 제1 세트의 패드로부터 이격된 제2 세트의 패드를 사용하여 상기 표시 패널에 상기 구동 IC를 결합하는 단계, 그리고
    상기 구동 IC 및 상기 제2 세트의 패드를 이용하여, 상기 표시 패널의 크랙을 재검사하는 단계
    를 포함하는 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 표시 패널을 제조하는 단계는,
    기판의 표시 영역에 복수의 화소를 형성하는 단계 - 상기 기판은 상기 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함함 - ,
    상기 기판에 상기 복수의 화소에 연결되어 있는 복수의 신호선을 형성하는 단계, 그리고
    상기 주변 영역에 복수의 패드를 포함하는 패드부를 형성하는 단계 -상기 복수의 패드는 상기 제1 세트의 패드 및 상기 제2 세트의 패드를 포함함 - 를 포함하고,
    상기 복수의 신호선은, 제1 노드에서 제1 테스트 전압 패드 및 제1 패드와 연결되어 있고, 제2 노드에서 제2 패드와 연결되어 있으며, 상기 주변 영역에 위치하고, 상기 제1 노드와 상기 제2 노드 사이의 상기 표시 영역의 일 측의 적어도 대부분을 가로질러 연장되는 제1 크랙 검출선, 상기 제2 노드에서 상기 제1 크랙 검출선에 연결되어 있는 제1 트랜지스터에 일단이 연결되어 있고, 상기 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 제1 데이터선, 대응하는 제2 트랜지스터들을 통해 상기 제1 크랙 검출선에 일단이 연결되어 있고, 상기 복수의 화소 중 대응하는 화소들에 타단이 연결되어 있는 복수의 제2 데이터선, 그리고 상기 제1 트랜지스터 및 상기 제2 트랜지스터들의 게이트에 연결되어 있는 제어선을 포함하는,
    표시 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 표시 패널의 크랙을 검사하는 단계와, 상기 구동 IC를 이용하여, 상기 표시 패널의 크랙을 재검사하는 단계에서 크랙이 검출되면, 상기 크랙 검출선의 저항 값을 측정하는 단계를 더 포함하는,
    표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 주변 영역에는 상기 제1 패드에 연결되어 있는 제1 추가 패드 및 상기 제2 패드에 연결되어 있는 제2 추가 패드가 더 위치하고,
    상기 크랙 검출선의 저항 값을 측정하는 단계는,
    상기 제어선에 디세이블 레벨의 전압을 인가하는 동안, 상기 제1 추가 패드 및 상기 제2 추가 패드를 사용하여 상기 제1 크랙 검출선의 저항을 측정하는 단계를 포함하는,
    표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 표시 패널에 구동 IC를 결합하는 단계는,
    상기 패드부에 데이터 구동 IC를 접속하는 단계를 포함하고,
    상기 구동 IC를 이용하여, 상기 표시 패널의 크랙을 재검사하는 단계는 상기 제1 테스트 전압 패드, 상기 제1 추가 패드, 및 상기 제2 추가 패드는 플로팅 상태에서 수행되는,
    표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 크랙 검출선의 저항 값을 측정하는 단계는,
    상기 구동 IC가, 상기 제1 패드 및 상기 제2 패드를 사용하여 상기 제1 크랙 검출선의 저항을 측정하는 단계를 포함하는,
    표시 장치의 제조 방법.
  17. 제12항에 있어서,
    상기 표시 패널의 크랙을 검사하는 단계는,
    상기 제어선에 이네이블 레벨의 전압을 인가하고, 상기 제1 테스트 전압 패드에 블랙 계조 전압을 인가하여, 상기 제1 크랙 검출선의 크랙을 검출하는 단계를 포함하는,
    표시 장치의 제조 방법.
  18. 표시 영역과, 상기 표시 영역 주변의 벤딩 가능(bendable) 영역을 포함하는 주변 영역을 포함하는 기판,
    상기 기판의 상기 표시 영역에 위치하는 복수의 화소,
    상기 기판에 위치하고, 상기 복수의 화소에 연결되어 있는 복수의 신호선 - 상기 복수의 신호선은, 상기 복수의 화소에 연결되는 복수의 데이터선, 제1 트랜지스터를 통해 상기 복수의 데이터선 중 제1 데이터선에 연결되어 있고, 상기 벤딩 가능 영역을 제외한 주변 영역 내에서 위치하는 제1 크랙 검출선, 제2 트랜지스터를 통해 상기 복수의 데이터선 중 제2 데이터선에 연결되어 있고, 상기 벤딩 가능 영역 내에서 위치하는 제2 크랙 검출선, 및 상기 제1 트랜지스터들의 게이트 및 상기 제2 트랜지스터들의 게이트와 연결되어 있는 제어선을 포함함 - ,
    상기 주변 영역에 위치하고, 상기 제1 크랙 검출선에 연결되어 있는 제1 테스트 전압 패드, 그리고
    상기 주변 영역에 위치하고, 상기 제1 크랙 검출선 및 상기 제2 크랙 검출선에 연결되어 있는 데이터 구동 IC
    를 포함하고,
    상기 제1 크랙 검출선은 제1 방향을 따라 연장되어 있는 복수의 배선을 포함하고,
    상기 기판의 가장자리와 가장 인접한 배선과 상기 기판의 가장자리로부터 가장 이격되어 있는 배선 사이에 상기 복수의 배선 중 적어도 하나의 배선이 위치하는,
    표시 장치.
  19. 제18항에 있어서,
    상기 주변 영역에 위치하고, 상기 제1 크랙 검출선에 연결되어 있는 제1 테스트 전압 패드,
    상기 주변 영역에 위치하고, 상기 제2 크랙 검출선에 연결되어 있는 제2 테스트 전압 패드, 그리고
    상기 주변 영역에 위치하고, 상기 제1 및 제2 크랙 검출선에 연결되어 있는 데이터 구동 IC
    를 더 포함하고,
    상기 제1 및 상기 제2 테스트 전압 패드는 플로팅 상태에 있는,
    표시 장치.
  20. 제19항에 있어서,
    상기 데이터 구동 IC는 상기 제1 크랙 검출선 및 상기 제2 크랙 검출선의 저항을 측정하는,
    표시 장치.
KR1020180065523A 2018-06-07 2018-06-07 표시 장치 및 그 제조 방법 KR102595332B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180065523A KR102595332B1 (ko) 2018-06-07 2018-06-07 표시 장치 및 그 제조 방법
EP19814360.4A EP3806076A4 (en) 2018-06-07 2019-06-04 DISPLAY DEVICE AND ASSOCIATED METHOD OF MANUFACTURING
CN201980038617.3A CN112262425A (zh) 2018-06-07 2019-06-04 显示设备及其制造方法
PCT/KR2019/006750 WO2019235823A1 (ko) 2018-06-07 2019-06-04 표시 장치 및 그 제조 방법
US16/972,918 US11928994B2 (en) 2018-06-07 2019-06-04 Display device with crack detection circuitry and manufacturing method thereof
US18/419,047 US20240169871A1 (en) 2018-06-07 2024-01-22 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180065523A KR102595332B1 (ko) 2018-06-07 2018-06-07 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190139354A KR20190139354A (ko) 2019-12-18
KR102595332B1 true KR102595332B1 (ko) 2023-10-27

Family

ID=68769764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180065523A KR102595332B1 (ko) 2018-06-07 2018-06-07 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US11928994B2 (ko)
EP (1) EP3806076A4 (ko)
KR (1) KR102595332B1 (ko)
CN (1) CN112262425A (ko)
WO (1) WO2019235823A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116826A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치
WO2021207924A1 (zh) * 2020-04-14 2021-10-21 京东方科技集团股份有限公司 显示面板及显示装置
CN114026489B (zh) * 2020-05-12 2023-10-13 京东方科技集团股份有限公司 显示基板和显示装置
CN111508399A (zh) * 2020-05-28 2020-08-07 霸州市云谷电子科技有限公司 一种显示面板及显示装置
CN114203760A (zh) * 2020-09-16 2022-03-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114945968A (zh) * 2020-10-27 2022-08-26 京东方科技集团股份有限公司 显示基板及其检测方法、显示装置
CN112581893B (zh) * 2020-12-16 2023-03-10 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20220119222A (ko) * 2021-02-19 2022-08-29 삼성디스플레이 주식회사 표시 장치
CN112951133B (zh) * 2021-02-20 2023-10-31 京东方科技集团股份有限公司 显示模组、显示装置、检测方法、存储介质及计算机设备
CN113205758A (zh) * 2021-04-29 2021-08-03 京东方科技集团股份有限公司 显示模组、裂纹检测方法及显示装置
WO2023189827A1 (ja) * 2022-03-30 2023-10-05 ラピステクノロジー株式会社 表示装置及びソースドライバ
US20240119874A1 (en) * 2022-10-05 2024-04-11 Lx Semicon Co., Ltd. Source driver and method of detecting crack of display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057925A1 (en) * 2007-08-28 2009-03-05 Nec Electronics Corporation Semiconductor apparatus
US20120161805A1 (en) * 2010-12-27 2012-06-28 Myung-Sook Jung Display device and method of testing the same
US20160260367A1 (en) * 2015-03-04 2016-09-08 Samsung Display Co., Ltd. Display panel and method of testing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015037A (ko) 1996-08-14 1998-05-25 김광호 검사용 공통 선과 공통 패드를 갖는 액정 표시(liquid crystal display;LCD) 패널과 액정 표시 패널의 검사 방법 및 액정 표시 모듈 제조 방법
KR100960129B1 (ko) * 2008-02-21 2010-05-27 이성호 내로우 비엠을 갖는 액정표시장치
US20130082843A1 (en) * 2011-09-30 2013-04-04 Apple Inc. Detection of fracture of display panel or other patterned device
KR101882700B1 (ko) * 2012-07-18 2018-07-30 삼성디스플레이 주식회사 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법
JP6138480B2 (ja) * 2012-12-20 2017-05-31 株式会社ジャパンディスプレイ 表示装置
KR102058611B1 (ko) 2013-07-05 2019-12-24 삼성디스플레이 주식회사 검사 장치와, 이를 이용한 배선 및 원장 검사 방법
KR102246365B1 (ko) 2014-08-06 2021-04-30 삼성디스플레이 주식회사 표시장치와 그의 제조방법
KR102446857B1 (ko) 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
US10945643B2 (en) * 2016-03-10 2021-03-16 Epitronic Holdings Pte. Ltd. Microelectronic sensor for biometric authentication
KR102523051B1 (ko) 2016-03-15 2023-04-18 삼성디스플레이 주식회사 표시 장치
JP6603608B2 (ja) 2016-03-31 2019-11-06 株式会社ジャパンディスプレイ 表示装置
KR102561277B1 (ko) 2016-08-01 2023-07-28 삼성디스플레이 주식회사 표시 장치
US9947255B2 (en) 2016-08-19 2018-04-17 Apple Inc. Electronic device display with monitoring circuitry
US11087670B2 (en) * 2016-08-19 2021-08-10 Apple Inc. Electronic device display with monitoring circuitry utilizing a crack detection resistor
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
KR102447896B1 (ko) 2017-05-16 2022-09-27 삼성디스플레이 주식회사 표시 장치 및 불량 검사 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057925A1 (en) * 2007-08-28 2009-03-05 Nec Electronics Corporation Semiconductor apparatus
US20120161805A1 (en) * 2010-12-27 2012-06-28 Myung-Sook Jung Display device and method of testing the same
US20160260367A1 (en) * 2015-03-04 2016-09-08 Samsung Display Co., Ltd. Display panel and method of testing the same

Also Published As

Publication number Publication date
US11928994B2 (en) 2024-03-12
EP3806076A4 (en) 2022-06-01
KR20190139354A (ko) 2019-12-18
US20240169871A1 (en) 2024-05-23
EP3806076A1 (en) 2021-04-14
US20210248938A1 (en) 2021-08-12
WO2019235823A1 (ko) 2019-12-12
CN112262425A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
KR102595332B1 (ko) 표시 장치 및 그 제조 방법
US10733922B2 (en) Display device having crack detecting line
KR102561277B1 (ko) 표시 장치
KR102523051B1 (ko) 표시 장치
KR102590316B1 (ko) 표시 장치
US20180182274A1 (en) Display panel and method for detecting cracks in display panel
US9377635B2 (en) Display device capable of detecting bonding defect
US8664964B2 (en) Display device and system for inspecting bonding resistance and inspecting method thereof
KR20190129153A (ko) 표시 장치
US20120161660A1 (en) Driving Integrated Circuit and Display Apparatus Including the Same
US20040174183A1 (en) Image display device having inspection terminal
KR102477989B1 (ko) 표시 장치 및 본딩 저항 검사 방법
US8508111B1 (en) Display panel and method for inspecting thereof
KR102272479B1 (ko) 표시 장치
US8502766B2 (en) Flat display panel and active device array substrate and light-on testing method thereof
US20050263810A1 (en) Inspection substrate for display device
US20150003720A1 (en) Method of inspecting substrate
CN111105738A (zh) 显示面板的检验设备
KR102635951B1 (ko) 탭 패키지 및 이를 포함하는 영상 표시장치
TW202409692A (zh) 顯示裝置及檢測其之檢測方法
CN115359746A (zh) 边缘缺陷检测模组、显示面板及边缘缺陷检测方法
CN113889013A (zh) 面板裂纹检测电路、方法、显示模组及装置
KR20040026007A (ko) Ｌｃｄ 패널의 그로스 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant