JP2003337576A

JP2003337576A - 液晶装置、その駆動方法及び表示システム

Info

Publication number: JP2003337576A
Application number: JP2003092039A
Authority: JP
Inventors: Yojiro Matsueda; 洋二郎松枝
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-03-28
Filing date: 2003-03-28
Publication date: 2003-11-28

Abstract

(57)【要約】【課題】表示特性に優れ、信頼性の高い液晶装置、そ
の駆動方法及び表示システムを提供すること。【解決手段】アナログスイッチＴＦＴ２０-11〜２０-
mnを、隣接しないｍ個を１ブロックとしてｎブロックに
分割する。第２の配線２４-1〜２４-mを介してアナログ
スイッチＴＦＴのソース領域に５Ｖ以下の入力信号を与
えることでしきい値電圧のシフト量を小さくし、信頼性
を向上する。第２の配線に入力信号を供給するデータド
ライバの各々の出力端子からアナログスイッチＴＦＴの
ソース領域までの配線抵抗を略一定にする。アナログス
イッチを上下に半数ずつ配置し、クシ歯配線にし、上側
及び下側の一方に配置されるアナログスイッチＴＦＴに
（２Ｌ−１）番目の信号線を接続し、他方に配置される
アナログスイッチＴＦＴに２Ｌ番目の信号線を接続す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶装置、その駆動
方法及び表示システムに関する。

【０００２】

【背景技術及び発明が解決しようとする課題】薄膜トラ
ンジスタ（以下ＴＦＴと呼ぶ）を用いたアクティブマト
リクス型の液晶装置の例として特公平６−５４７８、特
公平６−６８６７３に示される従来技術がある。この従
来技術では、画素ＴＦＴが接続されるＭ本の信号線に、
ｍ個を１ブロックとしたｎブロックのアナログスイッチ
が接続される。そしてアナログスイッチのオン・オフを
所与の制御信号で制御し、液晶パネルから引き出される
信号線の端子数を１／ｎにしようとするものである。端
子数を減らすことで、実装の簡易化、コストの低減化が
図られる。

【０００３】しかしながら上記従来技術には以下のよう
な課題があった。

【０００４】第１に、上記アナログスイッチを画素ＴＦ
Ｔと同様にＴＦＴにより形成した場合、このアナログス
イッチ（以下アナログスイッチＴＦＴと呼ぶ）の信頼性
の確保が困難であるという問題があった。即ち液晶装置
の信号線には、液晶容量、保持容量、画素ＴＦＴの拡散
領域の容量等、種々の容量が寄生し、これらの容量を充
放電するために信号線には多くの電流が流れる。特にｎ
ブロックのアナログスイッチＴＦＴを設ける構成では、
上記種々の容量の充放電に許される時間は短く、短時間
で所与の電位に充放電しなければならないため、アナロ
グスイッチＴＦＴに流れる電流は更に多くなる。長期間
に亘ってＴＦＴに多くの電流が流れると、ＴＦＴのしき
い値電圧がシフトし、表示第２に、データドライバと
信号線との間にアナログスイッチＴＦＴが介在すると、
このアナログスイッチＴＦＴが有するオン抵抗、アナロ
グスイッチＴＦＴを設けたことで生じた寄生配線抵抗に
より、画素への印加電圧が低下する、或いは画素間で印
加電圧がばらつく等の問題が生じた。印加電圧の低下、
バラツキは、表示品質を劣化させたり、設計を困難にさ
せる要因となる。

【０００５】第３に、上記のようにアナログスイッチＴ
ＦＴを設けた場合に、データドライバ、走査ドライバを
如何にして効率よく実装するかという課題もあった。

【０００６】本発明は、以上のような課題に鑑みてなさ
れたものであり、その目的とするところは、表示特性に
優れ、信頼性の高い液晶装置、その駆動方法及び表示シ
ステムを提供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に本発明に係る液晶装置は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、隣接するｍ個を１
ブロックとしてｎブロックに分割されるＭ個のアナログ
スイッチトランジスタと、同一ブロックに含まれ隣接す
るｍ個のアナログスイッチトランジスタのゲート電極を
共通接続するｎ本の第１の配線と、異なるブロックに含
まれ隣接しないｎ個のアナログスイッチトランジスタの
ソース領域を共通接続するｍ本の第２の配線とを含み、
前記第２の配線を介して前記アナログスイッチトランジ
スタのソース領域に供給する入力信号の振幅を５Ｖ以下
とすることを特徴とする。

【０００８】本発明によれば、ｎブロックに分割された
アナログスイッチトランジスタを用いることで、データ
ドライバの個数、端子数を少なくでき、装置をコンパク
ト化できる。そしてアナログスイッチトランジスタの入
力信号の振幅を５Ｖ以下にすることで、アナログスイッ
チトランジスタのしきい値電圧のシフト量の適正化を図
れ、信頼性を向上できる。

【０００９】また本発明は、前記画素トランジスタと前
記アナログスイッチトランジスタとを、多結晶シリコン
の薄膜トランジスタにより形成すると共にガラス基板上
に一体形成したことを特徴とする。本発明によれば、多
結晶シリコンのＴＦＴを用いることで、アナログスイッ
チトランジスタのオン抵抗を低くでき、画素トランジス
タとアナログスイッチトランジスタの一体形成化が実用
上可能になる。

【００１０】また本発明は、前記第２の配線に入力信号
を供給するデータドライバの各々の出力端子から前記ア
ナログスイッチトランジスタのソース領域までの配線抵
抗を略一定としたことを特徴とする。このようにすれば
ラインムラ、輝度ムラの発生を有効に防止できる。

【００１１】また本発明は、前記画素トランジスタが配
置されるアクティブマトリクスエリアの上側及び下側に
前記アナログスイッチトランジスタを半数ずつ配置し、
上側及び下側のいずれか一方に配置されるアナログスイ
ッチトランジスタに（２Ｌ−１）番目の信号線を接続
し、他方に配置されるアナログスイッチトランジスタに
２Ｌ番目の信号線を接続したことを特徴とする。このよ
うにクシ歯配線とすることで信号線反転駆動、ドット反
転駆動の実現が容易となり、データドライバの動作周波
数を低減できる。しかもクシ歯配線とした場合の装置の
外形寸法の大型化、回路基板配線の複雑化等の問題も、
本発明の構成によれば解消できる。

【００１２】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ本の信号線
と、薄膜トランジスタにより形成されると共に前記Ｍ本
の信号線に接続され、前記画素トランジスタが配置され
るアクティブマトリクスエリアの上側及び下側に半数ず
つ配置されるＭ個のアナログスイッチトランジスタとを
含み、前記アクティブマトリクスエリアの上側及び下側
のいずれか一方に配置されるアナログスイッチトランジ
スタに（２Ｌ−１）番目の信号線を接続し、他方に配置
されるアナログスイッチトランジスタに２Ｌ番目の信号
線を接続し、前記アナログスイッチトランジスタのソー
ス領域に信号を供給するための少なくとも１つのデータ
ドライバと前記画素トランジスタのゲート電極に信号を
供給するための少なくとも１つの走査ドライバとを液晶
パネルの同一辺に実装したことを特徴とする。

【００１３】本発明によれば、ｎブロックに分割された
アナログスイッチトランジスタを用いることで、データ
ドライバの個数、端子数を減らすことができ、データド
ライバと走査ドライバとを液晶パネルの同一辺に実装で
きる。これにより装置の外形寸法の小型化、ノイズの低
減、回路基板配線の簡易化等が可能となる。

【００１４】また本発明は、液晶パネルの左側及び右側
のいずれか一方の辺に、上側から順に第１のデータドラ
イバ、走査ドライバ、第２のデータドライバを実装し、
アクティブマトリクスエリアの上側に配置されるアナロ
グスイッチトランジスタと前記第１のデータドライバと
を接続する配線パターンと、アクティブマトリクスエリ
アの下側に配置されるアナログスイッチトランジスタと
前記第２のデータドライバとを接続する配線パターンと
を上下対称に形成したことを特徴とする。このように配
線パターンを上下対称にすることで、レイアウトパター
ンの作成が容易となると共に、表示特性の向上も図れ
る。

【００１５】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、隣接しないｍ個を
１ブロックとしてｎブロックに分割されるＭ個のアナロ
グスイッチトランジスタと、同一ブロックに含まれ隣接
しないｍ個のアナログスイッチトランジスタのゲート電
極を共通接続するｎ本の第１の配線と、異なるブロック
に含まれ隣接するｎ個のアナログスイッチトランジスタ
のソース領域を共通接続するｍ本の第２の配線とを含
み、前記第２の配線を介して前記アナログスイッチトラ
ンジスタのソース領域に供給する入力信号の振幅を５Ｖ
以下とすることを特徴とする。

【００１６】本発明によれば、アナログスイッチトラン
ジスタの入力信号の振幅を５Ｖ以下にすることで、アナ
ログスイッチトランジスタのしきい値電圧のシフト量の
適正化を図れ、信頼性を向上できる。また各ブロックに
対応するアクティブマトリクスエリアの領域の境界での
縞の発生等を防止できる。

【００１７】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、ｍ個を１ブロック
としてｎブロックに分割されるＭ個のアナログスイッチ
トランジスタとを含み、前記画素トランジスタと、前記
アナログスイッチトランジスタと、前記走査線に信号を
供給するための走査ドライバ回路とを、多結晶シリコン
の薄膜トランジスタにより形成すると共にガラス基板上
に一体形成したことを特徴とする。

【００１８】多結晶シリコンＴＦＴは、移動度が高く、
アナログスイッチトランジスタを形成するものとして最
適である。そしてアナログスイッチトランジスタに要求
されるような低いオン抵抗を有する多結晶シリコンＴＦ
Ｔを用いれば、走査ドライバ回路の形成も容易となる。

【００１９】また本発明は、前記走査ドライバ回路を、
前記画素トランジスタ及び前記アナログスイッチトラン
ジスタと同一極性の薄膜トランジスタから成るダイナミ
ック型又はスタティック型のシフトレジスタにより形成
したことを特徴とする。このようにすれば同一極性のＴ
ＦＴのみ使用して液晶装置を形成できるため、製造プロ
セスの簡易化、回路規模の縮小化を図れる。

【００２０】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、ｍ個を１ブロック
としてｎブロックに分割されるＭ個のアナログスイッチ
トランジスタと、液晶材料が封入される第１の封入エリ
ア及び該第１の封入エリアから分離され気体が封入され
る少なくとも１つの第２の封入エリアが設けられた二重
構造のシール部とを含み、前記アナログスイッチトラン
ジスタ又は該アナログスイッチトランジスタ及びその配
線を、前記第２の封入エリア内に形成したことを特徴と
する。

【００２１】本発明によれば、アナログスイッチトラン
ジスタ等を気体により密封できるため、耐湿性の改善、
信頼性の向上、寄生容量の軽減化を図れる。また第２の
封入エリアへの気体も簡易に行うことができ、新たな工
程の付加も少ないという利点がある。

【００２２】また本発明は、前記画素トランジスタが配
置されるアクティブマトリクスエリアの少なくとも上側
及び下側に前記第２の封入エリアを設け、アクティブマ
トリクスエリアの右側及び左側のいずれか一方に液晶材
料の封入口を設け、アクティブエリアの上側及び下側の
第２の封入エリアに、前記アナログスイッチトランジス
タを半数ずつ配置したことを特徴とする。このようにす
れば、クシ歯配線を行った場合でもアナログスイッチト
ランジスタの封入が可能となる。また第２の封入エリア
はアクティブマトリクスエリアの上下に設けられるた
め、右側又は左側から液晶の封入が可能となる。この
時、封入口が無い方にデータドライバ、走査ドライバ等
を実装することが望ましい。

【００２３】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、ｍ個を１ブロック
としてｎブロックに分割されるＭ個のアナログスイッチ
トランジスタとを含み、前記アナログスイッチトランジ
スタ又は該アナログスイッチトランジスタ及びその配線
を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆
ったことを特徴とする。

【００２４】アナログスイッチトランジスタ及び配線を
絶縁膜で覆うことで、アナログスイッチトランジスタの
保護、信頼性の向上を図れる。そして誘電率が液晶より
も小さい絶縁膜を用いることで、寄生容量を小さくで
き、表示特性の向上を図れる。

【００２５】また本発明は、前記信号線を、少なくとも
液晶材料よりも誘電率の低い絶縁膜で覆ったことを特徴
とする。このようにすれば、信号線の寄生容量を小さく
でき、表示特性を更に向上できる。

【００２６】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、ｍ個を１ブロック
としてｎブロックに分割されるＭ個のアナログスイッチ
トランジスタとを含む液晶装置に用いられる駆動方法で
あって、前記アナログスイッチトランジスタのソース領
域に供給する入力信号の振幅を５Ｖ以下にし、前記画素
トランジスタが接続される画素電極の対向電極に与える
電位を対向電極電位とした場合に該対向電極電位の前記
入力信号に対する極性を１水平走査期間毎に反転させる
ことを特徴とする駆動方法。

【００２７】このように１Ｈコモン振り反転駆動を行う
ことで、アナログスイッチトランジスタの入力信号を５
Ｖ以下にしても、液晶に対して十分な大きさの印加電圧
を加えることができ、表示特性を劣化させることなく信
頼性を確保できる。またデータドライバを低耐圧のプロ
セスで形成でき、低コスト化を図れる。

【００２８】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、ｍ個を１ブロック
としてｎブロックに分割されるＭ個のアナログスイッチ
トランジスタとを含む液晶装置に用いられる駆動方法で
あって、前記アナログスイッチトランジスタのソース領
域に供給する入力信号の振幅を５Ｖ以下にし、走査線に
与える信号に選択電位、非選択電位、該非選択電位より
も電位の低い第１の電位、該非選択電位よりも電位の高
い第２の電位を持たせ、選択電位から該第１の電位を一
定期間保った後に非選択電位になる場合と、選択電位か
ら該第２の電位を一定期間保った後に非選択電位になる
場合とを走査線毎に切り替えることを特徴とする。

【００２９】このように１Ｈ４値ゲート反転駆動を行う
ことで、アナログスイッチトランジスタの入力信号を５
Ｖ以下にしても、液晶に対して十分な大きさの印加電圧
を加えることができると共に、データドライバの低コス
ト化を図れる。更に対向電極の電位の極性を反転する必
要がないため、消費電力を低減できる。

【００３０】また本発明は、水平ブランキング期間にお
いて、前記アナログスイッチトランジスタをオフさせる
期間を設けることを特徴とする。このようにすれば、オ
フ期間の間に対向電圧、走査線の電位を変化させること
が可能となる。

【００３１】また本発明は、水平ブランキング期間にお
いて、前記対向電極に与える電位の極性を反転させた後
に或いは前記第１の電位又は前記第２の電位に変化した
後に、前記アナログスイッチトランジスタをオンさせ信
号線に所与の電位を与える期間を設けることを特徴とす
る。このようにすれば、信号線に残存するデータをリセ
ットできクロストークを防止できる。

【００３２】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、ｍ個を１ブロック
としてｎブロックに分割されるＭ個のアナログスイッチ
トランジスタとを含む液晶装置に用いられる駆動方法で
あって、前記画素トランジスタが配置されるアクティブ
マトリクスエリアの上側及び下側に前記アナログトラン
ジスタを半数ずつ配置し、該アクティブマトリクスエリ
アの上側及び下側のいずれか一方に配置されるアナログ
スイッチトランジスタに（２Ｌ−１）番目の信号線を接
続し、他方に配置されるアナログスイッチトランジスタ
に２Ｌ番目の信号線を接続し、前記アナログスイッチト
ランジスタのソース領域に供給する入力信号の振幅を５
Ｖ以下にすると共に、前記画素トランジスタが接続され
る画素電極の対向電極に与える電位を対向電極電位とし
た場合に隣接する信号線に与える電位の該対向電極電位
に対する極性を反転させることを特徴とする。

【００３３】このようにクシ歯配線にすると共に信号線
反転駆動を行うことで、アナログスイッチトランジスタ
の入力信号の振幅を５Ｖ以下にでき、しきい値電圧のシ
フト量を適正化できると共に、液晶にＤＣ電圧が印加さ
れることを防止できる。

【００３４】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、隣接しないｍ個を
１ブロックとしてｎブロックに分割されるＭ個のアナロ
グスイッチトランジスタと、同一ブロックに含まれ隣接
しないｍ個のアナログスイッチトランジスタのゲート電
極を共通接続するｎ本の第１の配線と、異なるブロック
に含まれ隣接するｎ個のアナログスイッチトランジスタ
のソース領域を共通接続するｍ本の第２の配線とを含む
液晶装置に用いられる駆動方法であって、ラインメモリ
を用いて映像信号のデータの並び替え処理を行い、並び
替え処理が施された信号を、前記第２の配線及び隣接し
ないｍ個のアナログスイッチトランジスタを介して信号
線に書き込むことを特徴とする。

【００３５】本発明によれば、隣接しないｍ個を１ブロ
ックとしてｎブロックに分割されるアナログスイッチト
ランジスタを用いる構成の液晶装置において、信号線に
データを適正に書き込むことができる。

【００３６】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ（＝ｍ×
ｎ）本の信号線と、薄膜トランジスタにより形成される
と共に前記Ｍ本の信号線に接続され、ｍ個を１ブロック
としてｎブロックに分割されるＭ個のアナログスイッチ
トランジスタとを含む液晶装置に用いられる駆動方法で
あって、アナログスイッチトランジスタのソース領域に
供給する入力信号の電位の大小により変化する突き抜け
電圧を補償する補正を行った入力信号を、該アナログス
イッチトランジスタのソース領域に供給することを特徴
とする。

【００３７】本発明によれば、突き抜け電圧を補償する
補正を行った入力信号が、アナログスイッチトランジス
タに供給されるため、液晶へのＤＣ電圧の印加を防止で
きると共に、適正な階調表示を維持することができる。

【００３８】また本発明に係る表示システムは、薄膜ト
ランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配
置される画素トランジスタと、前記画素トランジスタの
ゲート電極に接続されるＮ本の走査線と、該走査線に交
差すると共に前記画素トランジスタのソース領域に接続
されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタ
により形成されると共に前記Ｍ本の信号線に接続され、
隣接しないｍ個を１ブロックとしてｎブロックに分割さ
れるＭ個のアナログスイッチトランジスタと、同一ブロ
ックに含まれ隣接しないｍ個のアナログスイッチトラン
ジスタのゲート電極を共通接続するｎ本の第１の配線
と、異なるブロックに含まれ隣接するｎ個のアナログス
イッチトランジスタのソース領域を共通接続するｍ本の
第２の配線と、該映像信号発生装置からのデジタル信号
又は該映像信号発生装置からのアナログ信号をＡ／Ｄ変
換したデジタル信号が入力され、該デジタル信号のデー
タの並び替え処理又は該並び替え処理及びデータ転送周
波数を低下させる処理を行う処理手段と、該処理手段か
らの信号をＤ／Ａ変換し、該信号を前記アナログスイッ
チトランジスタに供給するデータドライバとを含むこと
を特徴とする。

【００３９】本発明によれば、隣接しないｍ個を１ブロ
ックとしてｎブロックに分割されるアナログスイッチト
ランジスタを用いる場合において、信号線にデータを適
正に書き込むことができる。またデータ転送周波数を低
下させることで、データドライバの低速化、低コスト化
を図れる。

【００４０】また本発明は、薄膜トランジスタにより形
成され、Ｎ行×Ｍ列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるＮ本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるＭ本の信号線
と、薄膜トランジスタにより形成されると共に前記Ｍ本
の信号線に接続され、前記画素トランジスタが配置され
るアクティブマトリクスエリアの上側及び下側に半数ず
つ配置されるＭ個のアナログスイッチトランジスタと、
上側のアナログスイッチトランジスタに接続される第１
のデータドライバと、下側のアナログスイッチトランジ
スタに接続される第２のデータドライバと、該第１、第
２のデータドライバに与える信号のデータ転送周波数を
低下させる処理を行う処理手段とを含み、前記アクティ
ブマトリクスエリアの上側及び下側のいずれか一方に配
置されるアナログスイッチトランジスタに（２Ｌ−１）
番目の信号線が接続され、他方に配置されるアナログス
イッチトランジスタに２Ｌ番目の信号線が接続され、前
記処理手段が前記データ転送周波数を１／２倍にするこ
とを特徴とする。

【００４１】本発明によれば、第１、第２のデータドラ
イバを低速化できると共に、第１、第２のデータドライ
バを走査ドライバと共に液晶パネルの同一辺に形成する
ことも可能となる。

【００４２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。

【００４３】（実施例１）図１に実施例１の構成を示
す。アクティブマトリクスエリア１０には、Ｎ行×Ｍ列
に画素ＴＦＴ８が配置され、これらの画素ＴＦＴのゲー
ト電極に接続されるＮ本の走査線と、ソース領域に接続
されるＭ（ｍ×ｎ）本の信号線が形成されている。これ
らのＭ本の信号線にはアナログスイッチＴＦＴ（２０-1
1〜２０-nm）が接続される。アナログスイッチＴＦＴ
は、隣接するｍ個を１ブロックとしてｎブロックに分割
されており、アナログスイッチＴＦＴ（２０-11、２０-
12〜２０-1m）が１番目のブロック、（２０-21、２０-2
2〜２０-2m）が２番目のブロック・・・（２０-n1、２
０-n2〜２０-nm）がｎ番目のブロックになる。そして同
一ブロックに含まれ隣接するアナログスイッチＴＦＴ
（２０-11、２０-12〜２０-1m）のゲート電極は第１の
配線２２-1により共通接続される。同様にアナログスイ
ッチＴＦＴ（２０-21、２０-22〜２０-2m）・・・（２
０-n1、２０-n2〜２０-nm）のゲート電極は、第２の配
線２２-2・・・２２-nにより共通接続される。

【００４４】また異なるブロックに含まれ隣接しないア
ナログスイッチＴＦＴ（２０-11、２０-21〜２０-n1）
のソース領域は第２の配線２４-1により共通接続され
る。同様にアナログスイッチＴＦＴ（２０-12、２０-22
〜２０-n2）・・・（２０-1m、２０-2m〜２０-nm）のソ
ース領域は、第２の配線２４-2・・・２４-mにより共通
接続される。

【００４５】このようにアナログスイッチＴＦＴをｍ個
ずつｎブロックに分割し、第１の配線に加える制御信号
でアナログスイッチＴＦＴのオン・オフを制御すること
で、信号線の端子数を１／ｎにすることができる。即ち
アナログスイッチＴＦＴが無い場合にはＭ本存在した信
号線の端子数を、ｍ（＝Ｍ／ｎ）本にできる。そしてデ
ータドライバは、ｍ本の第２の配線２４-1〜２４-mに接
続されることになり、データドライバの個数、端子数を
少なくでき、装置のコンパクト化、低コスト化を図れ
る。

【００４６】本実施例の第１の特徴は、第２の配線２４
-1〜２４-mを介してアナログスイッチＴＦＴ２０-11〜
２０-nmのソース領域に供給する入力信号の振幅を５Ｖ
以下にした点にある。このようにすることで、アナログ
スイッチＴＦＴのしきい値電圧のシフト量を減らすこと
ができ、信頼性の確保、表示品質の向上を図れる。

【００４７】図２に、アナログスイッチＴＦＴのしきい
値電圧シフト量と動作時間との関係に関する測定結果を
示す。Ｖｇ＝２０Ｖとし、負荷容量Ｃは、標準的な液晶
パネルでの負荷容量と同じになるようにＣ＝１０ｐＦ程
度としている。また動作周波数ｆは３２０ＫＨＺとして
いる。本実施例ではｎブロックに分割されるアナログス
イッチＴＦＴを設け、データドライバの個数（或いは端
子数）を減らしているため（例えば１／ｎに減らす）、
画素電極の充放電に許される時間が通常よりも短くなっ
ている。このため上記動作周波数ｆも高くしている。ア
ナログスイッチＴＦＴに供給する入力信号に相当する１
０Ｖ振幅（Ｖｄ＝１０Ｖ）の矩形波信号を加えた場合の
しきい値シフト特性はＧのようになり、５Ｖ振幅（Ｖｄ
＝５Ｖ）の矩形波信号を加えた場合はＨのようになる。
Ｖｄ＝１０Ｖの場合には、２００時間程度でしきい値電
圧が１Ｖシフトしてしまう。一方、アナログスイッチＴ
ＦＴのソース領域に加える入力信号の振幅を５Ｖとした
場合、即ちＶｄ＝５Ｖの場合には、１００００時間程度
までしきい値電圧のシフト量を１Ｖ以下に保てる。

【００４８】しきい値電圧のシフト量が１Ｖより大きく
なると、画素電極に対するデータの書き込み量が不足し
（画素電極の電位を所望の電位にできなくなる）、コン
トラスト比が低下する等の問題が生じる。特に、例えば
アナログスイッチＴＦＴのしきい値電圧が１Ｖ程度であ
った場合には、しきい値電圧がマイナス側に１Ｖ程度シ
フトすると、アナログスイッチＴＦＴはデプレッション
モードになってしまい、アナログスイッチＴＦＴがオフ
状態であっても電流がリークしてしまい、これは表示特
性の劣化につながる。

【００４９】液晶装置の信頼性を十分なものとするため
には、少なくとも１０００時間程度までしきい値電圧の
シフト量を１Ｖ以下に保つ必要があり、数千時間程度ま
で１Ｖ以下であることが望ましい。Ｖｄ＝１０Ｖの場合
には、図２に示すように２００時間程度でシフト量が１
Ｖよりも大きくなってしまい、１０００時間で２Ｖ程度
シフトしてしまうため、信頼性確保の上で非常に問題が
ある。本実施例では、アナログスイッチＴＦＴの入力信
号の振幅を５Ｖ以下にすることで、ソース領域の端部で
の電界集中を緩和できる。これにより１００００時間程
度までしきい値電圧のシフト量を１Ｖ以下に保つことが
でき、十分なマージンを保ちながら信頼性を確保でき
る。更に、入力信号の振幅を５Ｖ以下とすることで、ア
ナログスイッチＴＦＴの突き抜け電圧の差（後に詳細に
説明する）を減少でき、液晶へのＤＣ印加電圧も低くで
きる。

【００５０】なお図２では、Ｖｄ＝１０Ｖの場合との比
較を適正に行うため、Ｖｄ＝５Ｖの場合にもＶｇ＝２０
Ｖとして測定を行っている。しかしながら、Ｖｄ＝５Ｖ
（入力信号の振幅が５Ｖ）の場合にはＶｇ＝１５Ｖであ
っても、Ｖｄ＝１０ＶでＶｇ＝２０Ｖの場合と同様の書
き込み性能を確保できる。そしてその場合には、しきい
値電圧のシフト量は図２のＨに示すものよりも更に減少
し、信頼性が向上する。また信頼性を更に向上するため
にはＶｄ＝３Ｖ以下とすることが望ましい。なお図２の
Ｉに、Ｖｄ＝５Ｖで動作周波数３２ＫＨの場合の測定結
果を参考のため併記する。

【００５１】本実施例の第２の特徴は、画素ＴＦＴとア
ナログスイッチＴＦＴとを、多結晶（ポリ）シリコンに
より形成すると共にガラス基板上に一体形成する点にあ
る。アナログスイッチＴＦＴには入力信号が加えられ、
所与の期間内に画素電極への充放電を完了しないと表示
特性が劣化するため、アナログスイッチＴＦＴのオン抵
抗を低減する必要がある。特にアナログスイッチＴＦＴ
をｎブロックに分割しデータドライバの個数を減らして
いる場合には、オン抵抗の低減化に対する要求は更に厳
しいものとなる。ところが非晶質（アモルファス）シリ
コンＴＦＴは移動度が非常に低く、画素ＴＦＴに使用で
きても、アナログスイッチＴＦＴに使用することは上記
オン抵抗の問題から実用上不可能であった。本実施例で
は、画素ＴＦＴとアナログスイッチＴＦＴとを、非晶質
のものに比べ移動度が非常に高い多結晶ポリシリコンで
形成している。これにより、画素ＴＦＴとアナログスイ
ッチＴＦＴのガラス基板上への一体形成化を実用上可能
にしている。画素ＴＦＴとアナログスイッチＴＦＴとを
ガラス基板上に一体形成することで、液晶装置の外形寸
法を小型化でき、装置の低コスト化が可能となる。

【００５２】次に図３を用いて、画素ＴＦＴとアナログ
スイッチＴＦＴを一体形成する場合の製造方法及びデバ
イス構造について説明する。まずガラス基板３０上にガ
ラス基板からの不純物の拡散を防止するための下地絶縁
膜３２を堆積させた後、多結晶シリコン薄膜３４を堆積
させる。この多結晶シリコン薄膜３４の結晶性を向上さ
せることが、電界効果移動度の増加には必要となる。そ
こで、レーザーアニールや固相成長法等を用いて多結晶
シリコン薄膜を再結晶化したり、非晶質シリコン薄膜を
結晶化して多結晶シリコン化したものを使用する。この
多結晶シリコン膜３４を島状にパターニングした後、ゲ
ート絶縁膜３６を堆積させる。

【００５３】次にゲート電極（メタル）３８を形成し、
その後、燐イオン等の不純物を全面にドーピングする。
次に層間絶縁膜（ＳｉＯ₂）４０を形成し、金属薄膜
（Ａｌ）４２で信号線等を形成し、透明導電膜（ＩＴ
Ｏ）４４で画素電極を形成し、パシベーション膜４６を
形成すれば、画素ＴＦＴとアナログスイッチＴＦＴとを
一体形成した基板が完成する。この基板に配向処理を施
し、配向処理を同様に施した対向基板を数μｍのギャッ
プを介して対向させ、液晶を封入すれば液晶装置が完成
する。

【００５４】本実施例の第３の特徴は、データドライバ
の各々の出力端子からアナログスイッチＴＦＴのソース
領域までの配線抵抗を略一定にしたことにある。図４に
本実施例のレイアウトパターン例を示す。図４におい
て、例えばデータドライバの出力端子５０-1、５０-2、
５０-3等からアナログスイッチＴＦＴ２０-11、２０-1
2、２０-13等までの配線抵抗を略一定にしている。具体
的には、図５（Ａ）に示すように、アナログスイッチＴ
ＦＴから第２の配線への引出線５２-1、５２-2、５２-3
の太さを変化させている。即ち長い引出線を太くし短い
引出線を細くし、これによりこの引出線の抵抗を互いに
一定にしている。低温プロセスでＴＦＴを形成する場合
には、これらの引き出し線はアルミに比べて抵抗の高い
金属（クロム、タンタル等）で形成される可能性が高い
ため、この引出線の抵抗の大小は大きな問題となる。ま
た図４のＤに示す部分において、図５（Ｂ）に示すよう
にＥ、Ｆ、Ｇ、Ｈの部分の太さを変化させている。即ち
図４のレイアウトパターンでは、図５（Ｂ）のＩに示す
部分の配線ピッチ（データドライバの出力端子のピッ
チ）とＪに示す部分の配線ピッチが異なるものとなるた
め、Ｈの部分の配線長Ｌ２が、Ｅの部分の配線長Ｌ１に
比べて長くなる。そこでＨの部分の配線をＥの部分より
も太くし、この部分における抵抗を一定にしている。

【００５５】データドライバの出力端子から画素電極ま
での経路に寄生する抵抗の大小は表示特性に大きな影響
を与える。この抵抗が高いと、所与の期間内での画素電
極の充放電が完了しなくなるおそれがあるからである。
特に本実施例では、データドライバの出力端子から画素
電極までの経路の抵抗にアナログスイッチＴＦＴのオン
抵抗が加わり、またｎ分割されたアナログスイッチＴＦ
Ｔを用いるため、許容される画素電極への書き込み時間
が短い。従ってこの経路の抵抗に対する設計条件は非常
に厳しいものとなる。本実施例では、図５（Ａ）、
（Ｂ）に示すような種々の工夫を施し、データドライバ
の出力端子からアナログスイッチＴＦＴのソース領域ま
での抵抗を略一定にしている。これによりアナログスイ
ッチＴＦＴの存在に起因する表示特性の劣化を最小限に
抑えることができる。なお従来のアナログスイッチＴＦ
Ｔを設けない構成の液晶装置では、図４のアクティブマ
トリクスエリア１０の上側に信号線がそのまま引き出さ
れ、アクティブマトリクスエリア１０の上側にはデータ
ドライバの出力端子が均等に配列される。このためデー
タドライバの出力端子の各々からアクティブマトリクス
エリアまでの配線抵抗の異同は大きな問題とはなってい
なかった。

【００５６】本実施例の第４の特徴は、図４に示すよう
に、アクティブマトリクスエリア１０の上側及び下側に
アナログスイッチＴＦＴを半数ずつ配置し、上側のアナ
ログスイッチＴＦＴに例えば奇数番目の信号線を接続す
ると共に下側のアナログスイッチＴＦＴに偶数番目の信
号線を接続した点にある（以下、このような配線をクシ
歯配線と呼ぶ）。クシ歯配線にすることで、データドラ
イバの動作周波数を半分にできる。また上側のデータド
ライバと下側のデータドライバの出力の極性を互いに反
転させることで信号線反転駆動、ドット反転駆動を容易
に実現できる。しかしながらアナログスイッチＴＦＴを
設けない従来の構成では、クシ歯配線を実現するために
は、データドライバをアクティブマトリクスエリア１０
の上下に配置しなければならず（後述する図６（Ｂ）参
照）、これは液晶装置の外形寸法の大型化、回路基板配
線の複雑化などの問題を引き起こす。本実施例によれ
ば、ｎブロックのアナログスイッチＴＦＴを設けること
でデータドライバの個数を減らすことができる。従っ
て、クシ歯配線を行ったとしても、液晶装置の外形寸法
を小型化でき、回路基板配線を簡易化できる。

【００５７】（実施例２）実施例２は、データドライバ
（ＩＣ）、走査ドライバ（ＩＣ）の実装に関する実施例
であり、図６（Ａ）にその構成を示す。図６（Ａ）に点
線で示す部分がアクティブマトリクスエリア（表示画
面）６０である。液晶材料は、ＣＦ（カラーフィルタ）
基板６２とＴＦＴ基板６４との間に狭持される。領域６
６には、アナログスイッチＴＦＴ及びその配線が配置さ
れている。データドライバ７０はＴＡＢテープ６８を用
いて実装されている。データドライバ７２、走査ドライ
バ７４も同様である。回路基板７６上には、データドラ
イバ７０、７２、走査ドライバ７４に信号を供給するた
めの配線、コンデンサ等が設けられている。また場合に
よっては、データドライバ、走査ドライバをコントロー
ルするためのコントロール回路も設けられている。

【００５８】本実施例の第１の特徴は、アナログスイッ
チＴＦＴをアクティブマトリクスエリア６０の上側及び
下側に半数ずつ配置すると共に図４に示すようなクシ歯
配線とし、データドライバと走査ドライバとを、ＣＦ基
板６２及びＴＦＴ基板６４から成る液晶パネルの同一辺
に実装する点にある。

【００５９】比較のために図６（Ｂ）に、アナログスイ
ッチＴＦＴが設けられていない液晶装置においてクシ歯
配線を行った場合の実装例を示す。このような液晶装置
でクシ歯配線を行うと、アクティブマトリクスエリア
（表示画面）６０の上側及び下側にデータドライバ７０
及び７２を実装する必要があり、このため液晶装置の外
形寸法Ｌ４が大きくなってしまう。

【００６０】またこの比較例では、ｎブロックに分割さ
れたアナログスイッチＴＦＴが設けられていないため、
データドライバの個数を減らすことができず、液晶パネ
ルの上側及び下側に複数のデータドライバが実装され
る。このため回路基板の配線が非常に複雑化する。また
データドライバは、通常、非常に高い周波数で動作する
ため、このデータドライバからのノイズ（電磁放射）
が、液晶装置の外部に漏れて悪影響を及ぼしたり、液晶
装置の表示特性に悪影響に及ぼす。そして液晶パネルの
上下に複数のデータドライバが実装される図６（Ｂ）の
構成では、ノイズ源となるデータドライバの占める面積
が大きくなるため、このノイズをシールドして有効なＥ
ＭＩ対策を施すことは容易ではない。

【００６１】一方、図６（Ａ）に示す本実施例の構成で
は、データドライバと走査ドライバとが同一辺に実装さ
れ、液晶パネルの上下にデータドライバが実装されてい
ないため、外形寸法Ｌ３をＬ４に比べて小さくでき、携
帯用電子機器等に最適な液晶装置を提供できる。またデ
ータドライバの個数が少なく走査ドライバと同一辺にデ
ータドライバが形成されるため、回路基板の配線を非常
に単純化できる。更にノイズ源となるデータドライバの
占める面積が小さいため、データドライバからのノイズ
をシールドしてＥＭＩ対策を施すことが容易となり、ノ
イズの悪影響が外部に漏れること等を有効に防止でき
る。

【００６２】本実施例の第２の特徴は、液晶パネルの例
えば左辺に、上側から順にデータドライバ７０、走査ド
ライバ７４、データドライバ７２を実装し、上側のアナ
ログスイッチＴＦＴとデータドライバ７０とを接続する
配線パターンと、下側のアナログスイッチＴＦＴとデー
タドライバ７４とを接続する配線パターンとを上下対称
に形成する点にある。図４を例にとれば、Ｐに示す配線
パターンとＱに示す配線パターンとが上下対称に形成さ
れている。従ってレイアウトパターンを作成する際に
は、まず上側の配線パターンＰを作成し、これを上下対
称に変換して下側の配線パターンＱを形成すればよいた
め、レイアウトパターンの作成が容易となる。また図６
（Ｂ）の回路基板７６の配線パターンも上下対称となる
ため設計が容易となる。更に配線パターンＰ、Ｑを上下
対称に形成することで、上側のデータドライバから上側
のアナログスイッチＴＦＴまでの配線抵抗と、下側のデ
ータドライバから下側のアナログスイッチＴＦＴまでの
配線抵抗とを同一にできる。これにより上側及び下側の
アナログスイッチＴＦＴに接続される画素電極での駆動
条件を互いに同一にでき、表示特性の向上を図れる。ま
た上側及び下側のデータドライバとして同一回路構成の
ものを用いることができ、設計が容易となる。更に本実
施例ではクシ歯配線とすることで、信号線反転（ソース
ライン反転）駆動、ドット反転駆動等も容易に行うこと
ができ、表示特性を更に向上できる。

【００６３】このように本実施例では、アナログスイッ
チＴＦＴを設け、クシ歯配線にし、データドライバの実
装位置を工夫すること等で種々の特有の効果を得てい
る。なお図６（Ａ）では、データドライバを左辺の上下
に１個ずつ実装しているが、左辺の上下に２個以上ずつ
実装しても構わない。

【００６４】（実施例３）図７に実施例３の構成を示
す。実施例３では、アナログスイッチＴＦＴは、実施例
１と異なり隣接しないｍ個を１ブロックとしてｎブロッ
クに分割されており、アナログスイッチＴＦＴ（２０-1
1、２０-21〜２０-m1）が１番目のブロック、（２０-1
2、２０-22〜２０-m2）が２番目のブロック・・・（２
０-1n、２０-2n〜２０-mn）がｎ番目のブロックにな
る。そして同一ブロックに含まれ隣接しないアナログス
イッチＴＦＴ（２０-11、２０-21〜２０-m1）のゲート
電極は第１の配線２２-1により共通接続される。同様に
アナログスイッチＴＦＴ（２０-12、２０-22〜２０-m
2）・・・（２０-1n、２０-2n〜２０-mn）のゲート電極
は、第２の配線２２-2・・・２２-nにより共通接続され
る。また異なるブロックに含まれ隣接するアナログスイ
ッチＴＦＴ（２０-11、２０-12〜２０-1n）のソース領
域は第２の配線２４-1により共通接続される。同様にア
ナログスイッチＴＦＴ（２０-21、２０-22〜２０-2n）
・・・（２０-m1、２０-m2〜２０-mn）のソース領域
は、第２の配線２４-2・・・２４-mに共通接続される。
このように構成することで、データドライバの個数、端
子数を少なくでき、装置のコンパクト化、低コスト化が
可能となる。

【００６５】そして本実施例の第１の特徴は、実施例１
の図２と同様に、第２の配線２４-1〜２４-mを介してア
ナログスイッチＴＦＴのソース領域に供給する入力信号
の振幅を５Ｖ以下とする点にある。これによりアナログ
スイッチＴＦＴのしきい値電圧のシフト量を減らすこと
ができ、信頼性の確保、表示品質の向上を図れる。

【００６６】また本実施例の第２の特徴は、画素ＴＦＴ
とアナログスイッチＴＦＴとを、多結晶シリコンにより
形成すると共にガラス基板上に一体形成する点にある。
これにより液晶装置の外形寸法を小型化でき、装置の低
コスト化が可能となる。この場合の製造方法及びデバイ
ス構成は図３に既に示してある通りである。

【００６７】また本実施例の第３の特徴は、データドラ
イバの各々の出力端子からアナログスイッチＴＦＴのソ
ース領域までの配線抵抗を略一定にしたことにある。こ
れによりアナログスイッチＴＦＴの存在に起因する表示
特性の劣化を最小限に抑えることができる。なお図８に
本実施例のレイアウトパターン例を示す。

【００６８】また本実施例の第４の特徴は、図８に示す
ように、アクティブマトリクスエリア１０の上側及び下
側に前記アナログスイッチＴＦＴを半数ずつ配置し、ク
シ歯配線にした点にある。クシ歯配線にすることで、デ
ータドライバの動作周波数を半分できると共に、信号線
反転駆動、ドット反転駆動を容易に実現できる。また本
実施例ではクシ歯配線にした場合でも、データドライバ
の個数を減らすことができ、ノイズ源となるデータドラ
イバの占める面積を小さくできる。これによりデータド
ライバからのノイズをシールドしてＥＭＩ対策を施すこ
とが容易となり、ノイズの悪影響が外部に漏れること等
を有効に防止できる。またデータドライバへの配線が形
成される回路基板の設計も容易となる。

【００６９】実施例３の構成は実施例１に比べて以下の
優位点を持つ。実施例１では、１つのブロックは隣接す
るｍ個のアナログスイッチＴＦＴで構成される。そして
１番目のブロックに対応する信号線にデータを書き込む
場合には、第１の配線２２-1を用いてアナログスイッチ
ＴＦＴ（２０-11、２０-12〜２０-1m）を同時にオンし
てデータを書き込む。２番目のブロックに書き込む場合
は、アナログスイッチＴＦＴ（２０-21、２０-22〜２０
-2m）を同時にオンしてデータを書き込む。このため、
１番目と２番目のブロックに対応するアクティブマトリ
クスエリアの領域の境界Ｒ（図１参照）に縞が生じる可
能性がある。またデータドライバから近いブロックに対
応するアクティブマトリクスエリアの領域と遠いブロッ
クのものとでは、駆動条件が異なることになるため、横
方向のクロストークが生じる可能性がある。一方、実施
例３では、１つのブロックは隣接しないｍ個のアナログ
スイッチＴＦＴで構成されるため、上記したような問題
が生じない。

【００７０】（実施例４）実施例４は、図９に示すよう
に、画素ＴＦＴが配置されるアクティブマトリクスエリ
ア８２と、アナログスイッチＴＦＴ部８４と、走査ドラ
イバ回路８６とを、多結晶シリコンＴＦＴで形成すると
共にガラス基板８０上に一体形成する実施例である。こ
こでアナログスイッチＴＦＴ部８４では、図１及び図７
に示すように、Ｍ（ｎ×ｍ）本の信号線に接続されると
共に、ｍ個を１ブロックとしてｎブロックに分割される
アナログスイッチＴＦＴを含む。一体形成を行う場合の
製造方法及デバイス構造については、図３を用いて既に
説明した通りである。多結晶シリコンＴＦＴは、移動度
が高いため、アナログスイッチＴＦＴを形成するものと
して最適である。そしてアナログスイッチＴＦＴに要求
されるような低いオン抵抗を有する多結晶シリコンＴＦ
Ｔを用いれば、走査ドライバ回路の形成も容易である。
本実施例では、この点に着目してアナログスイッチＴＦ
Ｔ部８４と走査ドライバ回路８６とを一体形成してい
る。そして走査ドライバ回路をガラス基板８０上に形成
することで、液晶装置の外形寸法の小型化、コストの低
減化を図れる。

【００７１】特に本実施例では、走査ドライバ回路８６
を、画素ＴＦＴ及びアナログスイッチＴＦＴと同一極性
のＴＦＴから成るダイナミック型又はスタティック型の
シフトレジスタにより形成することが望ましい。例えば
画素ＴＦＴ及びアナログスイッチＴＦＴがＮチャネルで
ある場合には、ＮチャネルのＴＦＴのみから成るシフト
レジスタにより、Ｐチャネルである場合には、Ｐチャネ
ルのＴＦＴのみから成るシフトレジスタにより形成す
る。このように同一極性のＴＦＴのみを使用すること
で、製造プロセスの簡易化、回路規模の縮小、コストの
低減化を図れる。なおＮチャネルのＴＦＴは移動度が高
い点で優れており、ＰチャネルのＴＦＴはデバイス特性
が安定している点で優れている。

【００７２】図１０（Ａ）に、レオシス型のダイナミッ
ク型シフトレジスタの構成例を示し、図１０（Ｂ）にそ
のタイミングチャートを示す。ＣＬＫ１、ＣＬＫ２はノ
ンオーバラップのクロックであり正電源の代わりにもな
っている。図１０（Ｂ）に示すように、ＣＬＫ１＝Ｈレ
ベルで、入力データＤＩＮが取り込まれ保持される。次
にＣＬＫ２＝Ｈレベルになると、保持されたデータがノ
ードＰに転送され保持される。そして次にＣＬＫ１＝Ｈ
レベルになると、ノードＰに保持されたデータが、ノー
ドＱに出力される。以上のようにしてデータのシフト動
作が行われる。このシフトレジスタの特徴は、電源がＧ
ＮＤのみでよく、正電源が必要ない点にある。

【００７３】図１１（Ａ）に、レオシス型のダイナミッ
ク型シフトレジスタの他の例を示し、図１１（Ｂ）にそ
のタイミングチャートを示す。ＣＬＫ１＝Ｈレベルで入
力データＤＩＮが取り込まれノードＡに保持される。次
にＣＬＫ２＝Ｈレベルになると、保持されたデータがノ
ードＢ、Ｃに転送され、ノードＣに保持される。そして
次にＣＬＫ１＝Ｈレベルになると、保持されたデータが
ノードＤ、Ｅに転送される。以上のようにしてデータの
シフト動作が行われる。このシフトレジスタの特徴は、
図１０（Ａ）と異なり正電源は必要であるが、容量の数
を減らせる点にある。

【００７４】以上説明したダイナミック型シフトレジス
タは、回路構成が簡易であり、回路面積を小さくできる
という利点を有している。

【００７５】図１２（Ａ）に、ブートストラップド・ロ
ード付きの２相スタティック型シフトレジスタの構成例
を示し、図１２（Ｂ）にそのタイミングチャートを示
す。ＣＬＫ１＝Ｈレベルで入力データＤＩＮが読み込ま
れ、ノードＰ及びＱにスタティックに保持される。次に
ＣＬＫ２＝Ｈとなると、保持されたデータがノードＲに
出力される。以上のようにしてデータのシフト動作が行
われる。このシフトレジスタは回路構成は複雑である
が、スタティックにデータを保持できるため、雑音に強
いという利点を有する。

【００７６】以上の構成のシフトレジスタによれば、全
てのＴＦＴをＮチャネルで構成できるため、Ｎチャネル
のアナログスイッチＴＦＴと画素ＴＦＴとを基板上に一
体形成した場合に、製造プロセスの簡易化、回路規模の
縮小化等を図れる。

【００７７】（実施例５）図１３（Ａ）に実施例５の構
成例を示し、図１３（Ｂ）にＣＤ面での断面図を示す。
液晶材料を封入するためのシール部９０がＣＦ基板９８
とＴＦＴ基板１００の間に設けられている。液晶材料は
封入口１０２により封入され、封入口１０２は封止材１
０４により封止される。データドライバ１０６、１０
８、走査ドライバ１１０は、図６（Ａ）と同様に液晶パ
ネルの同一辺に設けられており、回路基板１１２には配
線、コンデンサ等が設けられている。

【００７８】本実施例では、シール部９０が二重構造に
なっており、液晶材料が封入される第１の封入エリア９
２と、第１の封入エリア９２から分離され乾燥した空気
等の気体が封入される第２の封入エリア９４が設けられ
る。本実施例の第１の特徴は、アナログスイッチＴＦ
Ｔ、或いはアナログスイッチＴＦＴ及びその配線を、こ
の第２の封入エリア９４に形成した点にある。このよう
にすることで、図１３（Ｂ）に示すように、アナログス
イッチＴＦＴ１０２、その配線を、乾燥した空気等の気
体で封入できる。これにより、アナログスイッチＴＦ
Ｔ、配線領域での耐湿性を向上できる。水分による腐食
の度合いは電界強度に依存し、アナログスイッチＴＦＴ
は前述のように電流が多く流れ電界強度が高い部分が多
い。従って、アナログスイッチＴＦＴを気体で封入し、
耐湿性を向上させれば、信頼性の向上を図れ、しきい値
電圧のシフト量も更に小さくできる。またアナログスイ
ッチＴＦＴを気体で封入することで、絶縁膜を使用しな
くても回路の保護が可能になる。そしてアナログスイッ
チＴＦＴの上方に、誘電率の高い絶縁膜、液晶材料が存
在する場合に比べ、配線に寄生する容量等を低減でき
る。これにより表示特性を向上できる。

【００７９】本実施例の第２の特徴は、図１３（Ａ）に
示すように、アクティブマトリクスエリア（表示画面）
９６の上側及び下側に第２の封入エリア９４を設け、右
側（又は左側）に液晶材料の封入口１０２を設け、上側
及び下側の第２の封入エリア９４に、アナログスイッチ
ＴＦＴを半数ずつ配置した点にある。このようにするこ
とでクシ歯配線が可能となり、ドット反転駆動等の実現
も容易となる。そしてアクティブマトリクスエリア９６
右側には、第２の封入エリア９４もデータドライバ１０
６、１０８、走査ドライバ１１０も設けられていないた
め、この右側から液晶材料を封入することができる。な
お本実施例では、第２の封入エリアは、アクティブマト
リクスエリア９６の少なくとも上下に設けられていれば
よく、例えば図１３（Ａ）のＥに示す部分の封入エリア
は必ずしも必要ない。しかしながら、Ｅに示す部分に第
２の封入エリアを設ければ、例えば図４のＤに示すよう
な配線領域での寄生容量を減らすことができ、表示特性
の向上を期待できる。

【００８０】第２の封入エリア９４への気体の封入は例
えば以下のようにして実現する。まずシール部９０を基
板上に印刷し、ＣＦ基板９８とＴＦＴ基板１００とを張
り合わせ、真空雰囲気にする。この時、例えば図１３
（Ａ）のＦに示す部分等に小さな封入口を形成してお
く。次に、封入口１０２の付近に液晶材料を置き、大気
雰囲気に戻すと、液晶材料が封入口１０２を介して第１
の封入エリア９２に流れ込む。この時、第２の封入エリ
ア９４には、Ｆ等に形成した封入口を介して気体が流れ
込む。真空状態を解除した時の大気の状態を乾燥した空
気の状態としておけば、第２の封入エリア９４に乾燥し
た空気が流れ込む。その後、封入口１０２を封止材１０
４により封止し、Ｆの部分の封入口も所与の封止材によ
り封止する。これにより、第１の封入エリア９２には液
晶材料を、第２の封入エリア９４には乾燥した空気等を
封入できる。

【００８１】アナログスイッチＴＦＴの保護、耐湿性の
改善を図る他の手法としては、図１４に示すように、ア
ナログスイッチＴＦＴ１０２、或いはアナログスイッチ
ＴＦＴ及びその配線を、液晶材料よりも誘電率の低い絶
縁膜１１４で覆う手法が考えられる。絶縁膜１１４で覆
うことで、アナログスイッチＴＦＴ１０２を構成する配
線等が腐食するのを防止でき、信頼性を向上できる。ま
た誘電率の低い絶縁膜を用いることで、寄生容量を低減
でき、表示特性を向上できる。

【００８２】なお、寄生容量を更に低減するためには、
アナログスイッチＴＦＴのみならず、アクティブマトリ
クスエリア９６に形成される信号線をも、液晶材料より
も誘電率の低い絶縁膜で覆うことが望ましい。信号線の
上には誘電率の高い液晶材料１０４が存在するため、信
号線に寄生する容量は非常に大きなものとなる。信号線
の上を、誘電率の低い絶縁膜で覆えば、この問題を解決
でき、アナログスイッチＴＦＴを流れる充放電電流を小
さくでき、表示特性、信頼性の向上を図れる。

【００８３】（実施例６）実施例６は液晶装置の駆動方
法に関する実施例である。実施例１、３で説明したよう
に、アナログスイッチＴＦＴのしきい値電圧のシフト量
を適正なものにするためには、アナログスイッチＴＦＴ
のソース領域に供給する入力信号の振幅を５Ｖ以下にす
ることが望ましい。しかしながら、この場合、通常の駆
動方法を用いると以下のような問題が生じる。

【００８４】図１５に、フィールド反転駆動を行った場
合の駆動波形の例を示す。液晶は交流駆動する必要があ
るため、信号線に加える信号Ｖｓを、所与の電位Ｖｃを
中心に所与の期間毎に極性反転する必要がある。このた
め図１５に示すようにＶｓの振幅は非常に広いものとな
る。そして通常のＴＮ液晶では±５程度の電圧を印加す
る必要があるため、ＶＳの振幅も１０Ｖ程度必要とな
る。なお対向電極に与える電位Ｖｃｏｍは、画素ＴＦＴ
がオフするときに生じる突き抜け電圧を補償するため
に、Ｖｓの中心電位Ｖｃよりも△Ｖだけ低い電位となっ
ている。ここで△Ｖの平均値＝Ｖｃ−Ｖｃｏｍの関係が
成り立っている。

【００８５】このように図１５に示す駆動波形では、Ｖ
ｓの振幅を１０Ｖ程度と広くする必要がある。従って、
アナログスイッチＴＦＴの入力信号の振幅も広くする必
要があり、入力信号の振幅を５Ｖ以下にできない。そこ
で本実施例では、図１６に示すように、対向電極に与え
る電位の前記入力信号に対する極性を１水平走査期間毎
に反転させる駆動を行っている（以下、１Ｈコモン振り
駆動と呼ぶ）。図１５では、Ｖｓの極性をＶｃを中心に
して１フィールド毎に反転させていたが、１Ｈコモン振
り駆動では、Ｖｃｏｍの極性が１水平走査期間毎に反転
するため、Ｖｓの極性反転を行う必要がない。このため
Ｖｓの振幅を小さくすることができる。これにより、表
示品質を保ちながらアナログスイッチＴＦＴの入力信号
を５Ｖ以下にすることが可能となる。更にデータドライ
バを低動作電圧化でき、５Ｖ耐圧の製造プロセスで形成
することが可能となり、データドライバの小型化、低消
費電力化、低コスト化を図れる。このように１Ｈコモン
振り駆動によれば、アナログスイッチＴＦＴの信頼性向
上と、データドライバの低動作電圧化等を両立できる。
なお図１６では、突き抜け電圧による悪影響を防止する
ため、△Ｖの平均値＝Ｖｓの平均値−Ｖｃｏｍの平均値
となる関係を成り立たせている。

【００８６】次に図１７を用いて本実施例の他の駆動方
法を説明する。図１７では、アナログスイッチＴＦＴの
入力信号を５Ｖ以下にするため、走査線毎の４値ゲート
駆動（以下、１Ｈ４値ゲート駆動と呼ぶ）を用いてい
る。１Ｈ４値ゲート駆動では、図１７に示すように、走
査線に与える信号Ｖｇａｔｅ１、Ｖｇａｔｅ２に選択電
位、非選択電位、非選択電位よりも電位の低い第１の電
位、非選択電位よりも電位の高い第２の電位を持たせ
る。そして選択電位から第１の電位を一定期間保った後
に非選択電位になる場合と、選択電位から第２の電位を
一定期間保った後に非選択電位になる場合とを走査線毎
に交互に切り替える。ここで図１６とは異なりＶｃｏｍ
の電位は切り替えられず一定になる。またこの１Ｈ４値
ゲート駆動では、画素電極と前段の走査線との間に保持
容量が形成されている。図１７に示すように選択期間Ｔ
１後に例えばＴ２として２水平走査期間分だけ走査線に
非選択電位とは異なる電位が与えられる。そしてＴ２後
は、Ｖｇａｔｅ１の走査線ではＶ１だけ保持容量の電位
が上げられ、一方、Ｖｇａｔｅ２の走査線ではＶ２だけ
保持容量の電位が下げられる。これによりＶｃｏｍを極
性反転した場合と同様の効果を得ることができる。従っ
てＶｓを極性反転する必要がなくなり、Ｖｓの振幅を小
さくでき、アナログスイッチＴＦＴの入力信号を５Ｖ以
下にすることが可能となる。この結果、信頼性の向上、
データドライバの低動作電圧化を図れる。

【００８７】１Ｈコモン振り駆動では、対向電極に与え
る電位を変化させるだけでよいため、実現が容易である
という利点がある。また１Ｈコモン振り駆動では、対向
電極の電位を極性反転しなければならないため、消費電
力が増加するという問題点がある。一方、１Ｈ４値ゲー
ト電極駆動によれば、対向電極の電位は一定であるため
消費電力を少なくできる。しかしながら走査線に与える
電位を制御する走査ドライバ回路が複雑になるという問
題点がある。

【００８８】次に図１８（Ａ）、（Ｂ）を用いて本実施
例の更なる他の駆動方法を説明する。この駆動法では、
図４、図８に示すように、アクティブマトリクスエリア
の上側及び下側にアナログスイッチＴＦＴを半数ずつ配
置すると共に、信号線をクシ歯配線にする。そしてアナ
ログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にする
と共に、隣接する信号線に与える電位の対向電極電位に
対する極性を反転させる信号線反転（ソースライン反
転）駆動を行う。例えば図１８（Ｂ）に示すように、上
側のアナログスイッチＴＦＴの出力信号の範囲を、第１
フィールドでは５Ｖ〜１０Ｖとし、第２フィールドでは
０〜５Ｖとする。一方、下側のアナログスイッチＴＦＴ
の出力信号の範囲を、第１フィールドでは０Ｖ〜５Ｖと
し、第２フィールドでは５〜１０Ｖとする。またＶｃｏ
ｍは５ＶのＤＣ電圧にする。このようにすることで、１
フィールドの期間内では、アナログスイッチＴＦＴの出
力信号の振幅は５Ｖ以下となり、入力信号の振幅も５Ｖ
以下にできる。そして第１フィールドから第２フィール
ドに切り替わると、上側のアナログスイッチＴＦＴの出
力信号範囲は５〜１０Ｖから０〜５Ｖに切り替わりＶｃ
ｏｍを中心に極性反転する。一方、下側のアナログスイ
ッチＴＦＴの出力信号範囲も０〜５Ｖから５〜１０Ｖに
切り替わりＶｃｏｍを中心に極性反転する。従って、液
晶に印加されるＤＣ電圧を０Ｖにできる。即ちこの駆動
方法によれば、アナログスイッチＴＦＴの入力信号の振
幅を５Ｖ以下にでき、しきい値電圧のシフト量を適正化
できると共に、液晶にＤＣ電圧が印加されることを防止
できる。

【００８９】以下、表示品質の向上等を図るための駆動
方法の種々の手法について説明する。

【００９０】本実施例では、図１９のＰに示すように、
水平ブランキング期間において、全てのアナログスイッ
チＴＦＴをオフさせる期間を設けている。図１９におい
てＧ１〜Ｇｎはブロック選択信号であり、図１、図７の
第１の配線２２-1〜２２-nに与えられる信号である。例
えばＰに示すオフ期間の間に対向電極Ｖｃｏｍを極性反
転すれば（１Ｈコモン振り駆動）、低消費電力化が可能
となる。即ちアナログスイッチＴＦＴをオフにすると信
号線等はフローティング状態になる。従って、この時に
Ｖｃｏｍを極性反転すれば、信号線等と対向電極とで形
成される寄生容量での充放電電流を無くすことができ
る。また１Ｈ４値ゲート駆動の場合には、Ｐに示すオフ
期間の間に、走査線に与える電位を変化させれば、低消
費電力化等を図れる。またこの手法で、アナログスイッ
チＴＦＴがオフし信号線がフローティング状態になるの
は水平ブランキング期間であるため、信号線がフローテ
ィング状態になることで表示特性が劣化する等の問題も
ない。またアナログスイッチＴＦＴのオフ期間を設ける
ことで、この期間にデータドライバで発生したノイズ等
が信号線に伝わることを防止できる。

【００９１】また本実施例では、図２０のＱ、Ｒに示す
ように、Ｖｃｏｍの極性を反転させた後に全てのアナロ
グスイッチＴＦＴをオンさせ、信号線に所与のリセット
電位を与えるリセット期間を設けている。このようにデ
ータ書き込み期間の前にリセット期間を設け信号線の電
位を所与のリセット電位に設定すれば、前回に書かれた
データが信号線等に残存しクロストークが生じるという
問題を解消できる。また図２０では、Ｖｃｏｍを極性反
転した後に信号線をリセット電位に設定する。従ってデ
ータの書き込みを行う前に、信号線の電位を、標準的な
リセット電位にプリチャージできることになり、その後
のデータの書き込みが容易となる。

【００９２】また本実施例では、図２１に示すように、
ラインメモリを用いて映像信号のデータの並び替え処理
を行っている。即ち図７に示す構成の液晶装置では、例
えば第１の配線２２-1が選択されると、隣接しないアナ
ログスイッチＴＦＴ（２０-11、２０-21〜２０-m1）が
接続される信号線に対して第２の配線２４-1、２４-2〜
２４-mを介してデータが同時に書き込まれる。この時、
データが書き込まれる信号線は隣接しないため、映像信
号のデータをそのまま書き込むことはできない。そこで
本実施例では、図２１に示すように、ラインメモリを用
いてデータの並び替え処理を行い、並び替え処理が施さ
れた信号を、第２の配線及び隣接しないｍ個のアナログ
スイッチＴＦＴを介して信号線に書き込んでいる。この
ようにすることで図７のような構成でも、適切なデータ
を信号線に書き込むことができる。そして図７の構成に
よれば、図１の構成に比べ、ブロック間の境界で縞が発
生せず、またデータドライバから近いブロックと遠いブ
ロックとの間で駆動条件をほぼ同一にでき、表示特性を
向上できる。

【００９３】（実施例７）実施例７は、アナログスイッ
チＴＦＴの突き抜け電圧の補償に関する実施例である。
図２２（Ａ）にアナログスイッチＴＦＴの等価回路を示
す。アナログスイッチＴＦＴがオフする瞬間に生じる突
き抜け電圧△Ｖは、下式のように表せる。 △Ｖ＝△Ｖｇ×Ｃｇｄ／（Ｃｇｄ＋ＣＯ）（１）ここで△Ｖｇは、アナログスイッチＴＦＴの選択信号Ｖ
ｇの電圧変化量である。またＣｇｄは、アナログスイッ
チＴＦＴのゲート・ドレイン間容量である。

【００９４】ＴＦＴのゲート・ドレイン間容量Ｃｇｄ
は、図２２（Ｂ）に示すように、重なり容量Ｃｇｄ０と
反転層１２０によるチャネル容量Ｃｇｄｃとの和とな
る。重なり容量Ｃｇｄ０にはゲートバイアス依存性はな
いが、チャネル容量Ｃｇｄｃにはゲートバイアス依存性
がある。即ち図２２（Ｃ）に示すように、チャネル容量
Ｃｇｄｃは、ゲート・ドレイン間電圧Ｖｇｄがしきい値
電圧Ｖｔｈを超えると増加する。

【００９５】一方、アナログスイッチＴＦＴの駆動タイ
ミングチャートは図２２（Ｄ）のように表される。ここ
で、アナログスイッチＴＦＴへの入力信号Ｖｉｎが＋Ｖ
１の場合（ケース１）と、＋Ｖ２の場合（ケース２）と
を考える。アナログスイッチＴＦＴがオフする瞬間に、
いずれの場合も上式（１）にしたがった突き抜け電圧が
発生するが、ケース１とケース２とではゲートバイアス
が異なるため、見かけ上のゲート・ドレイン間容量Ｃｇ
ｄが異なってくる。即ち図２２（Ｃ）に示すように、ケ
ース１の方がケース２よりも反転層１２０のチャネル容
量Ｃｇｄｃが寄与する範囲のゲートバイアスを多く用い
ているため、ケース１の方が見かけ上のＣｇｄの値が大
きくなる。従って上式（１）から明らかなように、図２
２（Ｄ）に示す△Ｖａと△Ｖｂとの間には、 △Ｖａ＞△Ｖｂ（２）の関係が成立することになる。即ち、アナログスイッチ
ＴＦＴの入力信号Ｖｉｎの大小により突き抜け電圧の値
が変化し、これにより次のような問題が生じる。

【００９６】図２３（Ａ）において、Ｐは、突き抜け電
圧が無いとした場合のアナログスイッチＴＦＴの出力特
性であり、Ｑは、実際のアナログスイッチＴＦＴの出力
特性である。本来は、液晶には±Ｖ１〜±Ｖ２の正負対
称な信号が印加されるべきだが、突き抜け電圧が発生す
ることで、±Ｖ１’〜±Ｖ２’の正負非対称な信号が出
力される。このため液晶にＤＣ電圧が印加され、残像や
焼きつきの問題が生じる。しかも、突き抜け電圧は、上
式（２）に示すようにバイアス条件により大きさが異な
るため、液晶に印加される電圧の白レベルと黒レベルの
間の電圧も異なるものとなる。即ち本来とは異なる階調
表示となってしまう。

【００９７】そこで本実施例では、アナログスイッチＴ
ＦＴのソース領域に供給する入力信号の電位の大小によ
り変化する突き抜け電圧を補償する補正を行った入力信
号を、アナログスイッチトランジスタのソース領域に供
給している。例えば図２３（Ｂ）において、Ｒは、補正
が行われたアナログスイッチＴＦＴの入力信号であり、
Ｓは、その場合のアナログスイッチＴＦＴの出力特性で
ある。このようにアナログスイッチＴＦＴの突き抜け電
圧をあらかじめ補正した入力信号を用いれば、突き抜け
電圧によって電圧シフトした信号を、±Ｖ１〜±Ｖ２の
正負対称な信号にすることができる。これにより残像や
焼きつきの問題を回避できると共に、適正な階調表示が
可能となる。

【００９８】突き抜け電圧を補償する補正の手法として
は、種々のものが考えられる。例えば実際の液晶装置に
おいて突き抜け電圧等を実測する。そして実測した突き
抜け電圧を△Ｖａ、△Ｖｂとした場合に、図２３（Ｂ）
のＲに示すような変換を行うルックアップテーブルを設
け、このルックアップテーブルによりアナログスイッチ
ＴＦＴの入力信号を変換する。より具体的には、デジタ
ルの映像信号或いはアナログの映像信号をＡ／Ｄ変換し
たものに対して、上記ルックアップテーブルを用いて補
正を行う。そして補正を行った信号をＤ／Ａ変換してア
ナログスイッチＴＦＴに入力すればよい。

【００９９】（実施例８）本実施例は、アナログスイッ
チＴＦＴが設けられた液晶装置を内蔵する表示システム
に関する実施例である。図２４において、コンピュータ
等のアナログの映像信号発生装置１３０から発生された
アナログＲ、Ｇ、Ｂの映像信号はＡ／Ｄコンバータ１３
２でデジタル信号に変換される。信号源にビデオ装置等
を用いる場合には、アナログＲ、Ｇ、Ｂの映像信号に変
換した上でＡ／Ｄコンバータ１３２に入力させる。もち
ろん、信号源がデジタル映像信号を発生する場合にはこ
のＡ／Ｄコンバータ１３２は不要となる。次に、ライン
メモリ１３４を用いてデータの並び替え処理を行う。即
ち図７に示す構成の液晶装置では、隣接しない信号線に
同時にデータを書き込む必要があるため、図２１で既に
説明したようなデータの並べ替え処理が必要となる。並
べ替え処理を行うと、複数のデータを同時に書き込むこ
とが可能となり、データ転送周波数を低下させることが
可能となる。この場合には、データ転送周波数の変換処
理を周波数変換回路１３６により行う。周波数変換が行
われた信号は、Ｄ／Ａコンバータを内蔵するデータドラ
イバ１３８に入力される。データ転送周波数を低くする
ことで、データドライバ１３８も低速で動かすことが可
能となり、データドライバ１３８の低コスト化、回路規
模の縮小が可能となる。データドライバ１３８の出力は
アナログスイッチＴＦＴ部１４０に入力され、これによ
り信号線にデータが書き込まれる。

【０１００】なお図４、図８に示すように、アクティブ
マトリクスエリアの上側及び下側に半数ずつアナログス
イッチＴＦＴを配置し、信号線をクシ歯配線にする場合
には、周波数変換回路１３６によりデータ転送周波数を
１／２倍する。そして、上側、下側のアナログスイッチ
ＴＦＴに接続される第１、第２のデータドライバに周波
数変換された信号を供給する。これにより第１、第２の
データドライバの動作周波数を半分にすることができ、
データドライバの低コスト化を図れる。そして、クシ歯
配線とすることで、信号線反転駆動、ドット反転駆動が
可能となる。更にデータドライバを図６（Ａ）に示すよ
うに実装することで、表示システムの小型化、ノイズの
効果的な除去、回路基板の設計の容易化等が可能とな
る。

【０１０１】なお本発明は、上記実施例１〜実施例８で
説明したものに限られるものではなく、これらと均等な
種々の変形実施が可能である。例えば本発明に係る液晶
装置のレイアウト構成は、図４、図８に示すものが特に
望ましいが、アナログスイッチＴＦＴの配置、配線の仕
方等についてはこれらと異なる種々のものを採用でき
る。また本発明の液晶装置の実装の形態は図６（Ａ）に
示すものが特に望ましいが、データドライバ、走査ドラ
イバの配置位置、個数、実装手法、アナログスイッチＴ
ＦＴの配置位置等について、これとは異なる種々の変形
実施が可能である。

【図面の簡単な説明】

【図１】実施例１の液晶装置の構成例を示す図であ
る。

【図２】しきい値電圧のシフト量と動作時間との関係
について示す図である。

【図３】画素ＴＦＴとアナログスイッチＴＦＴとをガ
ラス基板上に一体形成する手法について説明するための
図である。

【図４】実施例１のレイアウトパターンの一例を示す
図である。

【図５】図５（Ａ）、（Ｂ）は、配線抵抗を均一化す
る手法について説明するための図である。

【図６】図６（Ａ）は、実施例２の構成例を示す図で
あり、図６（Ｂ）は比較例を示す図である。

【図７】実施例３の液晶装置の構成例を示す図であ
る。

【図８】実施例３のレイアウトパターンの一例を示す
図である。

【図９】実施例４の液晶装置の構成例を示す図であ
る。

【図１０】図１０（Ａ）、（Ｂ）は、ダイナミック型
シフトレジスタの回路構成例及びタイミングチャートを
示す図である。

【図１１】図１１（Ａ）、（Ｂ）は、ダイナミック型
シフトレジスタの回路構成例及びタイミングチャートを
示す図である。

【図１２】図１２（Ａ）、（Ｂ）は、スタティック型
シフトレジスタの回路構成例及びタイミングチャートを
示す図である。

【図１３】図１３（Ａ）は実施例５の液晶装置の構成
例を示す図であり、図１３（Ｂ）はその断面図である。

【図１４】実施例５の他の例を示す図である。

【図１５】フィールド反転駆動の駆動波形について示
す図である。

【図１６】実施例６に係る１Ｈコモン振り反転駆動の
駆動波形について示す図である。

【図１７】実施例６に係る１Ｈ４値ゲート駆動の駆動
波形について示す図である。

【図１８】図１８（Ａ）、（Ｂ）は、クシ歯配線で信
号線反転駆動を行う手法について説明するための図であ
る。

【図１９】アナログスイッチＴＦＴのオフ期間を設け
る手法について説明するための図である。

【図２０】アナログスイッチＴＦＴのリセット期間を
設ける手法について説明するための図である。

【図２１】ラインメモリを用いたデータの並べ替え処
理について説明するための図である。

【図２２】図２２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）
は、突き抜け電圧について説明するための図である。

【図２３】図２３（Ａ）、（Ｂ）は、実施例７に係る
突き抜け電圧の補正手法について説明するための図であ
る。

【図２４】実施例８に係る表示システムの例を示す図
である。

【符号の説明】

８画素ＴＦＴ、１０アクティブマトリクスエリア
（表示画面）、２０-11〜２０-nm アナログスイッチＴ
ＦＴ、２２-1〜２２-n 第１の配線２４-1〜２４-m 第２の配線、３０ガラス基板、
３２下地絶縁膜、３４多結晶シリコン膜、３６
ゲート絶縁膜、３８ゲート電極、４０層間絶縁
膜、４２金属薄膜、４４透明導電膜、６０ア
クティブマトリクスエリア、６２ＣＦ基板、６４
ＴＦＴ基板、６８ＴＡＢテープ、７０、７２デ
ータドライバ、７４走査ドライバ、７６回路基
板、８０ガラス基板、８２アクティブマトリク
スエリア、８４アナログスイッチＴＦＴ部、８６
走査ドライバ回路、９０シール部、９２第１の封
入エリア、９４第２の封入エリア、９６アクティ
ブマトリクスエリア、９８ＣＦ基板、１００ＴＦ
Ｔ基板、１０２封入口、１０４封止材、１０
６、１０８データドライバ、１１０走査ドライ
バ、１１２回路基板、１１４絶縁膜、１３０
映像信号発生装置、１３２Ａ／Ｄコンバータ、１３
４ラインメモリ、１３６周波数変換回路、１３８
Ｄ／Ａ内蔵データドライバ、１４０アナログＴＦＴ
部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２１Ｇ０９Ｇ 3/20 ６２１Ｍ６２２６２２Ｅ６２３６２３Ｃ６２３Ｆ６２３Ｎ６２３Ｗ６２３Ｘ６３１６３１Ｑ６４１６４１Ｃ６４２６４２Ｂ６８０６８０ＧＦターム(参考） 2H093 NA16 NC03 NC12 NC13 NC22 NC23 NC25 NC26 NC34 ND01 ND40 ND58 5C006 AA16 AC11 AC25 AC27 AF11 AF22 AF42 AF43 AF45 AF46 AF50 AF52 AF69 AF71 AF73 AF81 AF82 BB16 BC02 BC03 BC08 BC12 BC13 BC16 BC20 BC23 BF03 BF05 BF23 BF24 BF27 BF34 BF42 EB05 FA15 FA16 FA20 FA25 FA26 FA32 FA34 FA36 FA37 FA38 FA42 FA43 FA48 FA52 FA56 5C080 AA10 BB05 DD05 DD10 DD12 DD23 DD24 DD25 DD26 DD27 DD29 EE29 FF11 GG12 JJ02 JJ03 JJ04 JJ05 JJ06 5C094 AA53 BA03 BA43 CA19 DB01 DB04 EA07

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタにより形成され、Ｎ行
×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の
走査線と、該走査線に交差すると共に前記画素トランジスタのソー
ス領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信
号線に接続され、隣接しないｍ個を１ブロックとしてｎ
ブロックに分割されるＭ個のアナログスイッチトランジ
スタと、同一ブロックに含まれ隣接しないｍ個のアナログスイッ
チトランジスタのゲート電極を共通接続するｎ本の第１
の配線と、異なるブロックに含まれ隣接するｎ個のアナログスイッ
チトランジスタのソース領域を共通接続するｍ本の第２
の配線とを含み、前記第２の配線を介して前記アナログスイッチトランジ
スタのソース領域に供給する入力信号の振幅を５Ｖ以下
とすることを特徴とする液晶装置。
【請求項２】請求項１において、前記画素トランジスタと前記アナログスイッチトランジ
スタとを、多結晶シリコンの薄膜トランジスタにより形
成すると共にガラス基板上に一体形成したことを特徴と
する液晶装置。
【請求項３】請求項１又は２のいずれかにおいて、前記第２の配線に入力信号を供給するデータドライバの
各々の出力端子から前記アナログスイッチトランジスタ
のソース領域までの配線抵抗を略一定としたことを特徴
とする液晶装置。
【請求項４】請求項１乃至３のいずれかにおいて、前記画素トランジスタが配置されるアクティブマトリク
スエリアの上側及び下側に前記アナログスイッチトラン
ジスタを半数ずつ配置し、上側及び下側のいずれか一方
に配置されるアナログスイッチトランジスタに（２Ｌ−
１）番目の信号線を接続し、他方に配置されるアナログ
スイッチトランジスタに２Ｌ番目の信号線を接続したこ
とを特徴とする液晶装置。
【請求項５】薄膜トランジスタにより形成され、Ｎ行
×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の
走査線と、該走査線に交差すると共に前記画素トランジスタのソー
ス領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信
号線に接続され、ｍ個を１ブロックとしてｎブロックに
分割されるＭ個のアナログスイッチトランジスタとを含
み、前記画素トランジスタと、前記アナログスイッチトラン
ジスタと、前記走査線に信号を供給するための走査ドラ
イバ回路とを、多結晶シリコンの薄膜トランジスタによ
り形成すると共にガラス基板上に一体形成したことを特
徴とする液晶装置。
【請求項６】請求項５において、前記走査ドライバ回路を、前記画素トランジスタ及び前記アナログスイッチトラン
ジスタと同一極性の薄膜トランジスタから成るダイナミ
ック型又はスタティック型のシフトレジスタにより形成
したことを特徴とする液晶装置。
【請求項７】薄膜トランジスタにより形成され、Ｎ行
×Ｍ列にマトリクス配置される画素トランジスタと、前
記画素トランジスタのゲート電極に接続されるＮ本の走
査線と、該走査線に交差すると共に前記画素トランジス
タのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線
と、薄膜トランジスタにより形成されると共に前記Ｍ本
の信号線に接続され、隣接しないｍ個を１ブロックとし
てｎブロックに分割されるＭ個のアナログスイッチトラ
ンジスタと、同一ブロックに含まれ隣接しないｍ個のア
ナログスイッチトランジスタのゲート電極を共通接続す
るｎ本の第１の配線と、異なるブロックに含まれ隣接す
るｎ個のアナログスイッチトランジスタのソース領域を
共通接続するｍ本の第２の配線とを含む液晶装置に用い
られる駆動方法であって、ラインメモリを用いて映像信号のデータの並び替え処理
を行い、並び替え処理が施された信号を、前記第２の配
線及び隣接しないｍ個のアナログスイッチトランジスタ
を介して信号線に書き込むことを特徴とする駆動方法。
【請求項８】薄膜トランジスタにより形成され、Ｎ行
×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の
走査線と、該走査線に交差すると共に前記画素トランジスタのソー
ス領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信
号線に接続され、隣接しないｍ個を１ブロックとしてｎ
ブロックに分割されるＭ個のアナログスイッチトランジ
スタと、同一ブロックに含まれ隣接しないｍ個のアナログスイッ
チトランジスタのゲート電極を共通接続するｎ本の第１
の配線と、異なるブロックに含まれ隣接するｎ個のアナログスイッ
チトランジスタのソース領域を共通接続するｍ本の第２
の配線と、該映像信号発生装置からのデジタル信号又は該映像信号
発生装置からのアナログ信号をＡ／Ｄ変換したデジタル
信号が入力され、該デジタル信号のデータの並び替え処
理又は該並び替え処理及びデータ転送周波数を低下させ
る処理を行う処理手段と、該処理手段からの信号をＤ／Ａ変換し、該信号を前記ア
ナログスイッチトランジスタに供給するデータドライバ
とを含むことを特徴とする表示システム。