JPS60257683A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JPS60257683A JPS60257683A JP59113744A JP11374484A JPS60257683A JP S60257683 A JPS60257683 A JP S60257683A JP 59113744 A JP59113744 A JP 59113744A JP 11374484 A JP11374484 A JP 11374484A JP S60257683 A JPS60257683 A JP S60257683A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuits
- crystal display
- voltage
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、マトリックス型液晶表示装置に関するもので
、特にスイッチングトランン゛スタを表示の各絵素に付
加したマトリックス型液晶表示を用いたテレビ画像表示
装置の駆動回路に関するものである。
、特にスイッチングトランン゛スタを表示の各絵素に付
加したマトリックス型液晶表示を用いたテレビ画像表示
装置の駆動回路に関するものである。
く従来技術〉
スイッチングトランシ゛スタを表示の各絵素にイ・ｊ加
したマトリックス型液晶表示装置は、デユーティ比の小
さい即ち多ラインのマルナプレノクス駆動を行った場合
でもスタティック駆動と同等の高コン）ラストが得られ
るので、 一般的に第１図に示したような回路構成およ
び信号波形になっている。
したマトリックス型液晶表示装置は、デユーティ比の小
さい即ち多ラインのマルナプレノクス駆動を行った場合
でもスタティック駆動と同等の高コン）ラストが得られ
るので、 一般的に第１図に示したような回路構成およ
び信号波形になっている。
第１図において１１は液晶表示パネルで行電極１１−ａ
と列電極＋１−ｂの各交点にスイッチングトランソスタ
１１−ｃか図の様に接続されている。
と列電極＋１−ｂの各交点にスイッチングトランソスタ
１１−ｃか図の様に接続されている。
１１−ｄは絵素と対向電極の間の液晶層である。
１２は各電極に走査パルス（Ｙ、〜）′ｎ）を出力する
行電極ドライバで主にシフトレノスタから成１）、信号
制御回路１３がら送られた走査開始パルスＰをクロック
φ１１こより順次シフトさせ各行電極１こ出力する。］
４は各列電極に表示の濃淡に対応した振幅をもつデー
タ信号（×、〜Ｘｍ）を出力する列ｉｔドライバで主に
シフトレンスタ、サンプルホールド回路、出カバン７ア
回路から成ってり）る。
行電極ドライバで主にシフトレノスタから成１）、信号
制御回路１３がら送られた走査開始パルスＰをクロック
φ１１こより順次シフトさせ各行電極１こ出力する。］
４は各列電極に表示の濃淡に対応した振幅をもつデー
タ信号（×、〜Ｘｍ）を出力する列ｉｔドライバで主に
シフトレンスタ、サンプルホールド回路、出カバン７ア
回路から成ってり）る。
そしてデータ制御回路〕５から直列に送られてくる表示
データのうちの該当する列の絵素ｔこ対応する期間のデ
ータ電圧をサンプリングし、その値を一定期間ホールト
化てクロ、りφ１に同期して１走査期１１１（ＩＨ）列
電極に出力する。データ制御回路１５は、テレビ画像表
示の場合、映像の受信回路、信号処理回路等である。
データのうちの該当する列の絵素ｔこ対応する期間のデ
ータ電圧をサンプリングし、その値を一定期間ホールト
化てクロ、りφ１に同期して１走査期１１１（ＩＨ）列
電極に出力する。データ制御回路１５は、テレビ画像表
示の場合、映像の受信回路、信号処理回路等である。
第２図は上記列電極ドライバのうちの１本分（×１）の
回路の一実施例および信号波形を示したものであり、制
御信号Ｔ、ＣＩ−，，はすべての列につり・て共通ｌこ
加えられる。図の中で２１〜２４はアナログ久インチで
、例えば制御信号（Ｓｉ、Ｔ、Ｃ１，）がハイレベルの
時にスイッチがオン状態となる。
回路の一実施例および信号波形を示したものであり、制
御信号Ｔ、ＣＩ−，，はすべての列につり・て共通ｌこ
加えられる。図の中で２１〜２４はアナログ久インチで
、例えば制御信号（Ｓｉ、Ｔ、Ｃ１，）がハイレベルの
時にスイッチがオン状態となる。
まずＳｌにより、Ｉ Ｈのうちの該当する瞬間だけスイ
フチ２１がオン状態になると、その瞬間の表示データ［
、）の電圧がコンデンサ２５１こサンプ１Ｊングされる
。そして各列について順次サンプリングが行われ、すべ
ての列についてサンプリングが完了してから再び第１列
目のサンプリングが始まるまでの間のある期間Ｔにより
スイフチ２２がオン状態となり、コンデンサ２５の電圧
はコンデンサ２６に転送され、次のサンプリングが行わ
れて（・る間そこにホールドされる。さら１こコンデン
サ２Ｇにホールトされた電圧は絶縁ゲート型トランジス
タ２７による出力バフフッ回路を経て負荷である列電極
に出力される。この場合の負荷な１本の列電極に浮遊す
る容量をすべて合成した１つのコンデンサ２８で゛ある
とみなせる。スイ・ノチ２３および２４はコンデンサ２
６および２Ｂに充電されている電圧か次にそれらに充電
される電圧に対して影響を与えないよう（ご、スイフチ
２２をオン状態にする萌にコンデンサ２６および２８を
放電させるためのものである。
フチ２１がオン状態になると、その瞬間の表示データ［
、）の電圧がコンデンサ２５１こサンプ１Ｊングされる
。そして各列について順次サンプリングが行われ、すべ
ての列についてサンプリングが完了してから再び第１列
目のサンプリングが始まるまでの間のある期間Ｔにより
スイフチ２２がオン状態となり、コンデンサ２５の電圧
はコンデンサ２６に転送され、次のサンプリングが行わ
れて（・る間そこにホールドされる。さら１こコンデン
サ２Ｇにホールトされた電圧は絶縁ゲート型トランジス
タ２７による出力バフフッ回路を経て負荷である列電極
に出力される。この場合の負荷な１本の列電極に浮遊す
る容量をすべて合成した１つのコンデンサ２８で゛ある
とみなせる。スイ・ノチ２３および２４はコンデンサ２
６および２Ｂに充電されている電圧か次にそれらに充電
される電圧に対して影響を与えないよう（ご、スイフチ
２２をオン状態にする萌にコンデンサ２６および２８を
放電させるためのものである。
以−にの様な液晶表示装置ｌこより表示を行う場合、液
晶を交流駆動するために、通常２凹め走査を１組とし、
各走査毎に列電極ｔこ加えるデータ信号の極性を反転さ
せて液晶に父）北かかかるようにする。
晶を交流駆動するために、通常２凹め走査を１組とし、
各走査毎に列電極ｔこ加えるデータ信号の極性を反転さ
せて液晶に父）北かかかるようにする。
従ってテレビ画像を表示する場合、通常のテレビと同一
・の走査線数（５２５本）の表示を行おうとすると、テ
レビ画像のフレーム周波数は３＋ｉＨｚであるから液晶
にかかる電圧のフレーム周波数はその１／２の４５Ｈｚ
となり表示にちらつきか生してしまう。そこで通常のテ
レビは飛び越し走査か行われていることを利用してデー
タ信号の極性の反転をフィールド毎に行い液晶には３０
１−ｈの交流かかかるよう１こすることが行われている
。しかしこの場合、通常のテレビと同一の走査線数の表
示を行うと、各フィールドでは奇数番目または偶数番目
のどちらかの走査線に対する映像信号しか送られてこな
いため、例えばフレームメモリを設けて、残Ｉ）の半数
の走査１こ対す画像信号はそのメモリから読み出して列
電極ドライバに加えるということが行われる。
・の走査線数（５２５本）の表示を行おうとすると、テ
レビ画像のフレーム周波数は３＋ｉＨｚであるから液晶
にかかる電圧のフレーム周波数はその１／２の４５Ｈｚ
となり表示にちらつきか生してしまう。そこで通常のテ
レビは飛び越し走査か行われていることを利用してデー
タ信号の極性の反転をフィールド毎に行い液晶には３０
１−ｈの交流かかかるよう１こすることが行われている
。しかしこの場合、通常のテレビと同一の走査線数の表
示を行うと、各フィールドでは奇数番目または偶数番目
のどちらかの走査線に対する映像信号しか送られてこな
いため、例えばフレームメモリを設けて、残Ｉ）の半数
の走査１こ対す画像信号はそのメモリから読み出して列
電極ドライバに加えるということが行われる。
す、上の様に、マトリックス型液晶表示を用いたテレビ
画像表示装置Ｖこおいて、通常のテレビと同一の走査線
数（５２５本）の表示を行う場合、フレームメモリか必
要となるが、フレームメモリを設けることは、消費電力
の増加、コストの増加を招き、非常に天外な問題となる
。
画像表示装置Ｖこおいて、通常のテレビと同一の走査線
数（５２５本）の表示を行う場合、フレームメモリか必
要となるが、フレームメモリを設けることは、消費電力
の増加、コストの増加を招き、非常に天外な問題となる
。
〈発明の目的〉
本発明は、マトリックス型液晶表示装置を用いたテレビ
画像表示装置の駆動回路における」１記問題、ｌ″Ｌに
鑑みてなされたものであり、フレームメモリを用いるこ
とな、通常のテレビと同一の走査線数の表示を行うこと
が可能な、新規有用な液晶表示装置の駆動回路を提供す
ることを１」的とするものである。
画像表示装置の駆動回路における」１記問題、ｌ″Ｌに
鑑みてなされたものであり、フレームメモリを用いるこ
とな、通常のテレビと同一の走査線数の表示を行うこと
が可能な、新規有用な液晶表示装置の駆動回路を提供す
ることを１」的とするものである。
〈発明の基本原理〉
本発明の駆動回路の特徴は、第３図１こ示したように奇
数（偶数）フィールドにおいては偶数（奇数）番目の走
査に対応する映像信号として、その１走査前と後の奇数
（偶数）番目の走査に対応する２つの映像信号の平均値
を液晶パネル１こ加えることにより、フレームメモリを
用いることなく、通常のテレビと同一の走査線数の表示
を行うものである。
数（偶数）フィールドにおいては偶数（奇数）番目の走
査に対応する映像信号として、その１走査前と後の奇数
（偶数）番目の走査に対応する２つの映像信号の平均値
を液晶パネル１こ加えることにより、フレームメモリを
用いることなく、通常のテレビと同一の走査線数の表示
を行うものである。
図において（、）、（１〕）は送られてくるテレビ信号
の水平同期信号および映像信号であり、奇数フィールド
の場合を例に示している。しかって映像信号（１））に
は奇数番目の走査に対応する信号だけが含まれている。
の水平同期信号および映像信号であり、奇数フィールド
の場合を例に示している。しかって映像信号（１））に
は奇数番目の走査に対応する信号だけが含まれている。
（Ｃ）は走査パルスを作るためのクロックφ１である。
この場合、繰り返し周波数６（＋１−ｈで全走査線を走
査するために、クロックφ１の周期は水平同期信号（ａ
）の半分になる。（ｄ）は列電極に印加されるデータ信
号の１つを示したもので、奇数番［３（−−−、２ｎ−
１、２ｎ＋ １． 、２ｎ＋３、−−−）の走査期間に
は、映像信号（１））から得られた（；ｉ号電圧（−−
−＋Ｖ、ロ ＋＋Ｖ２ｎ＋１＋■、ｎ＋、＋−−−）が
、偶数番目（−−−＋、ｎ＋、ｎ＋２＋２ｎ＋＋＋−−
−）の走査期間には対応する映像信号がないので、その
かわりに前後の信号電圧の平均値（−、＼’２ｎ”（Ｖ
２ｎ−１十Ｎ’、ｎ＋、）／２．Ｖ７．＋、＝（＼ｚ、
１１＋１＋Ｖ２ｎ ＋＋１）／ ２ ＋−−−）かそれ
ぞれ出力された波形となっている。また偶数フィールド
においては偶数番目の走査期間には映像信号から得られ
る信号電圧が奇数番目の期間には平均化によって得られ
る信号）圧力咄力される。そしてフィールド毎に映像信
号の極性を反転することにより、映像信号から得られる
信号電圧と平均化によって得られる信号電圧を１つの組
とし、液晶に３０８７．の交流が印加される。
査するために、クロックφ１の周期は水平同期信号（ａ
）の半分になる。（ｄ）は列電極に印加されるデータ信
号の１つを示したもので、奇数番［３（−−−、２ｎ−
１、２ｎ＋ １． 、２ｎ＋３、−−−）の走査期間に
は、映像信号（１））から得られた（；ｉ号電圧（−−
−＋Ｖ、ロ ＋＋Ｖ２ｎ＋１＋■、ｎ＋、＋−−−）が
、偶数番目（−−−＋、ｎ＋、ｎ＋２＋２ｎ＋＋＋−−
−）の走査期間には対応する映像信号がないので、その
かわりに前後の信号電圧の平均値（−、＼’２ｎ”（Ｖ
２ｎ−１十Ｎ’、ｎ＋、）／２．Ｖ７．＋、＝（＼ｚ、
１１＋１＋Ｖ２ｎ ＋＋１）／ ２ ＋−−−）かそれ
ぞれ出力された波形となっている。また偶数フィールド
においては偶数番目の走査期間には映像信号から得られ
る信号電圧が奇数番目の期間には平均化によって得られ
る信号）圧力咄力される。そしてフィールド毎に映像信
号の極性を反転することにより、映像信号から得られる
信号電圧と平均化によって得られる信号電圧を１つの組
とし、液晶に３０８７．の交流が印加される。
第４図はｔ記の駆動波形を実現するための列電極ドライ
バの構成を示す概念図である。図において、４１．４２
．４３は映像信号のある瞬間の電圧をサンプリングしホ
ールドするためのサンプルホールド回路であり、４１〜
４３の３つに同し電圧かサンプリングされ、４１では１
走査前の映像信号と・）ｌ均化を行うために、４３では
１走査後の映像信号と平均化を行うために用いられる。
バの構成を示す概念図である。図において、４１．４２
．４３は映像信号のある瞬間の電圧をサンプリングしホ
ールドするためのサンプルホールド回路であり、４１〜
４３の３つに同し電圧かサンプリングされ、４１では１
走査前の映像信号と・）ｌ均化を行うために、４３では
１走査後の映像信号と平均化を行うために用いられる。
４２ではサンプリングされた電圧かそのまま出力される
。またサンプルホールド回路が２組（ａと１〕）になっ
ているのは、一方では平均化出力を行っている間に他方
で次の映像信号のガンプリンクを行うためである。
。またサンプルホールド回路が２組（ａと１〕）になっ
ているのは、一方では平均化出力を行っている間に他方
で次の映像信号のガンプリンクを行うためである。
図において４４は２つの電圧の平均値を得るための回路
である。信号がアナログで処理される回路構成の場合に
は、例えば゛後述するようなコンデンサによる分圧回路
を用いて平均値を得ることかできる。またデノタル信号
の場合には４４はデジタル演せ回路となるが、この場合
、平均化を行ってもサンプリングされた電圧が変化する
ことがないため、３つのサンプルホールド回路を１−）
の回路で共用することか可能となる。
である。信号がアナログで処理される回路構成の場合に
は、例えば゛後述するようなコンデンサによる分圧回路
を用いて平均値を得ることかできる。またデノタル信号
の場合には４４はデジタル演せ回路となるが、この場合
、平均化を行ってもサンプリングされた電圧が変化する
ことがないため、３つのサンプルホールド回路を１−）
の回路で共用することか可能となる。
〈実施例〉
本発明の駆動回路の構成は従来の場合（第１図）と同一
であるが、列電極ドライバＪ）よび信号制御回路の内部
構造が異なる。まず、列電極ＩＳクライバうちの１本分
（Ｘｌ）の回路の１実施例を第５図に示す。本駆動回路
は、従来例（第２図）に前述の基本原理（第４図）をそ
のまま適用したもので、したがってサンプリング部のア
ナログスイッチ５１．５２およびコンデンサ５５の数が
従来例に比較して６倍になっている。また図において、
制御信号Ｔ１〜Ｔ６、ＣＬは各列に共通である。
であるが、列電極ドライバＪ）よび信号制御回路の内部
構造が異なる。まず、列電極ＩＳクライバうちの１本分
（Ｘｌ）の回路の１実施例を第５図に示す。本駆動回路
は、従来例（第２図）に前述の基本原理（第４図）をそ
のまま適用したもので、したがってサンプリング部のア
ナログスイッチ５１．５２およびコンデンサ５５の数が
従来例に比較して６倍になっている。また図において、
制御信号Ｔ１〜Ｔ６、ＣＬは各列に共通である。
まず図において第７番目の走査に対応する映像信号を受
信している期間を考える。制御信号５１１により（、）
の瞬間アナログスイッチ５１−１．５１−２．５１−３
がオンするとその瞬間の映像信号電圧＼Ｉ７１がコンデ
ンサ５５−１．５５−２．５５−３にサンプリングされ
る。この時点ではコンデンサ５５−４．５５−５．５５
−６Ｌこは第５番１」の走査に対応する映像信号電圧＼
ｉ、Ｉがサンプリングされホールドされている。次に（
）〕）の時点で制御信号”Ｆｌ、′■゛６によりアナロ
グスイッチ５２暑、５１−６がオンすると、コンデンサ
５５−１と５５−６が並列に接続され（＼ｌ、＋土＼’
７１）／２の電圧かコンデンサ５Ｇに転送され、第６＠
目の走査に対応する映像信号電圧としてバッファ用の絶
縁ケ゛−ト型トランノスタ５７を通して負荷５８に出力
される。
信している期間を考える。制御信号５１１により（、）
の瞬間アナログスイッチ５１−１．５１−２．５１−３
がオンするとその瞬間の映像信号電圧＼Ｉ７１がコンデ
ンサ５５−１．５５−２．５５−３にサンプリングされ
る。この時点ではコンデンサ５５−４．５５−５．５５
−６Ｌこは第５番１」の走査に対応する映像信号電圧＼
ｉ、Ｉがサンプリングされホールドされている。次に（
）〕）の時点で制御信号”Ｆｌ、′■゛６によりアナロ
グスイッチ５２暑、５１−６がオンすると、コンデンサ
５５−１と５５−６が並列に接続され（＼ｌ、＋土＼’
７１）／２の電圧かコンデンサ５Ｇに転送され、第６＠
目の走査に対応する映像信号電圧としてバッファ用の絶
縁ケ゛−ト型トランノスタ５７を通して負荷５８に出力
される。
次に（ｃ）の時点になると、制御信号１′、によりアナ
ログスイッチ５５−２かオンし、コンデンサ５５−２の
電圧Ｖ７Ｉかコンデンサ５６に転送されバッファ５７を
通して出力される。次に（ｄ）の瞬間、制御信号Ｓ、１
によりアナログスイッチ５１−４．５１−５．５１−６
がオンすると、第０番目の走査に対応する映像信号電圧
Ｖ９１かコンデンサ５５−４．５５−５．５５−６にサ
ンプリングされる。そして（、）の時点で制御信号Ｔ９
、Ｔ、によりアナログスイッチ５２−３．５２−４がオ
ンすると、コンデンサ５５−３と５５−４が８列に接続
ｚｈ、（Ｖ７ｉｔｖ９１）／２の電圧かコンデンサ５６
１こ転送され、ｍ８８番目走査に対応する映像信号電圧
として負荷５８に出力される。次に（ｆ）瞬間、制御信
号Ｓ、１によりアナログスイッチ５１−１．５１−２．
５１−３か再びオンすると、第１１番目の走査に対応す
る映像信号電圧■ｌｌｉかコンデンサ５１−１．５１−
２．５１−３にサンプリングされる。そして上記動作を
繰り返すことにより、負荷５８に出力される電圧Ｘ１は
図に示した様な順序になる。図において３は３番目の走
査に対応する映像信号が出力され、３＊５は３番目と５
番目の映像信号の平均値が４番目の走査に対応する映像
信号として出力されるということを示している。
ログスイッチ５５−２かオンし、コンデンサ５５−２の
電圧Ｖ７Ｉかコンデンサ５６に転送されバッファ５７を
通して出力される。次に（ｄ）の瞬間、制御信号Ｓ、１
によりアナログスイッチ５１−４．５１−５．５１−６
がオンすると、第０番目の走査に対応する映像信号電圧
Ｖ９１かコンデンサ５５−４．５５−５．５５−６にサ
ンプリングされる。そして（、）の時点で制御信号Ｔ９
、Ｔ、によりアナログスイッチ５２−３．５２−４がオ
ンすると、コンデンサ５５−３と５５−４が８列に接続
ｚｈ、（Ｖ７ｉｔｖ９１）／２の電圧かコンデンサ５６
１こ転送され、ｍ８８番目走査に対応する映像信号電圧
として負荷５８に出力される。次に（ｆ）瞬間、制御信
号Ｓ、１によりアナログスイッチ５１−１．５１−２．
５１−３か再びオンすると、第１１番目の走査に対応す
る映像信号電圧■ｌｌｉかコンデンサ５１−１．５１−
２．５１−３にサンプリングされる。そして上記動作を
繰り返すことにより、負荷５８に出力される電圧Ｘ１は
図に示した様な順序になる。図において３は３番目の走
査に対応する映像信号が出力され、３＊５は３番目と５
番目の映像信号の平均値が４番目の走査に対応する映像
信号として出力されるということを示している。
第５図（、）に示す回路において、コンデンサ５６の容
量Ｃ９かコンデンサ５１−２．５の容量Ｃ１に比べて無
視できない大きさである場合、コンデンサ５１−２．５
がらコンデンサ５６に電圧が転送される時に電圧Ｃ１／
（Ｃ１＋ｃｏ）に減少する。
量Ｃ９かコンデンサ５１−２．５の容量Ｃ１に比べて無
視できない大きさである場合、コンデンサ５１−２．５
がらコンデンサ５６に電圧が転送される時に電圧Ｃ１／
（Ｃ１＋ｃｏ）に減少する。
したがって、２つのコンデンサの電圧が同時にコンデン
サ５６に転送される場合でもその減少率が等しくなるよ
うに、コンデンサ５５−１．３．４．６の容量はＣ１／
２になっている。
サ５６に転送される場合でもその減少率が等しくなるよ
うに、コンデンサ５５−１．３．４．６の容量はＣ１／
２になっている。
第６図は本発明の列電極ドライバの他の実施例である。
本回路は第５図と同様１列分の駆動回路１こついて描い
たものであり、前例１こおける６組のサンプリング回路
のうち、時間的ｔこ見て共通使用が可能なものに−）い
て共用できる様に結線し、サンプリング回路を４組ｔこ
減らしたものである。本回路の動作過程は前例で述べた
ものと同一であ１）、前例に比べて少ない回路素子数で
全く同一の出力波形が得られるｔこめ、回路構成」二有
利である。
たものであり、前例１こおける６組のサンプリング回路
のうち、時間的ｔこ見て共通使用が可能なものに−）い
て共用できる様に結線し、サンプリング回路を４組ｔこ
減らしたものである。本回路の動作過程は前例で述べた
ものと同一であ１）、前例に比べて少ない回路素子数で
全く同一の出力波形が得られるｔこめ、回路構成」二有
利である。
また、本発明の列電極トライバでは、第５図（１））、
第６図（ｂ）に示した様に出力Ｘｉのタイミングが水平
同期信号を基準に見た場合に奇数フィールドと偶数フィ
ールドで１走査分ずれる。した力＝って走査パルスのタ
イミングもフィールド毎に１走査分ずれるように制御す
る必要がある。これは例えば第７図に示したような回路
構成により、行電極ドライバ１２に加える走査開始パル
スＰのタイミングをフィールド毎に変えることにより容
易に達成することかできれ。図において７１．７２．７
３は７リソブフロノプである・ 〈発明の効果〉 以１−の如く本発明は、通常のテレビと同一の走査線数
の画像表示をフレームメモリを用いることなく、マトリ
ックス型液晶表示により行うことかできる有効な駆動回
路であ１）、液晶表示を用いたテレビ画像表示装置を駆
動する−にで極めて有益である。
第６図（ｂ）に示した様に出力Ｘｉのタイミングが水平
同期信号を基準に見た場合に奇数フィールドと偶数フィ
ールドで１走査分ずれる。した力＝って走査パルスのタ
イミングもフィールド毎に１走査分ずれるように制御す
る必要がある。これは例えば第７図に示したような回路
構成により、行電極ドライバ１２に加える走査開始パル
スＰのタイミングをフィールド毎に変えることにより容
易に達成することかできれ。図において７１．７２．７
３は７リソブフロノプである・ 〈発明の効果〉 以１−の如く本発明は、通常のテレビと同一の走査線数
の画像表示をフレームメモリを用いることなく、マトリ
ックス型液晶表示により行うことかできる有効な駆動回
路であ１）、液晶表示を用いたテレビ画像表示装置を駆
動する−にで極めて有益である。
第１図はスイノチングトランノスタをイ旧用したマドリ
ンク大型液晶表示装置の駆動回路のブロンフタ１および
主な信号の波形図である。第２図は従来の列電極ドライ
バの１列分の駆動回路の１例および波形図である。１３
図は本発明の基本原理を示す波形し１であり、第４図は
本発明の駆動回路の列電極トライバの回路構成を示す概
念図である。 第５図（ａ）ｊ：；よび第６図（、）は本発明の駆動回
路の列電極ドライバの１列分の回路図、第５図（１〕）
および第６図（１〕）は同しく波形図である。第７図（
、）は本発明の信号制御回路のうちの走査開始パルス発
生部の１例を示す回路図、第７図（１〕）は同しく波形
図である。 １１−ｍ−マトリックス型液晶パネル、１２−−一行電
極ドライバ、１３−−一信号制御回路、１４−一一列電
（仮ドライバ、２１〜２４．５１〜５４．６１〜６１１
−一一アナログスイッチ、２５．２６．５５．５Ｇ、６
５．６ローーーコンデンサ、２７．５７．６フーーー絶
縁ゲート型トランジスタ ）〜°４Ｘ 脅Ｙ がＩ 士 イ゛沸 す ｋ宅 ノリ
（合込パラ（０−） ＜ｂ） ｃｃＬ） 第３図 寓 ４図 （久） （ｂ） 第 ！； 図 （α） （ｂ） 第６図
ンク大型液晶表示装置の駆動回路のブロンフタ１および
主な信号の波形図である。第２図は従来の列電極ドライ
バの１列分の駆動回路の１例および波形図である。１３
図は本発明の基本原理を示す波形し１であり、第４図は
本発明の駆動回路の列電極トライバの回路構成を示す概
念図である。 第５図（ａ）ｊ：；よび第６図（、）は本発明の駆動回
路の列電極ドライバの１列分の回路図、第５図（１〕）
および第６図（１〕）は同しく波形図である。第７図（
、）は本発明の信号制御回路のうちの走査開始パルス発
生部の１例を示す回路図、第７図（１〕）は同しく波形
図である。 １１−ｍ−マトリックス型液晶パネル、１２−−一行電
極ドライバ、１３−−一信号制御回路、１４−一一列電
（仮ドライバ、２１〜２４．５１〜５４．６１〜６１１
−一一アナログスイッチ、２５．２６．５５．５Ｇ、６
５．６ローーーコンデンサ、２７．５７．６フーーー絶
縁ゲート型トランジスタ ）〜°４Ｘ 脅Ｙ がＩ 士 イ゛沸 す ｋ宅 ノリ
（合込パラ（０−） ＜ｂ） ｃｃＬ） 第３図 寓 ４図 （久） （ｂ） 第 ！； 図 （α） （ｂ） 第６図
Claims (1)
- 【特許請求の範囲】 １、又イノチングトランノスタを表示の各絵素にイ」加
したマトリックス型液晶表示を用いたテレビ画像表示装
置において、奇数（偶数）フィールドでは、奇数（偶数
）番目の走査線を走査する期間はその走査線の映像信号
に対応する信号電圧を液晶表示パネルに加え、偶数（奇
数）番［１の走査線を走査する期間にはその走査線の１
本前と後の走査線の映像信号の平均値に対応する信号電
圧を液晶表示パネルに加えることを特徴とする液晶表示
装置の駆動回路。 ２．２つの映像信号をそれぞれコンデンサにサンプリン
グし、サンプリングの後に２つのコンデンサを並列接続
することにより、２つの映像信号の平均値を得ることを
特徴とする特許請求の範囲第１項記載の液晶表示装置の
駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113744A JPS60257683A (ja) | 1984-06-01 | 1984-06-01 | 液晶表示装置の駆動回路 |
| US06/739,849 US4694349A (en) | 1984-06-01 | 1985-05-31 | Liquid crystal matrix display panel driver circuit |
| GB08513780A GB2159657B (en) | 1984-06-01 | 1985-05-31 | Liquid crystal displays |
| DE19853519793 DE3519793A1 (de) | 1984-06-01 | 1985-06-03 | Treiberschaltung fuer matrixfoermige fluessigkristall-anzeigen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113744A JPS60257683A (ja) | 1984-06-01 | 1984-06-01 | 液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60257683A true JPS60257683A (ja) | 1985-12-19 |
| JPH0362357B2 JPH0362357B2 (ja) | 1991-09-25 |
Family
ID=14620022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59113744A Granted JPS60257683A (ja) | 1984-06-01 | 1984-06-01 | 液晶表示装置の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4694349A (ja) |
| JP (1) | JPS60257683A (ja) |
| DE (1) | DE3519793A1 (ja) |
| GB (1) | GB2159657B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422658A (en) * | 1990-02-09 | 1995-06-06 | Sharp Kabushiki Kaisha | Driving method and a driving device for a display device |
| US5583531A (en) * | 1991-05-21 | 1996-12-10 | Sharp Kabushiki Kaisha | Method of driving a display apparatus |
| US5621426A (en) * | 1993-03-24 | 1997-04-15 | Sharp Kabushiki Kaisha | Display apparatus and driving circuit for driving the same |
| US5923312A (en) * | 1994-10-14 | 1999-07-13 | Sharp Kabushiki Kaisha | Driving circuit used in display apparatus and liquid crystal display apparatus using such driving circuit |
| US6151006A (en) * | 1994-07-27 | 2000-11-21 | Sharp Kabushiki Kaisha | Active matrix type display device and a method for driving the same |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3720353A1 (de) * | 1987-06-19 | 1989-01-05 | Online Tech Datenuebertragungs | Verfahren und schaltungsanordnung zur ansteuerung einer bildwiedergabeeinrichtung |
| US4870396A (en) * | 1987-08-27 | 1989-09-26 | Hughes Aircraft Company | AC activated liquid crystal display cell employing dual switching devices |
| ES2099061T3 (es) * | 1987-11-12 | 1997-05-16 | Canon Kk | Aparato de cristal liquido. |
| DE3856497T2 (de) * | 1987-12-29 | 2002-05-23 | Sharp Kk | Halbbild-Diskriminierschaltung für Fernsehsignal, z.B. für Flüssigkristallanzeige |
| EP0355693B1 (en) * | 1988-08-17 | 1995-04-12 | Canon Kabushiki Kaisha | Display apparatus |
| JPH02157813A (ja) * | 1988-12-12 | 1990-06-18 | Sharp Corp | 液晶表示パネル |
| US5111195A (en) * | 1989-01-31 | 1992-05-05 | Sharp Kabushiki Kaisha | Driving circuit for a matrix type display device |
| DE69027136T2 (de) * | 1989-02-10 | 1996-10-24 | Sharp Kk | Flüssigkristallanzeigeeinheit und Steuerverfahren dafür |
| FR2667187A1 (fr) * | 1990-09-21 | 1992-03-27 | Senn Patrice | Circuit de commande, notamment pour ecran d'affichage a cristal liquide, a sortie protegee. |
| FR2667188A1 (fr) * | 1990-09-21 | 1992-03-27 | Senn Patrice | Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide. |
| JP2719224B2 (ja) * | 1990-09-28 | 1998-02-25 | シャープ株式会社 | 表示装置の駆動回路 |
| DE4129459A1 (de) * | 1991-09-05 | 1993-03-11 | Thomson Brandt Gmbh | Verfahren und vorrichtung zur ansteuerung von matrixdisplays |
| JP2639763B2 (ja) * | 1991-10-08 | 1997-08-13 | 株式会社半導体エネルギー研究所 | 電気光学装置およびその表示方法 |
| CA2075441A1 (en) * | 1991-12-10 | 1993-06-11 | David D. Lee | Am tft lcd universal controller |
| US5257103A (en) * | 1992-02-05 | 1993-10-26 | Nview Corporation | Method and apparatus for deinterlacing video inputs |
| JP2618156B2 (ja) * | 1992-06-08 | 1997-06-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ドット・マトリックス表示パネルの駆動方法、ドット・マトリックス表示パネル用駆動回路、ドット・マトリックス表示装置、及び、ドット・マトリックス表示装置を備えた情報処理システム |
| US5381182A (en) * | 1993-09-28 | 1995-01-10 | Honeywell Inc. | Flat panel image reconstruction interface for producing a non-interlaced video signal |
| JPH07210116A (ja) * | 1993-12-28 | 1995-08-11 | Internatl Business Mach Corp <Ibm> | 液晶駆動装置及び液晶駆動方法 |
| JPH09101763A (ja) * | 1995-10-05 | 1997-04-15 | Sharp Corp | 画像表示装置の駆動回路 |
| JP3349638B2 (ja) * | 1996-11-15 | 2002-11-25 | シャープ株式会社 | 表示装置を駆動する方法および回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368514A (en) * | 1976-11-30 | 1978-06-19 | Matsushita Electric Ind Co Ltd | Driving system for matrix panel |
| JPS558157A (en) * | 1978-07-04 | 1980-01-21 | Seiko Epson Corp | Display unit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201295A (en) * | 1981-06-04 | 1982-12-09 | Sony Corp | Two-dimensional address device |
| JPS57204592A (en) * | 1981-06-11 | 1982-12-15 | Sony Corp | Two-dimensional address device |
| US4400719A (en) * | 1981-09-08 | 1983-08-23 | Rca Corporation | Television display system with reduced line-scan artifacts |
| JPS5879378A (ja) * | 1981-11-05 | 1983-05-13 | Sony Corp | テレビジヨン受像機 |
| FR2524679B1 (fr) * | 1982-04-01 | 1990-07-06 | Suwa Seikosha Kk | Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active |
| GB2118346B (en) * | 1982-04-01 | 1985-07-24 | Standard Telephones Cables Ltd | Scanning liquid crystal display cells |
| JPS5937775A (ja) * | 1982-08-25 | 1984-03-01 | Sony Corp | 倍走査テレビジヨン受像機 |
-
1984
- 1984-06-01 JP JP59113744A patent/JPS60257683A/ja active Granted
-
1985
- 1985-05-31 US US06/739,849 patent/US4694349A/en not_active Expired - Lifetime
- 1985-05-31 GB GB08513780A patent/GB2159657B/en not_active Expired
- 1985-06-03 DE DE19853519793 patent/DE3519793A1/de active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368514A (en) * | 1976-11-30 | 1978-06-19 | Matsushita Electric Ind Co Ltd | Driving system for matrix panel |
| JPS558157A (en) * | 1978-07-04 | 1980-01-21 | Seiko Epson Corp | Display unit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422658A (en) * | 1990-02-09 | 1995-06-06 | Sharp Kabushiki Kaisha | Driving method and a driving device for a display device |
| US5583531A (en) * | 1991-05-21 | 1996-12-10 | Sharp Kabushiki Kaisha | Method of driving a display apparatus |
| US5621426A (en) * | 1993-03-24 | 1997-04-15 | Sharp Kabushiki Kaisha | Display apparatus and driving circuit for driving the same |
| US6151006A (en) * | 1994-07-27 | 2000-11-21 | Sharp Kabushiki Kaisha | Active matrix type display device and a method for driving the same |
| US5923312A (en) * | 1994-10-14 | 1999-07-13 | Sharp Kabushiki Kaisha | Driving circuit used in display apparatus and liquid crystal display apparatus using such driving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4694349A (en) | 1987-09-15 |
| GB8513780D0 (en) | 1985-07-03 |
| JPH0362357B2 (ja) | 1991-09-25 |
| DE3519793A1 (de) | 1985-12-05 |
| GB2159657B (en) | 1987-12-31 |
| DE3519793C2 (ja) | 1987-05-07 |
| GB2159657A (en) | 1985-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60257683A (ja) | 液晶表示装置の駆動回路 | |
| US6396468B2 (en) | Liquid crystal display device | |
| US5602561A (en) | Column electrode driving circuit for a display apparatus | |
| JPH07113819B2 (ja) | 表示装置及びその駆動法 | |
| JPH0411035B2 (ja) | ||
| JPH0572999A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH10124010A (ja) | 液晶パネルおよび液晶表示装置 | |
| US20030038795A1 (en) | Display apparatus | |
| JP2656243B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| TW200521933A (en) | Display device and drive method thereof | |
| JP2001356738A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JPH0488770A (ja) | 表示装置の駆動方法 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JPH02184816A (ja) | アクティブマトリックス形液晶表示装置 | |
| JPS62116924A (ja) | 液晶表示装置の駆動方法 | |
| JPH09325738A (ja) | 液晶ディスプレイ装置とその駆動方法 | |
| JP2524113B2 (ja) | 液晶表示装置 | |
| JP2001027887A (ja) | 平面表示装置の駆動方法 | |
| JPH08122743A (ja) | 映像表示装置 | |
| JPS61294416A (ja) | 液晶表示式受像装置の駆動方式 | |
| JP2692343B2 (ja) | 表示装置とその制御方法およびドライブ回路 | |
| JPH0666925B2 (ja) | 液晶パネル駆動回路 | |
| JPH02143298A (ja) | 液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |