JPH0666925B2 - 液晶パネル駆動回路 - Google Patents
液晶パネル駆動回路Info
- Publication number
- JPH0666925B2 JPH0666925B2 JP28353685A JP28353685A JPH0666925B2 JP H0666925 B2 JPH0666925 B2 JP H0666925B2 JP 28353685 A JP28353685 A JP 28353685A JP 28353685 A JP28353685 A JP 28353685A JP H0666925 B2 JPH0666925 B2 JP H0666925B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- pulse
- liquid crystal
- hold
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、カラー液晶テレビジョン受像機などに用いら
れるアクティブマトリクス形の液晶パネルの駆動回路に
関するものである。
れるアクティブマトリクス形の液晶パネルの駆動回路に
関するものである。
従来の技術 近年、液晶パネルを表示素子とした液晶テレビジョン受
像機が開発されている。この液晶テレビジョン受像機の
動作の概要についてまず説明する。
像機が開発されている。この液晶テレビジョン受像機の
動作の概要についてまず説明する。
第４図に液晶テレビジョン受像機の一般的な構成を示
す。放送局から送られたテレビ信号はアンテナ１で受信
され、チューナ２で周波数変換されて中間周波数とな
る。中間周波数に変換されたテレビ信号は、信号処理回
路部３で増幅，検波され、音声信号と映像信号とが得ら
れる。音声信号は音声出力回路４を経てスピーカー５に
出力される。映像信号はクロマ部６に印加される。クロ
マ部６にはクロマ処理部とクロマ出力部とがあり、映像
信号はクロマ処理部でR,G,B信号に復調され、その後ク
ロマ出力部で１フィールド毎に極性を反転させられた信
号に変換され、Ｙドライバー９に加えられる。Ｙドライ
バー９に加えられた映像信号は、サンプルホールドされ
てアクティブマトリクスカラー液晶パネル８のソースラ
インに印加される。また映像信号は制御部７に加えら
れ、ここで各種制御パルスが得られ、Ｘドライバー10、
及びＹドライバー９の制御信号入力端子に印加される。
Ｘドライバー10は、たて方向の走査を行なうためのもの
であり、この出力はアクティブマトリクス液晶パネル８
のゲートラインに加えられる。Ｘドライバー10からのた
て方向走査パルスとＹドライバー９からの映像信号とに
よって、アクティブマトリクス形のカラー液晶パネル８
上にテレビ画像が得られる。
す。放送局から送られたテレビ信号はアンテナ１で受信
され、チューナ２で周波数変換されて中間周波数とな
る。中間周波数に変換されたテレビ信号は、信号処理回
路部３で増幅，検波され、音声信号と映像信号とが得ら
れる。音声信号は音声出力回路４を経てスピーカー５に
出力される。映像信号はクロマ部６に印加される。クロ
マ部６にはクロマ処理部とクロマ出力部とがあり、映像
信号はクロマ処理部でR,G,B信号に復調され、その後ク
ロマ出力部で１フィールド毎に極性を反転させられた信
号に変換され、Ｙドライバー９に加えられる。Ｙドライ
バー９に加えられた映像信号は、サンプルホールドされ
てアクティブマトリクスカラー液晶パネル８のソースラ
インに印加される。また映像信号は制御部７に加えら
れ、ここで各種制御パルスが得られ、Ｘドライバー10、
及びＹドライバー９の制御信号入力端子に印加される。
Ｘドライバー10は、たて方向の走査を行なうためのもの
であり、この出力はアクティブマトリクス液晶パネル８
のゲートラインに加えられる。Ｘドライバー10からのた
て方向走査パルスとＹドライバー９からの映像信号とに
よって、アクティブマトリクス形のカラー液晶パネル８
上にテレビ画像が得られる。
次に、第４図に示すＹドライバー９の動作の概要につい
て説明する。第５図にＹドライバー９の構成の一例を示
す。クロマ部からのR,G,B信号はR,G,B端子に加えられ、
アナログマルチプレクサ11により１水平周期毎に切り換
えられ３本の映像信号ライン12に導かれる。アナログマ
ルチプレクサ11は液晶パネルのR,G,B絵素配列に応じた
切換動作を行なう。13はシフトレジスタであり、クロッ
クφＹとスタートパルスＳを入力とし、サンプリングパ
ルスQ1,Q2,……,Qnを順次出力する。14はサンプルホー
ルド回路及びオペアンプであり、映像信号ライン12の映
像信号をシフトレジスタからのサンプリングパルスQ1,Q
2,……,Qnによってサンプリングし、外部から加えられ
るG1,G2パルスによってホールド動作を行なうものであ
る。サンプルホールド回路及びオペアンプ14の出力はＹ
ドライバー９の出力端子Y01,Y02,……,Y0nに接続されて
おり、この出力端子Y01,Y02,……,Y0nはアクティブマト
リクス形のカラー液晶パネルのソースラインに接続され
ている。
て説明する。第５図にＹドライバー９の構成の一例を示
す。クロマ部からのR,G,B信号はR,G,B端子に加えられ、
アナログマルチプレクサ11により１水平周期毎に切り換
えられ３本の映像信号ライン12に導かれる。アナログマ
ルチプレクサ11は液晶パネルのR,G,B絵素配列に応じた
切換動作を行なう。13はシフトレジスタであり、クロッ
クφＹとスタートパルスＳを入力とし、サンプリングパ
ルスQ1,Q2,……,Qnを順次出力する。14はサンプルホー
ルド回路及びオペアンプであり、映像信号ライン12の映
像信号をシフトレジスタからのサンプリングパルスQ1,Q
2,……,Qnによってサンプリングし、外部から加えられ
るG1,G2パルスによってホールド動作を行なうものであ
る。サンプルホールド回路及びオペアンプ14の出力はＹ
ドライバー９の出力端子Y01,Y02,……,Y0nに接続されて
おり、この出力端子Y01,Y02,……,Y0nはアクティブマト
リクス形のカラー液晶パネルのソースラインに接続され
ている。
第５図におけるサンプルホールド回路及びオペアンプの
１つの回路（ｎ番目）を第６図に示す。第６図において
12は映像信号ラインであり、ビデオ1,ビデオ2,ビデオ３
の３本のラインからなる。ｎ番目のサンプルホールド・
オプアンプ部にはビデオ２から映像信号が供給されるも
のとする。15〜20はスイッチング回路であり、それぞれ
矢印で示す記号のパルスがハイレベルのときオン，ロー
レベルのときオフとなる動作をするものである。15は映
像信号サンプリング用のスイッチング回路であり、その
出力は２つの入力スイッチング回路16,17に加えられ、
入力スイッチング回路の出力端子にホールドコンデンサ
22,23が接続され、ホールドコンデンサの出力端子に出
力スイッチング回路18,19が接続され、２つの出力スイ
ッチング回路の出力端子同士が結合され入力容量24を有
するオペアンプ21の入力端子に接続されている。20は入
力容量24に蓄積された電荷を放電させるためのスイッチ
ング回路である。オペアンプ21の出力がＹドライバーの
出力Y0nとなり、液晶パネルのソースラインに接続され
ている。
１つの回路（ｎ番目）を第６図に示す。第６図において
12は映像信号ラインであり、ビデオ1,ビデオ2,ビデオ３
の３本のラインからなる。ｎ番目のサンプルホールド・
オプアンプ部にはビデオ２から映像信号が供給されるも
のとする。15〜20はスイッチング回路であり、それぞれ
矢印で示す記号のパルスがハイレベルのときオン，ロー
レベルのときオフとなる動作をするものである。15は映
像信号サンプリング用のスイッチング回路であり、その
出力は２つの入力スイッチング回路16,17に加えられ、
入力スイッチング回路の出力端子にホールドコンデンサ
22,23が接続され、ホールドコンデンサの出力端子に出
力スイッチング回路18,19が接続され、２つの出力スイ
ッチング回路の出力端子同士が結合され入力容量24を有
するオペアンプ21の入力端子に接続されている。20は入
力容量24に蓄積された電荷を放電させるためのスイッチ
ング回路である。オペアンプ21の出力がＹドライバーの
出力Y0nとなり、液晶パネルのソースラインに接続され
ている。
以上のように構成されたサンプルホールド回路につい
て、以下にその動作を説明する。第６図に示すサンプル
ホールド回路及びオペアンプの各部の波形を第７図に示
す。第７図においてV2は映像信号ライン12のビデオ２ラ
インに加えられたテレビ映像信号であり、１水平周期を
1Hで表わしてある。（以下、１水平周期を1Hと略す。）
G1,G2はサンプルホールドのスイッチング回路16〜19に
加えられる制御パルスであり、G1,G2とも周期は2Hであ
り位相は互いにπだけずれている。また、サンプルホー
ルド動作を確実に行うために、G1,G2の両方ともがオフ
である期間ｔを設けている。G1,G2の一方がオンとなっ
ている期間をt1,t2,……で示してある。
て、以下にその動作を説明する。第６図に示すサンプル
ホールド回路及びオペアンプの各部の波形を第７図に示
す。第７図においてV2は映像信号ライン12のビデオ２ラ
インに加えられたテレビ映像信号であり、１水平周期を
1Hで表わしてある。（以下、１水平周期を1Hと略す。）
G1,G2はサンプルホールドのスイッチング回路16〜19に
加えられる制御パルスであり、G1,G2とも周期は2Hであ
り位相は互いにπだけずれている。また、サンプルホー
ルド動作を確実に行うために、G1,G2の両方ともがオフ
である期間ｔを設けている。G1,G2の一方がオンとなっ
ている期間をt1,t2,……で示してある。
Qnは第５図のシフトレジスタ13のｎ番目出力パルスであ
り、スイッチング回路15を開閉する映像信号サンプリン
グパルスである。Vna,Vnbはそれぞれホールドコンデン
サ22,23にかかる電圧波形であり、Ｙ ｎはＹドライバ
ー９のｎ番目の出力波形である。ＰはG1,G2の両方とも
がオフである期間内にスイッチング回路20に加えられる
制御パルスである。t1の期間はG2がオンでG1がオフであ
るから、ホールドコンデンサ22の情報VnaがＹドライバ
ー９の出力Y0nに伝えられるとともに、ホールドコンデ
ンサ23にはQnのサンプリングパルスによって映像情報Vn
bがサンプリングされる。次にt2の期間はG1がオン,G2が
オフであるから、t1期間にサンプリングされたVnbの情
報がＹドライバーIGの出力Ｙｎに伝えられるとともに
ホールドコンデンサ22にはQnのサンプリングパルスによ
って映像情報Vnaがサンプリングされる。以下、t3,t4,
……の期間はそれぞれt1,t2の期間と同様の動作をくり
返す。
り、スイッチング回路15を開閉する映像信号サンプリン
グパルスである。Vna,Vnbはそれぞれホールドコンデン
サ22,23にかかる電圧波形であり、Ｙ ｎはＹドライバ
ー９のｎ番目の出力波形である。ＰはG1,G2の両方とも
がオフである期間内にスイッチング回路20に加えられる
制御パルスである。t1の期間はG2がオンでG1がオフであ
るから、ホールドコンデンサ22の情報VnaがＹドライバ
ー９の出力Y0nに伝えられるとともに、ホールドコンデ
ンサ23にはQnのサンプリングパルスによって映像情報Vn
bがサンプリングされる。次にt2の期間はG1がオン,G2が
オフであるから、t1期間にサンプリングされたVnbの情
報がＹドライバーIGの出力Ｙｎに伝えられるとともに
ホールドコンデンサ22にはQnのサンプリングパルスによ
って映像情報Vnaがサンプリングされる。以下、t3,t4,
……の期間はそれぞれt1,t2の期間と同様の動作をくり
返す。
発明が解決しようとする問題点 しかしながら上記のような構成では、次のような問題点
があった。すなわち、従来の回路構成のＹドライバー９
を用いてカラー液晶パネル画面の垂直方向の解像度を上
げるためには、たて方向の絵素数を増すとともに、CRT
テレビ受像機と同じようにインターレース（飛越走査）
方式としなければならない。
があった。すなわち、従来の回路構成のＹドライバー９
を用いてカラー液晶パネル画面の垂直方向の解像度を上
げるためには、たて方向の絵素数を増すとともに、CRT
テレビ受像機と同じようにインターレース（飛越走査）
方式としなければならない。
インターレース時の液晶パネルとドライバーとの関係を
第８図に示す。第８図において、８はアクティブマトリ
クスカラー液晶パネルであり、たて絵素数はNTSC方式の
場合で480程度である。９はＹドライバー、10はＸドラ
イバーである。Ｘドライバー10は１フィールドごとに左
右のICが交互に動作し、出力パルスのオン期間は1Hであ
る。
第８図に示す。第８図において、８はアクティブマトリ
クスカラー液晶パネルであり、たて絵素数はNTSC方式の
場合で480程度である。９はＹドライバー、10はＸドラ
イバーである。Ｘドライバー10は１フィールドごとに左
右のICが交互に動作し、出力パルスのオン期間は1Hであ
る。
インターレース方式の場合、アクティブマトリクスカラ
ー液晶パネルの１つの絵素にかかる電圧の周期、すなわ
ち絵素に電圧が印加され、ホールドされ、次に電圧が印
加されるまでの期間が２垂直周期となり、ノンインター
レース時の２倍となる。またアクティブマトリクス液晶
パネルを構成するTFT（薄膜トランジスタ）のオフ抵抗
は有限値であるから、ホールド時に実際に液晶にかかる
電圧は放電され、ホールド期間が長いほどこの電圧変化
は大きなものとなる。
ー液晶パネルの１つの絵素にかかる電圧の周期、すなわ
ち絵素に電圧が印加され、ホールドされ、次に電圧が印
加されるまでの期間が２垂直周期となり、ノンインター
レース時の２倍となる。またアクティブマトリクス液晶
パネルを構成するTFT（薄膜トランジスタ）のオフ抵抗
は有限値であるから、ホールド時に実際に液晶にかかる
電圧は放電され、ホールド期間が長いほどこの電圧変化
は大きなものとなる。
従って、第８図のような従来の構成でインターレース方
式の駆動を行うと、液晶パネル８上に現われる輝度のチ
ラツキ、すなわちフリッカーの周波数が低くなるととも
に、そのレベルも大きくなるのでフリッカーが目立ち、
非常に見にくい画面となり、表示画質を極端に悪化させ
てしまうという問題点を有していた。
式の駆動を行うと、液晶パネル８上に現われる輝度のチ
ラツキ、すなわちフリッカーの周波数が低くなるととも
に、そのレベルも大きくなるのでフリッカーが目立ち、
非常に見にくい画面となり、表示画質を極端に悪化させ
てしまうという問題点を有していた。
本発明は上記問題点に鑑み、カラー液晶パネルの垂直方
向の解像度を上げても、フリッカーの増加を抑え、表示
画質の悪化を防ぐことのできる液晶パネル駆動回路を提
供することを目的とするものである。
向の解像度を上げても、フリッカーの増加を抑え、表示
画質の悪化を防ぐことのできる液晶パネル駆動回路を提
供することを目的とするものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の液晶パネル駆動
回路は、第１の映像信号をサンプリングする第１のスイ
ッチング素子の出力端子に第2,第３のスイッチング素子
が並列に接続され、第2,第３のスイッチング素子の出力
端子と基準電位間にそれぞれ第1,第２のホールドコンデ
ンサが接続され、第２の映像信号をサンプリングする第
４のスイッチング素子の出力端子に第5,第６のスイッチ
ング素子が並列に接続され、第5,第６のスイッチング素
子の出力端子と基準電位間にそれぞれ第3,第４のホール
ドコンデンサが接続され、第２のスイッチング素子と第
１のホールドコンデンサの交点に第７のスイッチング素
子が接続され、第３のスイッチング素子と第２のホール
ドコンデンサの交点に第８のスイッチング素子が接続さ
れ、第５のスイッチング素子と第３のホールドコンデン
サの交点に第９のスイッチング素子が接続され、第６の
スイッチング素子と第４のホールドコンデンサの交点に
第10のスイッチング素子が接続され、第７〜第10のスイ
ッチング素子の出力端子は互いに接続されてサンプルホ
ールド回路の出力となされている。
回路は、第１の映像信号をサンプリングする第１のスイ
ッチング素子の出力端子に第2,第３のスイッチング素子
が並列に接続され、第2,第３のスイッチング素子の出力
端子と基準電位間にそれぞれ第1,第２のホールドコンデ
ンサが接続され、第２の映像信号をサンプリングする第
４のスイッチング素子の出力端子に第5,第６のスイッチ
ング素子が並列に接続され、第5,第６のスイッチング素
子の出力端子と基準電位間にそれぞれ第3,第４のホール
ドコンデンサが接続され、第２のスイッチング素子と第
１のホールドコンデンサの交点に第７のスイッチング素
子が接続され、第３のスイッチング素子と第２のホール
ドコンデンサの交点に第８のスイッチング素子が接続さ
れ、第５のスイッチング素子と第３のホールドコンデン
サの交点に第９のスイッチング素子が接続され、第６の
スイッチング素子と第４のホールドコンデンサの交点に
第10のスイッチング素子が接続され、第７〜第10のスイ
ッチング素子の出力端子は互いに接続されてサンプルホ
ールド回路の出力となされている。
そして、１水平周期ごとにオン，オフをくり返す第１の
制御パルスにより第2,第５のスイッチング素子が開閉さ
れ、第１の制御パルスと逆相の関係にある第２の制御パ
ルスにより第3,第６のスイッチング素子が開閉され、第
１の制御パルスの前半部からなる第３のパルスにより第
８のスイッチング素子が開閉され、第１の制御パルスの
後半部からなる第４のパルスにより第10のスイッチング
素子が開閉され、第２の制御パルスの前半部からなる第
５のパルスにより第７のスイッチング素子が開閉され、
第２の制御パルスの後半部からなる第６のパルスにより
第９のスイッチング素子が開閉されるサンプルホールド
回路を有する構成にしたものである。
制御パルスにより第2,第５のスイッチング素子が開閉さ
れ、第１の制御パルスと逆相の関係にある第２の制御パ
ルスにより第3,第６のスイッチング素子が開閉され、第
１の制御パルスの前半部からなる第３のパルスにより第
８のスイッチング素子が開閉され、第１の制御パルスの
後半部からなる第４のパルスにより第10のスイッチング
素子が開閉され、第２の制御パルスの前半部からなる第
５のパルスにより第７のスイッチング素子が開閉され、
第２の制御パルスの後半部からなる第６のパルスにより
第９のスイッチング素子が開閉されるサンプルホールド
回路を有する構成にしたものである。
作用 本発明は、上記した構成によって、サンプルホールド回
路の入力側スイッチング素子の開閉を１水平周期期間ご
とに行い、出力側スイッチング素子の開閉を１／２水平
周期期間ごとに行っているため、アクティブマトリクス
形のカラー液晶パネルのたて方向絵素数を２倍に増した
場合でも、１つの絵素にかかる電圧の周期、すなわち絵
素に電圧が印加され、ホールドされ、次に電圧が印加さ
れるまでの期間が１垂直周期のままであるため、カラー
液晶パネル上に現われるフリッカー周波数の低下、及び
そのレベルの増加を抑えることができ、表示画質を向上
することができるものである。
路の入力側スイッチング素子の開閉を１水平周期期間ご
とに行い、出力側スイッチング素子の開閉を１／２水平
周期期間ごとに行っているため、アクティブマトリクス
形のカラー液晶パネルのたて方向絵素数を２倍に増した
場合でも、１つの絵素にかかる電圧の周期、すなわち絵
素に電圧が印加され、ホールドされ、次に電圧が印加さ
れるまでの期間が１垂直周期のままであるため、カラー
液晶パネル上に現われるフリッカー周波数の低下、及び
そのレベルの増加を抑えることができ、表示画質を向上
することができるものである。
実施例 以下、本発明の一実施例の液晶パネル駆動回路につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
第１図は本発明の一実施例における液晶パネル駆動回路
の構成を示すものであり、第５図におけるサンプルホー
ルド・オペアンプ14の一つの回路（ｎ番目）を示すもの
である。第１図において12は映像信号ラインであり、ビ
デオ1,ビデオ2,ビデオ３の３本のラインからなる。ｎ番
目のサンプルホールド・オペアンプ部には第１の映像信
号ラインとしてビデオ3,第２の映像信号ラインとしてビ
デオ２が割り当てられているものとする。
の構成を示すものであり、第５図におけるサンプルホー
ルド・オペアンプ14の一つの回路（ｎ番目）を示すもの
である。第１図において12は映像信号ラインであり、ビ
デオ1,ビデオ2,ビデオ３の３本のラインからなる。ｎ番
目のサンプルホールド・オペアンプ部には第１の映像信
号ラインとしてビデオ3,第２の映像信号ラインとしてビ
デオ２が割り当てられているものとする。
24は出力バッファの役目をしているオペアンプ21の入力
容量であり、20は入力容量24に蓄積された電荷を放電さ
せるためのスイッチング回路である。25〜34はそれぞれ
第１〜第10のスイッチング回路であり、それぞれ矢印で
示す記号のパルスがハイレベルのときオン，ローレベル
のときオフとなる動作をするものである。25,28は映像
信号サンプリング用のスイッチング回路であり、その出
力はそれぞれ入力スイッチング回路対26,27及び29,30に
加えられ、入力スイッチング回路対26,27の出力にはそ
れぞれ第1,第２のホールドコンデンサ35,36が接続され
て、また入力スイッチング回路対29,30の出力にはそれ
ぞれ第3,第４のホールドコンデンサ37,38が接続されて
いる。31〜34は出力スイッチング回路であり、その入力
はそれぞれ26,35の交点、27,36の交点、29,37の交点、3
0,38の交点に接続されており、また31〜34の出力は互い
に接続されオペアンプ21の入力端子に接続されている。
オペアンプ21の出力がＹドライバーの出力Y0nとなり、
これが液晶パネルのソースラインに接続されている。
容量であり、20は入力容量24に蓄積された電荷を放電さ
せるためのスイッチング回路である。25〜34はそれぞれ
第１〜第10のスイッチング回路であり、それぞれ矢印で
示す記号のパルスがハイレベルのときオン，ローレベル
のときオフとなる動作をするものである。25,28は映像
信号サンプリング用のスイッチング回路であり、その出
力はそれぞれ入力スイッチング回路対26,27及び29,30に
加えられ、入力スイッチング回路対26,27の出力にはそ
れぞれ第1,第２のホールドコンデンサ35,36が接続され
て、また入力スイッチング回路対29,30の出力にはそれ
ぞれ第3,第４のホールドコンデンサ37,38が接続されて
いる。31〜34は出力スイッチング回路であり、その入力
はそれぞれ26,35の交点、27,36の交点、29,37の交点、3
0,38の交点に接続されており、また31〜34の出力は互い
に接続されオペアンプ21の入力端子に接続されている。
オペアンプ21の出力がＹドライバーの出力Y0nとなり、
これが液晶パネルのソースラインに接続されている。
以上のように構成された液晶パネル駆動回路について、
以下にその動作を説明する。第２図は、第１図に示す液
晶パネル駆動回路の各部の波形を示す。第２図において
V2,V3はそれぞれビデオ2,ビデオ３に加えられるテレビ
映像信号である。G1,G2は入力側スイッチング回路26,2
7,29,30に加えられる制御パルスである。Qnは第５図の
シフトレジスト13のｎ番目出力パルスであり、スイッチ
ング回路25,28を開閉する映像信号サンプリングパルス
である。G1fはG1の前半部、G1bはG1の後半部、G2fはG2
の前半部、G2bはG2の後半部のパルスであり、出力側ス
イッチング回路31〜34を制御するものである。またサン
プルホールド動作を確実に行うために、G1f,G1b,G2f,G2
bのすべてがオフである期間ｔを設けている。G1f,G1b,G
2f,G2bのどれかがオンとなっている期間をt1,t2,……で
示してある。Vna,Vnb,Vnc,Vndはそれぞれホールドコン
デンサ35,36,37,38にかかる電圧波形である。ＰはG1f,G
1b,G2f,G2bのすべてガオフである期間内にスイッチング
回路20に加えられる制御パルスであり、Y0nはＹドライ
バーのｎ番目出力波形である。
以下にその動作を説明する。第２図は、第１図に示す液
晶パネル駆動回路の各部の波形を示す。第２図において
V2,V3はそれぞれビデオ2,ビデオ３に加えられるテレビ
映像信号である。G1,G2は入力側スイッチング回路26,2
7,29,30に加えられる制御パルスである。Qnは第５図の
シフトレジスト13のｎ番目出力パルスであり、スイッチ
ング回路25,28を開閉する映像信号サンプリングパルス
である。G1fはG1の前半部、G1bはG1の後半部、G2fはG2
の前半部、G2bはG2の後半部のパルスであり、出力側ス
イッチング回路31〜34を制御するものである。またサン
プルホールド動作を確実に行うために、G1f,G1b,G2f,G2
bのすべてがオフである期間ｔを設けている。G1f,G1b,G
2f,G2bのどれかがオンとなっている期間をt1,t2,……で
示してある。Vna,Vnb,Vnc,Vndはそれぞれホールドコン
デンサ35,36,37,38にかかる電圧波形である。ＰはG1f,G
1b,G2f,G2bのすべてガオフである期間内にスイッチング
回路20に加えられる制御パルスであり、Y0nはＹドライ
バーのｎ番目出力波形である。
t1の期間はG2,G2fがオンであり、その他の制御パルスが
オフであるから、ホールドコンデンサ35の情報VnaがＹ
ドライバーの出力Y0nに伝えられる。t2の期間はG2,G2b
がオンであるから、ホールドコンデンサ37の情報Vncが
Ｙドライバーの出力Y0nに伝えられる。t1,t2及びその間
のｔの期間はG2がオンでありG1がオフであるから、ホー
ルドコンデンサ36,38にはQnのサンプリングパルスによ
って映像情報Vnb,Vndがサンプリングされる。次に、t3
の期間はG1,G1fがオンであるからt1〜t2期間にサンプリ
ングされたホールドコンデンサ36の情報VnbがＹドライ
バーICの出力Y0nに伝えられる。t4の期間はG1,G1bがオ
ンであるからt1〜t2期間にサンプリングされたホールド
コンデンサ38の情報VndがＹトライバーの出力Y0nに伝え
られる。t3〜t4期間はG1がオン,G2がオフであるから、
ホールドコンデンサ35,37にはQnのサンプリングパルス
によって映像情報Vna,Vnbがサンプリングされる。以下t
5,t6,t7,t8,……の期間はそれぞれt1,t2,t3,t4の期間と
同様の動作をくり返す。
オフであるから、ホールドコンデンサ35の情報VnaがＹ
ドライバーの出力Y0nに伝えられる。t2の期間はG2,G2b
がオンであるから、ホールドコンデンサ37の情報Vncが
Ｙドライバーの出力Y0nに伝えられる。t1,t2及びその間
のｔの期間はG2がオンでありG1がオフであるから、ホー
ルドコンデンサ36,38にはQnのサンプリングパルスによ
って映像情報Vnb,Vndがサンプリングされる。次に、t3
の期間はG1,G1fがオンであるからt1〜t2期間にサンプリ
ングされたホールドコンデンサ36の情報VnbがＹドライ
バーICの出力Y0nに伝えられる。t4の期間はG1,G1bがオ
ンであるからt1〜t2期間にサンプリングされたホールド
コンデンサ38の情報VndがＹトライバーの出力Y0nに伝え
られる。t3〜t4期間はG1がオン,G2がオフであるから、
ホールドコンデンサ35,37にはQnのサンプリングパルス
によって映像情報Vna,Vnbがサンプリングされる。以下t
5,t6,t7,t8,……の期間はそれぞれt1,t2,t3,t4の期間と
同様の動作をくり返す。
第３図に、本回路を使用した場合の液晶パネルのドライ
バーとの関係を示す。第３図において、８はアクティブ
マトリクス形のカラー液晶パネルであり、たて絵素数は
NTSC方式の場合で480程度である。９は本駆動回路を搭
載したＹドライバー、10はＸドライバーである。Ｘドラ
イバー10は液晶パネル８の片側に配置され、出力パルス
のオン期間が１／2Hであるシフトレジスタ動作を行う。
Ｘドライバー10によって１つの行が選択される期間が１
／2Hであり、Ｙドライバー９からのサンプルホールドさ
れた映像信号の印加時間も約１／2Hである。従って、液
晶パネル８の垂直解像度を上げるため、たて絵素数を増
し（NTSC方式の場合には480程度）ても、１つの絵素に
かかる電圧の周期、すなわち絵素に電圧が印加され、ホ
ールドされ、次に電圧が印加されるまでの期間は１垂直
周期（NTSC方式の場合約16.7msec）であり、インターレ
ース方式とした場合に比べて１／２の時間となる。
バーとの関係を示す。第３図において、８はアクティブ
マトリクス形のカラー液晶パネルであり、たて絵素数は
NTSC方式の場合で480程度である。９は本駆動回路を搭
載したＹドライバー、10はＸドライバーである。Ｘドラ
イバー10は液晶パネル８の片側に配置され、出力パルス
のオン期間が１／2Hであるシフトレジスタ動作を行う。
Ｘドライバー10によって１つの行が選択される期間が１
／2Hであり、Ｙドライバー９からのサンプルホールドさ
れた映像信号の印加時間も約１／2Hである。従って、液
晶パネル８の垂直解像度を上げるため、たて絵素数を増
し（NTSC方式の場合には480程度）ても、１つの絵素に
かかる電圧の周期、すなわち絵素に電圧が印加され、ホ
ールドされ、次に電圧が印加されるまでの期間は１垂直
周期（NTSC方式の場合約16.7msec）であり、インターレ
ース方式とした場合に比べて１／２の時間となる。
以上のように、本実施例によれば、サンプルホールド回
路の入力側スイッチング素子の開閉を1H期間ごとに行
い、出力側スイッチング素子の開閉を１／2H期間ごとに
行うことにより、アクティブマトリクス形のカラー液晶
パネルのたて方向絵素数を増しても、パネル画面上に現
われるフリッカー周波数の低下、及びそのレベルの増加
を抑えることができ、表示画質の向上を図ることができ
る。
路の入力側スイッチング素子の開閉を1H期間ごとに行
い、出力側スイッチング素子の開閉を１／2H期間ごとに
行うことにより、アクティブマトリクス形のカラー液晶
パネルのたて方向絵素数を増しても、パネル画面上に現
われるフリッカー周波数の低下、及びそのレベルの増加
を抑えることができ、表示画質の向上を図ることができ
る。
なお、以上の説明は、アクティブマトリクス形のカラー
液晶パネルの場合であったが、アクティブマトリクス形
のモノクローム液晶パネルの場合でも同様に適用でき
る。
液晶パネルの場合であったが、アクティブマトリクス形
のモノクローム液晶パネルの場合でも同様に適用でき
る。
発明の効果 以上のように、本発明によれば、サンプルホールド回路
の入力側スイッチング素子の開閉を１水平周期期間ごと
に行い、出力側スイッチング素子の開閉を１／２水平周
期ごとに行うようにしたことにより、液晶パネルのたて
方向絵素数を２倍に増した場合でも１つの絵素にかかる
電圧の周期が１垂直周期のままにすることができるた
め、液晶パネル上に現われるフリッカー周波数の低下及
びそのレベルの増加を抑えることができ、表示画質の向
上を図ることができる。
の入力側スイッチング素子の開閉を１水平周期期間ごと
に行い、出力側スイッチング素子の開閉を１／２水平周
期ごとに行うようにしたことにより、液晶パネルのたて
方向絵素数を２倍に増した場合でも１つの絵素にかかる
電圧の周期が１垂直周期のままにすることができるた
め、液晶パネル上に現われるフリッカー周波数の低下及
びそのレベルの増加を抑えることができ、表示画質の向
上を図ることができる。
第１図は本発明の一実施例における液晶パネル駆動回路
の回路図、第２図はその回路の各部の波形を示す波形
図、第３図は同回路を使用した場合の液晶パネルとドラ
イバーとの関係を示すブロック図、第４図は液晶テレビ
ジョン受像機の一般的な構成を示すブロック図、第５図
はそのＹドライバーの構成の一例を示す回路図、第６図
はサンプルホールド・オペアンプ回路の従来例の構成を
示す回路図、第７図はその回路の各部の波形を示す波形
図、第８図は従来例の回路を使用した場合の液晶パネル
とドライバーとの関係を示すブロック図である。 12……映像信号ライン、21……オプアンプ、20,25〜34
……スイッチング回路、35〜38……ホールドコンデン
サ、24……容量成分。
の回路図、第２図はその回路の各部の波形を示す波形
図、第３図は同回路を使用した場合の液晶パネルとドラ
イバーとの関係を示すブロック図、第４図は液晶テレビ
ジョン受像機の一般的な構成を示すブロック図、第５図
はそのＹドライバーの構成の一例を示す回路図、第６図
はサンプルホールド・オペアンプ回路の従来例の構成を
示す回路図、第７図はその回路の各部の波形を示す波形
図、第８図は従来例の回路を使用した場合の液晶パネル
とドライバーとの関係を示すブロック図である。 12……映像信号ライン、21……オプアンプ、20,25〜34
……スイッチング回路、35〜38……ホールドコンデン
サ、24……容量成分。
Claims (1)
- 【請求項１】第１の映像信号をサンプリングする第１の
スイッチング素子の出力端子に第2,第３のスイッチング
素子が並列に接続され、第2,第３のスイッチング素子の
出力端子と基準電位間にそれぞれ第1,第２のホールドコ
ンデンサが接続され、第２の映像信号をサンプリングす
る第４のスイッチング素子の出力端子に第5,第６のスイ
ッチング素子が並列に接続され、第5,第６のスイッチン
グ素子の出力端子と基準電位間にそれぞれ第3,第４のホ
ールドコンデンサが接続され、第２のスイッチング素子
と第１のホールドコンデンサの交点に第７のスイッチン
グ素子が接続され、第３のスイッチング素子と第２のホ
ールドコンデンサの交点に第８のスイッチング素子が接
続され、第５のスイッチング素子と第３のホールドコン
デンサの交点に第９のスイッチング素子が接続され、第
６のスイッチング素子と第４のホールドコンデンサの交
点に第10のスイッチング素子が接続され、第７〜第10の
スイッチング素子の出力端子は互いに接続されてサンプ
ルホールド回路の出力となり、１水平周期ごとにオン，
オフをくり返す第１の制御パルスにより第2,第５のスイ
ッチング素子が開閉され、第１の制御パルスと逆相の関
係にある第２の制御パルスにより第3,第６のスイッチン
グ素子が開閉され、第１の制御パルスの前半部からなる
第３のパルスにより第８のスイッチング素子が開閉さ
れ、第１の制御パルスの後半部からなる第４のパルスに
より第10のスイッチング素子が開閉され、第２の制御パ
ルスの前半部からなる第５のパルスにより第７のスイッ
チング素子が開閉され、第２の制御パルスの後半部から
なる第６のパルスにより第９のスイッチング素子が開閉
されるサンプルホールド回路を有することを特徴とする
液晶パネル駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28353685A JPH0666925B2 (ja) | 1985-12-17 | 1985-12-17 | 液晶パネル駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28353685A JPH0666925B2 (ja) | 1985-12-17 | 1985-12-17 | 液晶パネル駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62142480A JPS62142480A (ja) | 1987-06-25 |
| JPH0666925B2 true JPH0666925B2 (ja) | 1994-08-24 |
Family
ID=17666801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28353685A Expired - Lifetime JPH0666925B2 (ja) | 1985-12-17 | 1985-12-17 | 液晶パネル駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666925B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2515559B2 (ja) * | 1987-09-24 | 1996-07-10 | ホシデン株式会社 | 液晶表示パネルの駆動方法 |
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2006175580A (ja) * | 2004-11-29 | 2006-07-06 | Yamazaki Mazak Corp | レーザ加工機におけるノズル研磨装置 |
-
1985
- 1985-12-17 JP JP28353685A patent/JPH0666925B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62142480A (ja) | 1987-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| US5602561A (en) | Column electrode driving circuit for a display apparatus | |
| JPS6249399A (ja) | 表示装置 | |
| JPH0654961B2 (ja) | サンプルホ−ルド回路 | |
| JPS61112188A (ja) | 表示装置及びその駆動法 | |
| JPH0362357B2 (ja) | ||
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPH0652938B2 (ja) | 液晶表示装置 | |
| JPS6271932A (ja) | 液晶表示装置の駆動方法 | |
| JP2000206492A (ja) | 液晶表示装置 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JPH0666925B2 (ja) | 液晶パネル駆動回路 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JPH0824359B2 (ja) | アクティブマトリクス型画像表示装置 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JPH01174185A (ja) | 液晶表示装置 | |
| JP2524112B2 (ja) | 液晶表示装置 | |
| JPH07306662A (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JP2602702B2 (ja) | マトリクス表示装置のデータドライバ | |
| JPH01217498A (ja) | 表示駆動回路 | |
| JPH0628863Y2 (ja) | 液晶表示装置 | |
| JPH02143298A (ja) | 液晶ディスプレイ装置 | |
| JPH0779452B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |