JPS62142480A - 液晶パネル駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 ３、、。

本発明は、カラー液晶テレビジョン受像機などに用いら
れるアクティブマトリクス形の液晶パネルの駆動回路に
関するものである。

従来の技術 近年、液晶パネルを表示素子とした液晶テレビジョン受
像機が開発されている。この液晶テレビジョン受像機の
動作の概要についてまず説明する。

第４図に液晶テレビシコン受像機の一般的な構成を示す
。放送局から送られたテレビ信号はアンテナ１で受信さ
れ、チューナ２で周波数変換されて中間周波数となる。

中間周波数に変換されたテレビ信号は、信号処理回路部
３で増幅、検波され、音声信号と映像信号とが得られる
。音声信号は音声出力回路４を経てスピーカー５に出力
される。

映像信号はクロマ部６に印加される。クロマ部６にはク
ロマ処理部とクロマ出力部とがあり、映像信号はクロマ
処理部でＲ、Ｇ　、Ｂ信号に復調され、その後クロマ出
力部で１フイールド毎に極性を反転させられた信号に変
換され、Ｙドライバー９に加えられる。Ｙドライバー９
に加えられた映像信号は、サンプルホールドされてアク
ティブマトリクスカラー液晶パネル８のソースラインに
印加される。また映像信号は制御部７に加えられ、ここ
で各種制御パルスが得られ、Ｘドライバー１０、及びＹ
ドライバー９の制御信号入力端子に印加される。Ｘドラ
イバー１０は、たて方向の走査を行なうだめのものであ
り、この出力はアクティブマトリクス液晶パネル８のゲ
ートラインに加えられる。Ｘドライバー１０からのだて
方向走査パルスとＹドライバー９からの映像信号とによ
って、アクティブマトリクス形のカラー液晶パネル８上
にテレビ画像が得られる。

次に、第４図に示すＹドライバー９の動作の概要につい
て説明する。第５図にＹドライバー９の構成の一例を示
す。クロマ部からのＲ，Ｇ、Ｂ信号はＲ、Ｇ　、Ｂ端子
に加えられ、アナログマルチプレクサ１１により１水平
周期毎に切り換えられ３本の映像信号ライン１２に導か
れる。アナログマルチプレクサ１１は液晶パネルのＲ，
Ｇ、Ｂ絵素配列に応じた切換動作を行なう。１３はシフ
ト５ページ レジスタであす、クロックφ丁とスタートパルスＳを入
力とし、サンプリングパルスＱ１．　Ｑ２　、・・・・
・・。

Ｑｎを順次出力する。１４はサンプルホールド回路及び
オペアンプであり、映像信号ライン１２の映像信号をシ
フトレジスタからのサンプリングパルスＱ＋　＋　Ｑ２
　ｒ・・・・・・＋　Ｑｎによってサンプリングし、外
部から加えられる”＋　＋　０２パルスによってホール
ド動作を行なうものである。サンプルホールド回路及び
オペアンプ１４の出力はＹドライバー９の出力端子ｙｏ
＋　ｌ　”０２　ｒ・・・・・・＋　ＹＯｉｌ　　に接
続されておシ、この出力端子Ｙ０１　＋　ＹＯ２＋・・
・・・・＋　Ｙ［１’ｎ　　はアクティブマトリクス形
のカラー液晶パネルのソースラインに接続されている。

第６図におけるサンプルホールド回路及びオペアンプの
１つの回路（ｎ番目）を第６図に示す。

第６図において１２は映像信号ラインであり、ビデ第１
．ビデ第２．ビデ第３の３本のラインからなる。ｎ番目
のサンプルホールド・オペアンプ部にはビデ第２から映
像信号が供給されるものとする。１５〜２ｏはスイッチ
ング回路であり、それ６ベージ それ矢印で示す記号のパルスがハイレベルのときオン、
ローレベルのときオフと々る動作をするものである。１
５は映像信号サンプリング用のスイッチング回路であり
、その出力は２つの入力スイッチング回路１６．１７に
加えられ、入力スイッチング回路の出力端子にホールド
コンデンサ２２゜２３が接続され、ホールドコンデンサ
の出力端子に出力スイッチング回路１８．１９が接続さ
れ、２つの出力スイッチング回路の出力端子同士が結合
され入力容量２４を有するオペアンプ２１の入力端子に
接続されている。２ｏは入力容量２４に蓄積された電荷
を放電させるためのスイッチング回路である。オペアン
プ２１の出力がＹドライバーの出力ＹＯｎとなり、液晶
パネルのソースラインに接続されている。

以上のように構成されたサンプルホールド回路について
、以下にその動作を説明する。第６図に示すサンプルホ
ールド回路及びオペアンプの各部の波形を第７図に示す
。第７図においてｖ２は映像信号ライン１２のビデ第２
ラインに加えられた７ロージ テレビ映像信号であり、１水平周期を１Ｈで表わしであ
る。（以下、１水平周期を１Ｈと略す。）Ｃ２ｌ＋０２
　はサンプルホールドのスイッチング回路１６〜１９に
加えられる制御パルスであり、Ｇ１゜Ｇ２　　とも周期
は２Ｈであり位相は互いにπだけずれている。また、サ
ンプルホールド動作を確実に行うために、Ｇ１＋”２　
の両方ともがオフである期間ｔを設けている。Ｊ＋　０
２の一方がオンとなっている期間をＵ＋ｔ２＋・・・・
・・　で示しである。

Ｑｎは第６図のシフトレジスタ１３のｎ番目出力パルス
であり、スイッチング回路１５を開閉スる映像信号サン
プリングパルスである。Ｖｎａ　、　Ｖｎｂはそれぞれ
ホールドコンデンサ２２．２３にかかる電圧波形であり
、ｙｏｎはＹドライバー９のｎ番目の出力波形である。

ＰはＧ１１　’２の両方ともがオフである期間内にスイ
ッチング回路２ｏに加えられる制御パルスである。ｔｌ
　の期間はＧ２がオンで０１がオフであるから、ホール
ドコンデンサ２２の情報ＶｎａがＹドライバー９の出力
Ｙｏｎに伝えられるとともに、ホールドコンデンサ２３
にはＱｎのサンプリングパルスによって映像情報Ｖｎｂ
がサンプリングされる。次にｔ２の期間はＧ１がオン＋
Ｇ２がオフであるから、ｔ１期間にサンプリングされた
Ｖｎｂの情報がＹドライバーＩＧの出力Ｙｏｎに伝えら
れるとともにホールドコンデンサ２２にはＱｎのサンプ
リングパルスによって映像情報Ｖｎ＆がサンプリングさ
れる。以下、ｔ５＋ｔ４＋・・・・・・の期間はそれぞ
れｔｌ、ｔ２の期間と同様の動作をくり返す。

発明が解決しようとする問題点 しかしながら上記のような構成では、次のような問題点
があった。すなわち、従来の回路構成のＹドライバー９
を用いてカラー液晶パネル画面の垂直方向の解像度を上
げるためＫは、たて方向の絵素数を増すとともに、ＣＲ
Ｔテレビ受像機と同じようにインターレース（飛越走査
）方式としなければならない。

インターレース時の液晶パネルとドライバーとの関係を
第８図に示す。第８図において、８はアクティブマトリ
クスカラー液晶パネルであり、た９ベージ て絵素数はＮＴＳＣｊ方式の場合で４８０程度である。

９はＹドライバー、１０はＸドライバーである。Ｘドラ
イバー１０は１フイールドごとに左右のＩＣが交互に動
作し、出力パルスのオン期間は１Ｈである。

インターレース方式の場合、アクティブマトリクスカラ
ー液晶パネルの１つの絵素にかかる電圧の周期、すなわ
ち絵素に電圧が印加され、ホールドされ、次に電圧が印
加されるまでの期間が２垂直周期となり、ノンインター
レース時の２倍となる。またアクティブマトリクス液晶
パネルを構成するＴＰＴ　（薄膜トランジスタ）のオフ
抵抗は有限値であるから、ホールド時に実際に液晶にか
かる電圧は放電され、ホールド期間が長いほどこの電圧
変化は大きなものとなる。

従って、第８図のような従来の構成でインターレース方
式の駆動を行うと、液晶パネル８上に現われる輝度のチ
ラッキ、すなわちフリッカ−の周波数が低くなるととも
に、そのレベルも大きくなるのでフリッカ−が目立ち、
非常に見にくい画面１０、。

となり、表示画質を極端に悪化させてしまうという問題
点を有していた。

本発明は上記問題点に鑑み、カラー液晶パネルの垂直方
向の解像度を上げても、フリッカ−の増加を抑え、表示
画質の悪化を防ぐことのできる液晶パネル駆動回路を提
供することを目的とするものである。

問題点を解決するだめの手段 上記問題点を解決するために、本発明の液晶パネル駆動
回路は、第１の映像信号をサンプリングする第１のスイ
ッチング素子の出力端子に第２゜第３のスイッチング素
子が並列に接続され、第２゜第３のスイッチング素子の
出力端子と基単電位間にそれぞれ第１．第２のホールド
コンデンサが接続され、第２の映像信号をサンプリング
する第４のスイッチング素子の出力端子に第５．第６の
スイッチング素子が並列に接続され、第５．第６のスイ
ッチング素子の出力端子と基単電位間にそれぞれ第３．
第４のホールドコンデンサが接続され、第２のスイッチ
ング素子と第１のホールドコンデ１１、−ジ ンサの交点に第７のスイッチング素子が接続され、第３
のスイッチング素子と第２のホールドコンデンサの交点
に第８のスイッチング素子が接続され、第５のスイッチ
ング素子と第３のホールドコンデンサの交点に第９のス
イッチング素子が接続され、第６のスイッチング素子と
第４のホールドコンデンサの交点に第１０のスイッチン
グ素子が接続され、第７〜第１０のスイッチング素子の
出力端子は互いに接続されてサンプルホールド回路の出
力となされている。

そして、１水平周期ごとにオン、オフをくり返す第１の
制御パルスにより第２．第５のスイッチング素子が開閉
され、第１の制御パルスと逆相の関係にある第２の制御
パルスにより第３．第６のスイッチング素子が開閉され
、第１の制御パルスの前半部からなる第３のパルスによ
り第８のスイッチング素子が開閉され、第１の制御パル
スの後半部からなる第４のパルスにより第１０のスイッ
チング素子が開閉され、第２の制御パルスの前半部から
なる第５のパルスにより第７のスイッチング素子が開閉
され、第２の制御パルスの後半部からなる第６のパルス
により第９のスイッチング素子が開閉されるサンプルホ
ールド回路を有する構成にしだものである。

作用 本発明は、上記した構成によって、サンプルホールド回
路の入力側スイッチング素子の開閉を１水平周期期間ご
とに行い、出力側スイッチング素子の開閉を捧水平周期
期間ごとに行っているため、アクティブマトリクス形の
カラー液晶パネルのたて方向絵素数を２倍に増した場合
でも、１つの絵素にかかる電圧の周期、すなわち絵素に
電圧が印加され、ホールドされ、次に電圧が印加される
までの期間が１垂直周期のま壕であるため、カラー液晶
パネル上に現われるフリッカ−周波数の低下、及びその
レベルの増加を抑えることができ、表示画質を向上する
ことができるものである。

実施例 以下、本発明の一実施例の液晶パネル駆動回路について
、図面を参照しながら説明する。

１３６−、。

第１図は本発明の一実施例における液晶パネル駆動回路
の構成を示すものであり、第５図におけるサンプルホー
ルド拳オペアンプ１４の一つの回路（ｎ番目）を示すも
のである。第１図において１２は映像信号ラインであり
、ビデ第１．ビデ第２、ビデ第３の３本のラインからな
る。ｎ番目のサンプルホールド串オペアンプ部には第１
の映像信号ラインとしてビデ第３．第２の映像信号ライ
ンとしてビデ第２が割り当てられているものとする。

２４は出力バッファの役目をしているオペアンプ２１０
入力容量であり、２０は入力容量２４に蓄積された電荷
を放電させるためのスイッチング回路である。２５〜３
４はそれぞれ第１〜第１０のスイッチング回路であり、
それぞれ矢印で示す記号のパルスがハイレベルのトキオ
ン、ローレベルのときオフとなる動作をするものである
。２５゜２８は映像信号サンプリング用のスイッチング
回路であり、その出力はそれぞれ入力スイッチング回路
対２６．２７及び２９．３０に加えられ、入１４、、。

カスイツチング回路対２６．２７の出力にはそれぞれ第
１．第２のホールドコンデンサ３５．３６が接続され、
また入力スイッチング回路対２９゜３０の出力にはそれ
ぞれ第３．第４のホールドコンデンサ３７．３８が接続
されている。３１〜３４は出力スイッチング回路であり
、その入力はそれぞれ２６．３５の交点、２７．３６の
交点、２９．３７の交点、３０．３８の交点に接続され
ており、また３１〜３４の出力は互いに接続されオペア
ンプ２１の入力端子に接続されている。オペアンプ２１
の出力がＹドライバーの出力Ｙｏｎとなシ、これが液晶
パネルのソースラインに接続されている。

以上のように構成された液晶パネル駆動回路について、
以下にその動作を説明する。第２図は、第１図に示す液
晶パネル駆動回路の各部の波形を示す。第２図において
ｖ２．ｖ５はそれぞれビデ第２、ビデ第３に加えられる
テ１／ビ映像信号である。

０１　ｒ０２は入力側スイッチング回路２６　、２７　
。

２９．３０に加えられる制御パルスである。Ｑｎは１５
、。

第６図のシフトレジスト１３のｎ番目出力パルスであり
、スイッチング回路２５．２８を開閉する映像信号サン
プリングパルスである。ＧｌｆＵＧｌの前半部、Ｇ＋ｂ
はＧ１の後半部、ＧｚｆはＧ２の前半部、Ｇ２ｂハＧ２
の後半部のパルスであり、出力側スイッチング回路３１
〜３４を制御するものである。

まだサンプルホールド動作を確実に行うために、Ｇｉｆ
　、Ｇ＋ｂ　、　Ｇｚｆ　＊　Ｇｚｂのすべてがオフで
ある期間ｔを設けている。Ｇ＋　ｆ　＋　Ｇ＋ｂ　＋　
Ｇｚｆ　＋　Ｇｚｂのどれかがオンとなっている期間を
ｔｌ、ｔ２．・・・・・・で示しであるＯ　ｖｎｔＬ　
＋　ｖｎｂ　＋　ｖｎｏ　＋　Ｖｎｄはそれぞれホール
ドコンデンサ３５，３６，３７．３８にかかる電圧波形
である。ＰはＧｌｆ　ｌ　Ｇ＋ｂ　＋　Ｇｚｆ　ｒ　Ｇ
ｚｂのすべてがオフである期間内にスイッチング回路２
ｏに加えられる制御パルスであり、ＹＯｎはＹドライバ
ーのｎ番目出力波形である。

ｔｌ　の期間は０２１　Ｇ２　ｆがオンであり、その他
の制御パルスがオフであるから、ホールドコンデンサ３
５の情報ＶｎｌＬがＹドライバーの出力ＹＤｎに伝えら
れる。ｔ２の期間は”２１　Ｇｚｂがオンであるから、
ホールドコンデンサ３７の情報ＶｎＣがＹドライバーの
出力ＹｏＨに伝えられる。ｔｌ、ｔ２及びその間のｔの
期間はＧ２がオンでありＧ１がオフであるから、ホール
ドコンデンサ３６．３８にはＱｎのサンプリングパルス
によって映像情報Ｖｎｂ　＋　ｖｎａがサンプリングさ
れる。次に、ｔ３の期間はＧ、、Ｇｌｆがオンであるか
らｔ１〜ｔ２期間にサンプリングされたホールドコンデ
ンサ３６の情報ＶｎｂがＹドライバーＩＣの出力ｙｏｎ
に伝えられる。ｔ４の期間はＧ１．Ｇｌｂがオンである
からｔ１〜ｔ２期間にサンプリングされたホールドコン
デンサ３８の情報ＶｎｄがＹドライバーの出力ＹＯｎに
伝えられる。ｔ５〜ｔ４期間はＧ１　がオンｒ”２がオ
フであるから、ホールドコンデンサ３５．３７にはＱｎ
のサンプリングパルスによって映像情報ｖｎａ　＋　ｖ
ｎｏがサンプリングされる。以下ｔ５　＋　ｔ６　＋　
ｔ７　＋　ｔ［＋　＋・・・・・・の期間はそれぞれｔ
１＋　ｔ２　ｒ　ｔ３　＋　ｔ４　の期間と同様の動作
をくり返す。

第３図に、本回路を使用した場合の液晶パネルとドライ
バーとの関係を示す。第３図において、１７、。

８はアクティブマトリクス形のカラー液晶パネルであシ
、たて絵素数はＮＴＳＣ方式の場合で４８０程度である
。９は本駆動回路を搭載したＹドライバー、１ｏはＸド
ライバーである。Ｘドライバー１０は液晶パネル８０片
側に配置され、出力パルスのオン期間がＶ２Ｈであるシ
フトレジスタ動作を行う。Ｘドライバー１０によって１
つの行が選択される期間がｖ２Ｈであり、Ｙドライバー
９からのサンプルホールドされた映像信号の印加時間も
約１１２Ｈである。従って、液晶パネル８の垂直解像度
を上げるため、たて絵素数を増しくＮＴＳＯ方式の場合
には４８０程度）でも、１つの絵素にかかる電圧の周期
、すなわち絵素に電圧が印加され、ホールドされ、次に
電圧が印加されるまでの期間は１垂直周期（ＮＴＳＣ方
式の場合約１６．７ｍ５ｅｃ）であり、インターレース
方式とした場合に比べて捧の時間と々る。

以上のように、本実施例によれば、サンプルホールド回
路の入力側スイッチング素子の開閉を１Ｈ期間ごとに行
い、出力側スイッチング素子の開１８、。

閉を１，４Ｈ期間ごとに行うことにより、アクティブマ
トリクス形のカラー液晶パネルのたて方向絵素数を増し
ても、パネル画面上に現われるフリッカ−周波数の低下
、及びそのレベルの増加を抑えることができ、表示画質
の向上を図ることができる。

なお、以上の説明は、アクティブマトリクス形のカラー
液晶パネルの場合であったが、アクティブマトリクス形
のモノクローム液晶パネルの場合でも同様に適用できる
。

発明の効果 以上のように、本発明によれば、サンプルホールド回路
の入力側スイッチング素子の開閉を１水平周期期間ごと
に行い、出力側スイッチング素子の開閉を捧水平周期ご
とに行うようにしたことにより、液晶パネルのたて方向
絵素数を２倍に増した場合でも１つの絵素にかかる電圧
の周期が１垂直周期のままにすることができるため、液
晶パネル上に現われるフリッカ−周波数の低下及びその
レベルの増加を抑えることができ、表示画質の向上を図
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例における液晶パネル駆動回路
の回路図、第２図はその回路の各部の波形を示す波形図
、第３図は同回路を使用した場合の液晶パネルとドライ
バーとの関係を示すブロック図、第４図は液晶テレビジ
ョン受像機の一般的な構成を示すブロック図、第５図は
そのＹドライバーの構成の一例を示す回路図、第６図は
サンプルホールド・オペアンプ回路の従来例の構成を示
す回路図、第７図はその回路の各部の波形を示す波形図
、第８図は従来例の回路を使用した場合の液晶パネルと
ドライバーとの関係を示すブロック図である。 １２・・・・・・映像信号ライン、２１・・・・・・オ
ペアンプ、２０．２５〜３４・・・・・・スイッチング
回路、３６〜３８・・・・・・ホールドコンデンサ、２
４・・・・・・容量成分。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名２ｆ
−−７１ｅ　ｒ＞ｖ’ 第２図 第３図 ロ　　　　　　　　　　　　　載 （４ｃ：

Claims (1)

【特許請求の範囲】
1. 第１の映像信号をサンプリングする第１のスイッチング
   素子の出力端子に第２、第３のスイッチング素子が並列
   に接続され、第２、第３のスイッチング素子の出力端子
   と基準電位間にそれぞれ第１、第２のホールドコンデン
   サが接続され、第２の映像信号をサンプリングする第４
   のスイッチング素子の出力端子に第５、第６のスイッチ
   ング素子が並列に接続され、第５、第６のスイッチング
   素子の出力端子と基準電位間にそれぞれ第３、第４のホ
   ールドコンデンサが接続され、第２のスイッチング素子
   と第１のホールドコンデンサの交点に第７のスイッチン
   グ素子が接続され、第３のスイッチング素子と第２のホ
   ールドコンデンサの交点に第８のスイッチング素子が接
   続され、第５のスイッチング素子と第３のホールドコン
   デンサの交点に第９のスイッチング素子が接続され、第
   ６のスイッチング素子と第４のホールドコンデンサの交
   点に第１０のスイッチング素子が接続され、第７〜第１
   ０のスイッチング素子の出力端子は互いに接続されてサ
   ンプルホールド回路の出力となり、１水平周期ごとにオ
   ン、オフをくり返す第１の制御パルスにより第２、第５
   のスイッチング素子が開閉され、第１の制御パルスと逆
   相の関係にある第２の制御パルスにより第３、第６のス
   イッチング素子が開閉され、第１の制御パルスの前半部
   からなる第３のパルスにより第８のスイッチング素子が
   開閉され、第１の制御パルスの後半部からなる第４のパ
   ルスにより第１０のスイッチング素子が開閉され、第２
   の制御パルスの前半部からなる第５のパルスにより第７
   のスイッチング素子が開閉され、第２の制御パルスの後
   半部からなる第６のパルスにより第９のスイッチング素
   子が開閉されるサンプルホールド回路を有することを特
   徴とする液晶パネル駆動回路。