JP2010199775A - Ad変換装置及びad変換方法 - Google Patents

Ad変換装置及びad変換方法 Download PDF

Info

Publication number
JP2010199775A
JP2010199775A JP2009040256A JP2009040256A JP2010199775A JP 2010199775 A JP2010199775 A JP 2010199775A JP 2009040256 A JP2009040256 A JP 2009040256A JP 2009040256 A JP2009040256 A JP 2009040256A JP 2010199775 A JP2010199775 A JP 2010199775A
Authority
JP
Japan
Prior art keywords
conversion
impedance
measured
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009040256A
Other languages
English (en)
Inventor
Hiroshi Nakai
宏 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009040256A priority Critical patent/JP2010199775A/ja
Priority to US12/709,056 priority patent/US7978114B2/en
Publication of JP2010199775A publication Critical patent/JP2010199775A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Abstract

【課題】被測定電圧源の出力インピーダンスが不明な場合であっても、基板ノイズ等による測定誤差をキャンセルして精度のよい測定結果を得ることのできるAD変換装置及びAD変換方法を提供する。
【解決手段】基準電圧入力と被測定電圧入力との電位差をディジタル信号に変換して出力するAD変換部と、被測定電圧源と被測定電圧入力との間に接続された第1のスイッチと、一端が被測定電圧入力及び第1のスイッチの一端に、他端が基準電源に接続された第1のサンプリング容量と、基準電圧源と基準電圧入力との間に接続された第2のスイッチと、一端が基準電圧入力及び第2のスイッチの一端に他端が基準電源に接続された第2のサンプリング容量と、基準電圧源と第2のスイッチの他端との間に接続され、基準電圧源と第2のスイッチの他端との間のインピーダンスを段階的に変えることのできるインピーダンス調整回路を備える。
【選択図】図1

Description

本発明は、AD変換装置及びAD変換方法に関する。特に、被測定電圧源の電圧をサンプリング容量に充電し、その充電した電荷に基づいてAD変換を行うAD変換装置及びAD変換方法に関する。
デジタルカメラやプリンタといったSOC(System−on−a−chip)にAD変換回路等のアナログ回路を搭載した製品が広く用いられるようになってきている。これらのアナログ回路を搭載したSOC製品において、半導体チップの高集積化、高速化に伴い、各素子間の距離が短くなり、かつチップの動作周波数が高くなったことで、アナログ回路におけるディジタル回路等の動作ノイズの影響が一層多くなり、耐ノイズ特性の向上の要求が高まっている。
また、多ピンの半導体パッケージに搭載され、チップ内の色々な周波数で動作する内部回路やI/Oバッファにより発生する動作ノイズの周波数成分がチップによって異なり、個々のチップに対してのノイズ対策が重要となってきている。
図5は、特許文献1に記載されている従来のサンプリングホールド回路を用いたチョッパ型のAD変換回路のサンプリングホールド部1の回路図である。この従来のサンプリングホールド回路を用いたAD変換回路では、このスイッチ11a、11bをサンプリングクロックに応じてオンオフ動作し、スイッチ素子がオン状態となったときに基準電圧、被測定電圧を容量素子12a、12bにそれぞれ蓄積させる。この容量12a、12bに蓄積した基準電圧側サンプリング電位、被測定電圧側サンプリング電位を後段の図示しない比較回路により比較し、その比較結果に基づいて、AD変換動作を行い、比較結果をディジタル信号に変換する。
特許文献1では、基準電圧源21の出力インピーダンスZaと被測定電圧源22の出力インピーダンスZbの違いを補うように、スイッチ素子の直列抵抗値Ra、Rbと、容量素子の容量値Ca、Cbのサイズを、(Za+Ra)×Ca=(Zb+Rb)×Cbとして、基準電圧側と、被測定電圧側の時定数を等しくして、フィードスルー現象を抑えて正確なサンプルホールドを実現することが記載されている。
特許文献2には、半導体集積回路において複数の出力バッファ回路の出力インピーダンスを1つの制御回路でそれぞれ異なる出力インピーダンスに設定することのできるインピーダンス制御回路が記載されている。
特開平10−293999号公報 特開2004−40332号公報
以下の分析は本発明において与えられる。特許文献1では、被測定電圧源に合わせて、あらかじめ、スイッチ素子の直列抵抗値や容量素子の容量値を作りこんでおくことが記載されている。しかし、低速で使用する逐次比較型AD変換装置などでは一つのAD変換回路の入力をセンサーの出力や電源電圧のモニター回路など多様なインピーダンスを持つ回路に接続を切り換えて用いられる場合も多い。この様な場合、基準電圧側と異なったインピーダンスを持つ回路から被測定電圧が入力されると半導体チップのディジタル回路等から発生するクロック等が半導体基板を伝わって基板ノイズとしてAD変換精度に影響を与える。また、被測定電圧の出力インピーダンスは事前にわかっていない場合が多い。
図6は、基板ノイズを受けた場合の、基準電圧側サンプリング電位501と被測定電圧側サンプリング電位502の電位の時間的な変化を示す。基板ノイズにより、基準電圧側サンプリング電位501と被測定電位サンプリング電位502が電位の変動を受けたとしても、同相のノイズであれば、基本的には、キャンセルすることが可能である。しかし、基準電圧側と被測定電圧側で時定数が異なる場合は、基板ノイズの影響は、基準電圧側と被測定電圧側で等しくならない。したがって、基板ノイズにより、測定誤差が生じる。従って、被測定電圧が同一の電圧であっても図7に示すように複数回測定すると異なった測定結果を示すようになる。
よって、基板ノイズの影響を受けにくい精度のよいAD変換装置、AD変換方法が求められている。
本発明の1つの側面によるAD変換装置は、基準電圧入力と被測定電圧入力との電位差をディジタル信号に変換して出力するAD変換部と、被測定電圧源と前記被測定電圧入力との間に接続された第1のスイッチと、一端が前記被測定電圧入力及び前記第1のスイッチの一端に他端が基準電源に接続された第1のサンプリング容量と、基準電圧源と前記基準電圧入力との間に接続された第2のスイッチと、一端が前記基準電圧入力及び前記第2のスイッチの一端に他端が前記基準電源に接続された第2のサンプリング容量と、前記基準電圧源と前記第2のスイッチの他端との間に接続され前記基準電圧源と前記第2のスイッチの他端との間のインピーダンスを段階的に変えることのできるインピーダンス調整回路を備える。
また、本発明の他の側面によるAD変換方法は、基準電圧入力と被測定電圧入力との電位差をディジタル信号に変換して出力するAD変換部と、被測定電圧源と前記被測定電圧入力との間に接続された第1のスイッチと、一端が前記被測定電圧入力及び前記第1のスイッチの一端に他端が基準電源に接続された第1のサンプリング容量と、基準電圧源と前記基準電圧入力との間に接続された第2のスイッチと、一端が前記基準電圧入力及び前記第2のスイッチの一端に他端が前記基準電源に接続された第2のサンプリング容量と、前記基準電圧源と前記第2のスイッチの他端との間に接続され前記基準電圧源と前記第2のスイッチの他端との間のインピーダンス値を段階的に変えるインピーダンス調整回路と、を備えたAD変換回路を用いたAD変換方法であって、前記被測定電圧源の電圧を固定した状態で前記インピーダンス調整回路のインピーダンス値を変えてインピーダンス値毎にそれぞれ複数回AD変換を行い、それぞれのインピーダンス値毎のAD変換測定ばらつきを求める第一のステップと、前記第一のステップで最も測定ばらつきの少ないインピーダンス値を求める第二のステップと、前記第二のステップで求めたインピーダンス値を前記インピーダンス調整回路に設定し、前記被測定電圧源についてAD変換を行う第三のステップを有する。
本発明によれば、基板ノイズの影響を受けにくく測定精度のよいAD変換を行うことができる。
本発明の一実施例によるAD変換装置のブロック図である。 本発明の一実施例によるAD変換処理方法の処理フロー図である。 本発明の別な実施例によるAD変換装置のブロック図である。 本発明の別な実施例によるAD変換処理方法の処理フロー図である。 特許文献1に記載の従来のAD変換回路のブロック図である。 基板ノイズによる測定誤差が生じる理由を説明する図面である。 AD変換誤差について説明する図面である。
本発明の実施形態について、必要に応じて図面を参照して説明する。なお、実施形態の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
本発明の一実施形態によるAD変換装置は、例えば図1、図3に示すように、基準電圧入力Vsaと被測定電圧入力Vsbとの電位差をディジタル信号に変換して出力するAD変換部201と、被測定電圧源211と被測定電圧入力Vsbとの間に接続された第1のスイッチ11bと、一端が被測定電圧入力Vsb及び第1のスイッチ11bの一端に、他端が基準電源206に接続された第1のサンプリング容量Cbと、基準電圧源21と基準電圧入力Vsaとの間に接続された第2のスイッチ11aと、一端が前記基準電圧入力Vsa及び第2のスイッチ11aの一端に、他端が基準電源206に接続された第2のサンプリング容量Caと、基準電圧源21と第2のスイッチ11aの他端との間に接続され、基準電圧源21と前記第2のスイッチ11aの他端との間のインピーダンスを段階的に変えることのできるインピーダンス調整回路205を備える。インピーダンス調整回路を備えているので、被測定電圧源と基準電圧源との時定数が等しくなるように調整することができる。したがって、時定数を等しくすることができれば、基板ノイズ等の影響を受けたとしても、被測定電圧源と基準電圧源に対するノイズの影響が等しく現れるので、測定誤差にならない。
また、本発明の一実施形態によるAD変換装置は、例えば図1〜4に示すように、被測定電圧源211の電圧を固定し、インピーダンス調整回路205のインピーダンスを変えて、インピーダンス毎にそれぞれ複数回AD変換部201にAD変換を行わせ、同一インピーダンス間でのAD変換誤差の最も少ないインピーダンス値を選択し、その選択したインピーダンス値をインピーダンス調整回路205のインピーダンス値として設定し、被測定電圧源211の電圧値を測定させる制御部203を備える。すなわち、インピーダンス調整回路のインピーダンスを変えて各インピーダンス値毎に複数回AD変換を行う。インピーダンス調整回路のインピーダンス値によって、基板ノイズに対するAD変換結果への影響の大きさは異なる。例えば、基準電圧源と被測定電圧源で時定数が等しければ、基準電圧源と被測定電圧源で基板ノイズによる影響が等しくなり、最もノイズによるAD変換結果への影響は少なくなるはずである。基板ノイズがAD変換値に与える誤差の方向はプラス方向とマイナス方向が考えられるので、複数回AD変換を行いその測定誤差の大きさを各インピーダンス値毎に測定する。最も測定誤差の少ないインピーダンス値をインピーダンス調整回路に設定してのAD変換を行えば、AD変換の精度が向上できる。上記、インピーダンス調整回路の制御や、最も測定誤差の少ないインピーダンス値の選択は制御部が行う。
また、本発明の一実施形態によるAD変換装置は、例えば図2、図4に示すように、インピーダンス調整回路が設定したインピーダンス値毎のAD変換値の最大値と最小値を求め最大値と最小値の差が最も少ないインピーダンス値を前記AD変換誤差の最も少ないインピーダンス値として選択する(図2、図4のステップ307、310参照)。
また、本発明の一実施形態によるAD変換装置は、例えば図1、図3に示すように、メモリ回路204をさらに備え、制御部203が、AD変換誤差の最も少ないインピーダンス値として選択したインピーダンス値を前記メモリ回路204に記録しておく。一度、メモリ回路に記憶しておけば、同一の被測定電圧源についてAD変換を行うときは、その被測定電圧源に対して最も測定誤差が少なくなるインピーダンス調整回路のインピーダンス値をメモリ回路から読み出してインピーダンス調整回路に設定すれば、簡単に精度のよい最適化されたAD変換を実行することができる。
また、本発明の一実施形態によるAD変換装置は、例えば図3に示すように、第1のサンプリング容量Cb及び第2のサンプリング容量Caと前記基準電源との間に接続されたノイズ発生回路207をさらに備え、ノイズ発生回路207にノイズを発生させた状態で、AD変換部201にAD変換を行わせ、AD変換誤差の最も少ないインピーダンス値を選定し、その選択したインピーダンス値を前記インピーダンス調整回路205のインピーダンス値として設定し、ノイズ発生回路207を停止してAD変換を行う。ノイズ発生回路を設け、インピーダンス調整回路により最適なインピーダンス値を調整する際には、ノイズ発生回路により意図的にノイズを発生させて最適なインピーダンス値を選定し、その最適なインピーダンス値をインピーダンス調整回路に設定した後、ノイズ発生回路を停止させて、被測定電圧源のAD変換を行うことができる。
また、本発明の一実施形態によるAD変換装置は、例えば図3に示すように、ノイズ発生回路207が、動作クロックをノイズとして発生させるノイズ発生回路207である。
また、本発明の一実施形態によるAD変換方法は、図1〜図4に示すように、基準電圧入力Vsaと被測定電圧入力Vsbとの電位差をディジタル信号に変換して出力するAD変換部201と、被測定電圧源211と被測定電圧入力Vsbとの間に接続された第1のスイッチ11bと、一端が被測定電圧入力Vsb及び第1のスイッチ11bの一端に他端が基準電源206に接続された第1のサンプリング容量Cbと、基準電圧源21と基準電圧入力Vsaとの間に接続された第2のスイッチ11aと、一端が基準電圧入力Vsa及び前記第2のスイッチ11aの一端に他端が基準電源206に接続された第2のサンプリング容量Caと、基準電圧源21と第2のスイッチの他端との間に接続され基準電圧源21と第2のスイッチ11aの他端との間のインピーダンス値を段階的に変えるインピーダンス調整回路205と、を備えたAD変換回路を用いたAD変換方法であって、被測定電圧源211の電圧を固定した状態で、インピーダンス調整回路205のインピーダンス値を変えて、インピーダンス値毎にそれぞれ複数回AD変換を行い、それぞれのインピーダンス値毎のAD変換測定ばらつきを求める第一のステップ(ステップ307等)と、第一のステップで最も測定ばらつきの少ないインピーダンス値を求める第二のステップ(ステップ310等)と、第二のステップで求めたインピーダンス値を前記インピーダンス調整回路205に設定し、被測定電圧源211についてAD変換を行う第三のステップを有する。第三のステップについては、図2、図4には、直接は記載されていないが、ステップ310やステップ414の後、インピーダンス調整回路205のインピーダンス値を最適な値に設定してAD変換すれば、第三のステップとなる。
また、本発明の一実施形態によるAD変換方法は、図3、図4に示すように、AD変換回路は、第1のサンプリング容量Cb及び第2のサンプリング容量Caと基準電源206との間に接続されたノイズ発生回路207をさらに備え、第一のステップでは、ノイズ発生回路207を動作させて測定ばらつきを求め(ステップ400参照)、第三のステップでは、ノイズ発生回路207を停止させてAD変換を行う(ステップ414参照)。すなわち、第三のステップは、図4では、ステップ414に続く処理である。
また、本発明の一実施形態によるAD変換方法は、図3に示すように、ノイズ発生回路207が、動作クロックをノイズとして発生させるノイズ発生回路である。ディジタル回路を動作させる動作クロックをノイズ発生回路としてインピータンス調整回路によるインピーダンス調整を行わせることができる。以下、実施例について、図面を参照して詳しく説明する。
図1は、実施例1のAD変換装置の構成を示すブロック図である。図1において、被測定電圧源211は第1のスイッチ11bを介してAD変換部201の被測定電圧入力Vsbに接続される。また、基準電圧源21はインピーダンス調整回路205と第2のスイッチ11aを介してAD変換部201の基準電圧入力Vsaに接続される。また、AD変換部201の被測定電圧入力Vsbと基準電圧入力Vsaはそれぞれ第1のサンプリング容量と第2のサンプリング容量を介して基準電源206に接続される。インピーダンス調整回路205は段階的にインピーダンス値を変えることができる。インピーダンス調整回路205を基準電圧源21の出力インピーダンスZaと直列接続することにより、全体として、基準電圧源21の出力インピーダンスを調整することができる。
この第1、第2のスイッチと第1、第2のサンプリング容量は、サンプルホールド回路1として機能し、第1のスイッチ、第2のスイッチが共に閉じているときに被測定電圧源211、基準電圧源21の電圧を第1、第2のサンプリング容量に充電する。第1、第2のスイッチが共に開くと、AD変換部201は、第1、第2のスイッチが共に開く直前までに第1、第2のサンプリングの容量に充電した電荷に基づいて、AD変換を開始する。第1、第2のスイッチが開閉するときのスイッチの容量は、基準電圧入力と被測定電圧入力とで同一方向に働くので、スイッチの開閉がノイズとしてAD変換部の変換誤差には影響を与えないように設計されている。また、基板ノイズ等がサンプリング容量に影響を与える場合も、第1、第2のサンプリング容量に与える影響が同一であれば、AD変換部201では、互いにキャンセルするのでAD変換誤差にはならない。特に、インピーダンス調整回路205が設けられているので、基準電圧の出力インピーダンスZaと被測定電圧源211の出力インピーダンスZbに違いがある場合にも、インピーダンス調整回路205により基準電圧源21の出力インピーダンスを調整し、半導体集積回路内のディジタル回路から半導体基板を伝わって回り込む基板ノイズによる影響を基準電圧入力Vsaと被測定電圧入力Vsbが同じ影響を受けるようにして、基板ノイズによる測定誤差を低減できるようにしている。
また、AD変換結果格納レジスタ202はAD変換部201が測定したAD変換結果のディジタル値を格納する。制御部203は、AD変換結果格納レジスタ202に格納されたAD変換結果に基づいてインピーダンス調整回路205のインピーダンス値を調整したり、AD変換部201のAD変換動作を制御したりする。この制御部203は、メモリ回路204に格納されたプログラムによって動作するマイクロコンピュータであってもよい。また、インピーダンス調整回路205に設定すべきインピーダンス値をメモリ回路204に格納する。この制御部203の動作については、後で詳しく説明する。また、基準電源206は、第1、第2のサンプリング容量Ca、Cbの電源となる。
次に、図2は、図1に示すAD変換装置の処理フロー図である。制御部203がマイクロコンピュータである場合は、メモリ回路204に格納されたプログラムによって、図1のAD変換装置全体を制御し、図2の処理フロー図を実行する。図2を用いて、図1のAD変換装置の動作について詳しく説明する。
ステップ301では、インピーダンス調整回路205のインピーダンス値を初期状態に設定する。初期状態は、例えば、インピーダンス調整回路205が段階的に設定可能なインピーダンス値のうち、最も小さいインピーダンス値に設定するものであってもよい。また、変数Yの値に初期値1を格納する。
次に、ステップ302で変換回数Xを設定する。変換回数Xは、同一のインピーダンス設定値でAD測定を繰り返す回数であり、あらかじめ決めておく。次にステップ303では、第1、第2のスイッチ11b、11aを閉じて被測定電圧Vb、基準電圧Vaを第1、第2のサンプリング容量に取り込んだ後、第1、第2のスイッチ11b、11aを開いて第1、第2のサンプリング容量の電荷を固定した後、AD変換部201によりAD変換を開始する。AD変換の結果は、AD変換結果格納レジスタ202に取り込まれるので、ステップ304では、このAD変換結果とあらかじめわかっている期待値との差を制御部203内に設けられる配列ERROR(X)のXの格納位置に格納する。ステップ305では、変数Xを一つ減算し、ステップ306では、Xがゼロになるまで、ステップ303に戻ってAD変換を繰繰り返す。
ステップ307では、変数Xがゼロになると、配列ERRORに格納したX回分の測定誤差のうち、最大値と最小値の差を制御部203内に設けられる配列ERRORP(Y)に格納する。なお、配列ERRORP(Y)、ERROR(X)はいずれも制御部203内にあるレジスタを用いているが、配列ERRORP(Y)、ERROR(X)は、いずれもメモリ回路204等の外部記憶装置に記憶しても良い。
ステップ309で、インピーダンス調整回路205の調整可能なインピーダンス値のうち、まだ、AD変換を行っていないインピーダンス値がある場合には、ステップ308で、インピーダンス調整回路のインピーダンス値を次の段階へ一段インピーダンス値を変えるとともに、変数Yを一つ増加させて、ステップ302へ戻り、AD変換を実行する。ステップ309ですべてのインピーダンス値について、測定誤差の測定が完了した場合には、各インピーダンス値について、配列ERROR(Y)には、インピーダンス調整回路205のインピーダンス値毎にAD変換値の最大値と最小値との差が格納されていることになる。被測定電圧Vbが一定である場合には、AD変換値の最大値と最小値との差が最も小さい値を示すときのインピーダンス調整回路205のインピーダンス値が最もAD変換値のばらつきが少なく、最適なインピーダンス値であるといえる。
従って、ステップ310では、インピーダンス毎のAD変換値の最大値と最小値との差が格納されているERRORPの値が最小となるYの値、すなわち、インピーダンス値の値をメモリ回路204に格納する。すなわち、この図2の制御フローにより、メモリ回路204に、被測定電圧をAD変換する場合に、インピーダンス調整回路205に設定する最適なインピーダンス値を格納することになる。したがって、測定対象となる被測定電圧が同一の対象を測定する場合には、図2の制御フローにより求めた最適なインピーダンス値をメモリ回路204から読み出してインピーダンス調整回路に設定すればよい。
また、図2に示す最適なインピーダンス値を求めた後、引き続いて被測定対象電圧について、AD変換を行う場合は、図2の処理フローにより求めた最適なインピーダンス値をインピーダンス調整回路205に設定した後、被測定対象電圧についてAD変換を行えば、最も変換誤差の少ない状態でAD変換を行うことができる。
次に、実施例2について説明する。図3は、実施例2のAD変換装置のブロック図である。実施例2の説明において、実施例1と同一である部分には、同一の符号を付し、その説明についても省略する。図3に示す実施例2のAD変換装置では、ノイズ発生回路207を備えている。ノイズ発生回路207は、第1、第2サンプリング容量Cb、Caと基準電源206との間に接続され、AD変換部201の被測定電圧入力Vsb、測定電圧入力Vsaにノイズを与える。また、ノイズ発生回路207には、半導体集積回路のディジタル回路部から動作クロックが供給され、その動作クロックが第1、第2のサンプリング容量Ca、Cbを介してAD変換部に測定誤差を与える。この測定誤差による影響が最小となるようにインピータダンス調整回路205を調整することにより、インピーダンス調整回路205のインビーダンス値を最も測定誤差が出ない値に設定することができる。また、ノイズ発生回路207へは、制御部203から制御信号が接続されており、制御部203は、ノイズ発生回路207にノイズを発生させるか、ノイズの発生を停止させるか制御することができる。上記ノイズ発生回路207以外の構成は、図1に記載の実施例1のAD変換装置とほぼ同一である。
次に、実施例2において、インピーダンス調整回路205の最適なインピーダンス値を調整する処理手順について、図4の処理フロー図を用いて説明する。図4の処理フロー図において、図2に示す実施例1と処理手順の内容がほぼ同一である部分は、同一の番号を付し、その説明も省略する。図4において、インピーダンス調整回路205に設定する最適なインピーダンス値を求める処理において、最初にステップ400で、ノイズ発生回路207を動作させる。基準電圧Vaと被測定電圧Vbに意図的にノイズを与えて、インピーダンス調整回路205によりインピーダンス値を変えたときの基板ノイズによるAD変換誤差の大きさを測定するためである。ステップ301からステップ310までの処理は、実施例1の図2の制御フローと同一である。ただし、その間、ずっとノイズ発生回路207は動作したままの状態であるので、AD変換値には、すべてノイズ発生回路207によるノイズが被測定電圧、基準電圧に重畳された状態で測定されることになる。したがって、通常のAD変換状態より、ノイズ発生回路207を動作させるとノイズによる誤差が大きくなる状態でAD変換される。この状態でステップ310では、測定値の最大値と最小値の最も少ないインピーダンス値が求まる。この測定が終わった場合には、ステップ414でノイズ発生回路207を停止させる。さらに、引き続いて被測定電圧のAD変換を行う場合には、インピーダンス調整回路205のインピーダンス値をステップ310で求めたインピーダンス値に設定し、ノイズ発生回路を停止した状態でAD変換を行えば、基板ノイズによる測定誤差が最も少ない状態でAD変換を行うことができる。
実施例2では、ノイズ発生回路207により意図的にノイズを与えて、インピーダンス調整を行っているので、ノイズによる影響を一定の状態にしてインピーダンス調整を行うことができる。また、インピーダンス調整を行った後は、ノイズ発生回路207を停止した状態でAD変換を行えば、さらに精度のよいAD変換結果が得られる。
特に、半導体チップの動作クロックをノイズ発生源としてノイズ発生回路207に接続することにより、ノイズの周波数を半導体チップの動作に合わせて基準電源にノイズを重畳させることができる。
なお、図2、図4に示す処理フローは、制御部203がマイクロコンピュータである場合には、メモリ回路204等に格納されたプログラムにより、制御部203にAD変換方法を実行させることができる。図1、図3のAD変換部201やインピーダンス調整回路205は、メモリ回路204に格納されたプログラムにより、制御部203が制御することができる。
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1:サンプルホールド回路
11a:スイッチ素子(第2のスイッチ)
11b:スイッチ素子(第1のスイッチ)
12a:容量素子(第2のサンプリング容量)
12b:容量素子(第1のサンプリング容量)
21:基準電圧源
201:AD変換部
202:AD変換結果格納レジスタ
203:制御部
204:メモリ回路
205:インピーダンス調整回路
206:基準電源
207:ノイズ発生回路
211:被測定電圧源

Claims (9)

  1. 基準電圧入力と被測定電圧入力との電位差をディジタル信号に変換して出力するAD変換部と、
    被測定電圧源と前記被測定電圧入力との間に接続された第1のスイッチと、
    一端が前記被測定電圧入力及び前記第1のスイッチの一端に、他端が基準電源に接続された第1のサンプリング容量と、
    基準電圧源と前記基準電圧入力との間に接続された第2のスイッチと、
    一端が前記基準電圧入力及び前記第2のスイッチの一端に、他端が前記基準電源に接続された第2のサンプリング容量と、
    前記基準電圧源と前記第2のスイッチの他端との間に接続され、前記基準電圧源と前記第2のスイッチの他端との間のインピーダンスを段階的に変えることのできるインピーダンス調整回路を備えたことを特徴とするAD変換装置。
  2. 被測定電圧源の電圧を固定し、前記インピーダンス調整回路のインピーダンスを変えて、インピーダンス毎にそれぞれ複数回前記AD変換部にAD変換を行わせ、同一インピーダンス間でのAD変換誤差の最も少ないインピーダンス値を選択し、その選択したインピーダンス値を前記インピーダンス調整回路のインピーダンス値として設定し、前記被測定電圧源の電圧値を測定させる制御部を備えたことを特徴とする請求項1記載のAD変換装置。
  3. 前記インピーダンス調整回路が設定したインピーダンス値毎のAD変換値の最大値と最小値を求め、前記最大値と最小値の差が最も少ないインピーダンス値を前記AD変換誤差の最も少ないインピーダンス値として選択することを特徴とする請求項2記載のAD変換装置。
  4. メモリ回路をさらに備え、
    前記制御回路が、前記AD変換誤差の最も少ないインピーダンス値として選択したインピーダンス値を前記メモリ回路に記録しておくことを特徴とする請求項2又は3記載のAD変換装置。
  5. 前記第1のサンプリング容量及び第2のサンプリング容量と前記基準電源との間に接続されたノイズ発生回路をさらに備え、前記ノイズ発生回路にノイズを発生させた状態で、前記AD変換部にAD変換を行わせ、前記AD変換誤様の最も少ないインピーダンス値を選定し、その選択したインピーダンス値を前記インピーダンス調整回路のインピーダンス値として設定し、ノイズ発生回路を停止してAD変換を行うことを特徴とする請求項2乃至4いずれか1項記載のAD変換装置。
  6. 前記ノイズ発生回路が、動作クロックをノイズとして発生させるノイズ発生回路であることを特徴とする請求項5記載のAD変換装置。
  7. 基準電圧入力と被測定電圧入力との電位差をディジタル信号に変換して出力するAD変換部と、被測定電圧源と前記被測定電圧入力との間に接続された第1のスイッチと、一端が前記被測定電圧入力及び前記第1のスイッチの一端に他端が基準電源に接続された第1のサンプリング容量と、基準電圧源と前記基準電圧入力との間に接続された第2のスイッチと、一端が前記基準電圧入力及び前記第2のスイッチの一端に他端が前記基準電源に接続された第2のサンプリング容量と、前記基準電圧源と前記第2のスイッチの他端との間に接続され前記基準電圧源と前記第2のスイッチの他端との間のインピーダンス値を段階的に変えるインピーダンス調整回路と、を備えたAD変換回路を用いたAD変換方法であって、
    前記被測定電圧源の電圧を固定した状態で、前記インピーダンス調整回路のインピーダンス値を変えて、インピーダンス値毎にそれぞれ複数回AD変換を行い、それぞれのインピーダンス値毎のAD変換測定ばらつきを求める第一のステップと、
    前記第一のステップで最も測定ばらつきの少ないインピーダンス値を求める第二のステップと、
    前記第二のステップで求めたインピーダンス値を前記インピーダンス調整回路に設定し、前記被測定電圧源についてAD変換を行う第三のステップを有することを特徴とするAD変換方法。
  8. 前記AD変換回路は、前記第1のサンプリング容量及び第2のサンプリング容量と前記基準電源との間に接続されたノイズ発生回路をさらに備え、前記第一のステップでは、前記ノイズ発生回路を動作させて測定ばらつきを求め、前記第三のステップでは、前記ノイズ発生回路を停止させてAD変換を行うことを特徴とする請求項7記載のAD変換方法。
  9. 前記ノイズ発生回路が、動作クロックをノイズとして発生させるノイズ発生回路であることを特徴とする請求項8記載のAD変換方法。
JP2009040256A 2009-02-24 2009-02-24 Ad変換装置及びad変換方法 Pending JP2010199775A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009040256A JP2010199775A (ja) 2009-02-24 2009-02-24 Ad変換装置及びad変換方法
US12/709,056 US7978114B2 (en) 2009-02-24 2010-02-19 Analog-to-digital conversion apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009040256A JP2010199775A (ja) 2009-02-24 2009-02-24 Ad変換装置及びad変換方法

Publications (1)

Publication Number Publication Date
JP2010199775A true JP2010199775A (ja) 2010-09-09

Family

ID=42630495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009040256A Pending JP2010199775A (ja) 2009-02-24 2009-02-24 Ad変換装置及びad変換方法

Country Status (2)

Country Link
US (1) US7978114B2 (ja)
JP (1) JP2010199775A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2812119C (en) * 2010-09-16 2015-11-24 Abb Technology Ag Digital input with variable impedance
US20150298309A1 (en) * 2014-04-18 2015-10-22 Irek Berdin Multi-Functional Power Tool

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218864A (ja) * 1992-02-04 1993-08-27 Mitsubishi Electric Corp アナログ−デジタル変換器
JPH10293999A (ja) * 1997-04-21 1998-11-04 Nec Shizuoka Ltd サンプルホールド回路
JP2001007660A (ja) * 1999-06-22 2001-01-12 Advantest Corp アナログ信号処理回路、ad変換装置、半導体デバイス試験装置およびオシロスコープ
JP2001036359A (ja) * 1999-07-22 2001-02-09 Advantest Corp アナログ信号処理回路およびad変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275991B2 (ja) * 1994-07-27 2002-04-22 シャープ株式会社 アクティブマトリクス型表示装置及びその駆動方法
US6255865B1 (en) * 1999-11-03 2001-07-03 Nanopower Technologies Inc. Track-and-hold circuit
US6703908B1 (en) * 2000-07-20 2004-03-09 Silicon Graphic, Inc. I/O impedance controller
JP4212309B2 (ja) 2002-07-01 2009-01-21 株式会社ルネサステクノロジ 半導体集積回路
US6970794B2 (en) * 2002-09-19 2005-11-29 Marvell International Ltd. Semiconductor having reduced configuration pins and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218864A (ja) * 1992-02-04 1993-08-27 Mitsubishi Electric Corp アナログ−デジタル変換器
JPH10293999A (ja) * 1997-04-21 1998-11-04 Nec Shizuoka Ltd サンプルホールド回路
JP2001007660A (ja) * 1999-06-22 2001-01-12 Advantest Corp アナログ信号処理回路、ad変換装置、半導体デバイス試験装置およびオシロスコープ
JP2001036359A (ja) * 1999-07-22 2001-02-09 Advantest Corp アナログ信号処理回路およびad変換装置

Also Published As

Publication number Publication date
US7978114B2 (en) 2011-07-12
US20100214146A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5040427B2 (ja) データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
TWI488443B (zh) 同時積分多個差動信號的電路、感測電路及其操作方法
JP5922997B2 (ja) 固体撮像装置
CN102624388B (zh) 连续斜坡发生器设计及其校准方法和系统
JP6004685B2 (ja) 固体撮像装置及びその駆動方法
US6542105B2 (en) A/D converter
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
US20170127001A1 (en) Ramp voltage generator, image sensing device including the same and method for driving the image sensing device
US20110095926A1 (en) Analog-to-digital conversion in pixel arrays
US20130089320A1 (en) Photoelectric conversion system
KR101411369B1 (ko) 촬상 시스템 및 촬상장치
CN102624389B (zh) 用于校准列并行模数转换器的方法和系统
CN108429894B (zh) 图像传感器、电子设备及图像处理方法
US20130033613A1 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
JP2012147164A (ja) 固体撮像装置
JP2010199775A (ja) Ad変換装置及びad変換方法
JP4973498B2 (ja) 位相差測定装置及び位相比較回路の調整方法
JP2005217870A (ja) A/d変換装置
US20130082855A1 (en) Analog-digital converter
JP4751343B2 (ja) A/d変換装置
WO2007037314A1 (ja) 信号測定装置
JP3535394B2 (ja) ビーム走査式検査装置
US7786775B2 (en) Delay circuit
KR101175230B1 (ko) 아날로그 디지탈 변환 장치
JP4311344B2 (ja) A/d変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723