JPH06167950A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH06167950A
JPH06167950A JP32015092A JP32015092A JPH06167950A JP H06167950 A JPH06167950 A JP H06167950A JP 32015092 A JP32015092 A JP 32015092A JP 32015092 A JP32015092 A JP 32015092A JP H06167950 A JPH06167950 A JP H06167950A
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
pixel electrode
liquid crystal
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32015092A
Other languages
English (en)
Other versions
JP3203835B2 (ja
Inventor
Masaya Fujita
昌也 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32015092A priority Critical patent/JP3203835B2/ja
Publication of JPH06167950A publication Critical patent/JPH06167950A/ja
Application granted granted Critical
Publication of JP3203835B2 publication Critical patent/JP3203835B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】アクティブマトリックス型の液晶表示パネルを
備え、共通電極に印加すべきコモン電圧を一定としてな
る交流駆動方式を採用する液晶表示装置に関し、基準電
圧の数を階調数と同数にし、かつ、基準電圧として高電
圧を必要としない構成とすることにより、コストの低減
化と、消費電力の低減化とを図る。 【構成】画素電極にコモン電圧Vcomよりも低電圧のア
ナログ表示信号を供給すべき場合には、コンデンサ94
1〜944に保持された基準電圧を画素電極に供給し、画
素電極にコモン電圧Vcomよりも高電圧のアナログ表示
信号を供給すべき場合には、コンデンサ941〜944
保持された基準電圧に加算電圧発生回路109から発生
される加算電圧を加算した電圧を画素電極に供給する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ(T
hin Film Transister.以下、TFTという)等を使
用してなる、いわゆるアクティブマトリックス型の液晶
表示パネルを備え、全画素に共通に設けられている共通
電極に印加すべきコモン電圧を一定としてなる交流駆動
方式を採用する液晶表示装置に関する。
【0002】近年、液晶表示パネルを備えてなる液晶表
示装置は、陰極線管(CRT)を備えてなる表示装置を
代替する表示装置として非常に期待されており、その技
術開発が盛んに行われている。
【0003】かかる液晶表示装置の中でも、とくに、ア
クティブマトリックス型の液晶表示パネルを備えてなる
交流駆動方式の液晶表示装置は、表示速度が速く、表示
品質が優れていることから有望視されている。
【0004】
【従来の技術】従来、アクティブマトリックス型の液晶
表示パネルを備えてなる交流駆動方式の液晶表示装置と
して、図6にその要部の回路構成を概略的に示すような
ものが知られている。
【0005】図中、1は画像表示の最小単位である画素
の数を4(横:水平方向)×4(縦:垂直方向)とする
アクティブマトリックス型の液晶表示パネルであり、2
11〜244はそれぞれ画素を示している。
【0006】なお、実製品の液晶表示パネルでは、画素
数は、白黒(モノカラー)表示用の場合、例えば、64
0(横)×480(縦)とされ、カラー表示用の場合に
は、R(赤)、G(緑)、B(青)用の各画素が必要と
なるため、例えば、640×3(横)×480(縦)と
される。
【0007】ここに、横方向の画素の並びを一般にライ
ンと呼び、一画面に対するアナログ信号からなる表示信
号、いわゆるアナログ表示信号の書込みは、一ラインご
とに順に行われ、この一画面に対するアナログ表示信号
の書込みを1秒間に60回程度の割合で行うことによ
り、人間の目には、ちらつきのない画像を見せるように
している。
【0008】図7は、このアクティブマトリックス型の
液晶表示パネル1の構成を概略的に示す図であり、図
中、311〜344はスイッチング素子をなすTFT、411
〜444は各画素211〜244の液晶容量、511〜544は各
画素211〜244ごとに設けられているアナログ表示信号
が印加される画素電極、6は全画素211〜244に共通に
設けられている共通電極である。
【0009】また、X1〜X4は画素電極511〜544にア
ナログ表示信号を供給するデータライン(信号線)、Y
1〜Y4はTFT311〜344のON、OFFを制御するゲ
ートライン(走査線)、7は共通電極6にバイアス電
圧、いわゆるコモン電圧Vcomとして、例えば、7.0
[V]を供給するコモン電圧源である。
【0010】また、図6において、8は装置全体の制御
を行う制御回路、HSは水平同期信号、VSは垂直同期
信号、CLKは表示信号の書込みのタイミングを与える
タイミング信号である。なお、このタイミング信号CL
Kは、水平同期信号HSの周期を計測して装置内部で生
成することができるものであり、本質的に必要とするも
のではない。
【0011】また、DINは外部から供給されるデジタル
信号からなる表示信号(表示データ)、いわゆるデジタ
ル表示信号であり、この例では、8階調表示を行うため
に、[D2、D1、D0]の3ビット構成とされてい
る。
【0012】また、9は制御回路8から出力される反転
・非反転指示信号APに制御されて反転回路又は非反転
回路として動作する反転・非反転回路であり、反転・非
反転指示信号AP=「H」の場合は非反転回路、反転・
非反転指示信号AP=「L」の場合は反転回路として動
作する。
【0013】なお、反転・非反転指示信号APは、水平
同期信号HSに同期して、例えば、奇数フレームにおい
ては、「H」(第1水平期間)→「L」(第2水平期
間)→「H」(第3水平期間)→「L」(第4水平期
間)のように反転を繰り返し、偶数フレームにおいて
は、「L」(第1水平期間)→「H」(第2水平期間)
→「L」(第3水平期間)→「H」(第3水平期間)の
ように反転を繰り返す。
【0014】また、10はデータラインX1〜X4を駆動
するLSI化されてなるデータ・ドライバであり、11
は制御回路8から1ライン毎に出力されるスタート信号
T1を同じく制御回路8から出力されるクロック信号C
K1に同期させて1ビットずつシフトし、タイミング信
号SP1〜SP4を順に出力する4ビット構成の直列入力
・並列出力型のシフトレジスタである。
【0015】また、121〜124は反転・非反転回路9
から出力される1画素ごとのデジタル表示信号DIN又は
デジタル表示信号DINを反転してなるデジタル反転表示
信号/DINをシフトレジスタ10から出力されるタイミ
ング信号SP1〜SP4に同期させて保持し、また、保持
すると同時に出力する3ビット容量のメモリ回路であ
る。
【0016】また、131〜134はメモリ回路121
124から出力されるデジタル表示信号DIN又はデジタ
ル反転表示信号/DINをデコードし、後述する基準電圧
を選択するための論理レベルの選択信号を出力するデコ
ーダである。
【0017】ここに、デコーダ131〜134は、同一の
回路構成とされており、デコーダ131を代表して示せ
ば、図8に示すように構成されている。図中、14〜1
6はデジタル表示信号DIN又はデジタル反転表示信号/
INの各ビットの信号D2〜D0又は/D2〜/D0が
入力される入力端子である。
【0018】また、17〜19はインバータ、20〜2
3はNAND回路、24〜31はNOR回路であり、こ
のデコーダ131において、メモリ回路121を介して入
力されるデジタル表示信号DIN又はデジタル反転表示信
号/DINとNOR回路24〜31の出力との関係は、表
1に示すようになる。
【0019】
【表1】
【0020】また、図6において、321〜324はデコ
ーダ131〜134から出力される論理レベルの選択信号
を後述するセレクタを構成するアナログ・スイッチのO
N、OFF制御を行うことができるレベルに変換するレ
ベル変換回路を配列させてなるレベル変換回路部(LC
部)である。
【0021】ここに、レベル変換回路部321〜32
4は、同一の回路構成とされており、レベル変換回路部
321を代表して示せば、図8に示すように構成されて
いる。図中、33〜40はレベル変換回路である。
【0022】これらレベル変換回路33〜40は、同一
の回路構成とされており、レベル変換回路33を代表し
て示せば、図9に示すように構成されている。図中、4
1は高電圧VH、例えば、15[V]を供給するVH電
圧線、42、43はpMOSトランジスタ、44、45
はnMOSトランジスタ、46はインバータ、47はデ
コーダ131のNOR回路24の出力が入力される入力
端子、48は出力端子である。
【0023】このレベル変換回路33においては、NO
R回路24の出力=0[V](Lレベル)の場合、nM
OSトランジスタ44=OFF、nMOSトランジスタ
45=ONで、pMOSトランジスタ42=ON、pM
OSトランジスタ43=OFFとなり、このレベル変換
回路33の出力=0[V]となる。
【0024】これに対し、NOR回路24の出力=5
[V](Hレベル)の場合、nMOSトランジスタ44
=ON、nMOSトランジスタ45=OFFで、pMO
Sトランジスタ42=OFF、pMOSトランジスタ4
3=ONとなり、このレベル変換回路33の出力=15
[V]となる。
【0025】また、図6において、49は基準電圧V0
〜V15を出力する基準電圧源、T2は基準電圧源49
から出力される基準電圧の種類を制御する制御信号であ
り、反転・非反転指示信号APと同様に反転を繰り返す
信号である。
【0026】ここに、基準電圧源49は、図10に示す
ように構成されており、図中、50〜65は基準電圧V
0〜V15を発生する基準電圧源、66〜81はアナロ
グ・スイッチ、82はインバータであり、基準電圧V0
〜V15は、表2に示すような電圧値とされている。
【0027】
【表2】
【0028】この基準電圧源49では、制御信号T2=
「H」の場合、アナログ・スイッチ66〜73=ON、
アナログ・スイッチ74〜81=OFFとされ、基準電
圧V0(2.0[V])〜V7(4.8[V])が選択可
能とされる。
【0029】また、制御信号T2=「L」の場合、アナ
ログ・スイッチ66〜73=OFF、アナログ・スイッ
チ74〜81=ONとされ、基準電圧V8(9.2
[V])〜V15(12.0[V])が選択可能とされ
る。
【0030】また、図6において、831〜834はレベ
ル変換回路部321〜324から出力される選択信号に従
って基準電圧源49から出力される選択可能な基準電圧
V0〜V7又はV8〜V15の中から、一の基準電圧の
選択を行うセレクタである。
【0031】これらセレクタ831〜834は同一の回路
構成とされており、セレクタ831を代表して示せば、
図8に示すように構成され、図10に示すように基準電
圧源49と接続されている。
【0032】図中、84〜91はそれぞれレベル変換回
路33〜40の出力によってON、OFFが制御される
アナログ・スイッチであり、これらアナログ・スイッチ
84〜91は、それぞれ、対応するレベル変換回路の出
力=0[V]の場合はOFF、対応するレベル変換回路
の出力=15[V]の場合はONとされる。
【0033】したがって、デコーダ131に入力される
デジタル表示信号DIN又はデジタル反転表示信号/DIN
と、セレクタ831の出力電圧(セレクタ831が選択す
る基準電圧)との関係は、表3に示すようになる。
【0034】
【表3】
【0035】したがって、また、外部から入力されるデ
ジタル表示信号DINと、反転・非反転回路9を制御する
反転・非反転指示信号APと、基準電圧源49を制御す
る制御信号T2と、セレクタ831の出力電圧(セレク
タ831が選択する基準電圧)との関係は、表4に示す
ようになる。
【0036】
【表4】
【0037】また、図6において、921〜924はアナ
ログ・スイッチ、93は制御回路8から出力される論理
レベルの制御信号T3をレベル変換し、アナログ・スイ
ッチ921〜924のON、OFFを制御するレベル変換
回路である。
【0038】また、941〜944はそれぞれアナログ・
スイッチ921〜924を介して供給されるセレクタ83
1〜834が選択した基準電圧を蓄積するコンデンサ、9
1〜954はバッファを構成するオペアンプである。
【0039】また、96はゲートラインY1〜Y4を駆動
するLSI化されたゲート・ドライバであり、T4は制
御回路8から出力される垂直同期信号VSと同一の周期
を有するスタート信号、CK2は同じく制御回路8から
出力される水平同期信号HSと同一の周期を有するクロ
ック信号である。
【0040】また、97はスタート信号T4をクロック
信号CK2に同期させて1ビットずつシフトし、ゲート
・ドライブ信号DV1〜DV4を出力する4ビット構成の
直列入力・並列出力型のシフトレジスタである。
【0041】また、981〜984はシフトレジスタ97
から出力されるゲート・ドライブ信号DV1〜DV4を液
晶表示パネル1のTFT311〜344をON、OFF制御
できるレベルに変換するレベル変換回路である。
【0042】ここに、図11及び図12は、かかる従来
の液晶表示装置の動作を説明するためのタイムチャート
であり、図11は奇数フレーム(第2n−1垂直期間)
における第1水平期間及び第2水平期間、図12は偶数
フレーム(第2n垂直期間)における第1水平期間及び
第2水平期間を示している。
【0043】図中、D11〜D14は第1ラインの画素211
〜214に対するデジタル表示信号、D21〜D24は第2ラ
インの画素221〜224に対するデジタル表示信号であ
り、この例では、D11=D21=[D2、D1、D0]=
[0、0、0]、D12=D22=[D2、D1、D0]=
[0、1、1]、D13=D23=[D2、D1、D0]=
[1、0、1]、D14=D24=[D2、D1、D0]=
[1、1、1]とされている。
【0044】図11に示すように、奇数フレームの第1
水平期間においては、反転・非反転指示信号AP=
「H」で、反転・非反転回路9は非反転回路として動作
するように維持されると共に、制御信号T2=「H」と
され、基準電圧源49においては、アナログ・スイッチ
66〜73=ON、アナログ・スイッチ74〜81=O
FFとされ、基準電圧V0(2.0[V])〜V7(4.
8[V])が選択可能とされる(図10参照)。
【0045】そこで、この例では、デジタル表示信号D
11、D12、D13、D14は、反転されず、それぞれ、D11
=[D2、D1、D0]=[0、0、0]、D12=[D
2、D1、D0]=[0、1、1]、D13=[D2、D
1、D0]=[1、0、1]、D14=[D2、D1、D
0]=[1、1、1]のまま、タイミング信号SP1
SP4に同期して順にメモリ回路121〜124に書き込
まれる。
【0046】この場合には、表3から明らかなように、
セレクタ831の出力電圧=2.0[V]、セレクタ83
2の出力電圧=3.2[V]、セレクタ833の出力電圧
=4.0[V]、セレクタ834の出力電圧=4.8
[V]となる。
【0047】ここに、制御信号T3=「H」で、アナロ
グ・スイッチ921〜924=ONとされると、セレクタ
831〜834の出力電圧は、それぞれ、コンデンサ94
1〜944に保持され、これらコンデンサ941〜944
保持された電圧が、アナログ表示信号として、オペアン
プ951〜954、データラインX1〜X4及びTFT311
〜314を介して画素電極511〜514に印加される。
【0048】この結果、画素211においては、画素電極
11と共通電極6との間の電圧は、2.0−7.0=−
5.0[V]となり、デジタル表示信号D11=[D2、
D1、D0]=[0、0、0]に対応した階調表示が行
われる。
【0049】また、画素212においては、画素電極512
と共通電極6との間の電圧は3.2−7.0=−3.8
[V]となり、デジタル表示信号D12=[D2、D1、
D0]=[0、1、1]に対応した階調表示が行われ
る。
【0050】また、画素213においては、画素電極513
と共通電極6との間の電圧は4.0−7.0=−3.0
[V]となり、デジタル表示信号D13=[D2、D1、
D0]=[1、0、1]に対応した階調表示が行われ
る。
【0051】また、画素214においては、画素電極514
と共通電極6との間の電圧は4.8−7.0=−2.2
[V]となり、デジタル表示信号D14=[D2、D1、
D0]=[1、1、1]に対応した階調表示が行われ
る。
【0052】即ち、奇数フレームにおける第1水平期間
においては、各画素211〜214の表示は、画素電極511
〜514の電圧<共通電極6の電圧の関係の下に行われ
る。第3水平期間においても、同様である。なお、図1
3は、画素電極に印加される電圧と、画素電極と共通電
極との間の電圧(液晶に印加される電圧)と、液晶の透
過率との関係を示している。
【0053】次に、第2水平期間になると、反転・非反
転指示信号AP=「L」とされ、反転・非反転回路9
は、反転回路として動作するように設定されると共に、
制御信号T2=「L」とされ、基準電圧源49において
は、アナログ・スイッチ66〜73=OFF、アナログ
・スイッチ74〜81=ONとされ、基準電圧V8
(9.2[V])〜V15(12.0[V])が選択可能
とされる(図10参照)。
【0054】そこで、この例では、表示データD21、D
22、D23、D24は、それぞれ反転され、/D21=[/D
2、/D1、/D0]=[1、1、1]、/D22=[/
D2、/D1、/D0]=[1、0、0]、/D23
[/D2、/D1、/D0]=[0、1、0]、/D24
=[/D2、/D1、/D0]=[0、0、0]とされ
て、タイミング信号SP1〜SP4に同期して順にメモリ
回路121〜124に書き込まれる。
【0055】この場合には、表3から明らかなように、
セレクタ831の出力電圧=12.0[V]、セレクタ8
2の出力電圧=10.8[V]、セレクタ833の出力
電圧=10.0[V]、セレクタ834の出力電圧=9.
2[V]となる。
【0056】ここに、制御信号T3=「H」で、アナロ
グ・スイッチ921〜924=ONとされると、セレクタ
831〜834の出力電圧は、それぞれ、コンデンサ94
1〜944に保持され、これらコンデンサ941〜944
保持された電圧が、アナログ表示信号として、オペアン
プ951〜954、データラインX1〜X4及びTFT321
〜324を介して画素電極521〜524に印加される。
【0057】この結果、画素221においては、画素電極
21と共通電極6との間の電圧は、12.0−7.0=
5.0[V]となり、デジタル表示信号D21=[D2、
D1、D0]=[0、0、0]に対応した階調表示が行
われる。
【0058】また、画素222においては、画素電極522
と共通電極6との間の電圧は10.8−7.0=3.8
[V]となり、デジタル表示信号D22=[D2、D1、
D0]=[0、1、1]に対応した階調表示が行われ
る。
【0059】また、画素223においては、画素電極523
と共通電極6との間の電圧は10.0−7.0=3.0
[V]となり、デジタル表示信号D23=[D2、D1、
D0]=[1、0、1]に対応した階調表示が行われ
る。
【0060】また、画素224においては、画素電極524
と共通電極6との間の電圧は9.2−7.0=2.2
[V]となり、デジタル表示信号D24=[D2、D1、
D0]=[1、1、1]に対応した階調表示が行われ
る。
【0061】即ち、奇数フレームにおける第2水平期間
においては、各画素221〜224の表示は、画素電極521
〜524の電圧>共通電極6の電圧の関係の下に行われ
る。第4水平期間においても、同様である。
【0062】次に、図12に示すように、偶数フレーム
の第1水平期間になると、反転・非反転指示信号AP=
「L」で、反転・非反転回路9は反転回路として動作
するように維持されると共に、制御信号T2=「L」
で、基準電圧源49においては、アナログ・スイッチ6
6〜73=OFF、アナログ・スイッチ74〜81=O
Nとされ、基準電圧V8(9.2[V])〜V15(1
2.0[V])が選択可能とされる(図10参照)。
【0063】そこで、この例では、表示データD11、D
12、D13、D14は、それぞれ反転され、/D11=[/D
2、/D1、/D0]=[1、1、1]、/D12=[/
D2、/D1、/D0]=[1、0、0]、/D13
[/D2、/D1、/D0]=[0、1、0]、/D14
=[/D2、/D1、/D0]=[0、0、0]とされ
て、タイミング信号SP1〜SP4に同期して順にメモリ
回路121〜124に書き込まれる。
【0064】この場合には、表3から明らかなように、
セレクタ831の出力電圧=12.0[V]、セレクタ8
2の出力電圧=10.8[V]、セレクタ833の出力
電圧=10.0[V]、セレクタ834の出力電圧=9.
2[V]となる。
【0065】ここに、制御信号T3=「H」で、アナロ
グ・スイッチ921〜924=ONとされると、セレクタ
831〜834の出力電圧は、それぞれ、コンデンサ94
1〜944に保持され、これらコンデンサ941〜944
保持された電圧が、アナログ表示信号として、オペアン
プ951〜954、データラインX1〜X4及びTFT311
〜314を介して画素電極511〜514に印加される。
【0066】この結果、画素211においては、画素電極
11と共通電極6との間の電圧は、12.0−7.0=
5.0[V]となり、デジタル表示信号D11=[D2、
D1、D0]=[0、0、0]に対応した階調表示が行
われる。
【0067】また、画素212においては、画素電極512
と共通電極6との間の電圧は10.8−7.0=3.8
[V]となり、デジタル表示信号D12=[D2、D1、
D0]=[0、1、1]に対応した階調表示が行われ
る。
【0068】また、画素213においては、画素電極513
と共通電極6との間の電圧は10.0−7.0=3.0
[V]となり、デジタル表示信号D13=[D2、D1、
D0]=[1、0、1]に対応した階調表示が行われ
る。
【0069】また、画素214においては、画素電極514
と共通電極6との間の電圧は9.2−7.0=2.2
[V]となり、デジタル表示信号D14=[D2、D1、
D0]=[1、1、1]に対応した階調表示が行われ
る。
【0070】即ち、偶数フレームにおける第1水平期間
においては、各画素211〜214の表示は、画素電極511
〜514の電圧>共通電極6の電圧の関係の下に行われ
る。第3水平期間においても、同様である。
【0071】次に、第2水平期間になると、反転・非反
転指示信号AP=「H」で、反転・非反転回路9は非反
転回路として動作するように設定されると共に、制御信
号T2=「H」とされ、基準電圧源49においては、ア
ナログ・スイッチ66〜73=ON、アナログ・スイッ
チ74〜81=OFFとされ、基準電圧V0(2.0
[V])〜V7(4.8[V])が選択可能とされる
(図10参照)。
【0072】そこで、この例では、デジタル表示信号D
21、D22、D23、D24は、反転されず、それぞれ、D21
=[D2、D1、D0]=[0、0、0]、D22=[D
2、D1、D0]=[0、1、1]、D23=[D2、D
1、D0]=[1、0、1]、D24=[D2、D1、D
0]=[1、1、1]のまま、タイミング信号SP1
SP4に同期して順にメモリ回路121〜124に書き込
まれる。
【0073】この場合には、表3から明らかなように、
セレクタ831の出力電圧=2.0[V]、セレクタ83
2の出力電圧=3.2[V]、セレクタ833の出力電圧
=4.0[V]、セレクタ834の出力電圧=4.8
[V]となる。
【0074】ここに、制御信号T3=「H」で、アナロ
グ・スイッチ921〜924=ONとされると、セレクタ
831〜834の出力電圧は、それぞれ、コンデンサ94
1〜944に保持され、これらコンデンサ941〜944
保持された電圧が、アナログ表示信号として、オペアン
プ951〜954、データラインX1〜X4及びTFT321
〜324を介して画素電極521〜524に印加される。
【0075】この結果、画素221においては、画素電極
21と共通電極6との間の電圧は、2.0−7.0=−
5.0[V]となり、デジタル表示信号D21=[D2、
D1、D0]=[0、0、0]に対応した階調表示が行
われる。
【0076】また、画素222においては、画素電極522
と共通電極6との間の電圧は3.2−7.0=−3.8
[V]となり、デジタル表示信号D22=[D2、D1、
D0]=[0、1、1]に対応した階調表示が行われ
る。
【0077】また、画素223においては、画素電極523
と共通電極6との間の電圧は4.0−7.0=−3.0
[V]となり、デジタル表示信号D23=[D2、D1、
D0]=[1、0、1]に対応した階調表示が行われ
る。
【0078】また、画素224においては、画素電極524
と共通電極6との間の電圧は4.8−7.0=−2.2
[V]となり、デジタル表示信号D24=[D2、D1、
D0]=[1、1、1]に対応した階調表示が行われ
る。
【0079】即ち、偶数フレームにおける第2水平期間
においては、各画素221〜224の表示は、画素電極521
〜524の電圧<共通電極6の電圧の関係の下に行われ
る。第4水平期間においても、同様である。
【0080】このように、この液晶表示装置において
は、奇数フレームの第1、第3水平期間では、画素電極
11〜514、531〜534の電圧<共通電極6の電圧と
し、奇数フレームの第2、第4水平期間では、画素電極
21〜524、541〜544の電圧>共通電極6の電圧と
し、偶数フレームの第1、第3水平期間では、画素電極
11〜514、531〜534の電圧>共通電極6の電圧と
し、偶数フレームの第2、第4水平期間では、画素電極
21〜524、541〜544の電圧<共通電極6の電圧とし
て、交流駆動を行うようにしている。
【0081】換言すれば、同一ラインについては、1フ
レームごとに画素電極と共通電極との間の電圧極性が反
転するようにして、交流駆動を行うようにしている。な
お、1フレーム内において、1ラインごとに画素電極と
共通電極との間の電圧極性が反転するようにしているの
は、クロストークの低減化を図るためである。
【0082】
【発明が解決しようとする課題】かかる従来の液晶表示
装置においては、基準電圧としてV0(2.0[V])
〜V7(4.8[V])の他、高電圧のV8(9.2
[V])〜V15(12.0[V])を必要としている
ので、基準電圧源49を構成するオペアンプとして高耐
圧、大電流のオペアンプを使用しなければならない。こ
のため、コスト高と、消費電力の増大化とを招いてしま
うという問題点があった。
【0083】また、同じく、基準電圧としてV0(2.
0[V])〜V7(4.8[V])の他、高電圧のV7
(9.2[V])〜V15(12.0[V])を必要とし
ていることから、セレクタ831〜834を構成するアナ
ログ・スイッチとして高耐圧のものが必要となると共
に、セレクタ831〜834を構成するアナログ・スイッ
チのON、OFFを制御するためにデコーダ131〜1
4から出力される論理レベルの選択信号を高電圧、例
えば、15[V]にレベル変換するレベル変換回路部3
1〜324をも必要としてしまう。
【0084】このため、データ・ドライバ10のLSI
化に際して、チップ面積の増大化を招き、データ・ドラ
イバ10がコスト高となり、液晶表示装置そのもののコ
ストを上昇させてしまうという問題点があった。
【0085】ここに、基準電圧は、階調数の2倍の数を
必要とし、セレクタ831〜834を構成するアナログ・
スイッチの数及びレベル変換回路部321〜324を構成
するレベル変換回路の数は、それぞれ、階調数と同数と
しなければならない。このため、前述した問題点は、階
調数を増やし、表示品質の向上化を図ろうとする場合に
は、きわめて深刻な問題点となる。
【0086】本発明は、かかる点に鑑み、基準電圧の数
を階調数と同数にし、かつ、基準電圧として高電圧を必
要としない構成とすることにより、コストの低減化と、
消費電力の低減化とを図ることができるようにした、ア
クティブマトリックス型の液晶表示パネルを備えてなる
交流駆動方式の液晶表示装置を提供することを目的とす
る。
【0087】
【課題を解決するための手段】図1は本発明の回路構成
を原理的に示す図であり、図中、100は共通電極に印
加すべきコモン電圧を一定として交流駆動されるアクテ
ィブマトリックス型の液晶表示パネル、101はコモン
電圧よりも低電圧、かつ、階調数と同数の異なる値の基
準電圧を出力する基準電圧源である。
【0088】また、102は外部から供給されるデジタ
ル表示信号を所定の規則に従って、例えば、同一ライン
については、1フレームごとに画素電極と共通電極との
間の電圧極性を反転させ、1フレーム内においては、1
ラインごとに画素電極と共通電極との間の電圧極性を反
転させるという規則に従って反転して又は反転しないで
デコードし、対応する基準電圧を基準電圧源101から
選択する基準電圧選択回路である。
【0089】また、103は基準電圧選択回路102に
よって選択された基準電圧を保持する基準電圧保持回
路、104は前記画素電極に前記コモン電圧よりも高電
圧のアナログ表示信号を供給すべき場合に、基準電圧保
持回路103に保持された基準電圧と加算すべき加算電
圧を発生する加算電圧発生回路である。
【0090】また、105は画素電極にコモン電圧より
も低電圧のアナログ表示信号を供給すべき場合には、基
準電圧保持回路103に保持された基準電圧を画素電極
に供給し、画素電極にコモン電圧よりも高電圧のアナロ
グ表示信号を供給すべき場合には、基準電圧保持回路1
03に保持された基準電圧に加算電圧発生回路104か
ら発生される加算電圧を加算した電圧を画素電極に供給
するアナログ表示信号供給回路である。
【0091】
【作用】本発明においては、画素電極にコモン電圧より
も低電圧のアナログ表示信号を供給すべき場合には、基
準電圧保持回路103に保持された基準電圧を画素電極
に供給し、画素電極にコモン電圧よりも高電圧のアナロ
グ表示信号を供給すべき場合には、基準電圧保持回路1
03に保持された基準電圧に加算電圧発生回路104か
ら発生される加算電圧を加算した電圧を画素電極に供給
するようにして、交流駆動を行うようにしている。
【0092】この結果、基準電圧源101から出力させ
るべき基準電圧は、コモン電圧よりも低電圧で足りるの
で、基準電圧源101を構成するオペアンプとして、高
耐圧、高電流のオペアンプを必要とせず、低耐圧、低電
流のオペアンプを設ければ足りる。
【0093】また、基準電圧の数は、階調数と同数で足
り、従来の場合の1/2にすることができ、しかも、加
算電圧発生回路104から発生させる加算電圧は1個の
電圧値で足り、加算電圧発生回路104を簡単な回路で
構成することができる。
【0094】また、前述のように、基準電圧源101か
ら出力させるべき基準電圧は、コモン電圧よりも低電圧
で足りるので、基準電圧選択回路102において基準電
圧を選択するセレクタを構成するアナログ・スイッチと
して、高耐圧のアナログ・スイッチを必要とせず、低耐
圧のアナログ・スイッチで足り、また、この結果、高耐
圧のアナログ・スイッチを動作させるために必要なレベ
ル変換回路をも必要としない。
【0095】なお、加算電圧の加算は、基準電圧保持回
路103をコンデンサで構成し、基準電圧選択回路10
2によって選択された基準電圧をコンデンサに保持し、
コンデンサの低電圧側の電極に加算電圧発生回路104
から発生される加算電圧を印加することにより行うこと
ができる。
【0096】
【実施例】以下、図2〜図5を参照して、本発明の一実
施例について、図6に示す従来の液晶表示装置を改良し
たものを例にして説明する。なお、図2、図3におい
て、図6、図8に対応する部分には同一符号を付し、そ
の重複説明は省略する。
【0097】図2は本発明の一実施例の要部の回路構成
を概略的に示す図であり、本実施例においては、アクテ
ィブマトリックス型の液晶表示パネル1、反転・非反転
回路9、レベル変換回路93及びゲート・ドライバ96
は、図6に示す従来の液晶表示装置と同様に構成されて
いる。
【0098】本実施例が図6に示す従来の液晶表示装置
と異なる点は、図6に示す従来の液晶表示装置が設けて
いる制御回路8、基準電圧源49及びデータ・ドライバ
10とは回路構成の異なる制御回路106、基準電圧源
107及びデータ・ドライバ108を設けている点、及
び、図6に示す従来の液晶表示装置が設けていない加算
電圧発生回路109を設けている点である。
【0099】ここに、制御回路106が図6に示す従来
の液晶表示装置が設けている制御回路8と異なる点は、
基準電圧源107に対して選択し得る基準電圧を制御す
る制御信号T2を出力しない点、及び、加算電圧発生回
路109を制御する制御信号TDを出力する点であり、
その他については、図6に示す従来の液晶表示装置が設
けている制御回路8と同様に構成されている。
【0100】ここに、基準電圧源107は、図3に示す
ように構成されており、この基準電圧源107が図6に
示す従来の液晶表示装置が設けている基準電圧源49と
異なる点は、基準電圧V0(2.0[V])〜V7(4.
8[V])を出力する基準電圧源50〜57のみが設け
られており、基準電圧V8(9.2[V])〜V15
(12.0[V])を出力する基準電圧源58〜65、
アナログ・スイッチ66〜81及びインバータ82を設
けていない点である(図10参照)。
【0101】また、データ・ドライバ108が図6に示
す従来の液晶表示装置が設けているデータ・ドライバ1
0と異なる点は、レベル変換回路部321〜324及びセ
レクタ831〜834を設けておらず、この代わりに、デ
コーダ131〜134から出力される選択信号に従って基
準電圧を選択するセレクタ1101〜1104を設けてい
る点、及び、コンデンサ941〜944の接続関係、即
ち、コンデンサ941〜944はオペアンプ951〜954
の非反転入力端子に接続されている電極と対向する電極
94A1〜94A4を共通接続している点であり、その
他、メモリ回路121〜124、デコーダ131〜134
オペアンプ951〜954については、図6に示す従来の
液晶表示装置が設けているデータ・ドライバ10と同様
に構成されている。
【0102】ここに、セレクタ1101〜1104は同一
の回路構成とされており、セレクタ1101を代表して
示せば、図3に示すように構成されており、セレクタ1
101が図6に示す従来の液晶表示装置が備えるセレク
タ831と異なる点は、セレクタ831が設けている高耐
圧のアナログ・スイッチ84〜91の代わりに、論理レ
ベルの信号でON、OFFが制御される低耐圧のアナロ
グ・スイッチ111〜118を設けている点である。
【0103】本実施例においては、これらアナログ・ス
イッチ111〜118は、それぞれ、デコーダ131
NOR回路24〜31の出力によりON、OFFが制御
され、対応するNOR回路の出力=0[V](Lレベ
ル)の場合はOFF、対応するNOR回路の出力=5
[V](Hレベル)の場合はONとされる。
【0104】したがって、デコーダ131に入力される
デジタル表示信号DIN又はデジタル反転表示信号/DIN
と、セレクタ1101の出力電圧(セレクタ1101が選
択する基準電圧)との関係は、表5に示すようになる。
【0105】
【表5】
【0106】したがって、また、外部から入力されるデ
ジタル表示信号DINと、反転・非反転回路9を制御する
反転・非反転指示信号APと、セレクタ1101の出力
電圧(セレクタ1101が選択する基準電圧)との関係
は、表6に示すようになる。
【0107】
【表6】
【0108】また、加算電圧発生回路109は、制御信
号を反転するインバータ119と、電圧VA、例えば、
2.0[V]を出力するVA電圧源120と、電圧V
B、例えば、9.2[V]を出力するVB電圧源121
と、制御信号TDによりON、OFFが制御されるアナ
ログ・スイッチ122と、インバータ119の出力によ
りON、OFFが制御されるアナログ・スイッチ123
とを設けて構成されている。
【0109】ここに、これらアナログ・スイッチ12
2、123の固定接点は、コンデンサ941〜944の電
極94A1〜94A4に接続されており、制御信号TD=
「H」の場合、アナログ・スイッチ122=ON、アナ
ログ・スイッチ123=OFFとされ、制御信号TD=
「L」の場合、アナログ・スイッチ122=OFF、ア
ナログ・スイッチ123=ONとされる。
【0110】なお、制御信号TDは、HレベルとLレベ
ルとを繰り返す信号であるが、奇数フレームの第1水平
期間、第3水平期間及び偶数フレームの第2水平期間、
第4水平期間においては、画素電極にコモン電圧Vcom
よりも低電圧のアナログ表示信号を供給すべきことを前
提として、この場合には、制御信号T3=「H」、アナ
ログ・スイッチ921〜924=ONとし、セレクタ11
1〜1104が選択した基準電圧をコンデンサ941
944に保持させる前に、「L」→「H」とされる。
【0111】また、この制御信号TDは、奇数フレーム
の第2水平期間、第4水平期間及び偶数フレームの第1
水平期間、第3水平期間においては、画素電極にコモン
電圧Vcomよりも高電圧のアナログ表示信号を供給すべ
きことを前提として、この場合には、制御信号T3=
「H」、アナログ・スイッチ921〜924=ONとし、
セレクタ1101〜1104が選択した基準電圧をコンデ
ンサ941〜944に保持させた後に、「H」→「L」と
される。
【0112】図4及び図5は本実施例の動作を説明する
ためのタイムチャートであり、図4は奇数フレーム(第
2n−1垂直期間)における第1水平期間及び第2水平
期間、図5は偶数フレーム(第2n垂直期間)における
第1水平期間及び第2水平期間を示している。
【0113】図中、D11〜D14は第1ラインの画素211
〜214に対するデジタル表示信号、D21〜D24は第2ラ
インの画素221〜224に対するデジタル表示信号であ
り、本実施例においても、図11及び図12に示す従来
例の場合と同様に、D11=D21=[D2、D1、D0]
=[0、0、0]、D12=D22=[D2、D1、D0]
=[0、1、1]、D13=D23=[D2、D1、D0]
=[1、0、1]、D14=D24=[D2、D1、D0]
=[1、1、1]とされている。
【0114】図4に示すように、奇数フレームの第1水
平期間においては、反転・非反転指示信号AP=「H」
で、反転・非反転回路9は、非反転回路として動作する
ように維持される。
【0115】そこで、この例では、デジタル表示信号D
11、D12、D13、D14は、反転されず、それぞれ、D11
=[D2、D1、D0]=[0、0、0]、D12=[D
2、D1、D0]=[0、1、1]、D13=[D2、D
1、D0]=[1、0、1]、D14=[D2、D1、D
0]=[1、1、1]のまま、タイミング信号SP1
SP4に同期して順にメモリ回路121〜124に書き込
まれる。
【0116】この場合には、表5から明らかなように、
セレクタ1101の出力電圧=2.0[V]、セレクタ1
102の出力電圧=3.2[V]、セレクタ1103の出
力電圧=4.0[V]、セレクタ1104の出力電圧=
4.8[V]となる。
【0117】ここに、制御信号TDは、画素電極にコモ
ン電圧Vcomよりも低電圧のアナログ表示信号を供給す
べき場合には、制御信号T3=「H」、アナログ・スイ
ッチ921〜924=ONとし、セレクタ1101〜11
4が選択した基準電圧をコンデンサ941〜944に保
持させる前に、「L」→「H」とされる。
【0118】この結果、セレクタ1101〜1104が選
択したデジタル表示信号D11〜D14に対応する基準電圧
がコンデンサ941〜944に保持される前に、加算電圧
発生回路109においては、アナログ・スイッチ122
=ON、アナログ・スイッチ123=OFFとされる。
【0119】したがって、コンデンサ941〜944の電
極94A1〜94A4=2[V]とされ、コンデンサ94
1〜944のオペアンプ951〜954側の電極の電圧は、
前偶数フレームの第4水平期間において加算電圧が加算
される前にセレクタ1101〜1104が選択した基準電
圧値となる(図4において、Z1〜Z4は、この基準電圧
値を示している)。
【0120】その後、制御信号T3=「H」、アナログ
・スイッチ921〜924=ONとされ、セレクタ110
1〜1104が選択したデジタル表示信号D11〜D14に対
応する基準電圧がコンデンサ941〜944に保持され、
続いて、制御信号T3=「L」とされると共に、制御信
号TD=「H」が維持される。
【0121】そこで、この場合には、これらコンデンサ
941〜944に保持された電圧が、アナログ表示信号と
して、オペアンプ951〜954、データラインX1〜X4
及びTFT311〜314を介して画素電極511〜514に印
加される。
【0122】この結果、画素211においては、画素電極
11と共通電極6との間の電圧は、2.0−7.0=−
5.0[V]となり、デジタル表示信号D11=[D2、
D1、D0]=[0、0、0]に対応した階調表示が行
われる。
【0123】また、画素212においては、画素電極512
と共通電極6との間の電圧は3.2−7.0=−3.8
[V]となり、デジタル表示信号D12=[D2、D1、
D0]=[0、1、1]に対応した階調表示が行われ
る。
【0124】また、画素213においては、画素電極513
と共通電極6との間の電圧は4.0−7.0=−3.0
[V]となり、デジタル表示信号D13=[D2、D1、
D0]=[1、0、1]に対応した階調表示が行われ
る。
【0125】また、画素214においては、画素電極514
と共通電極6との間の電圧は4.8−7.0=−2.2
[V]となり、デジタル表示信号D14=[D2、D1、
D0]=[1、1、1]に対応した階調表示が行われ
る。
【0126】即ち、奇数フレームにおける第1水平期間
においては、各画素211〜214の表示は、画素電極511
〜514の電圧<共通電極6の電圧の関係の下に行われ
る。第3水平期間においても、同様である。
【0127】次に、第2水平期間になると、反転・非反
転指示信号AP=「L」とされ、反転・非反転回路9
は、反転回路として動作するように設定される。
【0128】そこで、この例では、デジタル表示信号D
21、D22、D23、D24は、それぞれ反転され、/D21
[/D2、/D1、/D0]=[1、1、1]、/D22
=[/D2、/D1、/D0]=[1、0、0]、/D
23=[/D2、/D1、/D0]=[0、1、0]、/
24=[/D2、/D1、/D0]=[0、0、0]と
されて、タイミング信号SP1〜SP4に同期して順にメ
モリ回路121〜124に書き込まれる。
【0129】この場合には、表5から明らかなように、
セレクタ1101の出力電圧=4.8[V]、セレクタ1
102の出力電圧=3.6[V]、セレクタ1103の出
力電圧=2.8[V]、セレクタ1104の出力電圧=
2.0[V]となる。
【0130】ここに、制御信号TDは、画素電極にコモ
ン電圧Vcomよりも高電圧のアナログ表示信号を供給す
べき場合には、制御信号T3=「H」、アナログ・スイ
ッチ921〜924=ONとし、セレクタ1101〜11
4が選択した基準電圧をコンデンサ941〜944を保
持させた後に、「H」→「L」とされる。
【0131】この結果、この場合には、制御信号TD=
「H」、アナログ・スイッチ122=ON、アナログ・
スイッチ123=OFFで、コンデンサ941〜944
電極94A1〜94A4=2[V]とされている状態にお
いて、制御信号T3=「H」、アナログ・スイッチ92
1〜924=ONとされ、セレクタ1101〜1104が選
択したデジタル反転表示信号/D21〜/D24に対応する
基準電圧がそれぞれコンデンサ941〜944に保持され
る。
【0132】そして、制御信号T3=「L」、アナログ
・スイッチ921〜924=OFFとされ、続いて、制御
信号TD=「L」とされ、アナログ・スイッチ122=
OFF、アナログ・スイッチ123=ONとされ、コン
デンサ941〜944の電極94A1〜94A4に9.2
[V](電圧VB)が印加される。
【0133】この場合、コンデンサ941〜944の電極
94A1〜94A4は、9.2[V](電圧VB)−2.0
[V](電圧VA)=7.2[V]だけ電圧を上昇され
たことになる。
【0134】この結果、コンデンサ941のオペアンプ
951側の電極の電圧=4.8+7.2=12.0[V]、
コンデンサ942のオペアンプ952側の電極の電圧=
3.6+7.2=10.8[V]、コンデンサ943のオペ
アンプ953側の電極の電圧=2.8+7.2=10.0
[V]、コンデンサ944のオペアンプ954側の電極の
電圧=2.0+7.2=9.2[V]となる。
【0135】したがって、この場合には、コンデンサ9
1〜944に保持された基準電圧に7.2[V]を加算
された電圧が、アナログ表示信号として、オペアンプ9
1〜954、データラインX1〜X2及びTFT321〜3
24を介して、画素電極521〜524に印加される。
【0136】この結果、画素221においては、画素電極
21と共通電極6との間の電圧は、12.0−7.0=
5.0[V]となり、デジタル表示信号D21=[D2、
D1、D0]=[0、0、0]に対応した階調表示が行
われる。
【0137】また、画素222においては、画素電極522
と共通電極6との間の電圧は10.8−7.0=3.8
[V]となり、デジタル表示信号D22=[D2、D1、
D0]=[0、1、1]に対応した階調表示が行われ
る。
【0138】また、画素223においては、画素電極523
と共通電極6との間の電圧は10.0−7.0=3.0
[V]となり、デジタル表示信号D23=[D2、D1、
D0]=[1、0、1]に対応した階調表示が行われ
る。
【0139】また、画素224においては、画素電極524
と共通電極6との間の電圧は9.2−7.0=2.2
[V]となり、デジタル表示信号D24=[D2、D1、
D0]=[1、1、1]に対応した階調表示が行われ
る。
【0140】即ち、奇数フレームにおける第2水平期間
においては、各画素221〜224の表示は、画素電極521
〜524の電圧>共通電極6の電圧の関係の下に行われ
る。第4水平期間においても、同様である。
【0141】次に、図5に示すように、偶数フレームの
第1水平期間になると、反転・非反転指示信号AP=
「L」で、反転・非反転回路9は反転回路として動作す
るように維持される。
【0142】そこで、この例では、デジタル表示信号D
11、D12、D13、D14は、それぞれ反転され、/D11
[/D2、/D1、/D0]=[1、1、1]、/D12
=[/D2、/D1、/D0]=[1、0、0]、/D
13=[/D2、/D1、/D0]=[0、1、0]、/
14=[/D2、/D1、/D0]=[0、0、0]と
されて、タイミング信号SP1〜SP4に同期して順にメ
モリ回路121〜124に書き込まれる。
【0143】この場合には、表5から明らかなように、
セレクタ1101の出力電圧=4.8[V]、セレクタ1
102の出力電圧=3.6[V]、セレクタ1103の出
力電圧=2.8[V]、セレクタ1104の出力電圧=
2.0[V]となる。
【0144】ここに、制御信号TDは、画素電極にコモ
ン電圧Vcomよりも高電圧のアナログ表示信号を供給す
べき場合には、制御信号T3=「H」、アナログ・スイ
ッチ921〜924=ONとし、セレクタ1101〜11
4が選択した基準電圧をコンデンサ941〜944を保
持させた後に、「H」→「L」とされる。
【0145】そこで、この場合には、制御信号TD=
「H」、アナログ・スイッチ122=ON、アナログ・
スイッチ123=OFFで、コンデンサ941〜944
電極94A1〜94A4=2[V]とされている状態にお
いて、制御信号T3=「H」、アナログ・スイッチ92
1〜924=ONとされ、セレクタ1101〜1104が選
択したデジタル反転信号/D11〜/D14に対応した基準
電圧がそれぞれコンデンサ941〜944に保持される。
【0146】そして、制御信号T3=「L」、アナログ
・スイッチ921〜924=OFFとされ、続いて、制御
信号TD=「L」とされ、アナログ・スイッチ122=
OFF、アナログ・スイッチ123=ONとされ、コン
デンサ941〜944の電極94A1〜94A4に9.2
[V](電圧VB)が印加される。
【0147】この場合、コンデンサ941〜944の電極
94A1〜94A4は、9.2[V](電圧VB)−2.0
[V](電圧VA)=7.2[V]だけ電圧を上昇させ
たことになる。
【0148】この結果、コンデンサ941のオペアンプ
951側の電極の電圧=4.8+7.2=12.0[V]、
コンデンサ942のオペアンプ952側の電極の電圧=
3.6+7.2=10.8[V]、コンデンサ943のオペ
アンプ953側の電極の電圧=2.8+7.2=10.0
[V]、コンデンサ944のオペアンプ954側の電極の
電圧=2.0+7.2=9.2[V]となる。
【0149】したがって、この場合には、コンデンサ9
1〜944に保持された基準電圧に7.2[V]を加算
した電圧がアナログ表示信号としてオペアンプ951
954、データラインX1〜X2及びTFT311〜314
介して、画素電極511〜514に印加される。
【0150】この結果、画素211においては、画素電極
11と共通電極6との間の電圧は、12.0−7.0=
5.0[V]となり、デジタル表示信号D11=[D2、
D1、D0]=[0、0、0]に対応した階調表示が行
われる。
【0151】また、画素212においては、画素電極512
と共通電極6との間の電圧は10.8−7.0=3.8
[V]となり、デジタル表示信号D12=[D2、D1、
D0]=[0、1、1]に対応した階調表示が行われ
る。
【0152】また、画素213においては、画素電極513
と共通電極6との間の電圧は10.0−7.0=3.0
[V]となり、デジタル表示信号D13=[D2、D1、
D0]=[1、0、1]に対応した階調表示が行われ
る。
【0153】また、画素214においては、画素電極514
と共通電極6との間の電圧は9.2−7.0=2.2
[V]となり、デジタル表示信号D14=[D2、D1、
D0]=[1、1、1]に対応した階調表示が行われ
る。
【0154】即ち、偶数フレームにおける第1水平期間
においては、各画素211〜214の表示は、画素電極511
〜514の電圧>共通電極6の電圧の関係の下に行われ
る。第3水平期間においても、同様である。
【0155】次に、第2水平期間になると、反転・非反
転指示信号AP=「H」とされ、反転・非反転回路9
は、非反転回路として動作するように設定される。
【0156】そこで、この例では、デジタル表示信号D
21、D22、D23、D24は、反転されず、それぞれ、D21
=[D2、D1、D0]=[0、0、0]、D22=[D
2、D1、D0]=[0、1、1]、D23=[D2、D
1、D0]=[1、0、1]、D24=[D2、D1、D
0]=[1、1、1]のまま、タイミング信号SP1
SP4に同期して順にメモリ回路121〜124に書き込
まれる。
【0157】この場合には、表5から明らかなように、
セレクタ1101の出力電圧=2.0[V]、セレクタ1
102の出力電圧=3.2[V]、セレクタ1103の出
力電圧=4.0[V]、セレクタ1104の出力電圧=
4.8[V]となる。
【0158】ここに、制御信号TDは、画素電極にコモ
ン電圧Vcomよりも低電圧のアナログ表示信号を供給す
べき場合には、制御信号T3=「H」、アナログ・スイ
ッチ921〜924=ONとし、セレクタ1101〜11
4が選択した基準電圧をコンデンサ941〜944に保
持させる前に、「L」→「H」とされる。
【0159】この結果、セレクタ1101〜1104が選
択したデジタル表示信号D11〜D14に対応する基準電圧
がコンデンサ941〜944に保持される前に、加算電圧
発生回路109においては、アナログ・スイッチ122
=ON、アナログ・スイッチ123=OFFとされる。
【0160】したがって、コンデンサ941〜944の電
極94A1〜94A4=2[V]とされ、コンデンサ94
1〜944のオペアンプ951〜954側の電極の電圧は、
第1水平期間において加算電圧7.2[V]が加算され
る前にセレクタ1101〜1104が選択した基準電圧値
となる(図5において、W1〜W4は、この基準電圧値を
示している)。
【0161】その後、制御信号T3=「H」、アナログ
・スイッチ921〜924=ONとされ、デジタル表示信
号D11〜D14に対応する基準電圧2.0〜4.8[V]が
コンデンサ941〜944に保持され、続いて、制御信号
T3=「L」とされると共に、制御信号TD=「H」が
維持される。
【0162】そこで、この場合には、これらコンデンサ
941〜944に保持された電圧が、アナログ表示信号と
して、オペアンプ951〜954、データラインX1〜X4
及びTFT321〜324を介して画素電極521〜524に印
加される。
【0163】この結果、画素221においては、画素電極
21と共通電極6との間の電圧は、2.0−7.0=−
5.0[V]となり、デジタル表示信号D21=[D2、
D1、D0]=[0、0、0]に対応した階調表示が行
われる。
【0164】また、画素222においては、画素電極522
と共通電極6との間の電圧は3.2−7.0=−3.8
[V]となり、デジタル表示信号D22=[D2、D1、
D0]=[0、1、1]に対応した階調表示が行われ
る。
【0165】また、画素223においては、画素電極523
と共通電極6との間の電圧は4.0−7.0=−3.0
[V]となり、デジタル表示信号D23=[D2、D1、
D0]=[1、0、1]に対応した階調表示が行われ
る。
【0166】また、画素224においては、画素電極524
と共通電極6との間の電圧は4.8−7.0=−2.2
[V]となり、デジタル表示信号D24=[D2、D1、
D0]=[1、1、1]に対応した階調表示が行われ
る。
【0167】即ち、偶数フレームにおける第2水平期間
においては、各画素221〜224の表示は、画素電極521
〜524の電圧<共通電極6の電圧の関係の下に行われ
る。第4水平期間においても、同様である。
【0168】このように、本実施例においても、奇数フ
レームの第1、第3水平期間では、画素電極511
14、531〜534の電圧<共通電極6の電圧とし、奇数
フレームの第2、第4水平期間では、画素電極521〜5
24、541〜544の電圧>共通電極6の電圧とし、偶数フ
レームの第1、第3水平期間では、画素電極511
14、531〜534の電圧>共通電極6の電圧とし、偶数
フレームの第2、第4水平期間では、画素電極521〜5
24、541〜544の電圧<共通電極6の電圧として、交流
駆動を行うようにしている。
【0169】換言すれば、同一ラインについては、1フ
レームごとに画素電極と共通電極との間の電圧極性を反
転させ、交流駆動を行うようにしている。なお、1フレ
ーム内において、1ラインごとに画素電極と共通電極と
の間の電圧極性が反転するようにしているのは、図6に
示す従来の液晶表示装置と同様に、クロストークの低減
化を図るためである。
【0170】ここに、本実施例においては、基準電圧源
107から出力させるべき基準電圧V0〜V7は、コモ
ン電圧Vcomよりも低電圧で足りるので、基準電圧源1
07を構成するオペアンプとして、高耐圧、大電流のオ
ペアンプを必要とせず、低耐圧、小電流のオペアンプで
足り、また、基準電圧V0〜V7の数は、階調数と同数
で足り、従来の場合の1/2にすることができ、しか
も、加算電圧発生回路109から発生させる加算電圧は
1個の電圧値で足り、加算電圧発生回路109を簡単な
回路で構成でき、更に、加算に際しては電流の移動を伴
わないようにしているので、コストの低減化と、消費電
力の低減化とを図ることができる。
【0171】また、前述のように、基準電圧源107か
ら出力させるべき基準電圧V0〜V7は、コモン電圧V
comよりも低電圧で足りるので、基準電圧V0〜V7を
選択するセレクタ1101〜1104を構成するアナログ
・スイッチとして、高耐圧のアナログ・スイッチを必要
とせず、低耐圧のアナログ・スイッチで足り、また、こ
の結果、従来のように高耐圧のアナログ・スイッチを動
作させるために必要なレベル変換回路部321〜324
も必要としないので、データ・ドライバ108をLSI
化するに際し、チップ面積を縮小化し、データ・ドライ
バ108のコストの低減化を図ることができ、この点か
らしても、液晶表示装置そのもののコストの低減化を図
ることができる。
【0172】
【発明の効果】以上のように、本発明によれば、基準電
圧源から出力させるべき基準電圧は、コモン電圧よりも
低電圧で足りるので、基準電圧源を構成するオペアンプ
として、高耐圧、高電流のオペアンプを必要とせず、基
準電圧の数は、階調数と同数で足り、従来の場合の1/
2にすることができ、しかも、加算電圧は1個の電圧値
で足り、加算電圧発生回路を簡単な回路で構成すること
ができる。したがって、回路構成を簡単にし、コストの
低減化と、消費電力の低減化とを図ることができる。
【0173】また、前述のように、基準電圧源から出力
させるべき基準電圧は、コモン電圧よりも低電圧で足り
るので、基準電圧選択回路において基準電圧を選択する
セレクタを構成するアナログ・スイッチとして、高耐圧
のアナログ・スイッチを必要とせず、また、この結果、
従来のように論理レベルの選択信号を高耐圧のアナログ
・スイッチを動作させるために必要なレベルに変換する
レベル変換回路をも必要としない。したがって、データ
・ドライバをLSI化するに際し、チップ面積を縮小化
し、データ・ドライバのコストの低減化を図ることがで
き、この点からしても、液晶表示装置そのもののコスト
の低減化を図ることができる。
【図面の簡単な説明】
【図1】本発明の回路構成を原理的に示す図である。
【図2】本発明の一実施例の要部の回路構成を概略的に
示す図である。
【図3】本発明の一実施例を構成するデコーダ、基準電
圧源及びセレクタを示す図である。
【図4】本発明の一実施例の動作(奇数フレームにおけ
る第1水平期間及び第2水平期間の動作)を説明するた
めのタイムチャートである。
【図5】本発明の一実施例の動作(偶数フレームにおけ
る第1水平期間及び第2水平期間の動作)を説明するた
めのタイムチャートである。
【図6】アクティブマトリックス型の液晶表示パネルを
備えてなる交流駆動方式の従来の液晶表示装置の要部の
回路構成を概略的に示す図である。
【図7】図6に示す液晶表示装置を構成するアクティブ
マトリックス型の液晶表示パネルの構成を概略的に示す
図である。
【図8】図6に示す液晶表示装置を構成するデコーダ、
レベル変換回路部及びセレクタを示す図である。
【図9】図6に示す液晶表示装置を構成するレベル変換
回路部に配列されているレベル変換回路を示す回路図で
ある。
【図10】図6に示す液晶表示装置を構成する基準電圧
源及びセレクタを示す図である。
【図11】図6に示す従来の液晶表示装置の動作(奇数
フレームにおける第1水平期間及び第2水平期間の動
作)を説明するためのタイムチャートである。
【図12】図6に示す従来の液晶表示装置の動作(偶数
フレームにおける第1水平期間及び第2水平期間の動
作)を説明するためのタイムチャートである。
【図13】画素電極に印加される電圧と、画素電極・共
通電極間の電圧と、液晶の透過率との関係を示す図であ
る。
【符号の説明】
100 液晶表示パネル 101 基準電圧源 102 基準電圧選択回路 103 基準電圧保持回路 104 加算電圧発生回路 105 アナログ表示信号供給回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】画素ごとに設けられた画素電極と、全画素
    に共通に設けられた共通電極と、前記画素電極にアナロ
    グ表示信号を供給するために前記画素電極ごとに設けら
    れたスイッチング素子とを有し、前記共通電極に印加す
    べきコモン電圧を一定として交流駆動される液晶表示パ
    ネル(100)を備えてなる液晶表示装置であって、前
    記コモン電圧よりも低電圧、かつ、階調数と同数の異な
    る値の基準電圧を出力する基準電圧源(101)と、外
    部から供給されるデジタル表示信号を所定の規則に従っ
    て反転して又は反転しないでデコードし、対応する基準
    電圧を前記基準電圧源(101)から選択する基準電圧
    選択回路(102)と、この基準電圧選択回路(10
    2)によって選択された基準電圧を保持する基準電圧保
    持回路(103)と、前記画素電極に前記コモン電圧よ
    りも高電圧のアナログ表示信号を供給すべき場合に、前
    記基準電圧保持回路(103)に保持された基準電圧と
    加算すべき加算電圧を発生する加算電圧発生回路(10
    4)と、前記画素電極に前記コモン電圧よりも低電圧の
    アナログ表示信号を供給すべき場合には、前記基準電圧
    保持回路(103)に保持された基準電圧を前記画素電
    極に供給し、前記画素電極に前記コモン電圧よりも高電
    圧のアナログ表示信号を供給すべき場合には、前記基準
    電圧保持回路(103)に保持された基準電圧に前記加
    算電圧を加算した電圧を前記画素電極に供給するアナロ
    グ表示信号供給回路(105)とを備えていることを特
    徴とする液晶表示装置。
  2. 【請求項2】前記所定の規則は、同一ラインについて
    は、1フレームごとに前記画素電極と前記共通電極との
    間の電圧極性を反転させ、かつ、1フレーム内において
    は、1ラインごとに前記画素電極と前記共通電極との間
    の電圧極性を反転させるという規則であることを特徴と
    する請求項1記載の液晶表示装置。
  3. 【請求項3】前記加算電圧の加算は、前記基準電圧保持
    回路(103)をコンデンサで構成し、前記基準電圧選
    択回路(102)によって選択された基準電圧を前記コ
    ンデンサに保持し、前記コンデンサの低電圧側の電極に
    前記加算電圧を印加することにより行われることを特徴
    とする請求項1又は2記載の液晶表示装置。
JP32015092A 1992-11-30 1992-11-30 液晶表示装置 Expired - Fee Related JP3203835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32015092A JP3203835B2 (ja) 1992-11-30 1992-11-30 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32015092A JP3203835B2 (ja) 1992-11-30 1992-11-30 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH06167950A true JPH06167950A (ja) 1994-06-14
JP3203835B2 JP3203835B2 (ja) 2001-08-27

Family

ID=18118267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32015092A Expired - Fee Related JP3203835B2 (ja) 1992-11-30 1992-11-30 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3203835B2 (ja)

Also Published As

Publication number Publication date
JP3203835B2 (ja) 2001-08-27

Similar Documents

Publication Publication Date Title
JP3519355B2 (ja) 液晶表示装置の駆動装置および駆動方法
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
EP0391655B1 (en) A drive device for driving a matrix-type LCD apparatus
JP5206397B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
US7133035B2 (en) Method and apparatus for driving liquid crystal display device
JP4847702B2 (ja) 表示装置の駆動回路
JP3506235B2 (ja) 液晶表示装置の駆動装置および駆動方法
US7872628B2 (en) Shift register and liquid crystal display device using the same
US6417829B1 (en) Multisync display device and driver
KR20050002428A (ko) 액정표시장치와 그 구동방법
JPH09114420A (ja) 液晶表示装置及びデータライン・ドライバ
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
WO2013047363A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
JP5382178B2 (ja) 液晶表示装置の駆動回路
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
US7528821B2 (en) Method of driving liquid crystal display for expanding an effective picture field
JP2002082659A (ja) 液晶表示装置
JP2006154430A (ja) 表示装置
US20050140635A1 (en) Method and apparatus for driving memory of liquid crystal display device
JPH11265173A (ja) 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法
JP3203835B2 (ja) 液晶表示装置
WO2000045364A1 (fr) Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides
JPH11119741A (ja) 液晶表示装置およびそれに用いられるデータドライバ
KR100864975B1 (ko) 액정표시장치의 구동장치 및 구동방법
JP2001027887A (ja) 平面表示装置の駆動方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010529

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees