JP2003005703A - パネル駆動装置 - Google Patents
パネル駆動装置Info
- Publication number
- JP2003005703A JP2003005703A JP2001190331A JP2001190331A JP2003005703A JP 2003005703 A JP2003005703 A JP 2003005703A JP 2001190331 A JP2001190331 A JP 2001190331A JP 2001190331 A JP2001190331 A JP 2001190331A JP 2003005703 A JP2003005703 A JP 2003005703A
- Authority
- JP
- Japan
- Prior art keywords
- address data
- clock
- shift register
- panel
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 小信号系にノイズが混入した場合でも、表示
パネルの画面上に視覚ノイズを発生させないパネル駆動
装置を提供する。 【解決手段】 第２クロックに従ってアドレスデータを
順次蓄積するシフトレジスタ１５と、シフトレジスタ１
５に蓄積されたアドレスデータをラッチするラッチ回路
１６と、ラッチ回路１６から出力されたアドレスデータ
に基づいて表示パネル２１を駆動する駆動回路１７とを
備える。ラッチ回路１６によってシフトレジスタ１５に
蓄積された所定のアドレスデータをラッチすべき正規の
タイミングの後、シフトレジスタ１５への第２クロック
の供給を停止する。
パネルの画面上に視覚ノイズを発生させないパネル駆動
装置を提供する。 【解決手段】 第２クロックに従ってアドレスデータを
順次蓄積するシフトレジスタ１５と、シフトレジスタ１
５に蓄積されたアドレスデータをラッチするラッチ回路
１６と、ラッチ回路１６から出力されたアドレスデータ
に基づいて表示パネル２１を駆動する駆動回路１７とを
備える。ラッチ回路１６によってシフトレジスタ１５に
蓄積された所定のアドレスデータをラッチすべき正規の
タイミングの後、シフトレジスタ１５への第２クロック
の供給を停止する。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイ等の表示パネルを駆動する駆動装置に関し、とくに
アドレスデータに従った正しい画像を表示させることが
できるパネル駆動装置に関する。
レイ等の表示パネルを駆動する駆動装置に関し、とくに
アドレスデータに従った正しい画像を表示させることが
できるパネル駆動装置に関する。
【０００２】
【従来の技術】図７に示すように、プラズマディスプレ
イパネル２１を駆動する駆動装置は、シフトレジスタ１
１５、ラッチ回路１１６およびドライバ１１７を具備す
るアドレスドライバ部１１８と、Ｙサステインパルスを
出力するＹサステインドライバ１１９と、Ｘサステイン
パルスを出力するＸサステインドライバ１２０と、を備
える。アドレスドライバ部１１８のドライバ１１７、Ｙ
サステインドライバ１１９およびＸサステインドライバ
１２０の出力端子は、それぞれプラズマディスプレイパ
ネル２１の所定の電極に接続される。
イパネル２１を駆動する駆動装置は、シフトレジスタ１
１５、ラッチ回路１１６およびドライバ１１７を具備す
るアドレスドライバ部１１８と、Ｙサステインパルスを
出力するＹサステインドライバ１１９と、Ｘサステイン
パルスを出力するＸサステインドライバ１２０と、を備
える。アドレスドライバ部１１８のドライバ１１７、Ｙ
サステインドライバ１１９およびＸサステインドライバ
１２０の出力端子は、それぞれプラズマディスプレイパ
ネル２１の所定の電極に接続される。
【０００３】図８に示すように、１ライン分のアドレス
データ（データａ〜データｚ）は、クロックに従って順
次シフトレジスタ１１５に書き込まれる。図８に示すよ
うに、１ライン分の最後のデータ（データｚ）を書き込
むためのクロックの立ち上がりと同時に、ラッチ回路１
１６に入力されるラッチイネーブルが立ち上がるため、
１ライン分のデータ（データａ〜データｚ）がラッチさ
れてドライバ１１７に同時に入力される。プラズマディ
スプレイパネル２１の電極Ｙ１〜Ｙｎのいずれかに走査
パルスを選択的に印加すると同時に、列電極Ｄ１〜Ｄｍ
に所定のアドレスデータに応じたデータパルスＤＰ１〜
ＤＰｎを印加することで、点灯セル（壁電荷が形成され
るセル）と消灯セル（壁電荷が形成されないセル）を設
定することができる。続いて、Ｙサステインドライバ１
１９およびＸサステインドライバ１２０を介してサステ
インパルスを供給することにより、点灯セルのみについ
て選択的に発光を繰り返させることができる。
データ（データａ〜データｚ）は、クロックに従って順
次シフトレジスタ１１５に書き込まれる。図８に示すよ
うに、１ライン分の最後のデータ（データｚ）を書き込
むためのクロックの立ち上がりと同時に、ラッチ回路１
１６に入力されるラッチイネーブルが立ち上がるため、
１ライン分のデータ（データａ〜データｚ）がラッチさ
れてドライバ１１７に同時に入力される。プラズマディ
スプレイパネル２１の電極Ｙ１〜Ｙｎのいずれかに走査
パルスを選択的に印加すると同時に、列電極Ｄ１〜Ｄｍ
に所定のアドレスデータに応じたデータパルスＤＰ１〜
ＤＰｎを印加することで、点灯セル（壁電荷が形成され
るセル）と消灯セル（壁電荷が形成されないセル）を設
定することができる。続いて、Ｙサステインドライバ１
１９およびＸサステインドライバ１２０を介してサステ
インパルスを供給することにより、点灯セルのみについ
て選択的に発光を繰り返させることができる。
【０００４】
【発明が解決しようとする課題】しかし、図９に示すよ
うに、小信号系であるラッチイネーブルに大電力系のノ
イズが重畳されてしまった場合には、そのノイズにより
誤ったデータがラッチされる。すなわち、図９に示すよ
うに、例えばデータ列がデータｃから開始され、すべて
のデータがずれてラッチされる。このため、プラズマデ
ィスプレイ２１の画面上に視覚ノイズが発生する。
うに、小信号系であるラッチイネーブルに大電力系のノ
イズが重畳されてしまった場合には、そのノイズにより
誤ったデータがラッチされる。すなわち、図９に示すよ
うに、例えばデータ列がデータｃから開始され、すべて
のデータがずれてラッチされる。このため、プラズマデ
ィスプレイ２１の画面上に視覚ノイズが発生する。
【０００５】本発明は、小信号系にノイズが混入した場
合でも、表示パネルの画面上に視覚ノイズを発生させな
いパネル駆動装置を提供することを目的とする。
合でも、表示パネルの画面上に視覚ノイズを発生させな
いパネル駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明によるパネル駆動
装置は、シフトクロックに従ってアドレスデータを順次
蓄積するシフトレジスタ（１５）と、シフトレジスタ
（１５）に蓄積されたアドレスデータをラッチするラッ
チ回路（１６）と、ラッチ回路（１６）から出力された
アドレスデータに基づいて表示パネル（２１）を駆動す
る駆動回路（１７）と、ラッチ回路（１６）によってシ
フトレジスタ（１５）に蓄積された所定のアドレスデー
タをラッチすべき正規のタイミングの後、シフトレジス
タ（１５）へのシフトクロックの供給を停止するクロッ
ク停止手段（１２等）と、を備えることを特徴とする。
装置は、シフトクロックに従ってアドレスデータを順次
蓄積するシフトレジスタ（１５）と、シフトレジスタ
（１５）に蓄積されたアドレスデータをラッチするラッ
チ回路（１６）と、ラッチ回路（１６）から出力された
アドレスデータに基づいて表示パネル（２１）を駆動す
る駆動回路（１７）と、ラッチ回路（１６）によってシ
フトレジスタ（１５）に蓄積された所定のアドレスデー
タをラッチすべき正規のタイミングの後、シフトレジス
タ（１５）へのシフトクロックの供給を停止するクロッ
ク停止手段（１２等）と、を備えることを特徴とする。
【０００７】このパネル駆動装置によれば、アドレスデ
ータをラッチすべき正規のタイミングの後、シフトレジ
スタへのシフトクロックの供給を停止するので、正規の
タイミングの後、ノイズによりアドレスデータがラッチ
された場合であっても所定のアドレスデータがラッチさ
れる。このため、表示パネル（２１）の画面上には正し
いアドレスデータに従った表示が行われ、視覚上のノイ
ズを発生させない。
ータをラッチすべき正規のタイミングの後、シフトレジ
スタへのシフトクロックの供給を停止するので、正規の
タイミングの後、ノイズによりアドレスデータがラッチ
された場合であっても所定のアドレスデータがラッチさ
れる。このため、表示パネル（２１）の画面上には正し
いアドレスデータに従った表示が行われ、視覚上のノイ
ズを発生させない。
【０００８】シフトレジスタ（１５）に与えられるアド
レスデータを記憶する記憶手段（３，４）と、記憶手段
（３，４）に記憶されたアドレスデータを読み出してシ
フトレジスタ（１５）に送出する読み出し手段（８）
と、を備え、クロック停止手段は、読み出し手段（８）
により所定のアドレスデータが読み出されていないこと
を検出する検出手段（１２）を具備し、検出手段（１
２）により所定のアドレスデータが読み出されていない
ことが検出されている間、シフトレジスタ（１５）への
シフトクロックの供給を停止してもよい。
レスデータを記憶する記憶手段（３，４）と、記憶手段
（３，４）に記憶されたアドレスデータを読み出してシ
フトレジスタ（１５）に送出する読み出し手段（８）
と、を備え、クロック停止手段は、読み出し手段（８）
により所定のアドレスデータが読み出されていないこと
を検出する検出手段（１２）を具備し、検出手段（１
２）により所定のアドレスデータが読み出されていない
ことが検出されている間、シフトレジスタ（１５）への
シフトクロックの供給を停止してもよい。
【０００９】この場合には、所定のアドレスデータが読
み出されていないことが検出されている間、シフトクロ
ックの供給が停止されるので、正規のタイミングの後、
ノイズによりアドレスデータがラッチされた場合であっ
ても所定のアドレスデータがラッチされる。
み出されていないことが検出されている間、シフトクロ
ックの供給が停止されるので、正規のタイミングの後、
ノイズによりアドレスデータがラッチされた場合であっ
ても所定のアドレスデータがラッチされる。
【００１０】読み出し手段（８）は、所定のアドレスデ
ータが読み出されていないことを示す所定の信号を出力
し、検出手段（１２）は所定の信号に基づいてアドレス
データが読み出されていないことを検出してもよい。
ータが読み出されていないことを示す所定の信号を出力
し、検出手段（１２）は所定の信号に基づいてアドレス
データが読み出されていないことを検出してもよい。
【００１１】クロック停止手段（１２等）は、クロック
停止手段（１２等）に供給される別のクロックを選択的
に通過させシフトクロックとして出力する通過手段（１
２）を備え、通過手段（１２）は検出手段（１２）にお
ける検出結果に応じて通過／非通過を選択してもよい。
停止手段（１２等）に供給される別のクロックを選択的
に通過させシフトクロックとして出力する通過手段（１
２）を備え、通過手段（１２）は検出手段（１２）にお
ける検出結果に応じて通過／非通過を選択してもよい。
【００１２】この場合、通過手段および検出手段とし
て、各種の論理回路を用いることができる。
て、各種の論理回路を用いることができる。
【００１３】クロック停止手段（１２等）は、通過手段
（１２）から出力されるシフトクロックのタイミングを
調整する遅延手段（１３）を備えてもよい。
（１２）から出力されるシフトクロックのタイミングを
調整する遅延手段（１３）を備えてもよい。
【００１４】この場合、遅延手段によりタイミングを調
整することで、シフトレジスタに対しシフトクロックを
適切なタイミングで供給できる。
整することで、シフトレジスタに対しシフトクロックを
適切なタイミングで供給できる。
【００１５】表示パネルはプラズマディスプレイパネル
（２１）であってもよい。
（２１）であってもよい。
【００１６】この場合、大電力系と小信号系が混在する
プラズマディスプレイの駆動装置においても、大電力系
に起因する小信号系へのノイズ混入による画像への影響
を効果的に排除できる。
プラズマディスプレイの駆動装置においても、大電力系
に起因する小信号系へのノイズ混入による画像への影響
を効果的に排除できる。
【００１７】アドレスデータに基づいて選択された画素
の発光を継続させるサステインパルスをプラズマディス
プレイパネル（２１）に与える発光維持手段（１９，２
０）を備えてもよい。
の発光を継続させるサステインパルスをプラズマディス
プレイパネル（２１）に与える発光維持手段（１９，２
０）を備えてもよい。
【００１８】この場合、サステインパルスの供給に起因
する小信号系へのノイズ混入による画像への影響を効果
的に排除できる。
する小信号系へのノイズ混入による画像への影響を効果
的に排除できる。
【００１９】なお、本発明の理解を容易にするために添
付図面の参照符号を括弧書きにて付記するが、それによ
り本発明が図示の形態に限定されるものではない。
付図面の参照符号を括弧書きにて付記するが、それによ
り本発明が図示の形態に限定されるものではない。
【００２０】
【発明の実施の形態】以下、図１〜図６を参照して、本
発明によるパネル駆動装置の一実施形態について説明す
る。図１は本実施形態のパネル駆動装置を示すブロック
図、図２は１フィールド期間における駆動シーケンスを
示す図、図３は１サブフィールドにおける駆動波形を示
す図、図４はフレームメモリへの書き込み動作およびフ
レームメモリからの読み出し動作を示す図、図５は１サ
ブフィールドのアドレス期間におけるフレームメモリか
らの読み出し動作を示す図、図６はラッチイネーブルに
ノイズが混入した場合の動作を示す図である。
発明によるパネル駆動装置の一実施形態について説明す
る。図１は本実施形態のパネル駆動装置を示すブロック
図、図２は１フィールド期間における駆動シーケンスを
示す図、図３は１サブフィールドにおける駆動波形を示
す図、図４はフレームメモリへの書き込み動作およびフ
レームメモリからの読み出し動作を示す図、図５は１サ
ブフィールドのアドレス期間におけるフレームメモリか
らの読み出し動作を示す図、図６はラッチイネーブルに
ノイズが混入した場合の動作を示す図である。
【００２１】図１に示すように、本実施形態のパネル駆
動装置１００は、アナログ映像信号を入力画像データに
変換するＡ／Ｄコンバータ１と、アナログ映像信号から
同期信号を分離して出力する同期分離部２と、映像デー
タを記憶する第１フレームメモリ３および第２フレーム
メモリ４と、映像データの書き込み先となるフレームメ
モリを選択するための書込スイッチ５と、映像データの
読み出し元となるフレームメモリを選択するための読出
スイッチ６と、書込スイッチ５を制御する書込制御部７
と、読出スイッチ６を制御する読出制御部８と、装置各
部を制御する制御部１１と、制御部１１から出力される
第１クロックおよび読出制御部８から出力される信号Ｈ
Ａの論理積をとるアンド回路１２と、アンド回路１２か
ら出力される信号のタイミングを調整する遅延部１３と
を備える。
動装置１００は、アナログ映像信号を入力画像データに
変換するＡ／Ｄコンバータ１と、アナログ映像信号から
同期信号を分離して出力する同期分離部２と、映像デー
タを記憶する第１フレームメモリ３および第２フレーム
メモリ４と、映像データの書き込み先となるフレームメ
モリを選択するための書込スイッチ５と、映像データの
読み出し元となるフレームメモリを選択するための読出
スイッチ６と、書込スイッチ５を制御する書込制御部７
と、読出スイッチ６を制御する読出制御部８と、装置各
部を制御する制御部１１と、制御部１１から出力される
第１クロックおよび読出制御部８から出力される信号Ｈ
Ａの論理積をとるアンド回路１２と、アンド回路１２か
ら出力される信号のタイミングを調整する遅延部１３と
を備える。
【００２２】また、パネル駆動装置１００は、１ライン
分のアドレスデータ（画素データ）を記憶するシフトレ
ジスタ１５、シフトレジスタ１５に１ライン分のアドレ
スデータが蓄積された時点で、１ライン分のアドレスデ
ータをラッチするラッチ回路１６および１ライン分のア
ドレスデータに応じて１ライン分のデータパルスを発生
して列電極Ｄ１〜Ｄｍに同時に印加するドライバ１７を
具備するアドレスドライバ部１８と、Ｙサステインパル
スをサステイン電極Ｙ１〜Ｙｎに同時に印加するＹサス
テインドライバ１９と、Ｘサステインパルスをサステイ
ン電極Ｘ１〜Ｘｎに同時に印加するＸサステインドライ
バ２０と、を備える。
分のアドレスデータ（画素データ）を記憶するシフトレ
ジスタ１５、シフトレジスタ１５に１ライン分のアドレ
スデータが蓄積された時点で、１ライン分のアドレスデ
ータをラッチするラッチ回路１６および１ライン分のア
ドレスデータに応じて１ライン分のデータパルスを発生
して列電極Ｄ１〜Ｄｍに同時に印加するドライバ１７を
具備するアドレスドライバ部１８と、Ｙサステインパル
スをサステイン電極Ｙ１〜Ｙｎに同時に印加するＹサス
テインドライバ１９と、Ｘサステインパルスをサステイ
ン電極Ｘ１〜Ｘｎに同時に印加するＸサステインドライ
バ２０と、を備える。
【００２３】次に、パネル駆動装置１００の動作につい
て説明する。
て説明する。
【００２４】プラズマディスプレイパネル２１を駆動す
る期間としての１フィールドは、複数のサブフィールド
ＳＦ1〜ＳＦNにより構成される。図２に示すように、各
サブフィールドには、点灯させるセルを選択するアドレ
ス期間と、そのアドレス期間において選択されたセル２
２を点灯させ続けるサステイン期間とが設けられてい
る。また、最初のサブフィールドであるＳＦ1の先頭部
分には、前のフィールドでの点灯を確実に停止させるた
めのリセット期間がさらに設けられている。サステイン
期間はサブフィールドＳＦ1〜ＳＦNの順に段階的に長く
されており、これにより階調表示が可能とされている。
る期間としての１フィールドは、複数のサブフィールド
ＳＦ1〜ＳＦNにより構成される。図２に示すように、各
サブフィールドには、点灯させるセルを選択するアドレ
ス期間と、そのアドレス期間において選択されたセル２
２を点灯させ続けるサステイン期間とが設けられてい
る。また、最初のサブフィールドであるＳＦ1の先頭部
分には、前のフィールドでの点灯を確実に停止させるた
めのリセット期間がさらに設けられている。サステイン
期間はサブフィールドＳＦ1〜ＳＦNの順に段階的に長く
されており、これにより階調表示が可能とされている。
【００２５】図３に示すように、各サブフィールドのア
ドレス期間において、１ラインごとにアドレス走査が行
われる。すなわち、第１のラインを構成する電極Ｙ１に
走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに
第１のラインのセルに対応するアドレスデータに応じた
データパルスＤＰ１が印加され、次に第２のラインを構
成する電極Ｙ２に走査パルスが印加されると同時に、列
電極Ｄ１〜Ｄｍに第２のラインのセルに対応するアドレ
スデータに応じたデータパルスＤＰ２が印加される。第
３のライン以下のラインについても同様に走査パルスお
よびデータパルスが印加され、最後に第ｎのラインを構
成する電極Ｙ２に走査パルスが印加されると同時に、列
電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレ
スデータに応じたデータパルスＤＰｎが印加される。
ドレス期間において、１ラインごとにアドレス走査が行
われる。すなわち、第１のラインを構成する電極Ｙ１に
走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに
第１のラインのセルに対応するアドレスデータに応じた
データパルスＤＰ１が印加され、次に第２のラインを構
成する電極Ｙ２に走査パルスが印加されると同時に、列
電極Ｄ１〜Ｄｍに第２のラインのセルに対応するアドレ
スデータに応じたデータパルスＤＰ２が印加される。第
３のライン以下のラインについても同様に走査パルスお
よびデータパルスが印加され、最後に第ｎのラインを構
成する電極Ｙ２に走査パルスが印加されると同時に、列
電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレ
スデータに応じたデータパルスＤＰｎが印加される。
【００２６】このようにしてアドレス走査が終了する
と、サブフィールドにおけるすべてのセルが点灯セル
（壁電荷が形成されているセル）および消灯セル（壁電
荷が形成されていないセル）のいずれかに設定されてお
り、次のサステイン期間においてサステインパルスが印
加されるごとに点灯セルのみ発光を繰り返す。図３に示
すように、サステイン期間では電極Ｘ１〜Ｘｎおよび電
極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサス
テインパルスが、それぞれ所定のタイミングで繰り返し
印加される。
と、サブフィールドにおけるすべてのセルが点灯セル
（壁電荷が形成されているセル）および消灯セル（壁電
荷が形成されていないセル）のいずれかに設定されてお
り、次のサステイン期間においてサステインパルスが印
加されるごとに点灯セルのみ発光を繰り返す。図３に示
すように、サステイン期間では電極Ｘ１〜Ｘｎおよび電
極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサス
テインパルスが、それぞれ所定のタイミングで繰り返し
印加される。
【００２７】次に、アドレスデータに基づいて上記デー
タパルスを生成する方法について説明する。図４に示す
ように、Ａ／Ｄコンバータ１から出力されるアドレスデ
ータは、書込スイッチ５の切り替えによって１フィール
ド分ずつ第１フレームメモリ３および第２フレームメモ
リ４に交互に書き込まれる。また、第１フレームメモリ
３および第２フレームメモリ４に記憶された入力画像デ
ータは、読出スイッチ６の切り替えによって書き込みよ
りも１フィールド分ずつ遅れるタイミングで第１フレー
ムメモリ３および第２フレームメモリ４から交互に読み
出される。
タパルスを生成する方法について説明する。図４に示す
ように、Ａ／Ｄコンバータ１から出力されるアドレスデ
ータは、書込スイッチ５の切り替えによって１フィール
ド分ずつ第１フレームメモリ３および第２フレームメモ
リ４に交互に書き込まれる。また、第１フレームメモリ
３および第２フレームメモリ４に記憶された入力画像デ
ータは、読出スイッチ６の切り替えによって書き込みよ
りも１フィールド分ずつ遅れるタイミングで第１フレー
ムメモリ３および第２フレームメモリ４から交互に読み
出される。
【００２８】第１フレームメモリ３および第２フレーム
メモリ４から読み出されたアドレスデータは、第２クロ
ックに従って１ライン分ずつ順次シフトレジスタに書き
込まれる。図６に示すように、１ライン分の最後のデー
タ（データｚ）を書き込むための第２クロックの立ち上
がりと同時に、ラッチ回路１６に入力されるラッチイネ
ーブルが立ち上がるため、１ライン分のデータ（例え
ば、データａ〜データｚ）がラッチされてドライバ１７
に同時に入力される。これにより、上記のように、電極
Ｙ１〜Ｙｎのいずれかに走査パルスが印加されると同時
に、列電極Ｄ１〜Ｄｍに所定のアドレスデータに応じた
データパルスＤＰ１〜ＤＰｎが印加される。
メモリ４から読み出されたアドレスデータは、第２クロ
ックに従って１ライン分ずつ順次シフトレジスタに書き
込まれる。図６に示すように、１ライン分の最後のデー
タ（データｚ）を書き込むための第２クロックの立ち上
がりと同時に、ラッチ回路１６に入力されるラッチイネ
ーブルが立ち上がるため、１ライン分のデータ（例え
ば、データａ〜データｚ）がラッチされてドライバ１７
に同時に入力される。これにより、上記のように、電極
Ｙ１〜Ｙｎのいずれかに走査パルスが印加されると同時
に、列電極Ｄ１〜Ｄｍに所定のアドレスデータに応じた
データパルスＤＰ１〜ＤＰｎが印加される。
【００２９】図５に示すように、読出制御部８からは、
第１フレームメモリ３または第２フレームメモリ４から
アドレスデータを読み出している間のみ信号ＨＡが出力
される。図１に示すように、この信号ＨＡおよび制御部
１１から出力される第１クロックをアンド回路１２に入
力することによって、信号ＨＡが出力されている
（「Ｈ」となっている）期間のみ第１クロックを通過さ
せ、第２クロックとして出力している。すなわち、第１
フレームメモリ３および第２フレームメモリ４からアド
レスデータが読み出されていない期間には、第２クロッ
ク（シフトクロック）の供給を停止するようにしてい
る。なお、第２クロックは遅延部１３によりタイミング
を調整された状態で、シフトレジスタ１５に与えられ
る。このように、本実施形態では、アドレスデータが読
み出されていない期間は第２クロックが供給されないの
でシフトレジスタ１５のデータが更新されず、シフトレ
ジスタ１５では、正規のラッチイネーブルの信号が立ち
上がったときの記憶状態が維持される。このため、図６
に示すように大電力系のノイズがラッチイネーブルに重
畳されてしまった場合でも、ノイズによってラッチされ
るデータは正規のアドレスデータと同一である。したが
って、ノイズによって誤ったタイミングでアドレスデー
タがラッチされたとしても、プラズマディスプレイパネ
ル２１には正常なアドレスデータに従ったデータパルス
が印加されることになり、画面上の視覚ノイズは発生し
ない。
第１フレームメモリ３または第２フレームメモリ４から
アドレスデータを読み出している間のみ信号ＨＡが出力
される。図１に示すように、この信号ＨＡおよび制御部
１１から出力される第１クロックをアンド回路１２に入
力することによって、信号ＨＡが出力されている
（「Ｈ」となっている）期間のみ第１クロックを通過さ
せ、第２クロックとして出力している。すなわち、第１
フレームメモリ３および第２フレームメモリ４からアド
レスデータが読み出されていない期間には、第２クロッ
ク（シフトクロック）の供給を停止するようにしてい
る。なお、第２クロックは遅延部１３によりタイミング
を調整された状態で、シフトレジスタ１５に与えられ
る。このように、本実施形態では、アドレスデータが読
み出されていない期間は第２クロックが供給されないの
でシフトレジスタ１５のデータが更新されず、シフトレ
ジスタ１５では、正規のラッチイネーブルの信号が立ち
上がったときの記憶状態が維持される。このため、図６
に示すように大電力系のノイズがラッチイネーブルに重
畳されてしまった場合でも、ノイズによってラッチされ
るデータは正規のアドレスデータと同一である。したが
って、ノイズによって誤ったタイミングでアドレスデー
タがラッチされたとしても、プラズマディスプレイパネ
ル２１には正常なアドレスデータに従ったデータパルス
が印加されることになり、画面上の視覚ノイズは発生し
ない。
【００３０】
【発明の効果】以上説明したように、本発明によるパネ
ル駆動装置によれば、アドレスデータをラッチすべき正
規のタイミングの後、シフトレジスタへのシフトクロッ
クの供給を停止するので、正規のタイミングの後、ノイ
ズによりアドレスデータがラッチされた場合であっても
所定のアドレスデータがラッチされる。このため、表示
パネルの画面上には正しいアドレスデータに従った表示
が行われ、視覚上のノイズを発生させない。
ル駆動装置によれば、アドレスデータをラッチすべき正
規のタイミングの後、シフトレジスタへのシフトクロッ
クの供給を停止するので、正規のタイミングの後、ノイ
ズによりアドレスデータがラッチされた場合であっても
所定のアドレスデータがラッチされる。このため、表示
パネルの画面上には正しいアドレスデータに従った表示
が行われ、視覚上のノイズを発生させない。
【図１】本実施形態のパネル駆動装置を示すブロック
図。
図。
【図２】１フィールド期間における駆動シーケンスを示
す図。
す図。
【図３】１サブフィールドにおける駆動波形を示す図。
【図４】フレームメモリへの書き込み動作およびフレー
ムメモリからの読み出し動作を示す図。
ムメモリからの読み出し動作を示す図。
【図５】１サブフィールドのアドレス期間におけるフレ
ームメモリからの読み出し動作を示す図。
ームメモリからの読み出し動作を示す図。
【図６】本実施形態のパネル駆動装置においてラッチイ
ネーブルにノイズが混入した場合の動作を示す図。
ネーブルにノイズが混入した場合の動作を示す図。
【図７】従来のパネル駆動装置を示すブロック図。
【図８】アドレスデータのラッチ動作を示す図。
【図９】従来のパネル駆動装置においてラッチイネーブ
ルにノイズが混入した場合の動作を示す図。
ルにノイズが混入した場合の動作を示す図。
３ 第１フレームメモリ（記憶手段）
４ 第２フレームメモリ（記憶手段）
８ 読出制御部（読み出し手段）
１２ アンド回路（クロック停止手段、検出手段、通
過手段） １３ 遅延部（遅延手段） １５ シフトレジスタ １６ ラッチ回路 １７ ドライバ（駆動回路） ２１ プラズマディスプレイ（表示パネル）
過手段） １３ 遅延部（遅延手段） １５ シフトレジスタ １６ ラッチ回路 １７ ドライバ（駆動回路） ２１ プラズマディスプレイ（表示パネル）
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/28 Ｒ
(72)発明者 岩見 隆
山梨県中巨摩郡田富町西花輪2680番地 静
岡パイオニア株式会社甲府事業所内
Ｆターム(参考） 5C080 AA05 BB05 DD09 DD12 HH02
HH04 HH05 JJ02 JJ04
Claims (7)
- 【請求項１】 シフトクロックに従ってアドレスデータ
を順次蓄積するシフトレジスタと、 前記シフトレジスタに蓄積されたアドレスデータをラッ
チするラッチ回路と、 前記ラッチ回路から出力されたアドレスデータに基づい
て表示パネルを駆動する駆動回路と、 前記ラッチ回路によって前記シフトレジスタに蓄積され
た所定のアドレスデータをラッチすべき正規のタイミン
グの後、前記シフトレジスタへの前記シフトクロックの
供給を停止するクロック停止手段と、を備えることを特
徴とするパネル駆動装置。 - 【請求項２】 前記シフトレジスタに与えられる前記ア
ドレスデータを記憶する記憶手段と、 前記記憶手段に記憶された前記アドレスデータを読み出
して前記シフトレジスタに送出する読み出し手段と、を
備え、 前記クロック停止手段は、前記読み出し手段により所定
のアドレスデータが読み出されていないことを検出する
検出手段を具備し、前記検出手段により前記所定のアド
レスデータが読み出されていないことが検出されている
間、前記シフトレジスタへの前記シフトクロックの供給
を停止することを特徴とする請求項１に記載のパネル駆
動装置。 - 【請求項３】 前記読み出し手段は、前記所定のアドレ
スデータが読み出されていないことを示す所定の信号を
出力し、前記検出手段は前記所定の信号に基づいて前記
アドレスデータが読み出されていないことを検出するこ
とを特徴とする請求項２に記載のパネル駆動装置。 - 【請求項４】 前記クロック停止手段は、前記クロック
停止手段に供給される別のクロックを選択的に通過させ
前記シフトクロックとして出力する通過手段を備え、前
記通過手段は前記検出手段における検出結果に応じて通
過／非通過を選択することを特徴とする請求項２または
３に記載のパネル駆動装置。 - 【請求項５】 前記クロック停止手段は、前記通過手段
から出力される前記シフトクロックのタイミングを調整
する遅延手段を備えることを特徴とする請求項４に記載
のパネル駆動装置。 - 【請求項６】 前記表示パネルはプラズマディスプレイ
パネルであることを特徴とする請求項１〜５のいずれか
１項に記載のパネル駆動装置。 - 【請求項７】 前記アドレスデータに基づいて選択され
た画素の発光を継続させるサステインパルスを前記プラ
ズマディスプレイパネルに与える発光維持手段を備える
ことを特徴とする請求項６に記載のパネル駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190331A JP2003005703A (ja) | 2001-06-22 | 2001-06-22 | パネル駆動装置 |
| US10/176,406 US6914591B2 (en) | 2001-06-22 | 2002-06-21 | Panel driving device |
| DE60221759T DE60221759T2 (de) | 2001-06-22 | 2002-06-24 | Einrichtung zum Steuern einer Anzeigetafel |
| EP02254444A EP1288898B9 (en) | 2001-06-22 | 2002-06-24 | Panel driving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190331A JP2003005703A (ja) | 2001-06-22 | 2001-06-22 | パネル駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003005703A true JP2003005703A (ja) | 2003-01-08 |
Family
ID=19029117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001190331A Pending JP2003005703A (ja) | 2001-06-22 | 2001-06-22 | パネル駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6914591B2 (ja) |
| EP (1) | EP1288898B9 (ja) |
| JP (1) | JP2003005703A (ja) |
| DE (1) | DE60221759T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005208413A (ja) * | 2004-01-23 | 2005-08-04 | Ricoh Co Ltd | 画像処理装置及び画像表示装置 |
| US8125410B2 (en) | 2003-08-07 | 2012-02-28 | Panasonic Corporation | Plasma display having latch failure detecting function |
| US8248333B2 (en) | 2008-08-13 | 2012-08-21 | Hitachi Displays, Ltd. | Display device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004252017A (ja) * | 2003-02-19 | 2004-09-09 | Pioneer Electronic Corp | 表示パネル駆動装置 |
| US7046227B2 (en) * | 2004-08-17 | 2006-05-16 | Seiko Epson Corporation | System and method for continuously tracing transfer rectangles for image data transfers |
| ATE521207T1 (de) * | 2004-11-30 | 2011-09-15 | Ericsson Telefon Ab L M | Verfahren zur smm-fähigkeitsverteilung |
| JP2007310245A (ja) * | 2006-05-19 | 2007-11-29 | Eastman Kodak Co | ドライバ回路 |
| KR20090081627A (ko) * | 2008-01-24 | 2009-07-29 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 및 그 구동 방법과 구동 장치 |
| JP2010145709A (ja) * | 2008-12-18 | 2010-07-01 | Hitachi Displays Ltd | 画像表示装置 |
| KR101807246B1 (ko) * | 2011-01-11 | 2017-12-11 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06130910A (ja) * | 1992-07-07 | 1994-05-13 | Seiko Epson Corp | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| JPH10282939A (ja) * | 1997-02-07 | 1998-10-23 | Hitachi Ltd | 液晶表示装置 |
| JPH1124627A (ja) * | 1997-06-20 | 1999-01-29 | Daewoo Electron Co Ltd | 交流プラズマディスプレイ平板装置のタイミング制御装置及び方法 |
| JP2001159877A (ja) * | 1999-09-20 | 2001-06-12 | Sharp Corp | マトリクス型画像表示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3942149A (en) * | 1974-08-19 | 1976-03-02 | Texas Instruments Incorporated | Solid state depth sounder |
| JPS5771063A (en) * | 1980-10-22 | 1982-05-01 | Toshiba Corp | Conversion and storage system for picture information |
| US4844590A (en) * | 1985-05-25 | 1989-07-04 | Canon Kabushiki Kaisha | Method and apparatus for driving ferroelectric liquid crystal device |
| US5227790A (en) * | 1991-01-31 | 1993-07-13 | Oki Electric Industry Co., Ltd. | Cascaded drive units having low power consumption |
| JP2822911B2 (ja) * | 1995-03-23 | 1998-11-11 | 日本電気株式会社 | 駆動回路 |
| TW373115B (en) * | 1997-02-07 | 1999-11-01 | Hitachi Ltd | Liquid crystal display device |
| KR100217279B1 (ko) * | 1997-06-20 | 1999-09-01 | 전주범 | Pdp-tv시스템의 계조처리를 위한 메인클럭 분리적용 방법. |
| US6492973B1 (en) * | 1998-09-28 | 2002-12-10 | Sharp Kabushiki Kaisha | Method of driving a flat display capable of wireless connection and device for driving the same |
-
2001
- 2001-06-22 JP JP2001190331A patent/JP2003005703A/ja active Pending
-
2002
- 2002-06-21 US US10/176,406 patent/US6914591B2/en not_active Expired - Fee Related
- 2002-06-24 EP EP02254444A patent/EP1288898B9/en not_active Expired - Lifetime
- 2002-06-24 DE DE60221759T patent/DE60221759T2/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06130910A (ja) * | 1992-07-07 | 1994-05-13 | Seiko Epson Corp | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| JPH10282939A (ja) * | 1997-02-07 | 1998-10-23 | Hitachi Ltd | 液晶表示装置 |
| JPH1124627A (ja) * | 1997-06-20 | 1999-01-29 | Daewoo Electron Co Ltd | 交流プラズマディスプレイ平板装置のタイミング制御装置及び方法 |
| JP2001159877A (ja) * | 1999-09-20 | 2001-06-12 | Sharp Corp | マトリクス型画像表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125410B2 (en) | 2003-08-07 | 2012-02-28 | Panasonic Corporation | Plasma display having latch failure detecting function |
| JP2005208413A (ja) * | 2004-01-23 | 2005-08-04 | Ricoh Co Ltd | 画像処理装置及び画像表示装置 |
| US8248333B2 (en) | 2008-08-13 | 2012-08-21 | Hitachi Displays, Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020196225A1 (en) | 2002-12-26 |
| US6914591B2 (en) | 2005-07-05 |
| EP1288898B9 (en) | 2008-03-05 |
| EP1288898B1 (en) | 2007-08-15 |
| EP1288898A2 (en) | 2003-03-05 |
| DE60221759D1 (de) | 2007-09-27 |
| EP1288898A3 (en) | 2003-09-03 |
| DE60221759T2 (de) | 2008-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465970B2 (en) | Plasma display panel driving method | |
| JPH07152341A (ja) | 平面表示装置 | |
| JPH1195721A (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6518943B1 (en) | Driving apparatus for driving a plasma display panel | |
| JP2003005703A (ja) | パネル駆動装置 | |
| JP2576159B2 (ja) | プラズマディスプレイ装置 | |
| JPH10207427A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
| JP3070893B2 (ja) | 液晶駆動装置 | |
| EP1798711B1 (en) | Display panel drive apparatus | |
| US6870521B2 (en) | Method and device for driving plasma display panel | |
| JP2002023689A (ja) | プラズマディスプレイ装置 | |
| JP2001022314A (ja) | ディスプレイ装置 | |
| JP2000261739A (ja) | プラズマディスプレイの駆動装置 | |
| JP4413865B2 (ja) | 表示装置 | |
| US7295177B2 (en) | Display panel driving apparatus | |
| JPH09305141A (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP2897567B2 (ja) | 気体放電表示装置の駆動方法 | |
| EP1780699A2 (en) | Plasma display apparatus and method of driving the same | |
| JP2896189B2 (ja) | プラズマディスプレイ装置 | |
| JP2004294572A (ja) | プラズマディスプレイパネル駆動装置 | |
| US20050225503A1 (en) | Universal power timing controller for a plasma display panel | |
| KR100246237B1 (ko) | 플라즈마 디스플레이 패널의 제어블록 | |
| US20070080895A1 (en) | Plasma display apparatus and method of driving the same | |
| JP2000338931A (ja) | ディスプレイパネルの駆動方法 | |
| JP2002519740A (ja) | 交流形プラズマディスプレイパネルシステムのタイミング制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |