JPH09305141A - プラズマディスプレイパネルの駆動装置 - Google Patents
プラズマディスプレイパネルの駆動装置Info
- Publication number
- JPH09305141A JPH09305141A JP8124733A JP12473396A JPH09305141A JP H09305141 A JPH09305141 A JP H09305141A JP 8124733 A JP8124733 A JP 8124733A JP 12473396 A JP12473396 A JP 12473396A JP H09305141 A JPH09305141 A JP H09305141A
- Authority
- JP
- Japan
- Prior art keywords
- display
- electrodes
- scan
- pulse
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 プラズマディスプレイパネル（ＰＤＰ）の駆
動装置の消費電力を低減する。 【解決手段】 直流型ＰＤＰ（ＤＣ−ＰＤＰ）２０は、
表示電極駆動回路２１、補助電極駆動回路２２及び走査
電極駆動回路２３の駆動信号で駆動され、１フレーム期
間を複数のサブフィールドに分けて、表示セルの選択的
放電で表示を行う。複数のサブフィールドに分けること
で１フレームの階調表示が可能になる。ここで、全０検
出回路２７は、放電すべき表示セルがないサブフィール
ドを検出する。そのサブフィールド中には、全０検出回
路２７の検出結果が、３個のＡＮＤ素子３０〜３２に与
えられる。ＡＮＤ素子３０〜３２は、各駆動回路２１〜
２３への制御回路２４からのタイミング信号を遮断し、
該各駆動回路２１〜２３のＤＣ−ＰＤＰ２０の駆動を停
止する。よって、ＤＣ−ＰＤＰ２０中の寄生容量に起因
する無効電力の削減される。
動装置の消費電力を低減する。 【解決手段】 直流型ＰＤＰ（ＤＣ−ＰＤＰ）２０は、
表示電極駆動回路２１、補助電極駆動回路２２及び走査
電極駆動回路２３の駆動信号で駆動され、１フレーム期
間を複数のサブフィールドに分けて、表示セルの選択的
放電で表示を行う。複数のサブフィールドに分けること
で１フレームの階調表示が可能になる。ここで、全０検
出回路２７は、放電すべき表示セルがないサブフィール
ドを検出する。そのサブフィールド中には、全０検出回
路２７の検出結果が、３個のＡＮＤ素子３０〜３２に与
えられる。ＡＮＤ素子３０〜３２は、各駆動回路２１〜
２３への制御回路２４からのタイミング信号を遮断し、
該各駆動回路２１〜２３のＤＣ−ＰＤＰ２０の駆動を停
止する。よって、ＤＣ−ＰＤＰ２０中の寄生容量に起因
する無効電力の削減される。
Description
【０００１】
【発明の属する技術分野】本発明は、階調表示を行うた
めのサブフィールド法等でパルスメモリ駆動されるプラ
ズマディスプレイパネル（以下、ＰＤＰという）の駆動
装置に関するものである。
めのサブフィールド法等でパルスメモリ駆動されるプラ
ズマディスプレイパネル（以下、ＰＤＰという）の駆動
装置に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次の文献に記載されるものがあった。 文献１；ＮＨＫ技研月報（昭和５７−１）、村上宏“メ
モリー付き放電パネルによるテレビ画像表示”P.15-21 文献２；特願平６−２６２４５９号明細書 直流型ＰＤＰ（以下、ＤＣ−ＰＤＰという）において、
階調表示を得る一つの駆動方法にサブフィールド法があ
る。この駆動方法では、アナログの映像信号が例えば６
ビットのディジタル信号に変換され、それらが一旦フィ
ールドメモリに格納される。そして、ビットごとに６倍
速で読出される（これが、サブフィールドである）。各
サブフィールドには、それぞれビットの位置に対応した
発光輝度の重付けされる。例えば、最上位ビットに対応
するサブフィールドには、Ｔ１の発光維持時間が与えら
れ、最下位ビットに対応するサブフィールドには、Ｔ１
／３２の発光維持時間が与えられる。そして、１フレー
ム分の映像信号の階調を各サブフィールドごとの発光時
間の組合わせで表現し、映像信号を再現している。図２
は、前記文献２に記載された従来のＤＣ−ＰＤＰの駆動
装置を示す回路図である。
例えば次の文献に記載されるものがあった。 文献１；ＮＨＫ技研月報（昭和５７−１）、村上宏“メ
モリー付き放電パネルによるテレビ画像表示”P.15-21 文献２；特願平６−２６２４５９号明細書 直流型ＰＤＰ（以下、ＤＣ−ＰＤＰという）において、
階調表示を得る一つの駆動方法にサブフィールド法があ
る。この駆動方法では、アナログの映像信号が例えば６
ビットのディジタル信号に変換され、それらが一旦フィ
ールドメモリに格納される。そして、ビットごとに６倍
速で読出される（これが、サブフィールドである）。各
サブフィールドには、それぞれビットの位置に対応した
発光輝度の重付けされる。例えば、最上位ビットに対応
するサブフィールドには、Ｔ１の発光維持時間が与えら
れ、最下位ビットに対応するサブフィールドには、Ｔ１
／３２の発光維持時間が与えられる。そして、１フレー
ム分の映像信号の階調を各サブフィールドごとの発光時
間の組合わせで表現し、映像信号を再現している。図２
は、前記文献２に記載された従来のＤＣ−ＰＤＰの駆動
装置を示す回路図である。
【０００３】ＤＣ−ＰＤＰ１０は、複数の表示電極１1
〜１N （Ｎ；正の整数）と、補助電極２1 〜２J （Ｊ；
正の整数）と、走査電極３1 〜３M （Ｍ；正の整数）と
を備えている。各表示電極１1 〜１N および各補助電極
２1 〜２J と、走査電極３1〜３M との間には、放電ガ
ス（例えば、ヘリウムとキセノンの混合ガス）が封入さ
れている。各表示電極１1 〜１N と走査電極３1 〜３M
との交点には、放電によって表示を行う表示セル４
nm（１≦ｍ≦Ｍ，１≦ｎ≦Ｎ）がそれぞれ形成されてい
る。さらに、各補助電極２1 〜２J と走査電極３1 〜３
M との交点には、補助セル５jm（１≦ｊ≦Ｊ）がそれぞ
れ形成されている。表示電極駆動回路１１は、表示電極
１1 〜１N と接続され、補助電極駆動回路１２は補助電
極２1 〜２J に接続されている。走査電極駆動回路１３
は、走査電極３1 〜３M に接続されている。表示電極駆
動回路１１、補助電極駆動回路１２及び走査電極駆動回
路１３には、制御回路１５から各種タイミング信号が供
給される構成である。
〜１N （Ｎ；正の整数）と、補助電極２1 〜２J （Ｊ；
正の整数）と、走査電極３1 〜３M （Ｍ；正の整数）と
を備えている。各表示電極１1 〜１N および各補助電極
２1 〜２J と、走査電極３1〜３M との間には、放電ガ
ス（例えば、ヘリウムとキセノンの混合ガス）が封入さ
れている。各表示電極１1 〜１N と走査電極３1 〜３M
との交点には、放電によって表示を行う表示セル４
nm（１≦ｍ≦Ｍ，１≦ｎ≦Ｎ）がそれぞれ形成されてい
る。さらに、各補助電極２1 〜２J と走査電極３1 〜３
M との交点には、補助セル５jm（１≦ｊ≦Ｊ）がそれぞ
れ形成されている。表示電極駆動回路１１は、表示電極
１1 〜１N と接続され、補助電極駆動回路１２は補助電
極２1 〜２J に接続されている。走査電極駆動回路１３
は、走査電極３1 〜３M に接続されている。表示電極駆
動回路１１、補助電極駆動回路１２及び走査電極駆動回
路１３には、制御回路１５から各種タイミング信号が供
給される構成である。
【０００４】図３は、図２のＤＣ−ＰＤＰの駆動装置に
おける第１のサブフィールド期間の駆動波形図である。
一つのサブフィールド期間において、サブフィールドの
表示データＤは“１”または“０”の２値の信号であ
り、それらが表示電極駆動回路１１に与えられる。
“１”は表示セル４nmに対する放電表示、“０”は非放
電消灯にそれぞれ対応する。表示電極駆動回路１１は制
御回路１４からのラッチパルスＬに同期して、１ライン
分の表示データＤを記憶していく。表示電極駆動回路１
１は、制御回路１４から与えられたゲート信号Ｇと記憶
した各表示データＤの論理和を求め、各表示電極１1 〜
１N をそれぞれ駆動する表示電極駆動信号Ａ1 〜ＡN を
生成する。表示電極１n を駆動する信号Ａn は、対応す
る表示データＤが“１”のとき“Ｈ”レベルを保ち、
“０”の時に非書き込みパルスＰNWが形成される。制御
回路１４からの補助パルスＨＰが補助電極駆動回路１２
に与えられると、補助電極駆動回路１２には、非書き込
みパルスＰNWと同じタイミングの補助放電パルスＰSAが
形成された補助信号Ｓを出力する。補助信号Ｓは、各補
助電極２1〜２J に共通に与えられる。
おける第１のサブフィールド期間の駆動波形図である。
一つのサブフィールド期間において、サブフィールドの
表示データＤは“１”または“０”の２値の信号であ
り、それらが表示電極駆動回路１１に与えられる。
“１”は表示セル４nmに対する放電表示、“０”は非放
電消灯にそれぞれ対応する。表示電極駆動回路１１は制
御回路１４からのラッチパルスＬに同期して、１ライン
分の表示データＤを記憶していく。表示電極駆動回路１
１は、制御回路１４から与えられたゲート信号Ｇと記憶
した各表示データＤの論理和を求め、各表示電極１1 〜
１N をそれぞれ駆動する表示電極駆動信号Ａ1 〜ＡN を
生成する。表示電極１n を駆動する信号Ａn は、対応す
る表示データＤが“１”のとき“Ｈ”レベルを保ち、
“０”の時に非書き込みパルスＰNWが形成される。制御
回路１４からの補助パルスＨＰが補助電極駆動回路１２
に与えられると、補助電極駆動回路１２には、非書き込
みパルスＰNWと同じタイミングの補助放電パルスＰSAが
形成された補助信号Ｓを出力する。補助信号Ｓは、各補
助電極２1〜２J に共通に与えられる。
【０００５】一方、走査電極駆動回路１３は、制御回路
１４から表示フレームの開始を示すスタート信号ＳＰを
入力し、走査電極３1 に非書き込みパルスＰNWと同じタ
イミングの走査パルスＰSCN と、非書き込みパルス
ＰNW、補助放電パルスＰSA及び他の走査電極に対する走
査パルスとは時間的に重ならないＫ個の維持パルスＰ
SUSとを作成し、該非書き込みパルスＰNWと維持パルス
ＰSUS の形成された走査電極駆動信号Ｋ1 を走査電極３
1 に印加する。そして、１走査期間の例えば４μｓごと
に遅れて、走査電極駆動信号Ｋ1 と同様の走査電極駆動
信号Ｋ2 ，Ｋ3 ，…，ＫM を、走査電極駆動信号３2 ，
３3 ，…，３M に順次印加していく。ＤＣ−ＰＤＰ１０
中の補助放電セル５j1には、補助電極２j と走査電極３
1 との電位差が印加される。補助放電させるために、例
えば、補助電極２j に電位ＶSAの補助パルスＰSAを印加
し、走査電極３1 に電位ＶSCN の走査パルスＰSCN 印加
すると、補助セル５j1には（ＶSA−ＶSCN ）の電圧が印
加される。電圧（ＶSA−ＶSCN ）を放電開始電圧Ｖf 以
上にしておくと、補助放電が開始される。放電すると、
放電ガスの一部はイオンや励起原子状態になる。そし
て、近傍の表示セル４n1に、イオンや励起原子が拡散さ
れる。
１４から表示フレームの開始を示すスタート信号ＳＰを
入力し、走査電極３1 に非書き込みパルスＰNWと同じタ
イミングの走査パルスＰSCN と、非書き込みパルス
ＰNW、補助放電パルスＰSA及び他の走査電極に対する走
査パルスとは時間的に重ならないＫ個の維持パルスＰ
SUSとを作成し、該非書き込みパルスＰNWと維持パルス
ＰSUS の形成された走査電極駆動信号Ｋ1 を走査電極３
1 に印加する。そして、１走査期間の例えば４μｓごと
に遅れて、走査電極駆動信号Ｋ1 と同様の走査電極駆動
信号Ｋ2 ，Ｋ3 ，…，ＫM を、走査電極駆動信号３2 ，
３3 ，…，３M に順次印加していく。ＤＣ−ＰＤＰ１０
中の補助放電セル５j1には、補助電極２j と走査電極３
1 との電位差が印加される。補助放電させるために、例
えば、補助電極２j に電位ＶSAの補助パルスＰSAを印加
し、走査電極３1 に電位ＶSCN の走査パルスＰSCN 印加
すると、補助セル５j1には（ＶSA−ＶSCN ）の電圧が印
加される。電圧（ＶSA−ＶSCN ）を放電開始電圧Ｖf 以
上にしておくと、補助放電が開始される。放電すると、
放電ガスの一部はイオンや励起原子状態になる。そし
て、近傍の表示セル４n1に、イオンや励起原子が拡散さ
れる。
【０００６】一方、表示セル４n1には、表示電極１n と
走査電極３1 の電位差が印加される。走査電極３1 には
電位ＶSCN の走査パルスＰSCN が印加され、対応する表
示データが“１”の場合、表示電極駆動信号Ａn は
“Ｈ”レベルのＶBAに保たれ、表示電極１n にその電位
ＶBAが印加される。表示セル４n1に印加される電圧Ｖw
（１）＝ＶBA−ＶSCN が、放電開始電圧Ｖf 以上であれ
ば、表示電極１n と走査電極３1 の間で書き込みが行わ
れる。補助放電セル５j1から拡散されたイオンや励起原
子が存在するため、短時間で書込み放電が開始され、走
査パルス幅τW ＝１．５μｓの区間で十分な書込み放電
が行われる。サブフィールドにおいて、対応する表示デ
ータが“０”の場合、表示電極駆動信号Ａn は“Ｌ”レ
ベルの電位ＶNWになり、表示電極１n には、非書き込み
パルスＰNWが印加されることになる。表示セル４n1に印
加される電圧Ｖw （０）＝ＶNW−ＶSCN は、電圧Ｖ
w （１）＝ＶBA−ＶSCN よりも低く設定でき、それが放
電開始電圧Ｖf 以下であれば、表示セル４n1における表
示電極１n と走査電極３1の間の放電は起こらない。
走査電極３1 の電位差が印加される。走査電極３1 には
電位ＶSCN の走査パルスＰSCN が印加され、対応する表
示データが“１”の場合、表示電極駆動信号Ａn は
“Ｈ”レベルのＶBAに保たれ、表示電極１n にその電位
ＶBAが印加される。表示セル４n1に印加される電圧Ｖw
（１）＝ＶBA−ＶSCN が、放電開始電圧Ｖf 以上であれ
ば、表示電極１n と走査電極３1 の間で書き込みが行わ
れる。補助放電セル５j1から拡散されたイオンや励起原
子が存在するため、短時間で書込み放電が開始され、走
査パルス幅τW ＝１．５μｓの区間で十分な書込み放電
が行われる。サブフィールドにおいて、対応する表示デ
ータが“０”の場合、表示電極駆動信号Ａn は“Ｌ”レ
ベルの電位ＶNWになり、表示電極１n には、非書き込み
パルスＰNWが印加されることになる。表示セル４n1に印
加される電圧Ｖw （０）＝ＶNW−ＶSCN は、電圧Ｖ
w （１）＝ＶBA−ＶSCN よりも低く設定でき、それが放
電開始電圧Ｖf 以下であれば、表示セル４n1における表
示電極１n と走査電極３1の間の放電は起こらない。
【０００７】走査パルスＰSCN の印加が終了すると、表
示セル４n1に印加される電圧は、最低放電維持電圧より
も低い電圧Ｖe ＝ＶBA−ＶBKになり、放電していた表示
セルの放電が停止する。続いて、走査電極３1 に電位Ｖ
k の維持パルスＰSUS が印加される。このとき表示セル
４n1に印加される電圧はＶSUS ＝ＶBA−ＶK で、放電開
始電圧Ｖf ≧ＶSUS ≧最低放電維持電圧に設定される。
走査パルスＰSCN の与えられている期間に、書込み放電
していた表示セル４n1の空間には、放電ガスのイオンや
励起原子が残留しているので、最低放電維持電圧よりも
高い電圧ＶSUSが印加されると、それが放電開始電圧Ｖ
f よりも低くても、放電を再開する。これが維持放電で
ある。維持パルスをＫ個印加すると、Ｋ回の維持放電が
起こる。表示セル４n1の明るさは。維持放電の回数に比
例することから、パルス数を制御することで表示セル４
n1の輝度変化させることができる。一方、表示セル４n1
が非書込みの表示セルの場合には、放電ガスのイオンや
励起原子が十分にないので、維持放電は起こらない。
示セル４n1に印加される電圧は、最低放電維持電圧より
も低い電圧Ｖe ＝ＶBA−ＶBKになり、放電していた表示
セルの放電が停止する。続いて、走査電極３1 に電位Ｖ
k の維持パルスＰSUS が印加される。このとき表示セル
４n1に印加される電圧はＶSUS ＝ＶBA−ＶK で、放電開
始電圧Ｖf ≧ＶSUS ≧最低放電維持電圧に設定される。
走査パルスＰSCN の与えられている期間に、書込み放電
していた表示セル４n1の空間には、放電ガスのイオンや
励起原子が残留しているので、最低放電維持電圧よりも
高い電圧ＶSUSが印加されると、それが放電開始電圧Ｖ
f よりも低くても、放電を再開する。これが維持放電で
ある。維持パルスをＫ個印加すると、Ｋ回の維持放電が
起こる。表示セル４n1の明るさは。維持放電の回数に比
例することから、パルス数を制御することで表示セル４
n1の輝度変化させることができる。一方、表示セル４n1
が非書込みの表示セルの場合には、放電ガスのイオンや
励起原子が十分にないので、維持放電は起こらない。
【０００８】以上と同様に、走査周期τSCN （＝４μ
ｓ）ごとに、走査電極３2 〜３M に走査パルスＰSCN と
維持パルスＰSUS が順次印加され、補助電極２1 〜２J
に補助書込みパルスＰSAが印加され、表示電極１1 〜１
N に対しては表示データに対応する“Ｈ”レベルの保持
または非書込みパルスＰNWが選択印加される。これによ
り、ＤＣ−ＰＤＰ１０に第１サブフィールド期間の表示
が行われる。次に第２のサブフィールド期間において、
維持パルス数をＫ／２個として、第１のサブフィールド
と同様に駆動することで、第１のサブフィールドの表示
の１／２の明るさの表示が行なわれる。同様に、第３の
サブフィールドでは維持パルス数をＫ／２2 、第４のサ
ブフィールドではＫ／２3 個、第５のサブフィールドで
はＫ／２4 個、第６のサブフィールドではＫ／２5 個と
して駆動することで、１フレームの表示が行なわれる。
第１〜第６のサブフィールドの放電／非放電の組合せ
で、６４階調の表示が得られる。
ｓ）ごとに、走査電極３2 〜３M に走査パルスＰSCN と
維持パルスＰSUS が順次印加され、補助電極２1 〜２J
に補助書込みパルスＰSAが印加され、表示電極１1 〜１
N に対しては表示データに対応する“Ｈ”レベルの保持
または非書込みパルスＰNWが選択印加される。これによ
り、ＤＣ−ＰＤＰ１０に第１サブフィールド期間の表示
が行われる。次に第２のサブフィールド期間において、
維持パルス数をＫ／２個として、第１のサブフィールド
と同様に駆動することで、第１のサブフィールドの表示
の１／２の明るさの表示が行なわれる。同様に、第３の
サブフィールドでは維持パルス数をＫ／２2 、第４のサ
ブフィールドではＫ／２3 個、第５のサブフィールドで
はＫ／２4 個、第６のサブフィールドではＫ／２5 個と
して駆動することで、１フレームの表示が行なわれる。
第１〜第６のサブフィールドの放電／非放電の組合せ
で、６４階調の表示が得られる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
ＤＣ−ＰＤＰの駆動装置には、次のような課題があっ
た。ＤＣ−ＰＤＰ１０の駆動装置で消費する電力には、
回路で消費する電力とＤＣ−ＰＤＰ１０の放電で消費す
る電力の他に、ＤＣ−ＰＤＰ１０中の各電極間の寄生容
量によって消費される電力がある。この寄生容量で消費
される電力は無効電力であり、寄生容量をＣＬ、駆動パ
ルスの周波数をｆ0 、駆動パルスの振幅値をＶ0 とする
と、ｆ0 ・ＣＬ・Ｖ0 2 の大きさの無効電力を無駄に消
費することになる。サブフィールド法を用いてＤＣ−Ｐ
ＤＰ１０を駆動する駆動装置では、サブフィールドの数
だけ、無効電力が倍増される。又、特に表示電極駆動回
路１１において、表示セルを消灯する際に非書き込みパ
ルスＰNWを印加するが、点灯するさいには“Ｈ”レベル
を保持する。よって、点灯セルが少ないほど無効電力が
大きくなるという課題があった。そのうえ、これら無効
電力は駆動回路で熱に変化するので、駆動回路が発熱す
るという課題もあった。
ＤＣ−ＰＤＰの駆動装置には、次のような課題があっ
た。ＤＣ−ＰＤＰ１０の駆動装置で消費する電力には、
回路で消費する電力とＤＣ−ＰＤＰ１０の放電で消費す
る電力の他に、ＤＣ−ＰＤＰ１０中の各電極間の寄生容
量によって消費される電力がある。この寄生容量で消費
される電力は無効電力であり、寄生容量をＣＬ、駆動パ
ルスの周波数をｆ0 、駆動パルスの振幅値をＶ0 とする
と、ｆ0 ・ＣＬ・Ｖ0 2 の大きさの無効電力を無駄に消
費することになる。サブフィールド法を用いてＤＣ−Ｐ
ＤＰ１０を駆動する駆動装置では、サブフィールドの数
だけ、無効電力が倍増される。又、特に表示電極駆動回
路１１において、表示セルを消灯する際に非書き込みパ
ルスＰNWを印加するが、点灯するさいには“Ｈ”レベル
を保持する。よって、点灯セルが少ないほど無効電力が
大きくなるという課題があった。そのうえ、これら無効
電力は駆動回路で熱に変化するので、駆動回路が発熱す
るという課題もあった。
【００１０】
【課題を解決するための手段】第１の本発明は、前記課
題を解決するために、互いに平行に配置された複数の表
示電極からなる表示電極群と、その表示電極群とは対向
して直交するように配置された互いに平行な複数の走査
電極からなる走査電極群と、各表示電極と走査電極の交
差箇所に、放電ガスが封入さた状態でそれぞれ配置さ
れ、放電によってそれぞれ点灯する複数の表示セルとを
持つマトリクス状のＰＤＰと、一つのフレーム期間を一
つ又は複数のサブフィールド期間に別け、該各サブフィ
ールド期間ごとに、走査パルスと該走査パルスに続く複
数の維持パルスからなるパルス列を作成し、各走査電極
を順次駆動する走査電極駆動回路と、各サブフィールド
ごとの各表示データに対応した書込みパルス又は非書込
みパルスを作成し、各表示電極にそれぞれ印加して駆動
する表示電極駆動回路とを備え、各表示電極の駆動と各
走査電極の走査駆動とにより、各サブフィールドごと
に、複数の表示セルを選択的に放電させるＰＤＰの駆動
装置において、次のような検出手段と、駆動停止手段を
設けている。検出手段は、すべての表示セルが非放電で
あるサブフィールド期間を検出する構成である。駆動停
止手段は、検出手段が検出したサブフィールド期間に
は、表示電極駆動回路と走査電極駆動回路における駆動
を停止する構成にしている。
題を解決するために、互いに平行に配置された複数の表
示電極からなる表示電極群と、その表示電極群とは対向
して直交するように配置された互いに平行な複数の走査
電極からなる走査電極群と、各表示電極と走査電極の交
差箇所に、放電ガスが封入さた状態でそれぞれ配置さ
れ、放電によってそれぞれ点灯する複数の表示セルとを
持つマトリクス状のＰＤＰと、一つのフレーム期間を一
つ又は複数のサブフィールド期間に別け、該各サブフィ
ールド期間ごとに、走査パルスと該走査パルスに続く複
数の維持パルスからなるパルス列を作成し、各走査電極
を順次駆動する走査電極駆動回路と、各サブフィールド
ごとの各表示データに対応した書込みパルス又は非書込
みパルスを作成し、各表示電極にそれぞれ印加して駆動
する表示電極駆動回路とを備え、各表示電極の駆動と各
走査電極の走査駆動とにより、各サブフィールドごと
に、複数の表示セルを選択的に放電させるＰＤＰの駆動
装置において、次のような検出手段と、駆動停止手段を
設けている。検出手段は、すべての表示セルが非放電で
あるサブフィールド期間を検出する構成である。駆動停
止手段は、検出手段が検出したサブフィールド期間に
は、表示電極駆動回路と走査電極駆動回路における駆動
を停止する構成にしている。
【００１１】第２の発明は、互いに平行に配置された複
数の表示電極からなる表示電極群と、表示電極群とは対
向して直交するように配置された互いに平行な複数の走
査電極からなる走査電極群と、各表示電極と走査電極の
交差箇所に、放電ガスが封入さた状態でそれぞれ配置さ
れ、放電によってそれぞれ点灯する複数の表示セルとを
持つマトリクス状のＰＤＰと、各走査電極に対し、走査
パルスと該走査パルスに続く複数の維持パルスからなる
パルス列を作成し、順次駆動する走査電極駆動回路と、
表示データが消灯を示すロウレベルの非書込みパルスを
作成し、各表示電極に印加して駆動する表示電極駆動回
路とを備え、各表示電極の駆動と各走査電極の走査駆動
とにより、複数の表示セルを選択的に放電させるＰＤＰ
の駆動装置において、次のような非放電区間検出回路
と、レベル設定手段とを設けている。非放電区間検出回
路は、入力映像信号に基づきＰＤＰ中のすべての前記表
示セルが非放電である区間を検出する回路である。レベ
ル設定手段は、すべての表示セルが非放電である区間に
は、すべての前記表示電極をロウレベルに保つものであ
る。
数の表示電極からなる表示電極群と、表示電極群とは対
向して直交するように配置された互いに平行な複数の走
査電極からなる走査電極群と、各表示電極と走査電極の
交差箇所に、放電ガスが封入さた状態でそれぞれ配置さ
れ、放電によってそれぞれ点灯する複数の表示セルとを
持つマトリクス状のＰＤＰと、各走査電極に対し、走査
パルスと該走査パルスに続く複数の維持パルスからなる
パルス列を作成し、順次駆動する走査電極駆動回路と、
表示データが消灯を示すロウレベルの非書込みパルスを
作成し、各表示電極に印加して駆動する表示電極駆動回
路とを備え、各表示電極の駆動と各走査電極の走査駆動
とにより、複数の表示セルを選択的に放電させるＰＤＰ
の駆動装置において、次のような非放電区間検出回路
と、レベル設定手段とを設けている。非放電区間検出回
路は、入力映像信号に基づきＰＤＰ中のすべての前記表
示セルが非放電である区間を検出する回路である。レベ
ル設定手段は、すべての表示セルが非放電である区間に
は、すべての前記表示電極をロウレベルに保つものであ
る。
【００１２】第１の発明によれば、以上のようにＰＤＰ
の駆動装置をを構成したので、一つのフレーム期間を一
つ又は複数のサブフィールド期間に別け、該各サブフィ
ールド期間ごとに、表示電極駆動回路による各表示電極
の駆動と走査電極駆動回路による走査電極の走査駆動と
を行うことで、表示セルの階調表示を実施する。ここ
で、検出手段は、すべての表示セルが非放電であるサブ
フィールド期間を検出する。駆動停止手段は、検出手段
が検出したすべての表示セルが非放電であるサブフィー
ルド期間中、表示電極駆動回路と走査電極駆動回路にお
ける駆動を停止する。即ち、すべての表示セルが非放電
であるサブフィールド期間中、表示電極と走査電極間に
存在する寄生容量には、駆動パルスが与えられない。第
２の発明によれば、ＰＤＰは、表示電極駆動回路と走査
電極駆動回路による表示電極及び走査電極の駆動で選択
的に表示セルを放電させて表示を行う。ここで、非放電
区間検出回路は、入力映像信号に基づき、ＰＤＰ中のす
べての表示セルが非放電である区間を検出する。レベル
保持手段は、非放電区間検出回路の検出したすべての表
示セルが非放電である区間には、すべての表示電極をロ
ウレベルに保つ。つまり、非放電区間では、すべての表
示電極に対して非書込みパルスを送らないようにしてい
る。従って、前記課題を解決できるのである。
の駆動装置をを構成したので、一つのフレーム期間を一
つ又は複数のサブフィールド期間に別け、該各サブフィ
ールド期間ごとに、表示電極駆動回路による各表示電極
の駆動と走査電極駆動回路による走査電極の走査駆動と
を行うことで、表示セルの階調表示を実施する。ここ
で、検出手段は、すべての表示セルが非放電であるサブ
フィールド期間を検出する。駆動停止手段は、検出手段
が検出したすべての表示セルが非放電であるサブフィー
ルド期間中、表示電極駆動回路と走査電極駆動回路にお
ける駆動を停止する。即ち、すべての表示セルが非放電
であるサブフィールド期間中、表示電極と走査電極間に
存在する寄生容量には、駆動パルスが与えられない。第
２の発明によれば、ＰＤＰは、表示電極駆動回路と走査
電極駆動回路による表示電極及び走査電極の駆動で選択
的に表示セルを放電させて表示を行う。ここで、非放電
区間検出回路は、入力映像信号に基づき、ＰＤＰ中のす
べての表示セルが非放電である区間を検出する。レベル
保持手段は、非放電区間検出回路の検出したすべての表
示セルが非放電である区間には、すべての表示電極をロ
ウレベルに保つ。つまり、非放電区間では、すべての表
示電極に対して非書込みパルスを送らないようにしてい
る。従って、前記課題を解決できるのである。
【００１３】
【発明の実施の形態】図１は、本発明の第１の実施形態
を示すＤＣ−ＰＤＰの駆動装置の回路図である。この駆
動装置は、サブフレーム法を用いてＤＣ−ＰＤＰ２０に
階調表示を行うものであり、表示電極駆動回路２１と補
助電極駆動回路２２と走査電極駆動回路２３と制御回路
２４を備えている。ＤＣ−ＰＤＰ２０には、従来の図２
中のＤＣ−ＰＤＰ１０と同様に複数の表示電極１1 〜１
N と、補助電極２1 〜２J と、走査電極３1 〜３M とを
備えているものとする。つまり、各表示電極１1 〜１N
及び各補助電極２1 〜２J と、走査電極３1 〜３M との
間には、放電ガス（例えば、ヘリウムとキセノンの混合
ガス）が封入されている。各表示電極１1 〜１N と走査
電極３1 〜３M との交点には、放電によって表示を行う
表示セル４nmがそれぞれ形成されている。各補助電極２
1 〜２J と走査電極３1 〜３M との交点には、補助セル
５jmがそれぞれ形成されている。ＤＣ−ＰＤＰ２０に対
して、表示電極駆動回路２１と補助電極駆動回路２２と
走査電極駆動回路２３とが接続れている。
を示すＤＣ−ＰＤＰの駆動装置の回路図である。この駆
動装置は、サブフレーム法を用いてＤＣ−ＰＤＰ２０に
階調表示を行うものであり、表示電極駆動回路２１と補
助電極駆動回路２２と走査電極駆動回路２３と制御回路
２４を備えている。ＤＣ−ＰＤＰ２０には、従来の図２
中のＤＣ−ＰＤＰ１０と同様に複数の表示電極１1 〜１
N と、補助電極２1 〜２J と、走査電極３1 〜３M とを
備えているものとする。つまり、各表示電極１1 〜１N
及び各補助電極２1 〜２J と、走査電極３1 〜３M との
間には、放電ガス（例えば、ヘリウムとキセノンの混合
ガス）が封入されている。各表示電極１1 〜１N と走査
電極３1 〜３M との交点には、放電によって表示を行う
表示セル４nmがそれぞれ形成されている。各補助電極２
1 〜２J と走査電極３1 〜３M との交点には、補助セル
５jmがそれぞれ形成されている。ＤＣ−ＰＤＰ２０に対
して、表示電極駆動回路２１と補助電極駆動回路２２と
走査電極駆動回路２３とが接続れている。
【００１４】表示電極駆動回路２１は、表示電極１1 〜
１N と接続され、補助電極駆動回路２２は補助電極２1
〜２J に接続されている。走査電極駆動回路２３は、走
査電極３1 〜３M に接続されている。これらの表示電極
駆動回路２１と補助電極駆動回路２２と走査電極駆動回
路２３とは、図２の表示電極駆動回路１１と補助電極駆
動回路１２と走査電極駆動回路１３と同等の機能を有し
ている。即ち、表示電極駆動回路２１は、与えられたゲ
ート信号Ｇと記憶した表示データＤの論理和を求め、各
表示電極１1 〜１N をそれぞれ駆動する表示電極駆動信
号Ａ1 〜ＡN を生成する機能を有している。表示電極１
n を駆動する信号Ａn は、対応する表示データＤが
“１”のときハイレベルを保ち、“０”の時には非書き
込みパルスＰNWが形成される。補助電極駆動回路２２
は、補助パルスＨＰが与えられると、補助放電パルスＰ
SAが形成された補助信号Ｓを出力する機能を有してい
る。補助信号Ｓは、各補助電極２1 〜２J に共通に与え
られる。走査電極駆動回路２３はスタート信号ＳＰを入
力し、走査電極３1 に非書き込みパルスＰNWと同じタイ
ミングの走査パルスＰSCN と、非書き込みパルスＰNW、
補助放電パルスＰSA及び他の走査電極に対する走査パル
スとは重ならないＫ個の維持パルスＰSUS とを作成し、
該非書き込みパルスＰNWと維持パルスＰSUS の形成され
た走査電極駆動信号Ｋ1 を走査電極３1 の印加する機能
を有している。そして、１走査期間の例えば４μｓごと
に遅れた、走査電極駆動信号Ｋ1 と同様の走査電極駆動
信号Ｋ2 ，Ｋ3，…，ＫM を、走査電極駆動信号３2 ，
３3 ，…，３M に順次印加する。
１N と接続され、補助電極駆動回路２２は補助電極２1
〜２J に接続されている。走査電極駆動回路２３は、走
査電極３1 〜３M に接続されている。これらの表示電極
駆動回路２１と補助電極駆動回路２２と走査電極駆動回
路２３とは、図２の表示電極駆動回路１１と補助電極駆
動回路１２と走査電極駆動回路１３と同等の機能を有し
ている。即ち、表示電極駆動回路２１は、与えられたゲ
ート信号Ｇと記憶した表示データＤの論理和を求め、各
表示電極１1 〜１N をそれぞれ駆動する表示電極駆動信
号Ａ1 〜ＡN を生成する機能を有している。表示電極１
n を駆動する信号Ａn は、対応する表示データＤが
“１”のときハイレベルを保ち、“０”の時には非書き
込みパルスＰNWが形成される。補助電極駆動回路２２
は、補助パルスＨＰが与えられると、補助放電パルスＰ
SAが形成された補助信号Ｓを出力する機能を有してい
る。補助信号Ｓは、各補助電極２1 〜２J に共通に与え
られる。走査電極駆動回路２３はスタート信号ＳＰを入
力し、走査電極３1 に非書き込みパルスＰNWと同じタイ
ミングの走査パルスＰSCN と、非書き込みパルスＰNW、
補助放電パルスＰSA及び他の走査電極に対する走査パル
スとは重ならないＫ個の維持パルスＰSUS とを作成し、
該非書き込みパルスＰNWと維持パルスＰSUS の形成され
た走査電極駆動信号Ｋ1 を走査電極３1 の印加する機能
を有している。そして、１走査期間の例えば４μｓごと
に遅れた、走査電極駆動信号Ｋ1 と同様の走査電極駆動
信号Ｋ2 ，Ｋ3，…，ＫM を、走査電極駆動信号３2 ，
３3 ，…，３M に順次印加する。
【００１５】図１の駆動装置には、アナログの映像信号
を６ビットのディジタル信号に変換し、ビットごとにパ
ラレルに出力するアナログ／ディジタル変換器（以下、
Ａ／Ｄという）２５が設けられている。Ａ／Ｄ２５の出
力側には、フレームメモリ２６と検出手段である全０検
出回路２７が接続されている。フレームメモリ２６は、
変換されたディジタル信号を１フレーム分記憶するもの
である。全０検出回路２７は、６個の図示しないセット
・リセット型フリップフロップ（以下、ＳＲ−ＦＦとい
う）で構成されている。フレームメモリ２６の出力側
が、表示電極駆動回路２１に接続されている。全０検出
回路２７の出力側には、ラッチ回路２８が接続され、該
ラッチ回路２８の出力側が、セレクタ２９に接続されて
いる。セレクタ２９の出力端子は、３個の２入力ＡＮＤ
素子３０，３１，３２の一方の入力端子に共通に接続さ
れている。ラッチ回路２８とセレクタ２９とＡＮＤ素子
３０，３１，３２は駆動停止手段を構成するものであ
る。
を６ビットのディジタル信号に変換し、ビットごとにパ
ラレルに出力するアナログ／ディジタル変換器（以下、
Ａ／Ｄという）２５が設けられている。Ａ／Ｄ２５の出
力側には、フレームメモリ２６と検出手段である全０検
出回路２７が接続されている。フレームメモリ２６は、
変換されたディジタル信号を１フレーム分記憶するもの
である。全０検出回路２７は、６個の図示しないセット
・リセット型フリップフロップ（以下、ＳＲ−ＦＦとい
う）で構成されている。フレームメモリ２６の出力側
が、表示電極駆動回路２１に接続されている。全０検出
回路２７の出力側には、ラッチ回路２８が接続され、該
ラッチ回路２８の出力側が、セレクタ２９に接続されて
いる。セレクタ２９の出力端子は、３個の２入力ＡＮＤ
素子３０，３１，３２の一方の入力端子に共通に接続さ
れている。ラッチ回路２８とセレクタ２９とＡＮＤ素子
３０，３１，３２は駆動停止手段を構成するものであ
る。
【００１６】ＡＮＤ素子３０の他方の入力端子には、制
御回路２４からのゲート信号Ｇが入力される接続であ
り、該ＡＮＤ素子３０の出力端子が表示電極駆動回路２
１に接続されている。ＡＮＤ素子３１の他方の入力端子
には、スタートパルスＳＰが入力される接続であり、該
ＡＮＤ素子３１の出力端子は、走査電極駆動回路２３に
接続されている。ＡＮＤ素子３２の他方の入力端子に
は、制御回路２４からの補助パルスＨＰが入力される接
続であり、該ＡＮＤ素子３２の出力端子が補助電極駆動
回路２２に接続されている。図４は、図１の駆動装置の
動作を示すタイムチャートであり、この図４を参照しつ
つ、サブフィールド法を用いて階調表示するＤＣ−ＰＤ
Ｐの駆動装置の動作を説明する。
御回路２４からのゲート信号Ｇが入力される接続であ
り、該ＡＮＤ素子３０の出力端子が表示電極駆動回路２
１に接続されている。ＡＮＤ素子３１の他方の入力端子
には、スタートパルスＳＰが入力される接続であり、該
ＡＮＤ素子３１の出力端子は、走査電極駆動回路２３に
接続されている。ＡＮＤ素子３２の他方の入力端子に
は、制御回路２４からの補助パルスＨＰが入力される接
続であり、該ＡＮＤ素子３２の出力端子が補助電極駆動
回路２２に接続されている。図４は、図１の駆動装置の
動作を示すタイムチャートであり、この図４を参照しつ
つ、サブフィールド法を用いて階調表示するＤＣ−ＰＤ
Ｐの駆動装置の動作を説明する。
【００１７】例えば、６４階調の表示を得るために、１
フレーム期間を６個のサブフィールド期間に分ける。こ
れらのサブフィールド期間をＳＦ１，ＳＦ２，ＳＦ３，
ＳＦ４，ＳＦ５，ＳＦ６と記す。各ＳＦ１〜ＳＦ６ごと
の、走査電極駆動信号Ｋ1 〜ＫM の維持パルス数の比
を、次の（１）式のように設定する。 ＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６ ＝２5 ：２4 ：２3 ：２2 ：２1 ：２0 ＝３２：１６：８：４：２：１ ・・・（１） 点灯する表示セルに４nmにおける明るさは、ＳＦ１〜Ｓ
Ｆ６を通じて与えられた維持パルスの数に比例する。つ
まり、表示セル４nmの輝度は、１フレーム期間に与えら
れた維持パルス数に比例する。そのため、６個のＳＦ１
〜ＳＦ６ごとに放電と非放電を組合わせることにより、
６４階調の表示を行うことができる。６４階調の表示を
得るため、ＴＶ（テレビジョン）等の映像信号は、Ａ／
Ｄ２５で６ビットのディジタルデータに変換される。変
換されたデータは、フレームメモリ２６に入力され、該
フレームメモリ２６は１フレーム分のデータを記憶す
る。
フレーム期間を６個のサブフィールド期間に分ける。こ
れらのサブフィールド期間をＳＦ１，ＳＦ２，ＳＦ３，
ＳＦ４，ＳＦ５，ＳＦ６と記す。各ＳＦ１〜ＳＦ６ごと
の、走査電極駆動信号Ｋ1 〜ＫM の維持パルス数の比
を、次の（１）式のように設定する。 ＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６ ＝２5 ：２4 ：２3 ：２2 ：２1 ：２0 ＝３２：１６：８：４：２：１ ・・・（１） 点灯する表示セルに４nmにおける明るさは、ＳＦ１〜Ｓ
Ｆ６を通じて与えられた維持パルスの数に比例する。つ
まり、表示セル４nmの輝度は、１フレーム期間に与えら
れた維持パルス数に比例する。そのため、６個のＳＦ１
〜ＳＦ６ごとに放電と非放電を組合わせることにより、
６４階調の表示を行うことができる。６４階調の表示を
得るため、ＴＶ（テレビジョン）等の映像信号は、Ａ／
Ｄ２５で６ビットのディジタルデータに変換される。変
換されたデータは、フレームメモリ２６に入力され、該
フレームメモリ２６は１フレーム分のデータを記憶す
る。
【００１８】１フレーム分のディジタルデータを記憶し
た後、フレームメモリ２６は記憶したディジタル表示デ
ータをビットごとに分け、それをサブフィールドごとの
表示データＤとして順に出力する。つまり、映像信号に
対応するディジタルデータがＤ６（ＭＳＢ），Ｄ５，Ｄ
４，Ｄ３，Ｄ２，Ｄ１（ＬＳＢ）のビットデータで構成
されているとすると、各ビットデータＤ６，Ｄ５，Ｄ
４，Ｄ３，Ｄ２，Ｄ１の群が各ＳＦ１〜ＳＦ６の表示デ
ータＤとして、順に表示電極駆動回路２１に出力され
る。表示電極駆動回路２１は、表示データＤに応じてハ
イレベルに保つか、非書き込みパルスＰNWを作成するよ
うに選択して表示電極駆動信号Ａ1 〜ＡN を作成し、走
査電極駆動回路が出力する走査電極駆動信号Ｋ1 〜ＫM
の走査パルスＰSCNに同期して、ＤＣ−ＰＤＰ２０の各
表示電極１1 〜１N を駆動する。表示電極駆動信号Ａ1
〜ＡN 中の非書き込みパルスＰNWの有無によって、放電
と非放電が選択される。
た後、フレームメモリ２６は記憶したディジタル表示デ
ータをビットごとに分け、それをサブフィールドごとの
表示データＤとして順に出力する。つまり、映像信号に
対応するディジタルデータがＤ６（ＭＳＢ），Ｄ５，Ｄ
４，Ｄ３，Ｄ２，Ｄ１（ＬＳＢ）のビットデータで構成
されているとすると、各ビットデータＤ６，Ｄ５，Ｄ
４，Ｄ３，Ｄ２，Ｄ１の群が各ＳＦ１〜ＳＦ６の表示デ
ータＤとして、順に表示電極駆動回路２１に出力され
る。表示電極駆動回路２１は、表示データＤに応じてハ
イレベルに保つか、非書き込みパルスＰNWを作成するよ
うに選択して表示電極駆動信号Ａ1 〜ＡN を作成し、走
査電極駆動回路が出力する走査電極駆動信号Ｋ1 〜ＫM
の走査パルスＰSCNに同期して、ＤＣ−ＰＤＰ２０の各
表示電極１1 〜１N を駆動する。表示電極駆動信号Ａ1
〜ＡN 中の非書き込みパルスＰNWの有無によって、放電
と非放電が選択される。
【００１９】一方、Ａ／Ｄ２５がパラレルに出力する６
ビットのディジタルデータは、全０検出回路２７に入力
される。全０検出回路２７中の６個のＳＲ−ＦＦは、ビ
ットごとに設けられ、各サブフィールドに対応する。６
個のＳＲ−ＦＦは１フレームごとに同時にリセットさ
れ、ビットデータに応じてそれぞれセットされる。１フ
レーム中に、対応するビットデータがデータ“１”にな
ると、セットされて“１”を出力する。１フレーム中
に、対応するビットデータがすべて“０”の場合はセッ
トされず、“０”を保持出力する。従って、ＳＲ−ＦＦ
が“１”を出力する場合は、対応するサブフィールド期
間中に、ＤＣ−ＰＤＰ２０の表示セル４nmに放電すべき
ものが１個以上あることを示している。ＳＲ−ＦＦが
“０”を出力する場合は、対応するサブフィールド期間
中に、ＤＣ−ＰＤＰ２０の表示セル４nmがすべて非放電
であることを示している。
ビットのディジタルデータは、全０検出回路２７に入力
される。全０検出回路２７中の６個のＳＲ−ＦＦは、ビ
ットごとに設けられ、各サブフィールドに対応する。６
個のＳＲ−ＦＦは１フレームごとに同時にリセットさ
れ、ビットデータに応じてそれぞれセットされる。１フ
レーム中に、対応するビットデータがデータ“１”にな
ると、セットされて“１”を出力する。１フレーム中
に、対応するビットデータがすべて“０”の場合はセッ
トされず、“０”を保持出力する。従って、ＳＲ−ＦＦ
が“１”を出力する場合は、対応するサブフィールド期
間中に、ＤＣ−ＰＤＰ２０の表示セル４nmに放電すべき
ものが１個以上あることを示している。ＳＲ−ＦＦが
“０”を出力する場合は、対応するサブフィールド期間
中に、ＤＣ−ＰＤＰ２０の表示セル４nmがすべて非放電
であることを示している。
【００２０】全０検出回路２７の６個の出力データは、
フレームごとにラッチ回路２８に記憶される。セレクタ
２９は、各サブフィールに対応した全０検出回路の出力
データをラッチ回路２８から選択し、そのサブフィール
ド期間中の駆動制御信号Ｆとして出力する。ＡＮＤ素子
３０は制御回路２４から与えられたゲート信号Ｇと駆動
制御信号Ｆとの論理積を求める。駆動制御信号Ｆが
“０”の場合、ＡＮＤ素子３０の出力は“０”に固定さ
れる。駆動制御信号Ｆが“１”の場合、ＡＮＤ素子３０
はゲート信号Ｇの論理をそのまま出力して表示電極駆動
回路２１に伝達する。よって、駆動制御信号Ｆが“０”
のとき、表示電極駆動回路２１は、表示電極駆動信号Ａ
1 〜ＡN を、１サブフィールド期間中ロウレベルに保
つ。ＡＮＤ素子３１は、制御回路２４からのスタートパ
ルスＳＰと駆動制御信号Ｆとの論理積を求める。駆動制
御信号Ｆが“０”の場合、ＡＮＤ素子３１の出力は
“０”に固定される。駆動制御信号Ｆが“１”の場合、
ＡＮＤ素子３１はスタートパルスＳＰの論理をそのまま
出力して走査電極駆動回路２３に伝達する。従って、駆
動制御信号Ｆが“０”の場合、走査電極駆動回路２３
は、走査電極駆動信号Ｋ1 〜ＫM における走査パルスＰ
SCN とそれに続く複数の維持パルスＰSUS を形成しな
い。
フレームごとにラッチ回路２８に記憶される。セレクタ
２９は、各サブフィールに対応した全０検出回路の出力
データをラッチ回路２８から選択し、そのサブフィール
ド期間中の駆動制御信号Ｆとして出力する。ＡＮＤ素子
３０は制御回路２４から与えられたゲート信号Ｇと駆動
制御信号Ｆとの論理積を求める。駆動制御信号Ｆが
“０”の場合、ＡＮＤ素子３０の出力は“０”に固定さ
れる。駆動制御信号Ｆが“１”の場合、ＡＮＤ素子３０
はゲート信号Ｇの論理をそのまま出力して表示電極駆動
回路２１に伝達する。よって、駆動制御信号Ｆが“０”
のとき、表示電極駆動回路２１は、表示電極駆動信号Ａ
1 〜ＡN を、１サブフィールド期間中ロウレベルに保
つ。ＡＮＤ素子３１は、制御回路２４からのスタートパ
ルスＳＰと駆動制御信号Ｆとの論理積を求める。駆動制
御信号Ｆが“０”の場合、ＡＮＤ素子３１の出力は
“０”に固定される。駆動制御信号Ｆが“１”の場合、
ＡＮＤ素子３１はスタートパルスＳＰの論理をそのまま
出力して走査電極駆動回路２３に伝達する。従って、駆
動制御信号Ｆが“０”の場合、走査電極駆動回路２３
は、走査電極駆動信号Ｋ1 〜ＫM における走査パルスＰ
SCN とそれに続く複数の維持パルスＰSUS を形成しな
い。
【００２１】ＡＮＤ素子３２は、制御回路２４からの補
助パルスＨＰと駆動制御信号Ｆとの論理積を求める。駆
動制御信号Ｆが“０”の場合、ＡＮＤ素子３２の出力は
“０”に固定される。駆動制御信号Ｆが“１”の場合、
ＡＮＤ素子３１は補助パルスＨＰの論理をそのまま出力
して補助電極駆動回路２２に伝達する。従って、駆動制
御信号Ｆが“０”の場合、補助電極駆動回路２２は、補
助電極駆動信号Ｓをロウレベルに保つ。このように各部
が動作するので、サブフィールドに対応した表示データ
Ｄがすべて“０”であるとき、表示電極駆動回路２１と
補助電極駆動回路２２と走査電極駆動回路２３は、その
サブフィールド区間中、ＤＣ−ＰＤＰ２０に対する駆動
を停止する。以上のように、この第１の実施形態のＤＣ
−ＰＤＰの駆動装置では、ＤＣ−ＰＤＰ２０が放電しな
いサブフィールド期間を検出する全０検出回路２６と、
そのサブフィールド期間中、表示電極駆動回路２１と補
助電極駆動回路２２と走査電極駆動回路２３の出力する
駆動信号を停止するセレクタ２９とＡＮＤ素子３０〜３
２とを備えているので、無効電力を削減できる。
助パルスＨＰと駆動制御信号Ｆとの論理積を求める。駆
動制御信号Ｆが“０”の場合、ＡＮＤ素子３２の出力は
“０”に固定される。駆動制御信号Ｆが“１”の場合、
ＡＮＤ素子３１は補助パルスＨＰの論理をそのまま出力
して補助電極駆動回路２２に伝達する。従って、駆動制
御信号Ｆが“０”の場合、補助電極駆動回路２２は、補
助電極駆動信号Ｓをロウレベルに保つ。このように各部
が動作するので、サブフィールドに対応した表示データ
Ｄがすべて“０”であるとき、表示電極駆動回路２１と
補助電極駆動回路２２と走査電極駆動回路２３は、その
サブフィールド区間中、ＤＣ−ＰＤＰ２０に対する駆動
を停止する。以上のように、この第１の実施形態のＤＣ
−ＰＤＰの駆動装置では、ＤＣ−ＰＤＰ２０が放電しな
いサブフィールド期間を検出する全０検出回路２６と、
そのサブフィールド期間中、表示電極駆動回路２１と補
助電極駆動回路２２と走査電極駆動回路２３の出力する
駆動信号を停止するセレクタ２９とＡＮＤ素子３０〜３
２とを備えているので、無効電力を削減できる。
【００２２】第２の実施形態 図５は、本発明の第２の実施形態を示すＤＣ−ＰＤＰの
駆動装置の回路図である。この駆動装置は、パルスメモ
リ駆動法を用いてＤＣ−ＰＤＰ４０を駆動するものであ
り、表示電極駆動回路４１と補助電極駆動回路４２と走
査電極駆動回路４３と制御回路４４とを備えている。Ｄ
Ｃ−ＰＤＰ４０には、複数の表示電極１1〜１N と、補
助電極２1 〜２J と、走査電極３1 〜３M とを備えてい
るものとする。各表示電極１1 〜１N および各補助電極
２1 〜２J と、走査電極３1 〜３Mとの間には、放電ガ
ス（例えば、ヘリウムとキセノンの混合ガス）が封入さ
れている。各表示電極１1 〜１N と走査電極３1 〜３M
との交点には、放電によって表示を行う表示セル４nmが
それぞれ形成されている。各補助電極２1 〜２J と走査
電極３1 〜３M との交点には、補助セル５jmがそれぞれ
形成されている。ＤＣ−ＰＤＰ４０に対して、表示電極
駆動回路４１と補助電極駆動回路４２と走査電極駆動回
路４３とが接続れている。制御回路４４がそれら駆動回
路４１〜４３に各種タイミング信号を送る構成である。
駆動装置の回路図である。この駆動装置は、パルスメモ
リ駆動法を用いてＤＣ−ＰＤＰ４０を駆動するものであ
り、表示電極駆動回路４１と補助電極駆動回路４２と走
査電極駆動回路４３と制御回路４４とを備えている。Ｄ
Ｃ−ＰＤＰ４０には、複数の表示電極１1〜１N と、補
助電極２1 〜２J と、走査電極３1 〜３M とを備えてい
るものとする。各表示電極１1 〜１N および各補助電極
２1 〜２J と、走査電極３1 〜３Mとの間には、放電ガ
ス（例えば、ヘリウムとキセノンの混合ガス）が封入さ
れている。各表示電極１1 〜１N と走査電極３1 〜３M
との交点には、放電によって表示を行う表示セル４nmが
それぞれ形成されている。各補助電極２1 〜２J と走査
電極３1 〜３M との交点には、補助セル５jmがそれぞれ
形成されている。ＤＣ−ＰＤＰ４０に対して、表示電極
駆動回路４１と補助電極駆動回路４２と走査電極駆動回
路４３とが接続れている。制御回路４４がそれら駆動回
路４１〜４３に各種タイミング信号を送る構成である。
【００２３】表示電極駆動４１は表示電極１1 〜１N と
接続され、補助電極駆動回路４２は補助電極２1 〜２J
に接続されている。走査電極駆動回路４３は、走査電極
３1〜３M に接続されている。表示電極駆動回路４１
は、制御回路４４から与えられたゲート信号Ｇと記憶し
た映像信号Ｄ＊の論理和を求め、各表示電極１1 〜１N
をそれぞれ駆動する表示電極駆動信号Ａ1 〜ＡN を生成
する機能を有している。表示電極１n を駆動する信号Ａ
n は、対応する映像信号Ｄ＊が“１”のときハイレベル
を保ち、“０”の時には非書き込みパルスＰNWが形成さ
れる。補助電極駆動回路４２は、制御回路４４から補助
パルスＨＰが与えられると、補助放電パルスＰSAが形成
された補助信号Ｓを出力する機能を有している。補助信
号Ｓは、各補助電極２1 〜２J に共通に与えられる。走
査電極駆動回路４３は制御回路４４からスタートパルス
ＳＰを入力し、非書き込みパルスＰNWと同じタイミング
の走査パルスＰSCN と、非書き込みパルスＰNW、補助放
電パルスＰSA及び他の走査電極に対する走査パルスとは
重ならないＫ個の維持パルスＰSUS とを作成し、該非書
き込みパルスＰNWと維持パルスＰSUS の形成された走査
電極駆動信号Ｋ1 を、走査電極３1 に印加する機能を有
している。そして、１走査期間の例えば４μｓごとに遅
れた走査電極駆動信号Ｋ1 と同様の走査電極駆動信号Ｋ
2 ，Ｋ3 ，…，ＫM を、走査電極駆動信号３2 ，３3 ，
…，３M に、順次印加する。
接続され、補助電極駆動回路４２は補助電極２1 〜２J
に接続されている。走査電極駆動回路４３は、走査電極
３1〜３M に接続されている。表示電極駆動回路４１
は、制御回路４４から与えられたゲート信号Ｇと記憶し
た映像信号Ｄ＊の論理和を求め、各表示電極１1 〜１N
をそれぞれ駆動する表示電極駆動信号Ａ1 〜ＡN を生成
する機能を有している。表示電極１n を駆動する信号Ａ
n は、対応する映像信号Ｄ＊が“１”のときハイレベル
を保ち、“０”の時には非書き込みパルスＰNWが形成さ
れる。補助電極駆動回路４２は、制御回路４４から補助
パルスＨＰが与えられると、補助放電パルスＰSAが形成
された補助信号Ｓを出力する機能を有している。補助信
号Ｓは、各補助電極２1 〜２J に共通に与えられる。走
査電極駆動回路４３は制御回路４４からスタートパルス
ＳＰを入力し、非書き込みパルスＰNWと同じタイミング
の走査パルスＰSCN と、非書き込みパルスＰNW、補助放
電パルスＰSA及び他の走査電極に対する走査パルスとは
重ならないＫ個の維持パルスＰSUS とを作成し、該非書
き込みパルスＰNWと維持パルスＰSUS の形成された走査
電極駆動信号Ｋ1 を、走査電極３1 に印加する機能を有
している。そして、１走査期間の例えば４μｓごとに遅
れた走査電極駆動信号Ｋ1 と同様の走査電極駆動信号Ｋ
2 ，Ｋ3 ，…，ＫM を、走査電極駆動信号３2 ，３3 ，
…，３M に、順次印加する。
【００２４】図５の駆動装置には、さらに、非放電区間
検出回路５０とレベル設定手段になるＡＮＤ素子６０と
が、設けられている。非放電区間検出回路５０は、カウ
ンタ５１とＳＲ−ＦＦ５２と遅延型データラッチフリッ
プフロップ（以下、Ｄ−ＦＦという）５３とを、備えて
いる。カウンタ５１は映像信号Ｄ＊をリセット端子Ｒに
入力し、クロック端子ＣＫに制御回路４４からのラッチ
パルスＬを入力する接続である。カウンタ５１の出力端
子は、ＳＲ−ＦＦ５２のリセット端子Ｒに接続され、該
ＳＲ−ＦＦのセット端子Ｓには映像信号Ｄ＊が入力され
るようになっている。ＳＲ−ＦＦ５２の出力端子Ｑは、
Ｄ−ＦＦ５３のデータ端子Ｄに接続されている。Ｄ−Ｆ
Ｆ５３のクロック端子ＣＫにはラッチ信号Ｌが入力され
る接続であり、Ｄ−ＦＦ５３の出力端子Ｑが、２入力Ａ
ＮＤ素子６０の一方の入力端子に接続されている。ＡＮ
Ｄ素子６０の他方の入力端子には、制御回路４４からの
ゲート信号Ｇが入力される接続である。ＡＮＤ素子６０
の出力端子が、表示電極駆動回路４１に接続されてい
る。
検出回路５０とレベル設定手段になるＡＮＤ素子６０と
が、設けられている。非放電区間検出回路５０は、カウ
ンタ５１とＳＲ−ＦＦ５２と遅延型データラッチフリッ
プフロップ（以下、Ｄ−ＦＦという）５３とを、備えて
いる。カウンタ５１は映像信号Ｄ＊をリセット端子Ｒに
入力し、クロック端子ＣＫに制御回路４４からのラッチ
パルスＬを入力する接続である。カウンタ５１の出力端
子は、ＳＲ−ＦＦ５２のリセット端子Ｒに接続され、該
ＳＲ−ＦＦのセット端子Ｓには映像信号Ｄ＊が入力され
るようになっている。ＳＲ−ＦＦ５２の出力端子Ｑは、
Ｄ−ＦＦ５３のデータ端子Ｄに接続されている。Ｄ−Ｆ
Ｆ５３のクロック端子ＣＫにはラッチ信号Ｌが入力され
る接続であり、Ｄ−ＦＦ５３の出力端子Ｑが、２入力Ａ
ＮＤ素子６０の一方の入力端子に接続されている。ＡＮ
Ｄ素子６０の他方の入力端子には、制御回路４４からの
ゲート信号Ｇが入力される接続である。ＡＮＤ素子６０
の出力端子が、表示電極駆動回路４１に接続されてい
る。
【００２５】図６は、図５の駆動装置の動作を示す一つ
のサブフィールド期間のタイムチャートであり、この図
６を参照しつつ、図５の駆動装置の動作を説明する。入
力映像信号Ｄ＊は２値の信号であり、“１”が表示セル
４nmの放電・表示に対応し、“０”が表示セル４nmの非
放電・消灯に対応する。映像信号Ｄ＊には、１走査周期
の４μｓにＮ個、１サブフィールドにＮ×Ｍ個のシリア
ルデータが含まれている。ここでは、映像信号Ｄ＊にお
いて、第１のサブフィールドＳＦ１中、各走査電極３1
〜３a と各走査電極３b 〜３M 上の表示セル４nmに対応
するデータのうち、少なくとも１個以上が“１”であ
り、そのサブフィールドＳＦ１中の各走査電極３a+1 〜
３b-1 上の表示セル４nmと、続くサブフィールドＳＦ２
中、表示セル４nmに対するデータがすべて“０”である
ものとし、動作を説明する。
のサブフィールド期間のタイムチャートであり、この図
６を参照しつつ、図５の駆動装置の動作を説明する。入
力映像信号Ｄ＊は２値の信号であり、“１”が表示セル
４nmの放電・表示に対応し、“０”が表示セル４nmの非
放電・消灯に対応する。映像信号Ｄ＊には、１走査周期
の４μｓにＮ個、１サブフィールドにＮ×Ｍ個のシリア
ルデータが含まれている。ここでは、映像信号Ｄ＊にお
いて、第１のサブフィールドＳＦ１中、各走査電極３1
〜３a と各走査電極３b 〜３M 上の表示セル４nmに対応
するデータのうち、少なくとも１個以上が“１”であ
り、そのサブフィールドＳＦ１中の各走査電極３a+1 〜
３b-1 上の表示セル４nmと、続くサブフィールドＳＦ２
中、表示セル４nmに対するデータがすべて“０”である
ものとし、動作を説明する。
【００２６】非放電区間検出回路５０において、カウン
タ５１は、制御回路４４から１ライン周期（４μｓ）で
間隔で与えられるラッチパルスＬをクロックとして、カ
ウントアップする。また、カウンタ５１は、入力映像信
号Ｄ＊のデータが“１”になるとリセットされてカウン
ト値は零になる。そのため、Ｈ（例えば、２５６）個の
ラッチパルスＬが入力されている間に、入力映像信号Ｄ
＊のデータがすべて“０”の場合、カウンタ５１はリセ
ットされずにカウントアップし、キャリパルスＣo を出
力する。ＳＲ−ＦＦ５２は、映像信号Ｄ＊のデータが
“１”でセットされて“１”を出力し、キャリパルスＣ
ｏでリセットされ“０”を出力する。即ち、ＳＲ−ＦＦ
５２の出力が“０”である場合は、リセットされた以降
に入力された映像信号Ｄ＊が、“１”を含まないことを
示すと共に、現時点の映像信号Ｄ＊が、“０”であるこ
とを示すことになる。
タ５１は、制御回路４４から１ライン周期（４μｓ）で
間隔で与えられるラッチパルスＬをクロックとして、カ
ウントアップする。また、カウンタ５１は、入力映像信
号Ｄ＊のデータが“１”になるとリセットされてカウン
ト値は零になる。そのため、Ｈ（例えば、２５６）個の
ラッチパルスＬが入力されている間に、入力映像信号Ｄ
＊のデータがすべて“０”の場合、カウンタ５１はリセ
ットされずにカウントアップし、キャリパルスＣo を出
力する。ＳＲ−ＦＦ５２は、映像信号Ｄ＊のデータが
“１”でセットされて“１”を出力し、キャリパルスＣ
ｏでリセットされ“０”を出力する。即ち、ＳＲ−ＦＦ
５２の出力が“０”である場合は、リセットされた以降
に入力された映像信号Ｄ＊が、“１”を含まないことを
示すと共に、現時点の映像信号Ｄ＊が、“０”であるこ
とを示すことになる。
【００２７】Ｄ−ＦＦ５３は、ラッチパルスＬをクロッ
クとしてＳＲ−ＦＦ５２のデータをラッチし、表示電極
駆動信号Ａn との同期をとる。Ｄ−ＦＦ５３は非放電区
間を示す非放電区間検出信号Ｅを出力する。非放電区間
検出信号Ｅが“０”ということは、連続するＨライン以
上非書込みの状態が続いたことを示している。“１”と
いうことは、連続するＨライン内に、書込み・維持放電
する表示セル４nmがあることを示している。一つの走査
電極３m に加えられる維持パルスＰSUS は、１走査周期
に１パルスの割合でＫ個連続して加えられるので、Ｈ≧
Ｋとすると、ＤＣ−ＰＤＰ４０の全表示セルにおいて書
込み・維持放電は発生しない。以上ようにして、全表示
セルにおいて、書込み・維持放電の発生しない区間を検
出できる。
クとしてＳＲ−ＦＦ５２のデータをラッチし、表示電極
駆動信号Ａn との同期をとる。Ｄ−ＦＦ５３は非放電区
間を示す非放電区間検出信号Ｅを出力する。非放電区間
検出信号Ｅが“０”ということは、連続するＨライン以
上非書込みの状態が続いたことを示している。“１”と
いうことは、連続するＨライン内に、書込み・維持放電
する表示セル４nmがあることを示している。一つの走査
電極３m に加えられる維持パルスＰSUS は、１走査周期
に１パルスの割合でＫ個連続して加えられるので、Ｈ≧
Ｋとすると、ＤＣ−ＰＤＰ４０の全表示セルにおいて書
込み・維持放電は発生しない。以上ようにして、全表示
セルにおいて、書込み・維持放電の発生しない区間を検
出できる。
【００２８】ＡＮＤ素子６０は、制御回路４４からのゲ
ート信号Ｇと非放電区間検出信号Ｅとの論理積をとり、
その論理積結果である信号Ｇｏを出力する。表示電極駆
動回路４１は、入力映像信号Ｄ＊を入力し、制御回路４
４からのラッチパルスＬに同期して該入力映像信号Ｄ＊
を記憶する。そして、表示電極駆動回路４１は、記憶し
た映像信号Ｄ＊とＡＮＤ素子６０からの信号Ｇｏの論理
和を求め、表示電極１n を駆動する表示電極駆動信号Ａ
1 〜ＡN を用いて表示電極１n を駆動する。表示電極１
n を駆動する表示電極駆動信号Ａn は、信号Ｇｏが
“１”または対応する映像信号Ｄ＊が“１”のとき、ハ
イレベルに保たれる。これによって、表示電極１n は、
表示セル４nmで書込みや維持放電が可能な電位になる。
信号Ｇｏが“０”、かつ対応する映像信号Ｄ＊が“０”
のとき、ロウレベルの非書込みパルスＰNWが表示電極駆
動信号Ａn として出力される。これによって、表示電極
１nは、表示セル４nmで書込み放電しない電位になる。
非放電区間検出信号Ｅが“０”の間、信号Ｇｏのレベル
は“０”であると共に、入力映像信号Ｄ＊のレベルも
“０”である。よって、すべての表示電極駆動信号Ａ1
〜ＡN は、非書込みパルスＰNWが削除されてロウレベル
に維持される。この状態では、すべての表示セル４nmの
走査電極３m と表示電極１n の間の電位差が、放電開始
電圧Ｖｆや最小維持放電電圧に至らないので、放電しな
い。しかし、この区間はすべての表示セルにおける書込
み・維持放電の発生しない区間であるので、放電しなく
てよいのである。
ート信号Ｇと非放電区間検出信号Ｅとの論理積をとり、
その論理積結果である信号Ｇｏを出力する。表示電極駆
動回路４１は、入力映像信号Ｄ＊を入力し、制御回路４
４からのラッチパルスＬに同期して該入力映像信号Ｄ＊
を記憶する。そして、表示電極駆動回路４１は、記憶し
た映像信号Ｄ＊とＡＮＤ素子６０からの信号Ｇｏの論理
和を求め、表示電極１n を駆動する表示電極駆動信号Ａ
1 〜ＡN を用いて表示電極１n を駆動する。表示電極１
n を駆動する表示電極駆動信号Ａn は、信号Ｇｏが
“１”または対応する映像信号Ｄ＊が“１”のとき、ハ
イレベルに保たれる。これによって、表示電極１n は、
表示セル４nmで書込みや維持放電が可能な電位になる。
信号Ｇｏが“０”、かつ対応する映像信号Ｄ＊が“０”
のとき、ロウレベルの非書込みパルスＰNWが表示電極駆
動信号Ａn として出力される。これによって、表示電極
１nは、表示セル４nmで書込み放電しない電位になる。
非放電区間検出信号Ｅが“０”の間、信号Ｇｏのレベル
は“０”であると共に、入力映像信号Ｄ＊のレベルも
“０”である。よって、すべての表示電極駆動信号Ａ1
〜ＡN は、非書込みパルスＰNWが削除されてロウレベル
に維持される。この状態では、すべての表示セル４nmの
走査電極３m と表示電極１n の間の電位差が、放電開始
電圧Ｖｆや最小維持放電電圧に至らないので、放電しな
い。しかし、この区間はすべての表示セルにおける書込
み・維持放電の発生しない区間であるので、放電しなく
てよいのである。
【００２９】以上のように、この第２の実施形態では、
非放電区間検出回路５０とＡＮＤ素子６０を設け、非放
電区間には、表示電極Ａ1 〜ＡN をロウレベルに保ち、
非書込みパルスＰNWの削除するようにしている。よっ
て、表示電極を駆動するために発生する無効電力が削減
でき、消費電力を低減できると共に、ＤＣ−ＰＤＰ４０
の駆動回路における発熱を防止できる。なお、本発発明
は、上記実施形態に限定されず、種々の変形が可能であ
る。その変形例としては、例えば、次のようなものがあ
る。
非放電区間検出回路５０とＡＮＤ素子６０を設け、非放
電区間には、表示電極Ａ1 〜ＡN をロウレベルに保ち、
非書込みパルスＰNWの削除するようにしている。よっ
て、表示電極を駆動するために発生する無効電力が削減
でき、消費電力を低減できると共に、ＤＣ−ＰＤＰ４０
の駆動回路における発熱を防止できる。なお、本発発明
は、上記実施形態に限定されず、種々の変形が可能であ
る。その変形例としては、例えば、次のようなものがあ
る。
【００３０】（１） 第１の実施形態では、ＤＣ−ＰＤ
Ｐの駆動装置に適用しているが、交流型ＰＤＰを駆動す
る駆動装置にも適用できる。 （２） 第２の実施形態では、非放電区間検出回路５０
とＡＮＤ素子６０と表示電極駆動回路４１を１組で構成
しているが、それらを複数組で構成し、入力映像信号Ｄ
＊を複数の部分に別けて非放電区間を検出し、独立に非
書込パルスＰNWを削減さてもよい。 （３） 第２の実施形態において、入力映像信号Ｄ＊が
“０”の区間のカウント数を固定したＨにしているが、
各サブフィールドの維持放電パルス数Ｋが変わるときに
は第ｎのサブフィールドの維持パルス数をＫｎとする
と、Ｈ≧Ｋｎを満たす範囲で変化させてもよい。 （４） 第１及び第２の実施形態においては、１フレー
ムを複数のサブフィールドとした場合について説明した
が、本発明は１サブフィールドごとで実施できるので、
１フレーム中にひとつのサブフィールドのみを持つ駆動
装置にも適用できる。
Ｐの駆動装置に適用しているが、交流型ＰＤＰを駆動す
る駆動装置にも適用できる。 （２） 第２の実施形態では、非放電区間検出回路５０
とＡＮＤ素子６０と表示電極駆動回路４１を１組で構成
しているが、それらを複数組で構成し、入力映像信号Ｄ
＊を複数の部分に別けて非放電区間を検出し、独立に非
書込パルスＰNWを削減さてもよい。 （３） 第２の実施形態において、入力映像信号Ｄ＊が
“０”の区間のカウント数を固定したＨにしているが、
各サブフィールドの維持放電パルス数Ｋが変わるときに
は第ｎのサブフィールドの維持パルス数をＫｎとする
と、Ｈ≧Ｋｎを満たす範囲で変化させてもよい。 （４） 第１及び第２の実施形態においては、１フレー
ムを複数のサブフィールドとした場合について説明した
が、本発明は１サブフィールドごとで実施できるので、
１フレーム中にひとつのサブフィールドのみを持つ駆動
装置にも適用できる。
【００３１】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、表示電極の駆動と走査電極の走査駆動とによ
り、サブフィールドごとに、複数の表示セルを選択的に
放電させるＰＤＰの駆動装置に、すべての表示セルが非
放電であるサブフィールド期間を検出する検出手段と、
その期間中、表示電極及び走査電極の駆動を停止する駆
動停止手段を設けたので、ＰＤＰの寄生容量で発生する
無効電力を削減できる。第２の発明によれば、表示電極
駆動回路と走査電極駆動回路による表示電極お及び走査
電極の駆動で選択的に表示セルを放電させて表示を行う
ＰＤＰの駆動装置に、非放電区間検出回路と非放電区間
にはすべての表示電極をロウレベルに保つレベル保持手
段とを設けている。よって、非書込みパルスＰNWを削除
でき、無効電力を削減できる。さらに、これによって駆
動回路における発熱も防止できる。
によれば、表示電極の駆動と走査電極の走査駆動とによ
り、サブフィールドごとに、複数の表示セルを選択的に
放電させるＰＤＰの駆動装置に、すべての表示セルが非
放電であるサブフィールド期間を検出する検出手段と、
その期間中、表示電極及び走査電極の駆動を停止する駆
動停止手段を設けたので、ＰＤＰの寄生容量で発生する
無効電力を削減できる。第２の発明によれば、表示電極
駆動回路と走査電極駆動回路による表示電極お及び走査
電極の駆動で選択的に表示セルを放電させて表示を行う
ＰＤＰの駆動装置に、非放電区間検出回路と非放電区間
にはすべての表示電極をロウレベルに保つレベル保持手
段とを設けている。よって、非書込みパルスＰNWを削除
でき、無効電力を削減できる。さらに、これによって駆
動回路における発熱も防止できる。
【図１】本発明の第１の実施形態を示すＤＣ−ＰＤＰの
駆動装置の回路図である。
駆動装置の回路図である。
【図２】従来のＤＣ−ＰＤＰの駆動装置を示す回路図で
ある。
ある。
【図３】図２のＤＣ−ＰＤＰの駆動装置における第１の
サブフィールド期間の駆動波形図ある。
サブフィールド期間の駆動波形図ある。
【図４】図１の駆動装置の動作を示すタイムチャートで
ある。
ある。
【図５】本発明の第２の実施形態を示すＤＣ−ＰＤＰの
駆動装置の回路図である。
駆動装置の回路図である。
【図６】図５の駆動装置の動作を示す一つのサブフィー
ルド期間のタイムチャートである。
ルド期間のタイムチャートである。
１1 〜１N 表示電極 ２1 〜２J 補助電極 ３1 〜３M 走査電極 ４nm 表示セル ５mj 補助セル ２０，４０ ＤＣ−ＰＤＰ（直流型プラズマディ
スプレイパネル） ２１，４１ 表示電極駆動回路 ２２，４２ 補助電極駆動回路 ２３，４３ 走査電極駆動回路 ２４，４４ 制御回路 ２５ Ａ／Ｄ（アナログ／ディジタル変換
器） ２６ フレームメモリ ２７ 全０検出回路 ２８ ラッチ回路 ２９ セレクタ ３０〜３２ ＡＮＤ素子 ５０ 非放電区間検出回路 ６０ ＡＮＤ素子
スプレイパネル） ２１，４１ 表示電極駆動回路 ２２，４２ 補助電極駆動回路 ２３，４３ 走査電極駆動回路 ２４，４４ 制御回路 ２５ Ａ／Ｄ（アナログ／ディジタル変換
器） ２６ フレームメモリ ２７ 全０検出回路 ２８ ラッチ回路 ２９ セレクタ ３０〜３２ ＡＮＤ素子 ５０ 非放電区間検出回路 ６０ ＡＮＤ素子
フロントページの続き (72)発明者 手呂内 雄二 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項１】 互いに平行に配置された複数の表示電極
からなる表示電極群と、前記表示電極群とは対向して直
交するように配置された互いに平行な複数の走査電極か
らなる走査電極群と、前記各表示電極と走査電極の交差
箇所に、放電ガスが封入さた状態でそれぞれ配置され、
放電によってそれぞれ点灯する複数の表示セルとを持つ
マトリクス状のプラズマディスプレイパネルと、 一つのフレーム期間を一つ又は複数のサブフィールド期
間に別け、該各サブフィールド期間ごとに、走査パルス
と該走査パルスに続く複数の維持パルスからなるパルス
列を作成し、前記走査電極を順次駆動する走査電極駆動
回路と、 前記各サブフィールドごとの各表示データに対応した書
込みパルス又は非書込みパルスを作成し、前記各表示電
極にそれぞれ印加して駆動する表示電極駆動回路とを備
え、 前記各表示電極の駆動と前記各走査電極の走査駆動とに
より、前記各サブフィールドごとに、前記複数の表示セ
ルを選択的に放電させるプラズマディスプレイパネルの
駆動装置において、 前記すべての表示セルが非放電である前記サブフィール
ド期間を検出する検出手段と、 前記検出手段が検出した前記サブフィールド期間には、
前記表示電極駆動回路と前記走査電極駆動回路における
前記駆動を停止する駆動停止手段とを、 設けたことを特徴とするプラズマディスプレイパネルの
駆動装置。 - 【請求項２】 互いに平行に配置された複数の表示電極
からなる表示電極群と、前記表示電極群とは対向して直
交するように配置された互いに平行な複数の走査電極か
らなる走査電極群と、前記各表示電極と走査電極の交差
箇所に、放電ガスが封入さた状態でそれぞれ配置され、
放電によってそれぞれ点灯する複数の表示セルとを持つ
マトリクス状のプラズマディスプレイパネルと、 前記各走査電極に対し、走査パルスと該走査パルスに続
く複数の維持パルスからなるパルス列を作成して順次駆
動する走査電極駆動回路と、 表示データが消灯を示すロウレベルの非書込みパルスを
作成し、前記表示電極に印加して駆動する表示電極駆動
回路とを備え、 前記各表示電極の駆動と前記各走査電極の走査駆動とに
より、前記複数の表示セルを選択的に放電させるプラズ
マディスプレイパネルの駆動装置において、 前記入力映像信号に基づき、前記プラズマディスプレイ
パネル中のすべての前記表示セルが非放電である区間を
検出する非放電区間検出回路と、 前記非放電区間検出回路の検出した前記すべての前記表
示セルが非放電である区間には、すべての前記表示電極
をロウレベルに保つレベル設定手段とを、 設けたことを特徴とするプラズマディスプレイパネルの
駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8124733A JPH09305141A (ja) | 1996-05-20 | 1996-05-20 | プラズマディスプレイパネルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8124733A JPH09305141A (ja) | 1996-05-20 | 1996-05-20 | プラズマディスプレイパネルの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09305141A true JPH09305141A (ja) | 1997-11-28 |
Family
ID=14892771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8124733A Withdrawn JPH09305141A (ja) | 1996-05-20 | 1996-05-20 | プラズマディスプレイパネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09305141A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000021064A1 (fr) * | 1998-10-08 | 2000-04-13 | Matsushita Electric Industrial Co., Ltd. | Dispositif d'affichage a plasma et son procede de commande |
| KR100501718B1 (ko) * | 2002-11-30 | 2005-07-18 | 삼성전자주식회사 | 어드레스 구동부의 보호기능을 갖는 영상디스플레이장치 |
| EP1649440A1 (en) * | 2003-07-24 | 2006-04-26 | Lg Electronics Inc. | Apparatus and method of driving plasma display panel |
| KR100581870B1 (ko) * | 2003-10-20 | 2006-05-22 | 삼성에스디아이 주식회사 | 입력 영상 신호의 전환을 위한 방전 디스플레이 패널의구동 방법 |
| KR100733881B1 (ko) * | 2003-08-23 | 2007-07-02 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
-
1996
- 1996-05-20 JP JP8124733A patent/JPH09305141A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000021064A1 (fr) * | 1998-10-08 | 2000-04-13 | Matsushita Electric Industrial Co., Ltd. | Dispositif d'affichage a plasma et son procede de commande |
| US6987495B2 (en) | 1998-10-08 | 2006-01-17 | Matsushita Electric Industrial Co., Ltd. | Display and it's driving method |
| KR100501718B1 (ko) * | 2002-11-30 | 2005-07-18 | 삼성전자주식회사 | 어드레스 구동부의 보호기능을 갖는 영상디스플레이장치 |
| CN1296959C (zh) * | 2002-11-30 | 2007-01-24 | 三星电子株式会社 | 具有保护地址驱动器功能的图像显示器件 |
| EP1649440A1 (en) * | 2003-07-24 | 2006-04-26 | Lg Electronics Inc. | Apparatus and method of driving plasma display panel |
| JP2006528791A (ja) * | 2003-07-24 | 2006-12-21 | エルジー エレクトロニクス インコーポレイティド | プラズマディスプレイパネルの駆動装置およびその方法 |
| KR100710283B1 (ko) * | 2003-07-24 | 2007-04-23 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| EP1649440A4 (en) * | 2003-07-24 | 2009-08-26 | Lg Electronics Inc | METHOD AND DEVICE FOR CONTROLLING A PLASMA DISPLAY PANEL |
| KR100733881B1 (ko) * | 2003-08-23 | 2007-07-02 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| KR100581870B1 (ko) * | 2003-10-20 | 2006-05-22 | 삼성에스디아이 주식회사 | 입력 영상 신호의 전환을 위한 방전 디스플레이 패널의구동 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098873B2 (en) | Driving method for plasma display panel and driving circuit for plasma display panel | |
| JP2002014652A (ja) | 表示パネルの駆動方法 | |
| JPH10207426A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
| JP2004212559A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP2001337646A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR19990065832A (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치 | |
| JPH10207427A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
| KR100688368B1 (ko) | 표시장치 및 그 구동방법 | |
| JP2001350447A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH09305141A (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP2007316483A (ja) | 映像表示装置、映像表示装置用の駆動回路及び映像表示方法 | |
| JPH0922272A (ja) | 直流型気体放電パネルのメモリ駆動方法 | |
| JPH10171403A (ja) | プラズマディスプレイパネル表示装置の駆動方法 | |
| JPH10177365A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| KR100251154B1 (ko) | 교류 플라즈마 표시장치 및 그 패널 구동방법 | |
| JPH10177364A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| JPH07210113A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004029185A (ja) | プラズマディスプレイ装置 | |
| JP2002140031A (ja) | ディスプレイ装置用駆動装置及びディスプレイ装置 | |
| JPH10177366A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| JPH10228259A (ja) | プラズマディスプレイパネル表示装置の駆動方法 | |
| JP3121965B2 (ja) | 放電パネル駆動装置 | |
| KR100237212B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그장치 | |
| KR20030031358A (ko) | 플라즈마 디스플레이 패널 구동방법 | |
| JPH1011020A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |