JPH10282939A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】液晶表示装置において、液晶駆動装置の消費電
力化を図る。 【解決手段】内部シフトレジスタ、ビットラッチ回路、
ラインラッチ回路、出力回路を任意の出力数分単位に分
割し、またそのブロックに転送するデータ及びクロック
も同様に分割し、その分割された単位ごとにスタンバイ
機能を有し、データラッチを実施する回路部のみ動作
し、消費電力を低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置にお
いて、特に携帯情報端末等に組み込まれる液晶表示装置
の低消費電力化に有効な技術に関する。

【０００２】

【従来の技術】ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）方式の単純マトリックス型液晶表示装
置は、ノート型パソコン等の表示デバイスとして広く用
いられている。

【０００３】図５は、従来のＳＴＮ方式の単純マトリッ
クス型液晶表示装置の概略構成を示すブロック図であ
り、１０１は表示制御装置、１０２は電源回路、ＬＣＤ
は液晶表示パネルである。

【０００４】液晶表示パネルＬＣＤは、液晶を介して互
いに対向配置された一対のガラス基板を備え、一方のガ
ラス基板の液晶側の面には、Ｘ方向に延在し、かつ、Ｙ
方向に並設されるｍ本のコモン電極（走査線）が形成さ
れ、このｍ本のコモン電極のそれぞれは、対応する各コ
モンドライバ（ＩＣ−Ｃ１〜ＩＣ−Ｃ５）に接続され
る。

【０００５】また、他方のガラス基板の液晶側の面に
は、Ｙ方向に延在し、かつ、Ｘ方向に並設されるｎ本の
セグメント電極（データ線）が形成され、さらに、この
ｎ本のセグメント電極は上下２つに分割され、この２分
割されたｎ本のセグメント電極のそれぞれは、上側の対
応する各セグメントドライバ（ＩＣ−Ｕ１〜ＩＣ−Ｕ
ｎ）、あるいは、下側の対応する各セグメントドライバ
（ＩＣ−Ｌ１〜ＩＣ−Ｌｎ）に接続される。

【０００６】前記複数のセグメント電極と複数のコモン
電極との交差部が画素領域を構成し、上側の各セグメン
トドライバ（ＩＣ−Ｕ１〜ＩＣ−Ｕｎ）、下側の各セグ
メントドライバ（ＩＣ−Ｌ１〜ＩＣ−Ｌｎ）および各コ
モンドライバ（ＩＣ−Ｃ１〜ＩＣ−Ｃ５）から、前記複
数のセグメント電極および前記複数のコモン電極に各駆
動電圧を印加して、前記画素を駆動する。

【０００７】図５において、液晶パネル表示制御装置１
０１は、上位コンピュータ側等から転送される表示制御
信号および表示用データに基づき、各セグメントドライ
バ（ＩＣ−Ｕ１〜ＩＣ−Ｕｎ，ＩＣ−Ｌ１〜ＩＣ−Ｌ
ｎ）および各コモンドライバ（ＩＣ−Ｃ１〜ＩＣ−Ｃ
５）を制御する。

【０００８】電源回路１０２は、それぞれ異なる、デー
タ信号線駆動電圧ＶＨ、ＶＭ、ＶＬ、 走査線信号駆動
電圧ＶｘＨ、ＶｘＬ、 Ｖｃｃ、ＧＮＤの電圧を生成
し、ＶＨ、ＶＭ、ＶＬ、ＶｃｃおよびＧＮＤの電圧を各
セグメントドライバ（ＩＣ−Ｕ１〜ＩＣ−Ｌｎ）に供給
し、ＶｘＨ、ＶＭ、ＶｘＬ、ＶｃｃおよびＧＮＤの電圧
を各コモンドライバ（ＩＣ−Ｃ１〜ＩＣ−Ｃ５）に供給
する。

【０００９】また、単純マトリックス型液晶表示装置に
おいては、液晶に直流電圧が印加されないように、前記
複数のセグメント電極と前記複数のコモン電極とに印加
する各駆動電圧を所定の周期で反転させる、いわゆる交
流化駆動方法が採用される。

【００１０】図６は、図５に示す液晶パネルＬＣＤのセ
グメント電極に印加されるデータ信号線駆動電圧及び、
コモン電極に印加される走査線信号駆動電圧の一例を説
明するための図である。

【００１１】図６に示す例では、交流化信号Ｍがハイレ
ベルの場合に、表示データ「１」の各セグメント電極に
は、電源回路１０２から駆動電圧ＶＬが供給され、デー
タ「０」の各セグメント電極には、電源回路１０２から
駆動電圧ＶＨが供給され、印加される。

【００１２】同じく、交流化信号Ｍがロウレベルの場合
に、選択されたコモン電極には、電源回路１０２から供
給される駆動電圧ＶｘＨが、交流化信号Ｍがハイレベル
のときには、選択されたコモン電極には電源回路１０２
から供給される駆動電圧ＶｘＬが印加され、また、非選
択のコモン電極には、交流化信号Ｍがハイレベルあるい
はロウレベルに係わらず、電源回路１０２から供給され
るＶＭの駆動電圧が印加される。

【００１３】図３は、図５に示す従来のセグメントドラ
イバのブロック図である。

【００１４】図３に示すセグメントドライバは、シフト
レジスタ回路３０１、ビットラッチ回路３０２、ライン
ラッチ回路３０３、出力回路３０４およびランダムロジ
ック回路３１０から構成される。なお、ランダムロジッ
ク回路３１０内には、データラッチを必要としない時に
セグメントドライバ１個をスタンバイ状態とするスタン
バイ回路３０７を有する。３０８はＥＩＯ１回路、３０
９はＥＩＯ２回路でセグメントドライバのシフト方向に
より、前段のセグメントドライバからのキャリー信号を
入力しシフトレジスタ回路３０１に内部キャリー信号Ｃ
ＡＲ１、ＣＡＲ２及びスタンバイ回路３０７にスタンバ
イ信号ＳＴＢＹを出力したり、次段のセグメントドライ
バにキャリー信号を出力したりする。なお、図３には２
４０出力のセグメントドライバを示し、Ｙ１〜Ｙ２４０
は各出力端子を示す。

【００１５】次に、図３に示すセグメントドライバのデ
ータ取込、出力動作を説明する。

【００１６】ランダムロジック回路３１０では、表示制
御装置１０１から入力される表示データラッチ用クロッ
クＣＬ２を内部データラッチ用クロックＳＣＬ２に変換
する、この内部データラッチ用クロックＳＣＬ２に基づ
いてシフトレジスタ回路３０１は、ビットラッチ回路３
０２のデータ取り込み用信号を生成し、ビットラッチ回
路３０２に出力する。

【００１７】また、表示制御装置１０１から入力される
４ビットの表示データＤＡＴＡも内部データＳＤに変換
される。内部データラッチ用クロックＳＣＬ２、内部デ
ータＳＤはスタンバイ状態時にＬｏｗレベルに固定とな
る。

【００１８】ビットラッチ回路３０２は、シフトレジス
タ回路３０１から入力されるデータ取り込み用信号に基
づいて、内部データＳＤをラッチする。

【００１９】ラインラッチ回路３０３は、図示しない
が、出力タイミング制御用ラインクロックＣＬ１に基づ
いて、全てのビットラッチ回路３０２に取り込まれた表
示用データをラッチし、出力回路３０４に出力する。

【００２０】出力回路３０４は、ラインラッチ回路３０
３から入力された表示用データの電圧レベルを液晶駆動
用の高電圧レベルに変換し、また電源回路１０２から供
給される３レベルのデータ信号線駆動電圧を選択するた
め、この高電圧レベルに変換したデータと、交流化信号
Ｍとから、前述した交流化演算を行い、電源回路１０２
から供給される３レベルのデータ信号線駆動電圧の中の
１つを各セグメント電極（データ信号線）に出力する。

【００２１】図７に１ラインデータ書き込み期間毎の各
セグメントドライバの動作状態図を示す。

【００２２】図７では、図５に示すように、Ｘ方向に並
設される１ライン分の表示データはｎ個のセグメントド
ライバにより出力されている。この場合に、各セグメン
トドライバ（ＩＣ−Ｕ１〜Ｕｎ，ＩＣ−Ｌ１〜Ｌｎ）
は、後述するキャリー信号（バーＥＩＯ１あるいはバー
ＥＩＯ２）により動作を開始し、表示データの取り込み
動作を行う。このキャリー信号が入力されないセグメン
トドライバ（ＩＣ−Ｕ１〜Ｕｎ，ＩＣ−Ｌ１〜Ｌｎ）
は、表示データを取り込む必要がないので内部動作を停
止するスタンバイ状態としている。また、表示データの
取り込みを終了したセグメントドライバ（ＩＣ−Ｕ１〜
Ｕｎ，ＩＣ−Ｌ１〜Ｌｎ）は、内部動作を停止しスタン
バイ状態とする。これらにより従来は各セグメントドラ
イバ（ＩＣ−Ｕ１〜Ｕｎ，ＩＣ−Ｌ１〜Ｌｎ）１個単位
にスタンバイ状態とし、低消費電力化を実施していた。

【００２３】図４にセグメントドライバ内のタイミング
図を示し、キャリー信号（バーＥＩＯ１あるいはバーＥ
ＩＯ２）とセグメントドライバ内部の動作を示す。

【００２４】図４では、図３に示すシフトレジスタ３０
１において、左から右にデータ取り込み用信号をシフト
させる場合の例を示しているので、キャリー信号バーＥ
ＩＯ１を入力し、キャリー信号バーＥＩＯ２を出力し、
次段のセグメントドライバ（ＩＣ−Ｕ１〜Ｕｎ，ＩＣ−
Ｌ１〜Ｌｎ）のキャリー入力に入力させている。セグメ
ントドライバ内部は図３に示すように、各内部回路に分
けられているが、キャリー信号バーＥＩＯ１の入力とほ
ぼ同時に全ての回路において動作が開始され、また、セ
グメントドライバ内の内部データバスＳＤ及び内部デー
タラッチ用クロックＳＣＬ２全てを動作させていた。

【００２５】

【発明が解決しようとする課題】上記従来技術では、ス
タンバイ状態の制御はセグメントドライバ１個単位でし
かできず、低消費電力に不十分であった。

【００２６】本発明は、前記従来技術の問題点を解決す
るためになされたものであって、本発明の目的は、液晶
表示装置において、液晶駆動装置の消費電力を低減する
ことが可能となる技術を提供することにある。

【００２７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００２８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００２９】本発明の１側面によれば、セグメントドラ
イバのシフトレジスタ、ビットラッチ回路、ラインラッ
チ回路、出力回路を任意の出力数分ごとにブロック分割
し、そのブロックごとにスタンバイ機能を有し、そのブ
ロックがデータをラッチする以外は回路が停止すること
とする。

【００３０】本発明の他の側面によれば、ブロック単位
ごとに内部データバス及び内部データラッチ用クロック
も分割し、その分割された内部データバス及び内部デー
タラッチ用クロックもスタンバイ機能を有し、上記ブロ
ックが停止中は分割された内部データバス及び内部デー
タラッチ用クロックも停止することとする。

【００３１】本発明の他の側面によれば、ブロック単位
ごとに内部データバス及び内部データラッチ用クロック
も分割し、その分割された内部データバス及び内部デー
タラッチ用クロックもスタンバイ機能を有し、上記ブロ
ックの動作を開始するには前段のブロックからの開始信
号を用い、ブロックの動作の停止は動作中のブロックか
らの停止信号を用いる。

【００３２】上記構成によれば、スタンバイ機能が液晶
駆動装置１個単位で構成されず、内部で細分化されるた
め、細分化された分消費電力を低減される。

【００３３】

【発明の実施の形態】以下、本発明をＳＴＮ方式の単純
マトリックス型液晶表示装置に適用した発明の実施の形
態を図面を参照して詳細に説明する。

【００３４】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００３５】図１は、本発明の一実施例を示すもので、
セグメントドライバのブロック図を示す。

【００３６】シフトレジスタ３０１、ビットラッチ回路
３０２、ラインラッチ回路３０３、出力回路３０４を４
０出力数分ごとにブロック分割し、そのブロックごとに
スタンバイ回路３０５を有する。なお、ＳＳＳＤはブロ
ック内のデータバス、ＳＳＳＣＬ２はブロック内のデー
タラッチ用クロック信号線を示す。また、内部データバ
スＳＳＤ及び内部クロック信号線ＳＳＣＬ２も上記ブロ
ックごとに分割し、その分割された内部データバスＳＳ
Ｄ及び、内部クロック信号線ＳＳＣＬ２ごとにスタンバ
イ回路３０６を有する。

【００３７】また、従来同様セグメントドライバ１個単
位でスタンバイ状態とするスタンバイ回路３０７をラン
ダムロジック回路３１０に有する。スタンバイ回路３０
７からスタンバイ回路３０６には、内部データバスＳ
Ｄ、内部クロック信号線ＳＣＬ２が入力している。

【００３８】ランダムロジック回路３１０には、出力タ
イミング制御用ラインクロックＣＬ１、４ビットの表示
データＤＡＴＡ、表示データラッチ用クロックＣＬ２、
交流化信号Ｍ、キャリー信号ＥＩＯ１、ＥＩＯ２が入力
されている。

【００３９】図２は、図１に示すブロックのタイミング
図を示す。なお、説明の関係上右シフト（Ｙ１→Ｙ２４
０）において以下説明するが、左シフト（Ｙ２４０→Ｙ
１）も同様である。

【００４０】前段の液晶駆動装置からのキャリー信号
（バーＥＩＯ１）が入力されるまで、従来同様そのセグ
メントドライバの内部は全てスタンバイ（停止）状態で
ある。

【００４１】キャリー信号（バーＥＩＯ１）が入力され
ると内部ロジック回路、内部データバスＳＤ、内部クロ
ック信号ＳＣＬ２が動作開始する。またスタンバイ回路
３０６（１）、３０６（２）、３０６（３）、のスタン
バイが解除され、内部データバスＳＳＤ（１）、 ＳＳ
Ｄ （２）、 ＳＳＤ（３）、内部クロック信号ＳＳＣＬ
２（１）、 ＳＳＣＬ２（２）、 ＳＳＣＬ２（３）が動
作する。またスタンバイ回路３０５（１）のスタンバイ
が解除され、ブロックＩＣＢＬＫ１内のブロック内デー
タバスＳＳＳＤ（１）及びブロック内クロック信号ＳＳ
ＳＣＬ２（１）が動作し、ブロックＩＣＢＬＫ１のラッ
チ回路３０２において表示制御装置１０１から入力され
る表示データＤＡＴＡがラッチされる。

【００４２】なお表示データＤＡＴＡは４ビットのデー
タバスを用いて供給されており、１ビットのデータが１
出力にラッチされるため、４０出力のデータをラッチす
るためにはデータラッチ用クロック信号ＣＬ２のパルス
数は１０となる。

【００４３】ブロックＩＣＢＬＫ１は、出力Ｙ１〜４０
のデータをラッチすると次段ブロックにキャリーを転送
するとともに、スタンバイ回路３０５（１）がスタンバ
イ状態となりブロック内データバスＳＳＳＤ（１）及び
ブロック内クロック信号ＳＳＳＣＬ２（１）をＬｏｗレ
ベルに固定し、ブロック内部の回路を停止する。また、
スタンバイ回路３０６（１）がスタンバイ状態となり内
部データバスＳＳＤ（１）及び内部クロック信号ＳＳＣ
Ｌ２（１）もＬｏｗレベルに固定され停止状態とする。

【００４４】次に、ブロックＩＣＢＬＫ１からのキャリ
ー入力によりスタンバイ回路３０５（２）がスタンバイ
状態から動作状態となり、ブロックＩＣＢＬＫ２にブロ
ック内データバスＳＳＳＤ（２）及びブロック内クロッ
ク信号ＳＳＳＣＬ２（２）が供給され表示データがラッ
チされる。ブロックＩＣＢＬＫ２は、出力Ｙ４１〜８０
のデータをラッチすると次段ブロックにキャリーを転送
するとともに、スタンバイ回路３０５（２）がスタンバ
イ状態となりブロック内データバスＳＳＳＤ（２）及び
ブロック内クロック信号ＳＳＳＣＬ２（２）をＬｏｗレ
ベルに固定し、ブロック内部の回路を停止する。また、
スタンバイ回路３０６（２）がスタンバイ状態となり内
部データバスＳＳＤ（２）及び内部クロック信号ＳＳＣ
Ｌ２（２）をＬｏｗレベルに固定し、停止状態とする。

【００４５】ブロックＩＣＢＬＫ３も同様に動作する。

【００４６】次にブロックＩＣＢＬＫ３からのキャリー
入力により内部データバスＳＳＤ（４）、内部クロック
信号ＳＳＣＬ２（４）及び、ブロックＩＣＢＬＫ４はス
タンバイ状態から動作状態となり、ブロックＩＣＢＬＫ
４は表示データをラッチする。

【００４７】ブロックＩＣＢＬＫ４は、出力Ｙ１２１〜
１６０のデータをラッチすると次段ブロックにキャリー
を転送するとともにスタンバイ状態となりブロック内デ
ータバスＳＳＳＤ（４）及びブロック内クロック信号Ｓ
ＳＳＣＬ２（４）をＬｏｗレベルに固定し、内部回路を
停止する。なお、内部データバスＳＳＤ（４）、内部ク
ロック信号ＳＳＣＬ２（４）はブロックＩＣＢＬＫ
（５）へデータ及びクロックを伝えるため、動作状態を
保持する。

【００４８】ブロックＩＣＢＬＫ４からのキャリー入力
により内部データバスＳＳＤ（５）、内部クロック信号
ＳＳＣＬ２（５）及び、ブロックＩＣＢＬＫ５はスタン
バイ状態から動作状態となり、表示データをラッチす
る。ブロックＩＣＢＬＫ５は、出力Ｙ１６１〜２００の
データをラッチすると次段ブロックにキャリーを転送す
るとともに、スタンバイ状態となりブロック内データバ
スＳＳＳＤ（５）及びブロック内クロック信号ＳＳＳＣ
Ｌ２（５）をＬｏｗレベルに固定し、内部回路を停止す
る。なお、内部データバスＳＳＤ（５）及び内部クロッ
ク信号ＳＳＣＬ２（５）も前段同様動作状態を保持す
る。

【００４９】ブロックＩＣＢＬＫ６も同様に動作する。
出力Ｙ２０１〜２４０のデータをラッチすると次段セグ
メントドライバにキャリーＥＩＯ２を出力するととも
に、スタンバイ回路３０７により内部データバスＳＤ及
び内部クロック信号ＳＣＬ２をＬｏｗレベルに固定し、
セグメントドライバ全体をスタンバイ状態とし内部回路
を停止する。

【００５０】以上により、従来に比べ動作する回路規模
が小さくできるため、低消費電力化が可能となる。液晶
駆動回路では、配線幅が減少し、積層された配線の絶縁
膜の厚みが薄くなる傾向にあり、配線のもつ容量及び抵
抗が大きくなっている。そのために配線による電力の消
費も無視できなくなっており、上記構成のように信号を
停止させることで低消費電力化が可能となる。

【００５１】図８は３２０出力時の回路図、図９はその
タイミング図である。動作は、前記２４０出力の場合と
同様である。ただし、前段の液晶駆動装置からのキャリ
ー信号（バーＥＩＯ１）が入力されるとスタンバイが解
除される内部データバスはＳＳＤ（１）、 ＳＳＤ
（２）、 ＳＳＤ（３）、 ＳＳＤ（４）である。３２０
出力時の場合は、まず出力１〜１６０に関するブロック
ＩＣＢＬＫ１〜４のスタンバイを解除し、ブロックＩＣ
ＢＬＫ４で出力Ｙ１６０がラッチされた後、残り半分の
内部データバスＳＳＤ（５）、 ＳＳＤ （６）、 ＳＳ
Ｄ（７）、 ＳＳＤ（８）のスタンバイが解除される。

【００５２】次にスタンバイ回路３０５及びスタンバイ
回路３０６の動作を右シフト（Ｙ１からＹ２４０）時に
おいて説明する。

【００５３】まず、図１のブロックＩＣＢＬＫ２におけ
るスタンバイ動作を図１０及び図１１において説明す
る。図１０はスタンバイ回路３０５の回路図であり、図
１１はスタンバイ回路３０５の動作タイミング図であ
る。図１１においてＳＯＵＴはシフトレジスタ回路３０
１が出力するラッチ回路３０２のデータ取り込み用信号
で、 ＳＯＵＴ１はブロックＩＣＢＬＫ１の最初のデー
タ取り込み用信号で、ＳＯＵＴ１０は最後のデータ取り
込み用信号を示す。

【００５４】図１０に示す、スタンバイ回路３０５は、
まず信号線ＣＬＥＡＲにフリップフロップ回路ＦＳＲ１
のリセット信号を入力しブロック内データバスＳＳＳＤ
およびブロック内クロックＳＳＳＣＬ２の出力をＬｏｗ
レベルに固定しスタンバイ状態となっている。

【００５５】スタンバイ回路３０５のスタンバイ解除に
は、シフトレジスタ回路３０１からのデータ取り込み用
信号ＳＯＵＴが用いられる。例としてブロックＩＣＢＬ
Ｋ２のスタンバイ解除の場合を説明する。

【００５６】図１１に示すようにブロックＩＣＢＬＫ１
において出力Ｙ４０のデータが、ラッチ回路３０２に取
り込まれるタイミングでデータ取り込み用信号ＳＯＵＴ
１０が出力される。データ取り込み用信号ＳＯＵＴ１０
はブロックＩＣＢＬＫ２のスタンバイ解除信号として図
１０に示すスタンバイ回路３０５の信号線ＳＥＴ＿Ｎに
入力される。

【００５７】信号線ＳＥＴ＿ＮがＬｏｗレベル（ただし
信号線ＳＥＴ＿ＮはＬｏｗレベルで有効とする）となる
と、フリップフロップ回路ＦＳＲ１でスタンバイ信号Ｓ
ＴＢＹＮをＨｉｇｈレベルに固定し、内部データバスＳ
ＳＤ及び、内部クロックＳＳＣＬ２をそれぞれブロック
内データバスＳＳＳＤ及びブロック内クロックＳＳＳＣ
Ｌ２に出力する。

【００５８】次に再度スタンバイ状態にするためには、
ブロックＩＣＢＬＫ２において出力Ｙ８０のデータがラ
ッチ回路３０２に取り込まれる際に、ブロックＩＣＢＬ
Ｋ２のシフトレジスタ回路３０１からデータ取り込み用
信号ＳＯＵＴを、ブロックＩＣＢＬＫ２のキャリー信号
としてＲＥＳＥＴ＿Ｎ信号に入力する。キャリー信号Ｒ
ＥＳＥＴ＿Ｎが入力されるとスタンバイ信号ＳＴＢＹＮ
をＬｏｗレベルに固定し、ブロック内データバスＳＳＳ
Ｄ及びブロック内クロックＳＳＳＣＬ２の出力をＬｏｗ
レベルに固定し、ブロックＩＣＢＬＫ２はスタンバイ状
態となる。

【００５９】このように、ブロック内クロックＳＳＳＣ
Ｌ２のスタンバイ状態の解除を、前段のブロックのデー
タ取り込み用信号用いることで、ラッチ回路３０２に取
り込むデータに対して、ブロック内クロックＳＳＳＣＬ
２のスタンバイ状態が前もって解除されており、データ
をラッチするためのセットアップ、ホールド時間のマー
ジンを向上させる。またフリップフロップＦ／Ｆ
（Ａ）、Ｆ／Ｆ（Ｂ）により、キャリー信号ＲＥＳＥＴ
＿Ｎが入力されてからクロック信号ＳＳＣＬ２の２周期
後にブロックＩＣＢＬＫ２がスタンバイ状態になるた
め、ブロックＩＣＢＬＫ２で読み込むべきデータについ
て確実に取り込み可能となる。

【００６０】図１２はスタンバイ回路３０６の回路図で
ある。

【００６１】図１３はスタンバイ回路３０６の動作タイ
ミング図である。

【００６２】図１の内部データバスＳＳＤ（２）とＳＳ
Ｄ（３）間にあるスタンバイ回路３０６の動作を図１２
及び図１３において説明する。ブロックＩＣＢＬＫ１側
から動作させる場合、ＳＥＴ＿Ｎ信号はシフトレジスタ
のリセット信号（前述の信号ＣＬＥＡＲ）を入力する。
信号線ＳＥＴ＿Ｎが入力されると、フリップフロップ回
路ＦＳＲで信号線ＳＴＢＹＮ２をＨｉｇｈレベルに固定
し、内部データバスＳＳＤ（３）および内部クロック信
号ＳＳＣＬ２（３）をそれぞれ内部データバスＳＳＤ
（２）および内部クロック信号ＳＳＣＬ２（２）に出力
する。信号ＲＥＳＥＴ＿Ｎはスタンバイ回路３０５で生
成されたＲＥＳ＿Ｎ信号を入力する。ＲＥＳ＿Ｎ信号が
入力されるとスタンバイ信号ＳＴＢＹＮ２をＬｏｗレベ
ルに固定し、内部データバスＳＳＤ（２）および内部ク
ロック信号ＳＳＣＬ２（２）の出力をＬｏｗレベルに固
定しスタンバイ状態となる。

【００６３】次に図１の内部データバスＳＳＤ（５）と
ＳＳＤ（６）間にあるスタンバイ回路３０６の動作を図
１４において説明する。信号ＳＥＴ＿Ｎは，ブロックＩ
ＣＢＬＫ４の最終段シフトレジスタのキャリー信号を信
号ＳＥＴ＿Ｎ信号に入力する。信号ＳＥＴ＿Ｎが入力さ
れると、フリップフロップ回路ＦＳＲでスタンバイ信号
ＳＴＢＹＮ２をＨｉｇｈレベルに固定し内部データバス
ＳＳＤ（５）およびＳＳＣＬ２（５）をそれぞれ内部デ
ータバスＳＳＤ（６）およびＳＳＣＬ２（６）に出力す
る。信号ＲＥＳＥＴ＿Ｎはシフトレジスタのリセット信
号（前述のＣＬＥＡＲ）を入力する。信号ＲＥＳＥＴ＿
Ｎが入力されるとスタンバイ信号ＳＴＢＹＮ２をＬｏｗ
レベルに固定し、内部データバスＳＳＤ（２）および内
部クロック信号ＳＳＣＬ２（２）の出力をＬｏｗレベル
に固定としスタンバイ状態となる。また，シフトレジス
タのリセット信号（前述のＣＬＥＡＲ）が入力されず最
終段までデータラッチが完了した場合，チップ全体がス
タンバイ状態となり内部データバスＳＤ及び内部クロッ
ク信号ＳＣＬ２がＬｏｗレベルに固定されスタンバイ状
態となる。

【００６４】なお、前述は４ビットバスで説明したが、
８ビットバス及び１２ビットバス等でも同様である。ま
た、前述では４０出力ごとに分割したが、分割はバス幅
の整数倍であれば上記目的を達成できる。

【００６５】

【発明の効果】上記構成によれば、スタンバイ機能がセ
グメントドライバ１個単位で構成されず、内部で細分化
されるため、細分化された分消費電力を低減される。

【００６６】また液晶パネルを駆動するセグメントドラ
イバが低消費電力化されることで、液晶表示装置の消費
電力の低減に効果がある。

【図面の簡単な説明】

【図１】本発明の１実施例による液晶駆動装置のブロッ
ク図。

【図２】本発明の１実施例による液晶駆動装置のタイミ
ング図。

【図３】従来の液晶駆動装置のブロック図。

【図４】従来の液晶駆動装置のタイミング図。

【図５】従来の液晶表示装置の概略構成を示すブロック
図。

【図６】液晶表示装置の駆動電圧を示す電圧波形図。

【図７】従来の液晶表示装置の動作状態を示すタイミン
グ図。

【図８】本発明の１実施例による液晶駆動装置のブロッ
ク図。

【図９】本発明の１実施例による液晶駆動装置のタイミ
ング図。

【図１０】本発明の１実施例によるスタンバイ回路の回
路図。

【図１１】本発明の１実施例によるスタンバイ回路のタ
イミング図。

【図１２】本発明の１実施例によるスタンバイ回路の回
路図。

【図１３】本発明の１実施例によるスタンバイ回路のタ
イミング図。

【図１４】本発明の１実施例によるスタンバイ回路のタ
イミング図。

【符号の説明】

１０１…表示制御装置、１０２…電源回路、 ３０１…
シフトレジスタ回路、３０２…ビットラッチ回路、３０
３…ラインラッチ回路、３０４…出力回路、ＬＣＤ…液
晶表示パネル、ＩＣ−Ｕ１〜ＩＣ−Ｕｎ，ＩＣ−Ｌ１〜
ＩＣ−Ｌｎ…セグメントドライバ、ＩＣ−Ｃ１〜ＩＣ−
Ｃ５…コモンドライバ、ＣＬ１…データラッチ用クロッ
ク、ＣＬ１…ラインクロック、Ｍ…交流化信号、Ｙｎ…
出力。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 浩 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 阿部 英明 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】液晶表示素子と、前記液晶表示素子を駆動
   する液晶駆動装置とを有し、 前記液晶駆動装置のシフトレジスタ回路は出力単位にブ
   ロック分割され、 前記ブロック単位毎にスタンバイ回路を有することを特
   徴とする液晶表示装置。
2. 【請求項２】液晶表示素子と、前記液晶表示素子を駆動
   する液晶駆動装置とを有し、 前記液晶駆動装置のシフトレジスタ回路は出力単位にブ
   ロック分割され、 前記シフトレジスタ回路にはクロック信号線がブロック
   単位毎に接続され、 前記クロック信号線毎にスタンバイ回路を有することを
   特徴とする液晶表示装置。
3. 【請求項３】前記シフトレジスタ回路にデータ線がブロ
   ック単位毎に接続され、 前記データ線毎にスタンバイ回路を有することを特徴と
   する請求項２の液晶表示装置。
4. 【請求項４】液晶表示素子と、前記液晶表示素子を駆動
   する液晶駆動装置とを有し、 前記液晶駆動装置のシフトレジスタ回路を出力単位にブ
   ロック分割し、 前記シフトレジスタ回路にクロック信号線及びデータ線
   がブロック単位毎に接続され、 前記クロック信号線及びデータ線毎にスタンバイ回路を
   有し、 前記シフトレジスタ回路から前記スタンバイ回路にスタ
   ンバイ開始信号線が接続されていることを特徴とする液
   晶表示装置。
5. 【請求項５】液晶表示素子と、前記液晶表示素子を駆動
   する液晶駆動装置とを有し、 前記液晶駆動装置のシフトレジスタ回路を出力単位に第
   １のブロックと第２のブロックに分割し、 前記シフトレジスタ回路にクロック信号線及びデータ線
   がブロック単位毎に接続され、 前記クロック信号線及びデータ線毎に第１のスタンバイ
   回路と第２のスタンバイ回路とを有し、 前記第１のブロックから前記第２のスタンバイ回路にス
   タンバイ解除信号線が入力されることを特徴とする液晶
   表示装置。
6. 【請求項６】前記第１のブロックから前記第１のスタン
   バイ回路にスタンバイ開始信号線が入力されることを特
   徴とする請求項５の液晶表示装置。