JP4458594B2 - 表示装置用モジュール - Google Patents
表示装置用モジュール Download PDFInfo
- Publication number
- JP4458594B2 JP4458594B2 JP37349299A JP37349299A JP4458594B2 JP 4458594 B2 JP4458594 B2 JP 4458594B2 JP 37349299 A JP37349299 A JP 37349299A JP 37349299 A JP37349299 A JP 37349299A JP 4458594 B2 JP4458594 B2 JP 4458594B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- nth
- terminals
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置（ＬＣＤ装置：Liquid crystal display device ）を駆動する駆動回路に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、液晶表示素子が行列状に配列して構成されている液晶パネル及び液晶パネルに駆動信号を出力する駆動回路によって構成されている。液晶パネルには、それぞれの液晶表示素子に駆動信号を伝送する信号線が配線されている。駆動回路は、これらの信号線を介して、液晶パネルの各液晶表示素子に表示画像に応じた駆動信号を印加することによって、液晶パネルに画像を表示させる。
【０００３】
図７は一般的な液晶表示装置の一例を示している。図示のように、この液晶表示装置は、制御回路１０、複数のソースドライバー２０−１，２０−２，…，２０−ｍ（ｍは自然数、ｍ＞２）、データバス３０、及び液晶パネル（ＬＣＤパネル）４０によって構成されている。
【０００４】
ＬＣＤパネル４０は、上述したように、複数の液晶表示素子を行列状に配置して構成されている。例えば、ＸＧＡ規格のＬＣＤパネルでは、１０２４×７６８個の液晶表示素子によって構成されている。即ち、１０２４個の液晶表示素子によってＬＣＤパネルの一行（ライン）分を構成し、ＬＣＤパネルは全部で７６８ラインの液晶表示素子によって構成されている。各液晶表示素子によって、画像の一画素が表示される。
【０００５】
複数のソースドライバー２０−１，２０−２，…２０−ｍによって、液晶表示装置の駆動回路が構成される。図７に示すように、各ソースドライバーは、データバス３０を介して入力されるｎ＋１ビットのデータＤ０，Ｄ１，…，Ｄｎに応じて、アナログ信号である駆動信号を生成し、その駆動信号をそれぞれの信号線に出力する。即ち、各ソースドライバー２０−１，２０−２，…２０−ｍは、入力されるｎ＋１ビットのディジタル信号をアナログ信号に変換するＤ／Ａコンバータを備えており、制御回路１０から入力されるクロック信号及び他の制御信号に応じて、データバス３０を介して入力されるｎ＋１ビットディジタル信号をアナログ信号に変換して、順次各信号線に出力する。それぞれの信号線にＬＣＤパネル４０の一列分の液晶表示素子が接続されている。即ち、各ソースドライバー２０−１，２０−２，…２０−ｍは、信号線を介してＬＣＤパネル４０に一ライン分ずつ表示信号を出力し、各ラインの駆動信号を順次ＬＣＤパネル４０に出力することによって、一フレームの画像をＬＣＤパネル４０に表示することができる。
【０００６】
図８は、駆動回路を構成するソースドライバーの一例を示している。なお、図７に示す各ソースドライバー２０−１，２０−２，…２０−ｍは、同じ構成を有するので、ここでは、符号２０を付して一般的なソースドライバーを表記する。ソースドライバー２０は、例えば、ＴＣＰ（Tape carrier package）に形成され、可撓性を有するフレキシブルプリント配線板（以下、便宜上単にフレキシブル配線板という）２２の表面にシリコン基板２４が樹脂で封止されて構成されている。また、フレキシブル配線板２２の表面には、所定のパターンを有する金属膜からなる配線２６が形成されており、配線２６を介してシリコン基板上に形成された集積回路（ＩＣ）と外部との信号伝達が行われる。
図８において、Ｉ１，Ｉ２，…，Ｉ８及びＯ１，Ｏ２，Ｏ３は、フレキシブル配線板２２の表面上に、所定のパターンを有する金属膜によって形成された入出力パッドである。また、ｉ１，ｉ２，…，ｉ８及びｏ１，ｏ２，ｏ３は、シリコン基板２４にある信号の入力及び出力端子を示す。ここで、一例として、８個の入力パッドと３個の出力パッドを示しているが、実際のソースドライバーは、取り扱う入出力信号の数に応じて入出力パッド数が変わる。
【０００７】
図７に示すように、駆動回路は、複数のソースドライバー２０−１，２０−２，…，２０−ｍを有する。通常、６〜１２個程度のソースドライバーによって、ＬＣＤパネルが駆動される。例えば、上述したＸＧＡ規格のＬＣＤパネルの場合、１ラインに１０２４画素を有し、それぞれの画素をＲ，Ｇ，Ｂの３色を映す液晶表示素子で表示するので、１ラインの画素を表示するために１０２４×３本の信号線を駆動する必要がある。ソースドライバー１個あたりで、例えば、３８４本の出力信号線を有する場合、８個のソースドライバーによって、１ライン上の全ての液晶表示素子を駆動することができる。
【０００８】
【発明が解決しようとする課題】
ところで、最近、ＬＣＤパネルの大型化及び高精細化が進むに連れて、駆動回路に対する要求が益々厳しくなってきている。例えば、高精細化に伴い、１ライン上の画素数が増え、それに応じて駆動する信号線の本数が増えるのみではなく、駆動信号の高速化が要求される。さらに、ＬＣＤパネルの大型化によって、駆動する信号線の長さが増し、駆動回路の負荷容量が大きくなるとともに、駆動回路に画像データを伝達する信号線の長さも増加する。このため、従来の駆動回路及びその配線方式では、伝送信号の歪みが大きくなり、期待通りの波形をもつ信号をそれぞれのソースドライバーに供給することが困難になるという不利益がある。
【０００９】
その原因の一つは、図７に示すデータバス３０と各ソースドライバーとの間に形成されている配線によって生じる。この配線の長さをＬsbとすると、Ｌsbが長いほど波形の歪みが大きくなる。
また、データバス３０の各信号線は、データバス３０と各ソースドライバーとの間に形成されている信号線とは基板上の別々の配線層に形成されているので、多層配線基板を用いることが必要である。
【００１０】
データバス３０と各ソースドライバー間の配線長Ｌsbを短くするために、図９に示すようにソースドライバーを縦置きにする配置も考えられる。しかし、ＬＣＤパネルを駆動する各ソースドライバーは、１００〜４００本程度の信号線を駆動するので、ソースドライバーの配線領域を広くとる必要があり、メモリシステムとは異なり、図９に示すような縦置きの配置は、配線領域を確保することが困難で、通常採用できない。
【００１１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、高速な信号を低歪みで供給でき、高速で大負荷の信号線を駆動できる表示装置用モジュールを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の表示装置用モジュールは、n(nは自然数、n≧2)個の信号入力端子と、上記n個の信号入力端子にそれぞれ接続されるn個の入力端子及びn個の出力端子を備え、制御信号が第1の論理レベルであるときに上記入力端子の1番目からn番目までを上記出力端子の1番目からn番目までにそれぞれ順次に接続し、上記制御信号が第2の論理レベルであるときに上記入力端子の1番目からn番目までを上記出力端子のn番目から1番目までにそれぞれ順次に接続する切り換え回路と、上記切り換え回路の出力端子から出力される画像信号に基づいて表示装置を駆動する駆動信号を生成する駆動信号生成回路と、上記駆動信号を出力するためのm(mは自然数、m≧2)個の信号出力端子とを含む半導体チップと、n個の入力端子と、上記入力端子と上記半導体チップの信号入力端子とをそれぞれ接続するn個の第1配線と、m個の出力端子と、上記出力端子と上記半導体チップの信号出力端子とをそれぞれ接続するm個の第2配線とを含み、上記半導体チップが載置される第1の基板と、上記第1の基板のn個の入力端子にそれぞれ対応する複数組のn個の信号端子と、N(Nは自然数)組目の信号端子の1番目からn番目までをN+1組目の信号端子のn番目から1番目までにそれぞれ順次に接続する複数組のn個の配線を含み、上記n個の信号端子が上記第1の基板のn個の入力端子に接続される第2の基板とを有する。
【００１３】
本発明の表示装置用モジュールは、好適には、奇数番目に配置される半導体チップに供給される制御信号の論理レベルと偶数番目に配置される半導体チップに供給される制御信号の論理レベルとが逆である。
また、本発明の表示装置用モジュールは、好適には、上記第２の基板の複数組のｎ個の信号端子が直線的にほぼ一列に配置されており、上記第１の基板のｍ個の出力端子が液晶ディスプレイの信号電極に接続されている。
また、本発明の表示装置用モジュールは、好適には、上記第１の基板がフレキシブル基板である。
【００１４】
更に、本発明の表示装置用モジュールは、上記第１の基板の入力端子及び第２の基板の信号端子がそれぞれ第１の端子及び第２の端子を含み、上記第１の基板の第１配線は上記第１の端子と上記半導体チップの信号入力端子とを接続する第１の配線部及び上記第２の端子と上記半導体チップの信号入力端子とを接続する第２配線部を含み、上記第２の基板の配線は隣り合う組の上記信号端子における上記第２の端子と上記第１の端子とを接続する。
【００１５】
【発明の実施の形態】
第１実施形態
図１は本発明に係る駆動回路の第１の実施形態を示す回路図である。
図１は、本発明の第１の実施形態の駆動回路を構成するソースドライバーの配置及び各ソースドライバーに信号を供給するデータバスの配線方法を示している。なお、図１では、ソースドライバー１００−１，１００−２，１００−３からなる駆動回路の一部分を示している。各ソースドライバーにおいて、それぞれ６本の入力信号線によって、例えば、ディジタル信号が供給される。また、各ソースドライバーからＬＣＤパネルに駆動信号を伝送する信号線が省略されている。実際の駆動回路は、例えば、６〜１２程度のソースドライバーを有し、各ソースドライバーに、ディジタル信号を供給する６本のディジタル信号線のほか、クロック信号及び他の制御信号を供給するクロック信号線及び制御信号線が接続され、さらに、ソースドライバーによって駆動される１００〜４００本程度の信号線が接続されている。
【００１６】
図２は、本実施形態の駆動回路を構成するソースドライバーの一構成例を示している。図１に示す駆動回路を構成するそれぞれのソースドライバー１００−１，１００−２，１００−３は、同じ構成を有するので、図２では、一般性を失わずに、符号１００を付して、本実施形態の駆動回路を構成するソースドライバーを表記する。
【００１７】
本実施形態の駆動回路を構成するソースドライバー１００は、例えば、可撓性を有するフレキシブル配線板の表面にシリコン基板（半導体チップ）１１０を樹脂で封入して形成されている。さらに、フレキシブル配線板の表面に、所定のパターンを有する金属膜からなる入力パッド部１３０、出力パッド部１４０、入力パッド部１３０とシリコン基板１１０の入力端子間の配線１３２及びシリコン基板１１０の出力端子と出力パッド部１４０との間の配線１４２がそれぞれ形成されている。シリコン基板上に形成された集積回路（ＩＣ）によって、入力パッド部１３０から入力されるディジタル信号、クロック信号及びその他の制御信号に応じて、ＬＣＤパネルを駆動する駆動信号が生成され、その駆動信号が配線１４２及び出力パッド部１４０を介してＬＣＤパネルに供給される。
【００１８】
シリコン基板１１０の上に形成されている集積回路に、スイッチ部１２０と処理部１２２が設けられている。スイッチ部１２０は、入力パッド１５０を介して入力される切り換え制御信号ＳW に応じて、入力端子ｉ１’，ｉ２’，…，ｉ６’から入力される信号を所定の並び順序に切り換えて、出力端子ｉ１，ｉ２，…，ｉ６にそれぞれ出力する。さらに、スイッチ部１２０の出力端子ｉ１，ｉ２，…，ｉ６は、それぞれ処理部１２２の入力端子ｊ１，ｊ２，…，ｊ６に接続されている。
【００１９】
図３は、スイッチ部１２０の動作原理を示す図であり、切り換え制御信号ＳW がローレベル“Ｌ”及びハイレベル“Ｈ”のとき、スイッチ部１２０の入力端子ｉ１’，ｉ２’，…，ｉ６’と出力端子ｉ１，ｉ２，…，ｉ６との接続関係をそれぞれ示している。図示のように、切り換え制御信号ＳW がローレベル“Ｌ”のとき、端子ｉ１’に入力される信号が出力端子ｉ１に出力され、端子ｉ２’に入力される信号が出力端子ｉ２に出力され、…、端子ｉ６’に入力される信号が出力端子ｉ６に出力される。
一方、切り換え制御信号ＳW がハイレベル“Ｈ”のとき、スイッチ部１２０によって、入力端子ｉ１’，ｉ２’，…，ｉ６’に入力される信号の並び順番が入れ換えて、出力端子ｉ１，ｉ２，…，ｉ６に出力される。例えば、端子ｉ１’に入力される信号が出力端子ｉ６に出力され、端子ｉ２’に入力される信号が出力端子ｉ５に出力され、端子ｉ６’に入力される信号が出力端子ｉ１に出力される。
【００２０】
上述したように、ソースドライバー１００にスイッチ部１２０が設けられ、外部から入力される切り換え制御信号ＳW に応じて、入力端子ｉ１’，ｉ２’，…，ｉ６’に入力される信号が並び替えられて処理部１２２の入力端子ｉ１，ｉ２，…，ｉ６に供給される。
【００２１】
図２に示すソースドライバー１００を複数個用いて駆動回路を構成する場合、例えば、奇数番目と偶数番目のソースドライバーにそれぞれレベルの異なる切り換え制御信号ＳW を入力する。これによって、データバス２００のそれぞれの信号線は、図１に示すように配線できる。即ち、ディジタル信号Ｄ１，Ｄ２，…，Ｄ６を入力するデータバス２００の各信号線は、互いに交差することなく、平行して配線される、いわゆる一筆書きのような配線パターンで配線することができる。
【００２２】
図１に示すように、１番目のソースドライバー１００−１にローレベル、例えば、接地電位ＧＮＤのレベルを有する切り換え制御信号ＳW が入力され、２番目のソースドライバー１００−２にハイレベル、例えば、電源電圧ＶDDのレベルの切り換え制御信号ＳW が入力され、３番目のソースドライバー１００−３にローレベルの切り換え制御信号ＳW が入力される。即ち、奇数番目のソースドライバーにローレベルの切り換え制御信号ＳW が入力され、偶数番目のソースドライバーにハイレベルの切り換え制御信号ＳW が入力される。
【００２３】
奇数番目のソースドライバー１００−１または１００−３において、ディジタル信号Ｄ１，Ｄ２，…，Ｄ６を供給するデータバスの信号線がそれぞれパッドＩ１，Ｉ２，…，Ｉ６に接続されている。ソースドライバー１００−１及び１００−３にはローレベルの切り換え制御信号ＳW が入力されるので、パッドＩ１，Ｉ２，…，Ｉ６に入力されるディジタル信号がそれぞれスイッチ部１２０によって、その出力端子ｉ１，ｉ２，…，ｉ６に出力される。
一方、偶数番目のソースドライバー１００−２においては、ディジタル信号Ｄ１，Ｄ２，…，Ｄ６を供給するデータバスの信号線がそれぞれパッドＩ６，Ｉ５，…，Ｉ１に接続されている。ソースドライバー１００−２にはハイレベルの切り換え制御信号ＳW が入力されるので、入力パッドＩ６，Ｉ５，…，Ｉ１に入力されるディジタル信号がスイッチ部１２０によって並び替えられ、それぞれその出力端子ｉ１，ｉ２，…，ｉ６に出力される。
【００２４】
このように、図１に示すデータバス２００の配線パターンにおいて、奇数番目と偶数番目のソースドライバーにそれぞれ異なる切り換え制御信号ＳW を供給することによって、各ソースドライバーの処理部の入力端子ｉ１，ｉ２，…，ｉ６に，ディジタル信号Ｄ１，Ｄ２，…，Ｄ６が正しい並び順番で入力される。
【００２５】
図４は、本実施形態の駆動回路及びＬＣＤパネルによって構成されている液晶表示装置の一部分を示す構成図である。図４（ａ）は、液晶表示装置の平面図であり、図４（ｂ）は、液晶表示装置の断面図である。図示のように、液晶表示装置は、基板２２０の上に形成されている制御回路２１０、ＴＣＰ構造の複数のソースドライバー１００−１，１００−２，…，１００−ｍ及びＬＣＤパネル２４０によって構成されている。
【００２６】
基板２２０の上に、制御回路２１０の他に、各ソースドライバー１００−１，１００−２，…，１００−ｍにディジタル信号を伝送するデータバス２００及びデータバスの終端抵抗２６０がそれぞれ形成されている。
図４（ｂ）の断面図は、図４（ａ）における線Ａ−Ａ’に沿った断面図である。図示のように、ソースドライバー１００−ｉ（ｉ＝１，２，…，ｍ）は、フレキシブル配線板１１２及び当該フレキシブル配線板１１２の上に樹脂で封入されたシリコン基板１１０によって構成されている。フレキシブル配線板１１２の表面に、所定のパターンに形成されている金属膜によって、入出力パッド及び配線がそれぞれ形成され、データバス２００によって伝送されるディジタル信号は、フレキシブル配線板に形成されている入力パッド及び配線を介して、シリコン基板上に形成されている集積回路に入力される。集積回路のスイッチ部１２０によって、入力されるディジタル信号が切り換え制御信号ＳW に応じて並び替えられ、処理部１２２に入力される。処理部１２２において、入力されるディジタル信号及びその他の制御信号に応じてＬＣＤパネル２４０を駆動する信号が生成される。駆動信号がフレキシブル配線板に形成されている配線及び出力パッドを介して、ＬＣＤパネル２４０のそれぞれの信号線に出力される。
【００２７】
なお、図４（ａ）には示していないが、基板２２０に配線されているデータバス２００の各信号線は、図１に示すように、互いに交差することなく一筆書きのような配線パターンで配線されているので、基板２２０において、データバス２００は、１層の配線で形成することができる。さらに、データバス２００からソースドライバーのシリコン基板までの配線長Ｌsbは、図１及び図２に示すように、ほぼフレキシブル配線板上の入力パッドとシリコン基板上の入力端子との間の配線長によって決まる。このため、当該配線長Ｌsbは、従来の駆動回路における配線方法に比べて大幅に短縮され、ソースドライバーに供給される信号の波形歪みを低減できる。即ち、本実施形態の駆動回路及びその配線方法によって、信号の波形歪みを抑制しながら、ソースドライバーに高速なディジタル信号を供給することが可能である。
【００２８】
第２実施形態
図５は本発明に係る駆動回路の第２の実施形態を示す回路図である。
図示のように、本実施形態の駆動回路は、ソースドライバー１０２−１，１０２−２，…，１０２−３…によって構成されている。本実施形態の駆動回路を構成するソースドライバーは、上述した第１の実施形態のソースドライバーと同じように、シリコン基板上に形成されている集積回路にスイッチ部が設けられる。当該スイッチ部は、切り換え制御信号ＳW に応じて入力パッドＩ１１，Ｉ２１，…，Ｉ６１に入力されるディジタル信号Ｄ１，Ｄ２，…，Ｄ６を所定の順番に並び替えて、処理部に供給する。
【００２９】
図６は、ソースドライバーの一構成例を示している。ここで、符号１０２を付して、本実施形態の駆動回路を構成するソースドライバーを表記している。なお、本実施形態のソースドライバー１０２は、例えば、フレキシブル配線板の表面にシリコン基板１１０を樹脂で封入して形成されている。さらに、フレキシブル配線板の表面に、所定のパターンを有する金属膜からなる入力パッド部１３０ａ、入力パッドとシリコン基板１１０の各入力端子との間の配線１３２ａ、出力パッド部１４０及び出力パッドとシリコン基板１１０との間の配線１４２がそれぞれ形成される。シリコン基板上に形成された集積回路（ＩＣ）によって、入力パッド部１３２から入力されるディジタル信号、クロック信号及びその他の制御信号に応じて、ＬＣＤパネルを駆動する駆動信号が生成され、その駆動信号が信号線１４２及び出力パッド部１４０を介してＬＣＤパネルに供給される。
【００３０】
図示のように、ソースドライバー１０２において、入力パッド部１３２は、それぞれペアをなしている複数組のパッドによって構成されている。各ペアにおける二つのパッドとシリコン基板１１０上の入力端子との間に、平行して配線されている２本の信号線が形成されている。例えば、ペアをなしているパッドＩ１１，Ｉ１２とシリコン基板上のスイッチ部１２０の入力端子ｉ１’との間に、それぞれ信号線が形成されている。このように、それぞれのパッドペアとシリコン基板１１０の入力端子との間に、“Ｕ”字型の配線が形成されている。
【００３１】
パッド部１３０ａのそれぞれパッドから入力されるディジタル信号がスイッチ部１２０の入力端子ｉ１’，ｉ２’，…，ｉ６’に入力される。スイッチ部１２０は、入力パッド１５０から入力される切り換え制御信号ＳW に応じて、入力端子ｉ１’，ｉ２’，…，ｉ６’に入力されるディジタル信号を並び替えて、出力端子ｉ１，ｉ２，…，ｉ６に出力する。なお、スイッチ部１２０の動作は、上述した第１の実施形態のソースドライバーのスイッチ部と同じであるので、それぞれの入出力端子は図３に示すように、切り換え制御信号ＳW に応じて接続関係が切り換えられる。
【００３２】
スイッチ部１２０の出力端子ｉ１，ｉ２，…，ｉ６から出力される信号及びパッドＩ７１，Ｉ８１から入力されるクロック信号または他の制御信号が処理部１２２の入力端子ｊ１，ｊ２，…，ｊ７，ｊ８にそれぞれ入力される。処理部１２２は、これらの入力端子から入力される信号に応じて、ＬＣＤパネルを駆動する駆動信号を生成し、出力端子ｋ１，ｋ２，…，ｋｎに出力する。出力端子ｋ１，ｋ２，…，ｋｎから出力される駆動信号は配線１４２及び出力パッドＯ１，Ｏ２，…，Ｏｎを介して、それぞれＬＣＤパネルに供給される。
【００３３】
上述したように、本実施形態の駆動回路において、それぞれのソースドライバーにスイッチ部が設けられ、当該スイッチ部は切り換え制御信号ＳW に応じて入力されるディジタル信号を所定の順番に並び替えて、処理部に入力するので、図５に示すように、ディジタル信号Ｄ１，Ｄ２，…，Ｄ６を伝送するデータバスの各信号線は、互いに交差することなく一筆書きのような配線パターンで配線され、データバス２００は１層の配線で形成することができる。
【００３４】
さらに、本実施形態の駆動回路では、それぞれのソースドライバーにおいて、入力パッドが一対のパッドペアによって構成され、パッドペアの各パッドとシリコン基板上の入力端子との間にそれぞれ信号線が形成されるので、パッドペアの一方に入力される信号がそのパッドとシリコン基板上の入力端子間の配線を通してシリコン基板上の入力端子に入力され、さらに当該入力端子からもう一本の配線を介して、他方のパッドに伝送される。このように入力信号がパッドペアの一方のパッドからシリコン基板上の入力端子に入力され、さらに入力端子から他方のパッドに伝送される。これによって、入力パッドからシリコン基板上の入力端子までの信号線の分岐を無くすことができるので、信号線の分岐によって生じる信号の反射を抑制でき、ソースドライバーの入力信号の波形歪みを低減できる。
【００３５】
以上説明したように、本実施形態の駆動回路によれば、ソースドライバーにディジタル信号を供給するデータバスの配線を１層配線によって容易に行なえ、それぞれのソースドライバーの入力パッドとシリコン基板上の信号線の分岐を無くすことができ、信号線の分岐によって生じる入力信号の波形歪みを抑制できる。
【００３６】
なお、以上の説明では、ＬＣＤパネルの駆動回路を例としたが、本発明の駆動回路は、ＬＣＤパネル用に限定されることなく、高速の信号で大負荷をもつ信号線を駆動する他の駆動用回路に、本発明の原理を適用できることはいうまでもない。特に、複数本の信号線からの入力信号を複数の駆動用素子に供給する場合に、本発明の駆動回路が有効である。
【００３７】
【発明の効果】
以上説明したように、本発明の駆動回路によれば、駆動回路内部に複数の入力信号の並び順序を切り換えるスイッチ部を設けることによって、基板上の信号線を互いに交差することなく、一筆書きのような配線パターンで配線でき、信号線の分岐を減らし、信号の反射による影響を低減することによって、信号波形の歪みを抑制できる。
さらに、本発明によれば、駆動回路を構成するソースドライバーにおいて、入力パッドをペアに形成し、それぞれのパッドと内部回路の入力端子との間に配線することによって、入力パッドと内部回路の入力端子との間の信号線の分岐を無くし、信号の反射を抑制することによって、信号波形の歪みを低減できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るＬＣＤパネル駆動回路の第１の実施形態を示す回路図である。
【図２】本実施形態の駆動回路を構成するソースドライバーの一構成例を示す図である。
【図３】ソースドライバーのスイッチ部の動作を示す図である。
【図４】本実施形態の駆動回路を用いて構成された液晶表示装置の一構成例を示す図である。
【図５】本発明に係るＬＣＤパネル駆動回路の第２の実施形態を示す回路図である。
【図６】第２の実施形態の駆動回路を構成するソースドライバーの一構成例を示す図である。
【図７】一般的な液晶表示装置の構成例を示す図である。
【図８】ソースドライバーの一構成例を示す図である。
【図９】ソースドライバーの他の配置例を示す図である。
【符号の説明】
１０…制御回路、
２０−１，２０−２，…，２０−ｍ…ソースドライバー、
３０…データバス、
４０…ＬＣＤパネル、
５０…終端抵抗、
１００…ソースドライバー、
１１０…シリコン基板、
１１２…フレキシブル配線板、
１２０…スイッチ部、
１２２…処理部、
１３０，１３０ａ…入力パッド部、
１３２，１３２ａ…配線、
１４０…出力パッド部、
１４２…配線、
１５０…切り換え制御信号入力パッド、
２００…データバス、
２１０…制御回路、
２２０…基板、
２４０…ＬＣＤパネル、
２６０…終端抵抗、
ＶCC…電源電圧、ＧＮＤ…接地電位。
【発明の属する技術分野】
本発明は、液晶表示装置（ＬＣＤ装置：Liquid crystal display device ）を駆動する駆動回路に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、液晶表示素子が行列状に配列して構成されている液晶パネル及び液晶パネルに駆動信号を出力する駆動回路によって構成されている。液晶パネルには、それぞれの液晶表示素子に駆動信号を伝送する信号線が配線されている。駆動回路は、これらの信号線を介して、液晶パネルの各液晶表示素子に表示画像に応じた駆動信号を印加することによって、液晶パネルに画像を表示させる。
【０００３】
図７は一般的な液晶表示装置の一例を示している。図示のように、この液晶表示装置は、制御回路１０、複数のソースドライバー２０−１，２０−２，…，２０−ｍ（ｍは自然数、ｍ＞２）、データバス３０、及び液晶パネル（ＬＣＤパネル）４０によって構成されている。
【０００４】
ＬＣＤパネル４０は、上述したように、複数の液晶表示素子を行列状に配置して構成されている。例えば、ＸＧＡ規格のＬＣＤパネルでは、１０２４×７６８個の液晶表示素子によって構成されている。即ち、１０２４個の液晶表示素子によってＬＣＤパネルの一行（ライン）分を構成し、ＬＣＤパネルは全部で７６８ラインの液晶表示素子によって構成されている。各液晶表示素子によって、画像の一画素が表示される。
【０００５】
複数のソースドライバー２０−１，２０−２，…２０−ｍによって、液晶表示装置の駆動回路が構成される。図７に示すように、各ソースドライバーは、データバス３０を介して入力されるｎ＋１ビットのデータＤ０，Ｄ１，…，Ｄｎに応じて、アナログ信号である駆動信号を生成し、その駆動信号をそれぞれの信号線に出力する。即ち、各ソースドライバー２０−１，２０−２，…２０−ｍは、入力されるｎ＋１ビットのディジタル信号をアナログ信号に変換するＤ／Ａコンバータを備えており、制御回路１０から入力されるクロック信号及び他の制御信号に応じて、データバス３０を介して入力されるｎ＋１ビットディジタル信号をアナログ信号に変換して、順次各信号線に出力する。それぞれの信号線にＬＣＤパネル４０の一列分の液晶表示素子が接続されている。即ち、各ソースドライバー２０−１，２０−２，…２０−ｍは、信号線を介してＬＣＤパネル４０に一ライン分ずつ表示信号を出力し、各ラインの駆動信号を順次ＬＣＤパネル４０に出力することによって、一フレームの画像をＬＣＤパネル４０に表示することができる。
【０００６】
図８は、駆動回路を構成するソースドライバーの一例を示している。なお、図７に示す各ソースドライバー２０−１，２０−２，…２０−ｍは、同じ構成を有するので、ここでは、符号２０を付して一般的なソースドライバーを表記する。ソースドライバー２０は、例えば、ＴＣＰ（Tape carrier package）に形成され、可撓性を有するフレキシブルプリント配線板（以下、便宜上単にフレキシブル配線板という）２２の表面にシリコン基板２４が樹脂で封止されて構成されている。また、フレキシブル配線板２２の表面には、所定のパターンを有する金属膜からなる配線２６が形成されており、配線２６を介してシリコン基板上に形成された集積回路（ＩＣ）と外部との信号伝達が行われる。
図８において、Ｉ１，Ｉ２，…，Ｉ８及びＯ１，Ｏ２，Ｏ３は、フレキシブル配線板２２の表面上に、所定のパターンを有する金属膜によって形成された入出力パッドである。また、ｉ１，ｉ２，…，ｉ８及びｏ１，ｏ２，ｏ３は、シリコン基板２４にある信号の入力及び出力端子を示す。ここで、一例として、８個の入力パッドと３個の出力パッドを示しているが、実際のソースドライバーは、取り扱う入出力信号の数に応じて入出力パッド数が変わる。
【０００７】
図７に示すように、駆動回路は、複数のソースドライバー２０−１，２０−２，…，２０−ｍを有する。通常、６〜１２個程度のソースドライバーによって、ＬＣＤパネルが駆動される。例えば、上述したＸＧＡ規格のＬＣＤパネルの場合、１ラインに１０２４画素を有し、それぞれの画素をＲ，Ｇ，Ｂの３色を映す液晶表示素子で表示するので、１ラインの画素を表示するために１０２４×３本の信号線を駆動する必要がある。ソースドライバー１個あたりで、例えば、３８４本の出力信号線を有する場合、８個のソースドライバーによって、１ライン上の全ての液晶表示素子を駆動することができる。
【０００８】
【発明が解決しようとする課題】
ところで、最近、ＬＣＤパネルの大型化及び高精細化が進むに連れて、駆動回路に対する要求が益々厳しくなってきている。例えば、高精細化に伴い、１ライン上の画素数が増え、それに応じて駆動する信号線の本数が増えるのみではなく、駆動信号の高速化が要求される。さらに、ＬＣＤパネルの大型化によって、駆動する信号線の長さが増し、駆動回路の負荷容量が大きくなるとともに、駆動回路に画像データを伝達する信号線の長さも増加する。このため、従来の駆動回路及びその配線方式では、伝送信号の歪みが大きくなり、期待通りの波形をもつ信号をそれぞれのソースドライバーに供給することが困難になるという不利益がある。
【０００９】
その原因の一つは、図７に示すデータバス３０と各ソースドライバーとの間に形成されている配線によって生じる。この配線の長さをＬsbとすると、Ｌsbが長いほど波形の歪みが大きくなる。
また、データバス３０の各信号線は、データバス３０と各ソースドライバーとの間に形成されている信号線とは基板上の別々の配線層に形成されているので、多層配線基板を用いることが必要である。
【００１０】
データバス３０と各ソースドライバー間の配線長Ｌsbを短くするために、図９に示すようにソースドライバーを縦置きにする配置も考えられる。しかし、ＬＣＤパネルを駆動する各ソースドライバーは、１００〜４００本程度の信号線を駆動するので、ソースドライバーの配線領域を広くとる必要があり、メモリシステムとは異なり、図９に示すような縦置きの配置は、配線領域を確保することが困難で、通常採用できない。
【００１１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、高速な信号を低歪みで供給でき、高速で大負荷の信号線を駆動できる表示装置用モジュールを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の表示装置用モジュールは、n(nは自然数、n≧2)個の信号入力端子と、上記n個の信号入力端子にそれぞれ接続されるn個の入力端子及びn個の出力端子を備え、制御信号が第1の論理レベルであるときに上記入力端子の1番目からn番目までを上記出力端子の1番目からn番目までにそれぞれ順次に接続し、上記制御信号が第2の論理レベルであるときに上記入力端子の1番目からn番目までを上記出力端子のn番目から1番目までにそれぞれ順次に接続する切り換え回路と、上記切り換え回路の出力端子から出力される画像信号に基づいて表示装置を駆動する駆動信号を生成する駆動信号生成回路と、上記駆動信号を出力するためのm(mは自然数、m≧2)個の信号出力端子とを含む半導体チップと、n個の入力端子と、上記入力端子と上記半導体チップの信号入力端子とをそれぞれ接続するn個の第1配線と、m個の出力端子と、上記出力端子と上記半導体チップの信号出力端子とをそれぞれ接続するm個の第2配線とを含み、上記半導体チップが載置される第1の基板と、上記第1の基板のn個の入力端子にそれぞれ対応する複数組のn個の信号端子と、N(Nは自然数)組目の信号端子の1番目からn番目までをN+1組目の信号端子のn番目から1番目までにそれぞれ順次に接続する複数組のn個の配線を含み、上記n個の信号端子が上記第1の基板のn個の入力端子に接続される第2の基板とを有する。
【００１３】
本発明の表示装置用モジュールは、好適には、奇数番目に配置される半導体チップに供給される制御信号の論理レベルと偶数番目に配置される半導体チップに供給される制御信号の論理レベルとが逆である。
また、本発明の表示装置用モジュールは、好適には、上記第２の基板の複数組のｎ個の信号端子が直線的にほぼ一列に配置されており、上記第１の基板のｍ個の出力端子が液晶ディスプレイの信号電極に接続されている。
また、本発明の表示装置用モジュールは、好適には、上記第１の基板がフレキシブル基板である。
【００１４】
更に、本発明の表示装置用モジュールは、上記第１の基板の入力端子及び第２の基板の信号端子がそれぞれ第１の端子及び第２の端子を含み、上記第１の基板の第１配線は上記第１の端子と上記半導体チップの信号入力端子とを接続する第１の配線部及び上記第２の端子と上記半導体チップの信号入力端子とを接続する第２配線部を含み、上記第２の基板の配線は隣り合う組の上記信号端子における上記第２の端子と上記第１の端子とを接続する。
【００１５】
【発明の実施の形態】
第１実施形態
図１は本発明に係る駆動回路の第１の実施形態を示す回路図である。
図１は、本発明の第１の実施形態の駆動回路を構成するソースドライバーの配置及び各ソースドライバーに信号を供給するデータバスの配線方法を示している。なお、図１では、ソースドライバー１００−１，１００−２，１００−３からなる駆動回路の一部分を示している。各ソースドライバーにおいて、それぞれ６本の入力信号線によって、例えば、ディジタル信号が供給される。また、各ソースドライバーからＬＣＤパネルに駆動信号を伝送する信号線が省略されている。実際の駆動回路は、例えば、６〜１２程度のソースドライバーを有し、各ソースドライバーに、ディジタル信号を供給する６本のディジタル信号線のほか、クロック信号及び他の制御信号を供給するクロック信号線及び制御信号線が接続され、さらに、ソースドライバーによって駆動される１００〜４００本程度の信号線が接続されている。
【００１６】
図２は、本実施形態の駆動回路を構成するソースドライバーの一構成例を示している。図１に示す駆動回路を構成するそれぞれのソースドライバー１００−１，１００−２，１００−３は、同じ構成を有するので、図２では、一般性を失わずに、符号１００を付して、本実施形態の駆動回路を構成するソースドライバーを表記する。
【００１７】
本実施形態の駆動回路を構成するソースドライバー１００は、例えば、可撓性を有するフレキシブル配線板の表面にシリコン基板（半導体チップ）１１０を樹脂で封入して形成されている。さらに、フレキシブル配線板の表面に、所定のパターンを有する金属膜からなる入力パッド部１３０、出力パッド部１４０、入力パッド部１３０とシリコン基板１１０の入力端子間の配線１３２及びシリコン基板１１０の出力端子と出力パッド部１４０との間の配線１４２がそれぞれ形成されている。シリコン基板上に形成された集積回路（ＩＣ）によって、入力パッド部１３０から入力されるディジタル信号、クロック信号及びその他の制御信号に応じて、ＬＣＤパネルを駆動する駆動信号が生成され、その駆動信号が配線１４２及び出力パッド部１４０を介してＬＣＤパネルに供給される。
【００１８】
シリコン基板１１０の上に形成されている集積回路に、スイッチ部１２０と処理部１２２が設けられている。スイッチ部１２０は、入力パッド１５０を介して入力される切り換え制御信号ＳW に応じて、入力端子ｉ１’，ｉ２’，…，ｉ６’から入力される信号を所定の並び順序に切り換えて、出力端子ｉ１，ｉ２，…，ｉ６にそれぞれ出力する。さらに、スイッチ部１２０の出力端子ｉ１，ｉ２，…，ｉ６は、それぞれ処理部１２２の入力端子ｊ１，ｊ２，…，ｊ６に接続されている。
【００１９】
図３は、スイッチ部１２０の動作原理を示す図であり、切り換え制御信号ＳW がローレベル“Ｌ”及びハイレベル“Ｈ”のとき、スイッチ部１２０の入力端子ｉ１’，ｉ２’，…，ｉ６’と出力端子ｉ１，ｉ２，…，ｉ６との接続関係をそれぞれ示している。図示のように、切り換え制御信号ＳW がローレベル“Ｌ”のとき、端子ｉ１’に入力される信号が出力端子ｉ１に出力され、端子ｉ２’に入力される信号が出力端子ｉ２に出力され、…、端子ｉ６’に入力される信号が出力端子ｉ６に出力される。
一方、切り換え制御信号ＳW がハイレベル“Ｈ”のとき、スイッチ部１２０によって、入力端子ｉ１’，ｉ２’，…，ｉ６’に入力される信号の並び順番が入れ換えて、出力端子ｉ１，ｉ２，…，ｉ６に出力される。例えば、端子ｉ１’に入力される信号が出力端子ｉ６に出力され、端子ｉ２’に入力される信号が出力端子ｉ５に出力され、端子ｉ６’に入力される信号が出力端子ｉ１に出力される。
【００２０】
上述したように、ソースドライバー１００にスイッチ部１２０が設けられ、外部から入力される切り換え制御信号ＳW に応じて、入力端子ｉ１’，ｉ２’，…，ｉ６’に入力される信号が並び替えられて処理部１２２の入力端子ｉ１，ｉ２，…，ｉ６に供給される。
【００２１】
図２に示すソースドライバー１００を複数個用いて駆動回路を構成する場合、例えば、奇数番目と偶数番目のソースドライバーにそれぞれレベルの異なる切り換え制御信号ＳW を入力する。これによって、データバス２００のそれぞれの信号線は、図１に示すように配線できる。即ち、ディジタル信号Ｄ１，Ｄ２，…，Ｄ６を入力するデータバス２００の各信号線は、互いに交差することなく、平行して配線される、いわゆる一筆書きのような配線パターンで配線することができる。
【００２２】
図１に示すように、１番目のソースドライバー１００−１にローレベル、例えば、接地電位ＧＮＤのレベルを有する切り換え制御信号ＳW が入力され、２番目のソースドライバー１００−２にハイレベル、例えば、電源電圧ＶDDのレベルの切り換え制御信号ＳW が入力され、３番目のソースドライバー１００−３にローレベルの切り換え制御信号ＳW が入力される。即ち、奇数番目のソースドライバーにローレベルの切り換え制御信号ＳW が入力され、偶数番目のソースドライバーにハイレベルの切り換え制御信号ＳW が入力される。
【００２３】
奇数番目のソースドライバー１００−１または１００−３において、ディジタル信号Ｄ１，Ｄ２，…，Ｄ６を供給するデータバスの信号線がそれぞれパッドＩ１，Ｉ２，…，Ｉ６に接続されている。ソースドライバー１００−１及び１００−３にはローレベルの切り換え制御信号ＳW が入力されるので、パッドＩ１，Ｉ２，…，Ｉ６に入力されるディジタル信号がそれぞれスイッチ部１２０によって、その出力端子ｉ１，ｉ２，…，ｉ６に出力される。
一方、偶数番目のソースドライバー１００−２においては、ディジタル信号Ｄ１，Ｄ２，…，Ｄ６を供給するデータバスの信号線がそれぞれパッドＩ６，Ｉ５，…，Ｉ１に接続されている。ソースドライバー１００−２にはハイレベルの切り換え制御信号ＳW が入力されるので、入力パッドＩ６，Ｉ５，…，Ｉ１に入力されるディジタル信号がスイッチ部１２０によって並び替えられ、それぞれその出力端子ｉ１，ｉ２，…，ｉ６に出力される。
【００２４】
このように、図１に示すデータバス２００の配線パターンにおいて、奇数番目と偶数番目のソースドライバーにそれぞれ異なる切り換え制御信号ＳW を供給することによって、各ソースドライバーの処理部の入力端子ｉ１，ｉ２，…，ｉ６に，ディジタル信号Ｄ１，Ｄ２，…，Ｄ６が正しい並び順番で入力される。
【００２５】
図４は、本実施形態の駆動回路及びＬＣＤパネルによって構成されている液晶表示装置の一部分を示す構成図である。図４（ａ）は、液晶表示装置の平面図であり、図４（ｂ）は、液晶表示装置の断面図である。図示のように、液晶表示装置は、基板２２０の上に形成されている制御回路２１０、ＴＣＰ構造の複数のソースドライバー１００−１，１００−２，…，１００−ｍ及びＬＣＤパネル２４０によって構成されている。
【００２６】
基板２２０の上に、制御回路２１０の他に、各ソースドライバー１００−１，１００−２，…，１００−ｍにディジタル信号を伝送するデータバス２００及びデータバスの終端抵抗２６０がそれぞれ形成されている。
図４（ｂ）の断面図は、図４（ａ）における線Ａ−Ａ’に沿った断面図である。図示のように、ソースドライバー１００−ｉ（ｉ＝１，２，…，ｍ）は、フレキシブル配線板１１２及び当該フレキシブル配線板１１２の上に樹脂で封入されたシリコン基板１１０によって構成されている。フレキシブル配線板１１２の表面に、所定のパターンに形成されている金属膜によって、入出力パッド及び配線がそれぞれ形成され、データバス２００によって伝送されるディジタル信号は、フレキシブル配線板に形成されている入力パッド及び配線を介して、シリコン基板上に形成されている集積回路に入力される。集積回路のスイッチ部１２０によって、入力されるディジタル信号が切り換え制御信号ＳW に応じて並び替えられ、処理部１２２に入力される。処理部１２２において、入力されるディジタル信号及びその他の制御信号に応じてＬＣＤパネル２４０を駆動する信号が生成される。駆動信号がフレキシブル配線板に形成されている配線及び出力パッドを介して、ＬＣＤパネル２４０のそれぞれの信号線に出力される。
【００２７】
なお、図４（ａ）には示していないが、基板２２０に配線されているデータバス２００の各信号線は、図１に示すように、互いに交差することなく一筆書きのような配線パターンで配線されているので、基板２２０において、データバス２００は、１層の配線で形成することができる。さらに、データバス２００からソースドライバーのシリコン基板までの配線長Ｌsbは、図１及び図２に示すように、ほぼフレキシブル配線板上の入力パッドとシリコン基板上の入力端子との間の配線長によって決まる。このため、当該配線長Ｌsbは、従来の駆動回路における配線方法に比べて大幅に短縮され、ソースドライバーに供給される信号の波形歪みを低減できる。即ち、本実施形態の駆動回路及びその配線方法によって、信号の波形歪みを抑制しながら、ソースドライバーに高速なディジタル信号を供給することが可能である。
【００２８】
第２実施形態
図５は本発明に係る駆動回路の第２の実施形態を示す回路図である。
図示のように、本実施形態の駆動回路は、ソースドライバー１０２−１，１０２−２，…，１０２−３…によって構成されている。本実施形態の駆動回路を構成するソースドライバーは、上述した第１の実施形態のソースドライバーと同じように、シリコン基板上に形成されている集積回路にスイッチ部が設けられる。当該スイッチ部は、切り換え制御信号ＳW に応じて入力パッドＩ１１，Ｉ２１，…，Ｉ６１に入力されるディジタル信号Ｄ１，Ｄ２，…，Ｄ６を所定の順番に並び替えて、処理部に供給する。
【００２９】
図６は、ソースドライバーの一構成例を示している。ここで、符号１０２を付して、本実施形態の駆動回路を構成するソースドライバーを表記している。なお、本実施形態のソースドライバー１０２は、例えば、フレキシブル配線板の表面にシリコン基板１１０を樹脂で封入して形成されている。さらに、フレキシブル配線板の表面に、所定のパターンを有する金属膜からなる入力パッド部１３０ａ、入力パッドとシリコン基板１１０の各入力端子との間の配線１３２ａ、出力パッド部１４０及び出力パッドとシリコン基板１１０との間の配線１４２がそれぞれ形成される。シリコン基板上に形成された集積回路（ＩＣ）によって、入力パッド部１３２から入力されるディジタル信号、クロック信号及びその他の制御信号に応じて、ＬＣＤパネルを駆動する駆動信号が生成され、その駆動信号が信号線１４２及び出力パッド部１４０を介してＬＣＤパネルに供給される。
【００３０】
図示のように、ソースドライバー１０２において、入力パッド部１３２は、それぞれペアをなしている複数組のパッドによって構成されている。各ペアにおける二つのパッドとシリコン基板１１０上の入力端子との間に、平行して配線されている２本の信号線が形成されている。例えば、ペアをなしているパッドＩ１１，Ｉ１２とシリコン基板上のスイッチ部１２０の入力端子ｉ１’との間に、それぞれ信号線が形成されている。このように、それぞれのパッドペアとシリコン基板１１０の入力端子との間に、“Ｕ”字型の配線が形成されている。
【００３１】
パッド部１３０ａのそれぞれパッドから入力されるディジタル信号がスイッチ部１２０の入力端子ｉ１’，ｉ２’，…，ｉ６’に入力される。スイッチ部１２０は、入力パッド１５０から入力される切り換え制御信号ＳW に応じて、入力端子ｉ１’，ｉ２’，…，ｉ６’に入力されるディジタル信号を並び替えて、出力端子ｉ１，ｉ２，…，ｉ６に出力する。なお、スイッチ部１２０の動作は、上述した第１の実施形態のソースドライバーのスイッチ部と同じであるので、それぞれの入出力端子は図３に示すように、切り換え制御信号ＳW に応じて接続関係が切り換えられる。
【００３２】
スイッチ部１２０の出力端子ｉ１，ｉ２，…，ｉ６から出力される信号及びパッドＩ７１，Ｉ８１から入力されるクロック信号または他の制御信号が処理部１２２の入力端子ｊ１，ｊ２，…，ｊ７，ｊ８にそれぞれ入力される。処理部１２２は、これらの入力端子から入力される信号に応じて、ＬＣＤパネルを駆動する駆動信号を生成し、出力端子ｋ１，ｋ２，…，ｋｎに出力する。出力端子ｋ１，ｋ２，…，ｋｎから出力される駆動信号は配線１４２及び出力パッドＯ１，Ｏ２，…，Ｏｎを介して、それぞれＬＣＤパネルに供給される。
【００３３】
上述したように、本実施形態の駆動回路において、それぞれのソースドライバーにスイッチ部が設けられ、当該スイッチ部は切り換え制御信号ＳW に応じて入力されるディジタル信号を所定の順番に並び替えて、処理部に入力するので、図５に示すように、ディジタル信号Ｄ１，Ｄ２，…，Ｄ６を伝送するデータバスの各信号線は、互いに交差することなく一筆書きのような配線パターンで配線され、データバス２００は１層の配線で形成することができる。
【００３４】
さらに、本実施形態の駆動回路では、それぞれのソースドライバーにおいて、入力パッドが一対のパッドペアによって構成され、パッドペアの各パッドとシリコン基板上の入力端子との間にそれぞれ信号線が形成されるので、パッドペアの一方に入力される信号がそのパッドとシリコン基板上の入力端子間の配線を通してシリコン基板上の入力端子に入力され、さらに当該入力端子からもう一本の配線を介して、他方のパッドに伝送される。このように入力信号がパッドペアの一方のパッドからシリコン基板上の入力端子に入力され、さらに入力端子から他方のパッドに伝送される。これによって、入力パッドからシリコン基板上の入力端子までの信号線の分岐を無くすことができるので、信号線の分岐によって生じる信号の反射を抑制でき、ソースドライバーの入力信号の波形歪みを低減できる。
【００３５】
以上説明したように、本実施形態の駆動回路によれば、ソースドライバーにディジタル信号を供給するデータバスの配線を１層配線によって容易に行なえ、それぞれのソースドライバーの入力パッドとシリコン基板上の信号線の分岐を無くすことができ、信号線の分岐によって生じる入力信号の波形歪みを抑制できる。
【００３６】
なお、以上の説明では、ＬＣＤパネルの駆動回路を例としたが、本発明の駆動回路は、ＬＣＤパネル用に限定されることなく、高速の信号で大負荷をもつ信号線を駆動する他の駆動用回路に、本発明の原理を適用できることはいうまでもない。特に、複数本の信号線からの入力信号を複数の駆動用素子に供給する場合に、本発明の駆動回路が有効である。
【００３７】
【発明の効果】
以上説明したように、本発明の駆動回路によれば、駆動回路内部に複数の入力信号の並び順序を切り換えるスイッチ部を設けることによって、基板上の信号線を互いに交差することなく、一筆書きのような配線パターンで配線でき、信号線の分岐を減らし、信号の反射による影響を低減することによって、信号波形の歪みを抑制できる。
さらに、本発明によれば、駆動回路を構成するソースドライバーにおいて、入力パッドをペアに形成し、それぞれのパッドと内部回路の入力端子との間に配線することによって、入力パッドと内部回路の入力端子との間の信号線の分岐を無くし、信号の反射を抑制することによって、信号波形の歪みを低減できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るＬＣＤパネル駆動回路の第１の実施形態を示す回路図である。
【図２】本実施形態の駆動回路を構成するソースドライバーの一構成例を示す図である。
【図３】ソースドライバーのスイッチ部の動作を示す図である。
【図４】本実施形態の駆動回路を用いて構成された液晶表示装置の一構成例を示す図である。
【図５】本発明に係るＬＣＤパネル駆動回路の第２の実施形態を示す回路図である。
【図６】第２の実施形態の駆動回路を構成するソースドライバーの一構成例を示す図である。
【図７】一般的な液晶表示装置の構成例を示す図である。
【図８】ソースドライバーの一構成例を示す図である。
【図９】ソースドライバーの他の配置例を示す図である。
【符号の説明】
１０…制御回路、
２０−１，２０−２，…，２０−ｍ…ソースドライバー、
３０…データバス、
４０…ＬＣＤパネル、
５０…終端抵抗、
１００…ソースドライバー、
１１０…シリコン基板、
１１２…フレキシブル配線板、
１２０…スイッチ部、
１２２…処理部、
１３０，１３０ａ…入力パッド部、
１３２，１３２ａ…配線、
１４０…出力パッド部、
１４２…配線、
１５０…切り換え制御信号入力パッド、
２００…データバス、
２１０…制御回路、
２２０…基板、
２４０…ＬＣＤパネル、
２６０…終端抵抗、
ＶCC…電源電圧、ＧＮＤ…接地電位。
Claims (8)
- n(nは自然数、n≧2)個の信号入力端子と、上記n個の信号入力端子にそれぞれ接続されるn個の入力端子及びn個の出力端子を備え、制御信号が第1の論理レベルであるときに上記入力端子の1番目からn番目までを上記出力端子の1番目からn番目までにそれぞれ順次に接続し、上記制御信号が第2の論理レベルであるときに上記入力端子の1番目からn番目までを上記出力端子のn番目から1番目までにそれぞれ順次に接続する切り換え回路と、上記切り換え回路の出力端子から出力される画像信号に基づいて表示装置を駆動する駆動信号を生成する駆動信号生成回路と、上記駆動信号を出力するためのm(mは自然数、m≧2)個の信号出力端子とを含む半導体チップと、
n個の入力端子と、上記入力端子と上記半導体チップの信号入力端子とをそれぞれ接続するn個の第1配線と、m個の出力端子と、上記出力端子と上記半導体チップの信号出力端子とをそれぞれ接続するm個の第2配線とを含み、上記半導体チップが載置される第1の基板と、
上記第1の基板のn個の入力端子にそれぞれ対応する複数組のn個の信号端子と、N(Nは自然数)組目の信号端子の1番目からn番目までをN+1組目の信号端子のn番目から1番目までにそれぞれ順次に接続する複数組のn個の配線を含み、上記n個の信号端子が上記第1の基板のn個の入力端子に接続される第2の基板と、
を有する表示装置用モジュール。 - 奇数番目に配置される半導体チップに供給される制御信号の論理レベルと偶数番目に配置される半導体チップに供給される制御信号の論理レベルとが逆である請求項1に記載の表示装置用モジュール。
- 上記第2の基板の複数組のn個の信号端子が直線的にほぼ一列に配置されており、上記第1の基板のm個の出力端子が液晶ディスプレイの信号電極に接続されている請求項1又は2に記載の表示装置用モジュール。
- 上記第1の基板がフレキシブル基板である請求項1、2又は3に記載の表示装置用モジュール。
- 上記第1の基板の入力端子及び第2の基板の信号端子がそれぞれ第1の端子及び第2の端子を含み、上記第1の基板の第1配線は上記第1の端子と上記半導体チップの信号入力端子とを接続する第1配線部及び上記第2の端子と上記半導体チップの信号入力端子とを接続する第2配線部を含み、上記第2の基板の配線は隣り合う組の上記信号端子における上記第2の端子と上記第1の端子とを接続する請求項1、2、3又は4に記載の表示装置用モジュール。
- 第1〜第n(nは2以上の自然数)の信号入力端子と、上記第1〜第nの信号入力端子にそれぞれ接続される第1〜第nの入力端子及び第1〜第nの出力端子を備え、制御信号に応じて上記第1〜第nの入力端子と上記第1〜第nの出力端子との間の接続関係を切り換えるスイッチ回路と、上記スイッチ回路から出力される信号に基づいて表示装置を駆動するための駆動信号を生成する駆動信号生成回路と、上記駆動信号を出力するための第1〜第m(mは2以上の自然数)の信号出力端子とをそれぞれ有する複数の半導体チップと、
第1〜第k(kは2以上の自然数)の上記半導体チップを実装し、K(1≦K＜k)番目の半導体チップの第1〜第nの信号入力端子にそれぞれ接続される第1〜第nの接続端子を含む第1の接続部と、K+1番目の半導体チップの第1〜第nの信号入力端子にそれぞれ接続される第1〜第nの接続端子を含む第2の接続部と、上記第1の接続部の第1〜第nの接続端子と上記第2の接続部の第n〜第1の接続端子とをそれぞれ接続する第1〜第nの接続配線とを有する基板と、
を有し、
上記K番目の半導体チップの上記スイッチ回路が第1〜第nの入力端子と第1〜第nの出力端子とをそれぞれ接続し、
上記K+1番目の半導体チップの上記スイッチ回路が第1〜第nの入力端子と第n〜第1の出力端子とをそれぞれ接続する、
表示装置用モジュール。 - 上記第1〜第nの信号入力端子が複数のデータ入力端子を含む請求項6に記載の表示装置用モジュール。
- 上記第1〜第nの接続配線のそれぞれが単一の配線層により形成されている請求項6又は7に記載の表示装置用モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37349299A JP4458594B2 (ja) | 1999-12-28 | 1999-12-28 | 表示装置用モジュール |
| US09/742,036 US6982694B2 (en) | 1999-12-28 | 2000-12-20 | Source driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37349299A JP4458594B2 (ja) | 1999-12-28 | 1999-12-28 | 表示装置用モジュール |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001188517A JP2001188517A (ja) | 2001-07-10 |
| JP2001188517A5 JP2001188517A5 (ja) | 2007-02-15 |
| JP4458594B2 true JP4458594B2 (ja) | 2010-04-28 |
Family
ID=18502257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37349299A Expired - Fee Related JP4458594B2 (ja) | 1999-12-28 | 1999-12-28 | 表示装置用モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6982694B2 (ja) |
| JP (1) | JP4458594B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4472937B2 (ja) * | 2002-03-06 | 2010-06-02 | 三星電子株式会社 | 液晶表示装置 |
| JP4027691B2 (ja) * | 2002-03-18 | 2007-12-26 | 株式会社日立製作所 | 液晶表示装置 |
| TW578122B (en) * | 2002-06-05 | 2004-03-01 | Au Optronics Corp | Driving circuit for thin film transistor liquid crystal display |
| KR100900537B1 (ko) * | 2002-08-23 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치, 그 검사 방법 및 제조 방법 |
| KR100864501B1 (ko) * | 2002-11-19 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100936812B1 (ko) * | 2003-03-05 | 2010-01-14 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8665247B2 (en) * | 2003-05-30 | 2014-03-04 | Global Oled Technology Llc | Flexible display |
| JP4124092B2 (ja) * | 2003-10-16 | 2008-07-23 | 沖電気工業株式会社 | 液晶表示装置の駆動回路 |
| JP4234027B2 (ja) * | 2004-01-29 | 2009-03-04 | 三菱電機株式会社 | アレイ基板ならびに表示装置およびこれらの製造方法 |
| JP2006243224A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 信号伝送回路及び電気光学装置並びに電子機器 |
| KR100737590B1 (ko) * | 2005-05-30 | 2007-07-10 | 엘지전자 주식회사 | 테이프 캐리어 패키지용 탭 테이프 |
| TWI264689B (en) * | 2005-06-06 | 2006-10-21 | Au Optronics Corp | Mobile device and display having slim boarder thereof |
| JP4736614B2 (ja) * | 2005-08-12 | 2011-07-27 | セイコーエプソン株式会社 | 信号伝送回路及び電気光学装置並びに電子機器 |
| KR101318367B1 (ko) * | 2006-09-26 | 2013-10-16 | 삼성디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| JP2008102345A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 半導体集積回路装置 |
| JP2009162936A (ja) * | 2007-12-28 | 2009-07-23 | Rohm Co Ltd | ソースドライバ回路 |
| KR100952032B1 (ko) * | 2008-07-03 | 2010-04-08 | 엘지이노텍 주식회사 | 표시장치 |
| JP5250525B2 (ja) * | 2009-10-16 | 2013-07-31 | 株式会社ジャパンディスプレイセントラル | 表示装置 |
| US10197871B2 (en) | 2015-03-06 | 2019-02-05 | Sharp Kabushiki Kaisha | Display device and drive method therefor |
| US20200119476A1 (en) * | 2018-10-16 | 2020-04-16 | HKC Corporation Limited | Display assembly and display device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69115414T2 (de) * | 1990-09-28 | 1996-06-13 | Sharp Kk | Steuerschaltung für ein Anzeigegerät |
| US5481275A (en) * | 1992-11-02 | 1996-01-02 | The 3Do Company | Resolution enhancement for video display using multi-line interpolation |
| US5436745A (en) * | 1994-02-23 | 1995-07-25 | Ois Optical Imaging Systems, Inc. | Flex circuit board for liquid crystal display |
| US5739805A (en) * | 1994-12-15 | 1998-04-14 | David Sarnoff Research Center, Inc. | Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits |
| JP2822911B2 (ja) * | 1995-03-23 | 1998-11-11 | 日本電気株式会社 | 駆動回路 |
| TW575196U (en) * | 1996-09-24 | 2004-02-01 | Toshiba Electronic Eng | Liquid crystal display device |
| KR100304502B1 (ko) * | 1998-03-27 | 2001-11-30 | 김영환 | 액정표시장치 소스구동회로 |
| US6304241B1 (en) * | 1998-06-03 | 2001-10-16 | Fujitsu Limited | Driver for a liquid-crystal display panel |
| KR100278611B1 (ko) * | 1998-07-29 | 2001-01-15 | 윤종용 | 에프피씨를 이용하는 엘씨디 모듈 |
| US6456353B1 (en) * | 1999-11-04 | 2002-09-24 | Chi Mei Opto Electronics Corp. | Display driver integrated circuit module |
-
1999
- 1999-12-28 JP JP37349299A patent/JP4458594B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-20 US US09/742,036 patent/US6982694B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6982694B2 (en) | 2006-01-03 |
| JP2001188517A (ja) | 2001-07-10 |
| US20020126082A1 (en) | 2002-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458594B2 (ja) | 表示装置用モジュール | |
| JP4102309B2 (ja) | 表示駆動制御システム | |
| JP3696512B2 (ja) | 表示素子駆動装置およびそれを用いた表示装置 | |
| JP4198927B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP4907797B2 (ja) | 半導体集積回路および液晶表示装置 | |
| JP3638123B2 (ja) | 表示モジュール | |
| US20080204434A1 (en) | Display Device | |
| US20070001886A1 (en) | Integrated circuit device and electronic instrument | |
| KR100655341B1 (ko) | 반도체 장치, 및 그 전기적 검사 방법, 및 그것을 포함한 전자 기기 | |
| JP4233967B2 (ja) | 表示パネル駆動装置および表示装置 | |
| CN109935195B (zh) | 硅基oled产品 | |
| US7289092B2 (en) | Liquid-crystal driver and liquid-crystal display | |
| WO2002017007A1 (fr) | Afficheur à cristaux liquides et appareil électronique pourvu de cet afficheur | |
| JP2006023469A (ja) | 駆動装置及び表示装置 | |
| JP2001188517A5 (ja) | ||
| KR100520860B1 (ko) | 표시 장치용 구동 장치 | |
| JP2001109435A (ja) | 表示装置 | |
| US6707440B2 (en) | Semiconductor device | |
| JPH0313989A (ja) | 液晶表示用集積回路および液晶表示装置 | |
| JPH08234237A (ja) | 液晶表示装置 | |
| JP3896542B2 (ja) | 走査駆動用集積回路 | |
| JPH08313925A (ja) | 半導体集積回路 | |
| JP3206590B2 (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
| JP2830637B2 (ja) | Ｌｏｃ型半導体装置 | |
| CN117276283A (zh) | 集成电路、数据驱动设备和覆晶薄膜封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061220 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |