JP4472937B2 - 液晶表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、さらに詳しくは液晶表示装置用印刷回路基板組立体（PCB Assembly）及びこの基板組立体の配線分岐部レイアウトを簡潔化できるような画像データを生成する方法、特に、印刷回路基板上に実装されたタイミング制御部から出力されるデジタル画像データバスの途中から画像データを複数のソースドライバーICの各々に分岐伝達するための複数のパッド集合体を有する液晶表示装置に関する。
【０００２】
【従来の技術】
最近、液晶表示装置がコンピュータ用モニターとして主に用いられて、液晶表示装置の画面が大型化している。例えば、１７インチの画面サイズとSXGA（super extended graphics array：1280×1024 Pixels）の解像度を有する液晶表示装置が広く普及してきている。
【０００３】
液晶表示装置では二層の電極の間に注入された液晶物質の透過率が二つの電極に印加される電圧差によって制御されることによってディスプレイが実現される。
【０００４】
このような液晶表示装置は、液晶パネルアセンブリー、バックライトアセンブリー、シャーシ及びケースからなり、より具体的には、前記液晶パネルアセンブリーは液晶パネルと印刷回路基板組立体で構成される。前記液晶パネルはマトリックス構造の画素群により表示を行うものであり、前記印刷回路基板組立体には液晶パネルの駆動に必要な信号を生成するタイミング制御部、タイミング制御部からの出力信号線の途中から多ビット並列形式の画像データを分岐させてソースドライバーICに伝達するために用いるパッド集合体、そして液晶パネルの駆動に必要な各種電圧を生成する電圧発生回路が実装されている。前記液晶パネルと印刷回路基板組立体は配線パターンを有する接続テープによって互いに連結され、このテープ上には集積回路（IC）形態のソースドライバーICが装着される。
【０００５】
前記タイミング制御部は、液晶表示装置の外にあるグラフィックモジュールからデジタル形式のRGB画像データとクロック信号を受信して、前記画像データのフォーマットを変換すると共に液晶パネルの駆動に必要な制御信号を生成し、前記パッド集合体には、前記タイミング制御部の各種信号出力線の途中からソースドライバーICに画像データと制御信号を分岐させて電気的に伝達するための配線を接続する。
【０００６】
以下、添付した図面を参照して従来の技術を説明する。
【０００７】
図１は従来の液晶表示装置のタイミング制御部で提供されるRGB画像データのフォーマットとソースドライバーICの関係を示し、図２は図１のフォーマットに合わせてデータ配線レイアウトが設計された印刷回路基板の一部分を示す。
【０００８】
図２には印刷回路基板１の一部分として、タイミング制御部２と複数のパッド集合体３、４、５が示されており、各パッド集合体はデータ配線によって互いに連結されている。パッド集合体の個数は基板全体でソースドライバーIC（図１参照）の個数と同一の１０個であり、各パッド集合体は対応するソースドライバーICと接続テープ（図示せず）によって各々電気的に連結される。印刷回路基板１は多層印刷構造であり、図２にはパッド集合体３、４、５の間のデータ配線の層だけが示されている。この外、図２には示さないが、タイミング制御部２からの出力画像データ配線は第１パッド集合体にだけ連結されている。タイミング制御部２とソースドライバーIC群の間の信号連結は、このように複数のパッド集合体を通じて行われる。
【０００９】
例えば、解像度がSXGA（1280×1024）であり、ソースドライバーICが３８４チャンネル（=128×３、RGB３種の基本色で一つの基本画素を構成する）である場合、１０個のソースドライバーICが用いられて各基本色毎に1280チャンネルとなり、１０個のパッド集合体が印刷回路基板に実装される。図１のデータフォーマットは、この1280チャンネルデータ配線に合うように設計されたものであり、画像データはタイミング制御部で生成される。
【００１０】
図１のように、赤（R:red）、緑（G:green）、青（B:blue）の各基本色に対して８ビットの画像データ（例えば、赤のR7j−R0j： j は基本画素番号）が提供され、このデータは液晶パネルの各水平走査線に連結された各画素に対して提供され、１色当り８ビットの画像データが全部で１２８０組、１本の水平走査線に連結された各画素用に提供される。ここで、各基本色に対する８ビット画像データは、その基本色の階調レベルを示し、RGB３個の基本色が集まって一つの色相を表示する。
【００１１】
次に、印刷回路基板１における信号伝達について説明する。
【００１２】
タイミング制御部２から第１ソースドライバーICに画像データを供給する時には、タイミング制御によって第１ソースドライバーICをアクティブにし、タイミング制御部２からの出力画像信号は第１パッド集合体３を経て第１ソースドライバーICに分岐伝達される。図２には パッド集合体３、４、５の間の配線の層だけが示されており、タイミング制御部２と第１パッド集合体３の間の配線は印刷層が異なるため示されていない。タイミング制御部２から第３ソースドライバーICに画像データを供給する時には、タイミング制御によって第３ソースドライバーICをアクティブにし、タイミング制御部２からの出力画像データは第１パッド集合体３、第２パッド集合体４を繋ぐバスを通って第３パッド集合体５から第３ソースドライバーICに分岐伝達される。なお、タイミング制御部２から最も遠い位置にあるパッド集合体では、これ以上の信号線（バス）延長がないため通常は分岐と呼ばないが、本発明では、これも分岐構造であるとみなす。
【００１３】
このような構造の印刷回路基板１では、隣接するパッド集合体の相互間にデータ配線が形成されなければならない。従来の技術では、図２のように、パッド集合体相互間に形成された配線パターンの折れ曲がりが多いだけでなく、配線パターンが長すぎるという問題点もあった。例えば、図２に示す印刷回路基板１ではパッド集合体の間の配線パターンが４回折れ曲がる。一般に、液晶表示装置の画面が大きくなって画質が高くなるほど、ソースドライバーICの数と画像データのビット数がさらに増加し、これは電磁波障害（EMI）を増加させる。また、従来の液晶表示装置用印刷回路基板では配線パターンが長くて複雑であるため、基板も大きくて層数が多いという問題点がある。
【００１４】
【発明が解決しようとする課題】
本発明は前記のような技術的背景で行われたものであって、その目的は、パッド集合体間の配線パターンが単純化された印刷回路基板を有する液晶表示装置を提供することにある。
【００１５】
【課題を解決するための手段】
前記目的を達成するための本発明は、複数のソースドライバーICによって液晶パネルが駆動される液晶表示装置に関し、
グラフィックソースから画像データを受信して前記各ソースドライバーICの規格に合うようにビットスワップにより画像データを変換するタイミング制御部と、
複数のパッド集合体であって、その各々が画像データのビット数に対応する複数の導電ラインを有し、前記タイミング制御部から供給される変換された画像データを前記各ソースドライバーICに提供するために用いる複数のパッド集合体と、
前記複数のパッド集合体のうち、隣接する二つのパッド集合体の間で各パッド集合体の導電ラインを互いに電気的に連結させる配線パターンを含み、
前記タイミング制御部は前記複数のパッド集合体のうちの一部のパッド集合体に画像データを供給するように連結され、隣接する二つのパッド集合体の間の配線パターンは隣接する二つのパッド集合体の間の中心線に対して対称配置されている導電ラインが互いに連結されるように形成されている。
【００１６】
前記本発明の構成によれば、印刷回路基板のパッド集合体間のデータ配線を単純化させるために、隣接したパッド集合体間の中心線に対して互いに対称的に各パッド集合体の導電ラインが連結されるようにし、タイミング制御部ではこのようなパッド集合体の間の配線パターンに合うように画像データが生成されるようにし、印刷回路基板のパッド集合体間のデータ配線が従来に比べて折れが半分に減少し、その長さも顕著に短くなるということに特徴がある。
【００１７】
つまり、本発明の印刷回路基板を使用するためには、パッド集合体間のデータ配線のビット順序がスワップ（反転）されているので、ソースドライバーIC一つおきにビット順序が予めタイミング制御部でスワップ（反転）されるように画像データを生成しなければならない。画像データがnビット構成であると仮定して、赤（R）、緑（G）、青（B）で構成される。前記タイミング制御部でのビットスワップは画像データのうちの赤（R）のi（iは変数）番目ビットが青（B）の（n-i-１）番目ビットに交換され、青（B）のi番目ビットが赤（R）の（n-i-１）番目ビットに交換され、緑（G）のi番目ビットが緑（G）の（n-i-１）番目ビットに交換されるように行われる。前記タイミング制御部は一つのソースドライバーICに必要なデータ量単位で画像データを配列するたびにこのようなビットスワップを行うことによって、本発明で提案された印刷回路基板に画像データが正しく伝達されるようにする。
【００１８】
前記説明された本発明の目的、技術的構成及びその効果は下記の実施例についての説明を通じてより明白になる。
【００１９】
【発明の実施の形態】
以下、添付した図面を参照して本発明の好ましい実施例を詳細に説明する。
【００２０】
まず、図３を参照して本発明が適用された液晶パネルアセンブリーを説明する。
【００２１】
図３には本発明の実施例による液晶表示装置で液晶パネルアセンブリーの部分的構成が示されている。
【００２２】
図３に示されているように、本発明の実施例による液晶パネルアセンブリーは印刷回路基板１０と液晶パネル７０を備え、印刷回路基板１０と液晶パネル７０の間にはソースドライバーIC６１〜６４が各々装着された複数の接続テープ５１~５４が介在している。印刷回路基板１０にはタイミング制御部２０と階調電圧発生部３０が実装されており、タイミング制御部２０とソースドライバーIC６１〜６４の間の信号伝達のために用いる複数のパッド集合体４１〜４４が実装されている。また、図３に示さないが、液晶駆動に必要な周辺回路が印刷回路基板１０上に実装されてもよい。 タイミング制御部２０はグラフィックソース（図示せず）からnビットの赤（R）、緑（G）、青（B）からなる画像データを受信する。
【００２３】
このように構成された液晶表示装置では、解像度がSXGA（1280×1024）、ソースドライバーICが３８４チャンネル（=１２８×３）である場合、１０個のソースドライバーICが用いられ、これに合わせて１０個のパッド集合体が印刷回路基板に実装される。ところで、本明細書で用いられる数値または素子の個数は発明の理解のために単に例に挙げただけであり、その具体的な値は本発明の技術的範囲を限定しない。そして、このような数値または個数はハードウェアの設計条件によって変更可能であるという点は本発明が属する分野において通常の知識を有する者に自明なことである。
【００２４】
印刷回路基板１０のパッド集合体４１〜４４は複数の内部導電ラインにより接続される。例えば、一つの階調を表示するために８ビットの画像データが用いられる場合、一つの色相は赤、緑、青の３つの画素の合成として得られ、各画素では８ビットの画像データによって階調表示が行われる。したがって、各パッド集合体は最少２４（８×３）個の導電ラインを有する。この時、各パッド集合体の導電ラインは８ビットの赤、緑、青の画像データに各々対応し、各ビットの配置順序は奇数番目パッド集合体と偶数番目パッド集合体が互いに反対である。つまり、隣接する二つのパッド集合体で各ビットの配置順序は互いに反対であり、奇数番目パッド集合体で左から右へ配列されるならば、偶数番目パッド集合体では右から左に配列される。これは隣接する二つのパッド集合体の間の配線パターン（内部導電ライン）を形成する時、隣接する二つのパッド集合体の間の中心線に対して対称の位置にある導電ラインが互いに連結されるように配線パターンが形成されるためである。このように構成する場合にはビット順序に対する矯正が各ソースドライバーIC６１〜６４またはタイミング制御部で行われるという点に特徴があり、これに関してはさらに詳細に後述する。また、 タイミング制御部２０は画像データの他に各種制御信号をソースドライバーICに伝達しなければならないので、このような信号のための端子も必要である。本明細書では説明の便宜のために、印刷回路基板１０上の各構成要素のうち画像データのための配線だけが示されている。
【００２５】
また、パッド集合体４１〜４４の間のデータ配線はパッド集合体などの上下に交互に形成される。言い換えれば、第１パッド集合体４１と第２パッド集合体４２の間のデータ配線は二つのパッド集合体４１、４２の上側に形成され、第２パッド集合体４２と第３パッド集合体４３の間のデータ配線は二つのパッド集合体４２、４３の下側に形成される。
【００２６】
したがって、図３に示すように、本発明による液晶表示装置の印刷回路基板１０ではパッド集合体の間の配線パターンの折れ曲がりが２回で従来より減少し、パッド集合体の間の配線パターンの長さも減少することが分かる。
【００２７】
印刷回路基板１０上のパッド集合体４１〜４４と液晶パネル７０は接続テープ５１~５４により互いに連結されている。接続テープ５１〜５４にはソースドライバーIC６１〜６４が各々装着されており、パッド集合体４１〜４４とソースドライバーIC６１〜６４を連結するための配線パターンが形成されている。 テープ５１〜５４の配線パターンは装着されたソースドライバーIC６１〜６４の入力側端子と出力側端子に接続できるように形成され、外部的には液晶パネル７０のデータラインと連結されると同時に前記対応するパッド集合体４１〜４４の内部導電ラインと連結されるように形成される。結果的に、前述の構造で信号の伝達はタイミング制御部２０で開始してパッド集合体、テープの配線、ソースドライバーIC及びテープの配線を経由し液晶パネル７０で終わる。一方、印刷回路基板１０は多層構造であり、タイミング制御部２０と第１パッド集合体４１の間の配線パターンと、前記パッド集合体４１〜４４の間の配線パターンは互いに異なる層に位置する。
【００２８】
図３ではTCP（tape carrier package）構造を有する液晶パネルについて説明しているが、本発明の技術的範囲はこれに限定されない。つまり、ソースドライバーICが液晶パネルのガラス基板上に形成されたCOG（chip on glass）構造の液晶パネルにも本発明の原理が適用できる。
【００２９】
図４は、図３に示す液晶表示装置のタイミング制御部２０から任意のソースドライバーICに画像データが伝達される過程を示している。タイミング制御部２０からソースドライバーIC６１〜６４に画像データが伝達される時、タイミング制御部２０はソースドライバーIC６１〜６４を一つずつ順次にアクティブ化させ、アクティブ状態である間に該当ソースドライバーICに画像データを伝達する。例えば、タイミング制御部２０によって第１ソースドライバーIC６１がアクティブ化されれば、タイミング制御部２０から出力された画像データは第１パッド集合体４１を通じて第１ソースドライバーIC６１に伝達される。この時、画像データは１水平走査線の画素を駆動する時に必要な量だけ伝達される。第１ソースドライバーIC６１に画像データが完全に伝達され終われば、タイミング制御によって第２ソースドライバーIC６２がアクティブ化され、前記タイミング制御部２０から出力された画像データは第１パッド集合体４１と第２パッド集合体４２を経て第２ソースドライバーIC６２に伝達される。このような方式で、一連ののソースドライバーIC６１〜６４に画像データが伝達され終われば、ソースドライバーIC６１〜６４は画像データに基づいて液晶パネル７０のデータラインにＤ／Ａ変換の結果であるアナログ駆動電圧を印加する。
【００３０】
本発明ではパッド集合体間の配線パターンを単純化させるために、隣接する二つのパッド集合体の間の中心線に対して対称の位置にある各パッド集合体の導電ラインが互いに連結されている。本実施例では前記隣接する二つのパッド集合体のビット順序が互いに反対に連結されるように構成し、ソースドライバーICでビット順序に対する矯正が行われるようにした点に特徴がある。例えば、図３に示された第１パッド集合体４１で、画像データのビット順序はR７〜０、G７〜０、B７〜０であるが、第２パッド集合体４２では画像データのビット順序がB０~７、G０~７、R０~７になる。しかし、最終的に液晶パネル７０に印加されるべきビット順序は全てのソースドライバーIC６１〜６４で同一であることが望ましいので、所定のソースドライバーICで前記のようなビット順序に対する矯正が行わなければならない。下記で図５を参照してソースドライバーICでのビット順序矯正について説明する。
【００３１】
図５には図３に示されたソースドライバーICのうちの一つの詳細な構成が示されている。
【００３２】
図５に示すように、一つのソースドライバーIC６１はデータ端子６１１、スワップ（swap）端子６１２、前記二つの端子６１１、６１２のうちの一つを選択するためのマルチプレクサー６１３、前記マルチプレクサー６１３に順次に連結されたシフトレジスター部６１４、D/A（digital to analog）変換部６１５、ラッチ（latch）部６１６及び出力増幅部６１７で構成される。
【００３３】
前述のように、本発明の液晶表示装置用印刷回路基板では隣接する二つのパッド集合体のビット順序が互いに反対である。つまり、第１パッド集合体４１のビット順序が正常であれば、第２パッド集合体４２のビット順序は第１パッド集合体４１と反対である。そして、第３パッド集合体４３のビット順序は再び正常である。
【００３４】
図５に示すような構造のソースドライバーICは各パッド集合体に対して一つずつ連結される。そして、当該パッド集合体のビット順序が正常である場合にはそのパッド集合体の導電ラインが前記データ端子６１１に連結され、該当パッド集合体のビット順序が反対である場合にはそのパッド集合体の導電ラインが前記スワップ端子６１２に連結される。前記スワップ端子６１２はパッド集合体のビット順序を再び反対に配列する端子であって、例えば、パッド集合体の導電ラインが前記スワップ端子６１２に連結されれば、そのビット順序が再び反対に変わる。
【００３５】
各パッド集合体とこれに対応するソースドライバーICが連結される時、パッド集合体の各導電ラインはデータ端子６１１またはスワップ端子６１２に連結される。図５では奇数目パッド集合体のビット順序が正常であり、偶数目パッド集合体のビット順序が反対であると仮定している。したがって、第１ソースドライバーIC６１の場合には第１パッド集合体４１の導電ラインがデータ端子６１１に連結され、第２ソースドライバーIC６２の場合には第２パッド集合体４２の導電ラインがスワップ端子６１２に連結される。マルチプレクサー６１３は所定の選択信号によってデータ端子６１１またはスワップ端子６１２の信号を選択する。前記選択信号はタイミング制御部２０で直接提供されてもよく、パッド集合体に予め設定されてもよい。本実施例ではパッド集合体に予め設定されたものと仮定する。例えば、図３の各パッド集合体４１〜４４には接地端子または電源端子が形成されており、この接地端子または電源端子の信号が対応するソースドライバーICに選択信号として提供される。より具体的に、第１パッド集合体４１で接地端子の信号が選択信号として提供される場合には、ソースドライバーIC６１でマルチプレクサー６１３によってデータ端子６１１の信号が選択される。第２パッド集合体４２で電源端子の信号が選択信号として提供される場合には、ソースドライバーIC６２でマルチプレクサーによってスワップ端子の信号が選択される。
【００３６】
このように、マルチプレクサー６１３によって選択された信号はシフトレジスター部６１４に出力される。シフトレジスター部６１４、D/A変換部６１５、ラッチ部６１６及び出力増幅部６１７はソースドライバーICの一般的な機能を行う構成要素である。つまり、シフトレジスター部６１４は画像データの各ビット別に１水平走査線に連結された画素の駆動に必要なデータを順次にシフトしながら受け入れる。つまり、画像データの各ビットに対して直列に入力されるデータを並列に変換する過程を行う。各ビットに対して、１水平走査線に連結された画素に必要なデータが全て並列に配列されれば、D/A変換部６１５によって画像データの所定のビット単位（通常、２５６階調を実現するためには８ビットの画像データが用いられる）にそれに対応するアナログ電圧が選択される。前記選択されたアナログ電圧はラッチ部６１６で一時保存されて、出力増幅部６１７によって増幅された後、液晶パネル７０に印加される。
【００３７】
結果的に、本発明が適用されたソースドライバーICではパッド集合体の導電ラインのビット順序が反対に配置されても、スワップ端子によってビット順序が再び反対に変換された後、マルチプレクサーによって前記スワップ端子の信号が選択されるように構成したことに特徴がある。このようにして、パッド集合体間の配線パターン単純化のために偶数目パッド集合体のビット順序が反対に配置されてもタイミング制御部から出力された画像データが正常に各ソースドライバーICに伝達される。
【００３８】
次に、図６及び図７を参照して複数のパッド集合体間の連結構造に対する変形例を説明する。
【００３９】
図６には図３に示された複数のパッド集合体間の連結構造に対する変形例が示されており、図７には図６に示された複数のパッド集合体に対して適用される画像データのフォーマットが示されている。
【００４０】
図６に示されたパッド集合体間の連結構造は全てのパッド集合体のビット順序が互いに同一であるという点で図３に示されたパッド集合体間の連結構造と互いに異なり、このようなパッド集合体間の連結構造を有する液晶表示装置ではタイミング制御部にビット順序を矯正するためのビットスワップ機能が備わっていなければならない。下記にこれについてより詳細に説明する。
【００４１】
図６に示されたパッド集合体間の連結構造ではパッド集合体間のデータ配線が従来に比べて単純化されている。従来は隣接した二つのパッド集合体の間で第１パッド集合体の最左側内部導電ラインは第２パッド集合体の最左側内部導電ラインと連結され、これと類似に、第１パッド集合体の最右側内部導電ラインは第２パッド集合体の最右側内部導電ラインと連結されるようにデータ配線が形成された。しかし、本発明では隣接した二つのパッド集合体の間の中心線に対して対称の位置にある端子同士に互いに連結されるようにデータ配線が形成される。そして、各パッド集合体でのビット順序は全て同一である。例えば、図６で、第１パッド集合体４１の画像データビット（R７〜０）は第２パッド集合体４２のビット（B７〜０）に連結され、第１パッド集合体４１のビット（G７〜０）は第２パッド集合体４２のビット（G７〜０）に連結され、第１パッド集合体４１のビット（B７〜０）は第２パッド集合体４２のビット（R７〜０）に連結される。つまり、前記二つのパッド集合体４１、４２の間の中心線を基準に対称の位置にある端子同士に連結される。もし、第１パッド集合体４１と第２パッド集合体４２のビット順序が（R７，R６，．．．，R１，R０，G７，G６，．．．，G１，G０，．．．，B７，B６，．．．，B１，B０）である場合、例えば、第１パッド集合体４１のR７ビットは第２パッド集合体４２のB０ビットと連結され、第１パッド集合体４１のG６ビットは第２パッド集合体４２のG１ビットと連結され、第１パッド集合体４１のB３ビットは第２パッド集合体４２のR４ビットと連結される。
【００４２】
また、前記パッド集合体間のデータ配線はパッド集合体の上下に交互に形成される。言い換えれば、第１パッド集合体４１と第２パッド集合体４２の間のデータ配線は二つのパッド集合体４１、４２の上側に形成され、第２パッド集合体４２と第３パッド集合体４３の間のデータ配線は二つのパッド集合体４２、４３の下側に形成される。前記のように構成された本発明のデータ配線は従来に比べて配線の折れが少なく、その長さも非常に短くなることが分かる。例えば、従来の技術では第１パッド集合体４１と第２パッド集合体４２の間の配線で折れが４回発生したが、本発明では折れが２回発生する。また、各配線の長さも折れが減少することによって従来の技術に比べて短い。
【００４３】
図６に示されたパッド集合体構造では各パッド集合体のビット順序は同一である反面、隣接した二つのパッド集合体の間の中心線に対して対称の位置にある端子同士に互いに連結されるので、一つのソースドライバーICに必要なデータ容量ごとにビット順序が全体的にスワップされた画像データが供給されなければならない。したがって、本発明ではタイミング制御部が画像データのフォーマットを予め変換してパッド集合体に供給するように構成されている。
【００４４】
つまり、従来の方式では隣接する二つのパッド集合体間のデータ配線が同一な基本色と同一なビットを有する導電ライン同士に互いに連結されるように形成されたが、本発明では隣接する二つのパッド集合体の導電ラインが互いに対称的に連結されるので、タイミング制御部は一つのソースドライバーICに必要なデータ容量ごとにビット順序が全体的に反転されるように画像データのフォーマットを変換しなければならない。
【００４５】
図６に示されたパッド集合体間の連結構造は図３の印刷回路基板１０に適用することができ、下記ではその場合について説明する。
【００４６】
各ソースドライバーIC６１〜６４は液晶パネル７０上のデータライン群を分割して各々担当しており、タイミング制御部２０は前記各ソースドライバーIC６１〜６４にそのICで必要とする分量の画像データを提供しなければならない。図７に示された画像データは１水平走査線の画素を表示するための量である。タイミング制御部２０は各ソースドライバーIC６１〜６４のうちの１個だけを順次にアクティブ化させ、アクティブ状態であるソースドライバーICだけが画像データを受け取る。つまり、図３の第１ソースドライバーIC６１だけがアクティブ化されれば、タイミング制御部２０から出力された画像データは図６のパッド集合体４１を経てソースドライバーIC６１に供給され、受け取られる。この時の画像データは図７に示された（R７，．．．，R０、G７，．．．，G０、B７，．．．，B０）ビットの１番から１２８番までのデータである。次に、タイミング制御部２０によって図３の第２ソースドライバーIC６２がアクティブ化されれば、タイミング制御部２０から出力された画像データは第１パッド集合体４１と第２パッド集合体４２を経由して第２ソースドライバーIC６２に供給され、受け取られる。この時の画像データは第１ソースドライバーIC６１に提供されたデータのビット順序をスワップさせて、反転させたデータであり、（B０，．．．，B７、G０，．．．，G７、R０，．．．R７）ビットの１２９番目から２５６番目までのデータである。このような方式で他のソースドライバーICも画像データを受け取り、前記タイミング制御部２０では一つのソースドライバーICに必要な画像データに対して交互にビットスワップを行って画像データが変換される。
【００４７】
以下、前記タイミング制御部で行われるビットスワップについてさらに詳細に説明する。画像データがnビットの赤（R）、緑（G）、青（B）で構成されると仮定する時、画像データのうちの赤（R）のi（iは変数）番目ビットが青（B）の（n-i-１）番目ビットと交換され、青（B）のi番目ビットが赤（R）の（n-i-１）番目ビットと交換され、緑（G）のi番目ビットが緑（G）の（n-i-１）番目ビットと交換されるようにし、ビットスワップが行われる。
【００４８】
つまり、前記に説明されたように、パッド集合体の間でデータ配線が互いに対称的に連結されているために、タイミング制御部で一つのドライバーICに相応するデータごとにビット順序を予めスワップし、反転させて変換することによって最終的に前記パッド集合体を経てソースドライバーICに伝達される画像データのビット順序が正しくなる。
【００４９】
このように、図６に示された変形例はパッド集合体間のデータ配線を単純化させるために、隣接したパッド集合体間の中心線に対して互いに対称的に各パッド集合体の導電ラインが連結されるようにし、タイミング制御部ではこのようなパッド集合体間の配線パターンに合うように画像データに対してビットスワップを行って予め変換し、印刷回路基板上に形成されるパッド集合体間のデータ配線が従来に比べて折れが半分に減少し、その長さも一層短くなる。先に説明されたパッド集合体間の連結構造は液晶表示装置の解像度が高くなって、画面が大型化するほどさらに有用である。つまり、解像度が高くなれば、液晶パネルの画素数が増加し、これにより、ソースドライバーIC数が増加したり端子数が多いソースドライバーICが用いられなければならない。そして、印刷回路基板でもパッド集合体間のデータ配線がさらに微細でなければならないので、本発明のような単純構造のデータパターンは配線パターンの形成や電磁波障害の側面で従来の構造より非常に大きな利点を有する。
【００５０】
次に、図８及び図９を参照して複数のパッド集合体間の連結構造に対する他の変形例について説明する。
【００５１】
図８には前記複数のパッド集合体間の連結構造に対する他の変形例が示されており、図９には前記図８に示されたパッド集合体間の連結構造に適用される画像データのフォーマットが示されている。
【００５２】
前記図８の変形例はデュアルポートドライバーICが用いられることに対比したパッド集合体間の連結構造である。デュアルポートドライバーICは液晶パネルのデータラインを奇数番目データラインと偶数番号目データラインに分けて駆動し、このようなデュアルポートドライバーICでは画像データのための端子も奇数番目端子と偶数番号目端子に区分されている。
【００５３】
従来の液晶表示装置では、デュアルポートドライバーICが用いられる場合、隣接するパッド集合体の間で偶数番号目導電ラインと奇数番目導電ラインを連結するための配線パターンが印刷回路基板の互いに異なる層に存在するように構成された。これは同じ層に存在する場合にこれら配線が互いに交差するためである。しかし、本発明のように、隣接するパッド集合体の間の中心線に対して対称にパッド集合体の導電ラインが連結される配線パターンが適用される場合には、デュアルポートドライバーICが液晶表示装置に用いられても、隣接したパッド集合体間の配線パターンが互いに交差しないので、一つの層にこれら配線パターンが全て形成され得る。
【００５４】
より具体的に、図８で、第１パッド集合体４１’の奇数（Odd）番目画像データビット（RＯ７〜０、GＯ７〜０、BＯ７〜０）は第２パッド集合体４２’の偶数（Even）番号目画像データビット（BE７〜０、GE７〜０、RE７〜０）に各々連結され、第１パッド集合体４１’の偶数番号目画像データビット（RE７〜０、GE７〜０、BE７〜０）は第２パッド集合体４２’の奇数番目画像データビット（BＯ７〜０、GＯ７〜０、RＯ７〜０）に各々連結される。つまり、前記二つのパッド集合体４１’、４２’の間の中心線を基準に対称の位置にある端子同士に互いに連結される。他のパッド集合体間の配線連結もこれと同様に行われる。
【００５５】
また、前記パッド集合体間のデータ配線はパッド集合体列の上下に交互に形成される。詳しく言えば、第１パッド集合体４１’と第２パッド集合体４２’の間のデータ配線は二つのパッド集合体４１’、４２’の上側に形成され、第２パッド集合体４２’と第３パッド集合体４３’の間のデータ配線は二つのパッド集合体４２’、４３’の下側に形成される。
【００５６】
前記図８の変形例は先に説明した図６の変形例とはRGBのビットが偶数番号目と奇数番目に区分されているということのみ異なり、他は同一である。
【００５７】
図９には前記図８に示された連結構造を有するパッド集合体に供給するための画像データのフォーマットが示されており、この画像データフォーマットは図３のタイミング制御部２０で予めビットスワップが行われて提供される。前記図９に示された画像データのフォーマットは１水平走査線の画素を駆動するのに必要なデータである。
【００５８】
前記図９を参照すれば、画像データは赤、緑、青の３基本色に区分されており、各基本色に対しても偶数番目と奇数番目データに区分されている。まず、各ビットは（RＯ７，．．．，RO０、GＯ７，．．．，GO０、BＯ７，．．．，BO０、RE７，．．．，RE０、GE７，．．．，GE０、BE７，．．．，BE０）の順序に配列され、各ビットには第１ドライバーICに必要なデータ分量が配列される。次に、各ビットが互いにスワップされ、これらスワップされたビットに第２ドライバーICに必要なデータ分量が配列される。このような方式で、一つのドライバーICに必要なデータの分量ごとに画像データのビットをスワップさせて配列することにより、１水平走査線の画素に該当する画像データが生成できる。つまり、図８の変形例では、パッド集合体間のデータ配線のビット順序がスワップされているために、タイミング制御部で一つのドライバーICに相応するデータ分量ごとにビット順序を予めスワップさせて生成し、最終的にドライバーICには正しくデータが伝達される。
【００５９】
【発明の効果】
以上に説明したように、本発明では印刷回路基板のパッド集合体間のデータ配線を単純化させるために、隣接したパッド集合体間の中心線に対して互いに対称的に各パッド集合体の導電ラインが連結されるようにしたパッド集合体間の連結構造を利用する。このような連結構造を利用することにより、印刷回路基板のパッド集合体間のデータ配線が従来に比べて折れ曲がりが半分に減少し、その長さも著しく短くなる。また、先に説明したように、本発明のデータ配線構造は液晶表示装置の解像度が高くなり、画面が大型化するほどさらに有用である。
【図面の簡単な説明】
【図１】 従来の液晶表示装置で用いられる画像データのフォーマットを示した図面である。
【図２】 前記図１に示された画像データを液晶パネルに伝達するための印刷回路基板を示した図面である。
【図３】 本発明の実施例による液晶表示装置で液晶パネルアセンブリーの構成を示した図面である。
【図４】 前記図３に示された液晶表示装置のタイミング制御部から任意のソースドライバーICに画像データが伝達される過程を示した図面である。
【図５】 前記図３に示されたソースドライバーICのうちの一つの詳細な構成を示した図面である。
【図６】 前記図３に示された複数のパッド集合体間の連結構造に対する変形例を示した図面である。
【図７】 前記図６に示された複数のパッド集合体に対して適用される画像データのフォーマットを示した図面である。
【図８】 前記図３に示された複数のパッド集合体間の連結構造に対する他の変形例を示した図面である。
【図９】 前記図８に示された複数のパッド集合体に対して適用される画像データのフォーマットを示した図面である。
【符号の説明】
１０:印刷回路基板
２０:タイミング制御部
３０:階調電圧発生部
４１〜４４:パッド集合体
５１〜５４:接続テープ
６１〜６４:ソースドライバーIC
７０:液晶パネル

Claims (16)

1. 複数のドライバーＩＣによって駆動される液晶表示装置において、
   グラフィックソースから入力される画像データに対してデータの順序を変える変換を行うタイミング制御部と、
   前記変換された画像データを前記各ドライバーＩＣに伝達する複数のパッド集合体と、
   前記複数のパッド集合体のうち互いに隣接するパッド集合体を接続させる複数の導電性配線を含み、
   前記複数の導電性配線は互いに隣接するパッド集合体の間の中心線から対称的なデータビット同士に互いに連結されるように構成され、
   前記データの順序変換は、赤データは青データに、緑データは緑データに、青データは赤データに変換されるように行われる液晶表示装置。
2. 前記データの順序変換は、
   一つのドライバーＩＣに必要な画像データごとに前記パッド集合体の間の中心線に対して対称的なデータビット同士に互いに変換されるように行われる、請求項１に記載の液晶表示装置。
3. 複数のドライバーＩＣによって駆動される液晶表示装置において、
   複数のゲートラインとデータラインの交差地点に画素が形成される液晶パネルと、
   画像データの供給を受けてその画像データに対応するアナログ電圧を選択し、前記選択されたアナログ電圧によって前記液晶パネルのデータラインを駆動するための複数のドライバーＩＣと、
   外部のグラフィックソースからクロック信号と画像データの入力を受け、前記液晶パネルの駆動に必要な制御信号と画像データを生成して出力させるタイミング制御部と、
   前記タイミング制御部から出力される画像データ及び制御信号を前記複数のドライバーＩＣに伝達する複数のパッド集合体を含み、
   前記複数のドライバーＩＣの各々は、当該ドライバーＩＣに入力される画像データのビット配列が前記外部のグラフィックソースから入力された画像データの配列と同一である場合に接続されるデータ端子と、ビット配列が前記外部のグラフィックソースから入力された画像データの配列と異なる場合に接続されるスワップ端子と、予め設定された選択信号によって前記データ端子またはスワップ端子のうちの一つを選択するマルチプレクサーをさらに含む液晶表示装置。
4. 前記選択信号は前記各ドライバーＩＣに対応するパッド集合体に接地端子または電源端子を形成して設定される、請求項３に記載の液晶表示装置。
5. 前記マルチプレクサーは前記選択信号が接地端子によって設定された場合には対応するドライバーＩＣのデータ端子を選択し、前記選択信号が電源端子によって設定された場合には対応するドライバーＩＣのスワップ端子を選択する、請求項３に記載の液晶表示装置。
6. 前記複数のドライバーＩＣはデュアルポート駆動によって前記液晶パネルの各データラインを駆動するように構成された、請求項１または３に記載の液晶表示装置。
7. 複数のドライバーＩＣによって液晶パネルが駆動される液晶表示装置用印刷回路基板において、
   グラフィックソースから画像データを受信して前記各ドライバーＩＣに合うようにビットの順序を変える変換を行うタイミング制御部と、
   各々が画像データのビット数に対応する複数の導電ラインを有し、前記タイミング制御部から変換された画像データの供給を受けて前記各ドライバーＩＣに提供する複数のパッド集合体と、
   前記複数のパッド集合体の隣接する二つのパッド集合体の間で各パッド集合体の導電ラインを互いに連結させる配線パターンを含み、
   前記タイミング制御部は前記複数のパッド集合体のうちの一部のパッド集合体に画像データを供給するように連結され、隣接する二つのパッド集合体の間の配線パターンは隣接する二つのパッド集合体の間の中心線に対して対称である導電ラインが互いに連結されるように形成され、
   前記タイミング制御部はｎビットの赤（Ｒ）、緑（Ｇ）、青（Ｒ）からなる画像データをグラフィックソースから受信し、前記受信された画像データを一つのドライバーＩＣに必要なデータ量単位に所定のビット順によって配列し、一つのドライバーＩＣに必要なデータ量が配列されるたびに前記ビット順序を変える変換を行い、
   前記ビット順序を変える変換は、
   画像データのうちの赤（Ｒ）のｉ（ｉは変数）番目ビットが青（Ｂ）の（ｎ−ｉ−１）番目ビットと交換され、青（Ｂ）のｉ番目ビットが赤（Ｒ）の（ｎ−ｉ−１）番目ビットと交換され、緑（Ｇ）のｉ番目ビットが緑（Ｇ）の（ｎ−ｉ−１）番目ビットと交換されるようにして行われることを特徴とする液晶表示装置用印刷回路基板。
8. 前記複数のパッド集合体はドライバーＩＣの個数ほど備えられていることを特徴とする、請求項７に記載の液晶表示装置用印刷回路基板。
9. 前記各パッド集合体の導電ラインは前記画像データの各ビットに対応し、前記各パッド集合体の導電ラインの配置順序は全てのパッド集合体で同一であることを特徴とする、請求項７に記載の液晶表示装置用印刷回路基板。
10. 前記タイミング制御部は前記複数のパッド集合体の中で第１パッド集合体にだけ連結されることを特徴とする、請求項７に記載の液晶表示装置用印刷回路基板。
11. 前記画像データは所定数のビットからなる赤、緑、青の３つの基本色で構成され、前記画像データは液晶パネルの奇数番目データラインを駆動するためのデータと、液晶パネルの偶数番号目データラインを駆動するためのデータに区分されていることを特徴とする、請求項７に記載の液晶表示装置用印刷回路基板。
12. ゲートラインとデータラインが交差する地点に画素が形成された液晶パネルと、
    配線パターンが形成されたテープ上に実装されて前記液晶パネルのデータラインを駆動するための電圧を生成する複数のソース駆動部と、
    液晶パネルの駆動に必要な表示データを生成するタイミング制御部と、前記表示データのビット数に対応する複数の導電ラインを有し、前記タイミング制御部から前記表示データの供給を受けて前記それぞれのソース駆動部に提供する連結経路として作用する複数のパッド集合体と、前記複数のパッド集合体の隣接する二つのパッド集合体の間で各パッド集合体の導電ラインを互いに連結させる配線パターンで構成された印刷回路基板を含み、
    前記タイミング制御部は前記複数のパッド集合体のうちの一つのパッド集合体にだけ表示データを供給するように連結され、隣接する二つのパッド集合体の間の配線パターンは隣接する二つのパッド集合体の間の中心線に対して対称である導電ラインが互いに連結されることによって形成され、
    前記複数のソース駆動部各々は、
    現在のソース駆動部に対応するパッド集合体で導電ラインのビット順序が外部から入力されたビットの順序と同一である場合に、そのパッド集合体の導電ラインと連結されるデータ端子と、
    現在のソース駆動部に対応するパッド集合体で導電ラインのビット順序が外部から入力されたビットの順序と異なる場合に導電ラインのビット順序が再び変わるように連結されるスワップ端子と、
    予め設定された選択信号によって前記データ端子またはスワップ端子の信号を選択するマルチプレクサーと、
    前記マルチプレクサーより選択された信号の各ビット別にデータをシフトさせながら受け入れるシフトレジスタ部と、
    前記シフトレジスタ部から受入れられたデータの所定ビットが共に集まって示す階調レベルをアナログ電圧形態に変換させるデジタル／アナログ変換部と、
    前記デジタル／アナログ変換部から出力された電圧を一時保存するラッチ部と、
    前記ラッチ部の電圧を増幅させた後、液晶パネルに印加するための出力増幅部で構成されることを特徴とする液晶表示装置。
13. 前記複数のパッド集合体はソース駆動部の個数ほど備えられていることを特徴とする、請求項１２に記載の液晶表示装置。
14. 前記各パッド集合体の導電ラインは前記表示データの各ビットに対応することを特徴とする、請求項１２に記載の液晶表示装置。
15. 前記タイミング制御部は前記複数のパッド集合体の中で第１パッド集合体にだけ連結されることを特徴とする、請求項１２に記載の液晶表示装置。
16. 前記選択信号は各ソース駆動部に対応するパッド集合体に接地端子または電源端子を形成して設定されることを特徴とする、請求項１２に記載の液晶表示装置。

Images