KR100848091B1

KR100848091B1 - 간소화된 데이터 배선을 갖는 인쇄 회로 기판을 이용하는액정 표시 장치

Info

Publication number: KR100848091B1
Application number: KR1020020011885A
Authority: KR
Inventors: 박행원
Original assignee: 삼성전자주식회사
Priority date: 2002-03-06
Filing date: 2002-03-06
Publication date: 2008-07-24
Also published as: KR20030072721A

Abstract

본 발명은 간소화된 데이터 배선을 갖는 인쇄 회로 기판을 이용하는 액정 표시 장치에 관한 것이다.

본 발명의 액정 표시 장치는, 게이트 라인과 데이터 라인이 교차하는 지점에 화소가 형성된 액정 패널; 배선 패턴이 형성된 테이프 상에 실장되어 상기 액정 패널의 데이터 라인을 구동하기 위한 전압을 생성하는 다수의 소스 구동부; 및, 액정 패널의 구동에 필요한 표시 데이터를 생성하는 타이밍 제어부와, 상기 표시 데이터의 비트 수에 대응하는 다수의 도전 라인을 가지며 상기 타이밍 제어부로부터 상기 표시 데이터를 공급받아 상기 각각의 소스 구동부에 제공하는 연결 경로로 작용하는 다수의 패드와, 상기 다수의 패드의 인접하는 두 패드 사이에서 각 패드의 도전 라인을 서로 연결시키는 배선 패턴으로 구성된 인쇄 회로 기판을 포함한다.

상기 타이밍 제어부는 상기 다수의 패드 중 하나의 패드에만 표시 데이터를 공급하도록 연결되고, 인접하는 두 패드 사이의 배선 패턴은 인접하는 두 패드의 중심에 대해 대칭인 도전 라인들이 서로 연결됨으로써 형성된다.

액정 표시 장치, 패드(pad), 스왑(swap), 소스 구동부(source driver), 멀티플렉서(multiplexer)

Description

간소화된 데이터 배선을 갖는 인쇄 회로 기판을 이용하는 액정 표시 장치{A LIQUID CRYSTAL DISPLAY APPARATUS USING A PRINTED CIRCUIT BOARD HAVING SIMPLIFIED DATA WIRING}

도 1은 종래의 액정 표시 장치용 인쇄 회로 기판을 나타낸 도면.

도 2는 본 발명에 따른 액정 표시 장치의 전체 구성을 나타낸 도면.

도 3은 상기 도 2의 액정 표시 장치에서 데이터 전달 과정을 설명하는 도면.

도 4는 상기 도 2에 도시된 소스 구동부의 상세 구성을 나타낸 도면.

(도면의 주요 부분에 대한 부호의 설명)

10 : 인쇄 회로 기판 20 : 타이밍 제어부

30 : 계조전압 발생부 41∼44 : 패드

51∼54 : 테이프 61∼64 : 소스 구동부

70 : 액정 패널

본 발명은 인쇄 회로 기판(PCB : Printed Circuit Board) 및 이 기판을 이용하는 액정 표시 장치(LCD : Liquid Crystal Display apparatus)에 관한 것으로서, 더욱 상세하게는 간소화된 데이터 배선을 갖는 인쇄 회로 기판을 이용하는 액정 표시 장치에 관한 것이다.

최근, 액정 표시 장치가 컴퓨터용 모니터로서 주로 사용되면서, 액정 표시 장치의 화면이 대형화되고 있다. 예를 들어, 17인치의 화면 크기와 SXGA(super extended graphics array)(1280 X 1024)의 해상도를 갖는 액정 표시 장치가 널리 보급되고 있다.

액정 표시 장치에서는 두 전극층 사이에 주입된 액정 물질의 투과율이 두 전극에 인가되는 전압차에 의해 제어됨으로써 디스플레이(display)가 구현된다.

이러한 액정 표시 장치는 액정 패널 어셈블리(liquid crystal panel assembly), 백라이트 어셈블리(backlight assembly), 섀시(Chassiss) 및 케이스(case)로 이루어지며, 보다 구체적으로, 상기 액정 패널 어셈블리는 액정 패널과 인쇄 회로 기판으로 구성된다. 상기 액정 패널은 매트릭스(matrix) 구조로 된 다수의 화소(pixel)로 구성되어 디스플레이를 담당하며, 상기 인쇄 회로 기판에는 액정 패널의 구동에 필요한 신호를 생성하는 타이밍 제어부, 상기 타이밍 제어부의 출력 신호를 소스 구동부에 전달하는 다수의 패드, 그리고 액정 패널의 구동에 필요한 계조 전압(gray voltage)을 생성하는 계조전압 발생부가 실장되어 있다. 상기 액정 패널과 인쇄 회로 기판은 배선 패턴을 갖는 테이프에 의해 서로 연결되며, 이 테이프 위에는 집적회로(IC : Integrated circuit) 형태의 소스 구동부가 장착된다.

상기 타이밍 제어부는 액정 표시 장치 외부의 그래픽 모듈에서 제공되는 RGB 신호로부터 RGB 표시 데이터와 제어 신호들을 생성하며, 상기 패드들은 상기 타이밍 제어부와 소스 구동부 사이에서 이들 생성된 신호들의 전기적 전달을 수행한다.

이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치용 인쇄 회로 기판을 설명한다.

도 1에는 종래의 액정 표시 장치용 인쇄 회로 기판이 도시되어 있다.

상기 도 1에서, 인쇄 회로 기판(1)에는 타이밍 제어부(2), 계조전압 발생부(3) 및 다수의 패드들(4, 5, 6, 7)이 실장되어 있고, 인접하는 두 패드는 데이터 배선에 의해 서로 연결되어 있다. 상기 패드들(4, 5, 6, 7)의 갯수는 소스 구동부(도시하지 않음)의 갯수와 동일하며, 각 패드들(4, 5, 6, 7)은 소스 구동부에 일대일로 대응하도록 연결된다. 상기 인쇄 회로 기판(1)은 다층 구조이며, 상기 도 1에는 각 패드들(4, 5, 6, 7) 사이의 데이터 배선만 도시되어 있다. 상기 도 1에 도시되지 않았지만, 타이밍 제어부(2)에서 출력되는 표시 데이터의 배선은 1번째 패드(4)에만 연결되어 있다.

예를 들어, SXGA(1280 X 1024)의 해상도이고, 소스 구동부가 384 채널(128 X 3, RGB 3개의 컬러가 하나의 기본 화소를 이루므로)인 경우에, 10개의 소스 구동부가 사용되고, 10개의 패드가 인쇄 회로 기판에 실장된다.

상기 도 1에서, 각 패드(4, 5, 6, 7)는 다수의 내부 도전 라인을 가지며, 각 도전 라인은 RGB 표시 데이터의 각 비트(R7∼0, G7∼0, B7∼0)에 대응한다. 한편, 인접하는 두 패드는 데이터 배선에 의해 서로 연결되는데, 이 때, 각 패드의 동일한 위치에 있는 도전 라인끼리 서로 연결된다. 예를 들어, 첫번째 패드(4)의 R7 비 트에 대응하는 도전 라인은 두번째 패드(5)의 R7 비트에 대응하는 도전라인에 연결되고, 첫번째 패드(4)의 G5 비트에 대응하는 도전 라인은 두번째 패드(5)의 G5 비트에 대응하는 도전라인에 연결된다.

그런데, 이러한 구조의 종래의 액정 표시 장치용 인쇄 회로 기판에서는, 패드들 사이에 형성된 배선 패턴의 꺽임이 많고 배선 패턴이 너무 길다고 하는 문제점이 있다. 상기 도 1에 도시된 인쇄 회로 기판에서는, 패드들 사이의 배선 패턴이 4회의 꺽임을 가진다. 특히, 액정 표시 장치의 화면이 커지고 화질이 높아질수록, 소스 구동부의 수와 표시 데이터의 비트 수가 더욱 증가하며, 이것은 전자파 장애(EMI : electro-magnetic interference)를 가중시킨다. 또한, 종래의 액정 표시 장치용 인쇄 회로 기판에서는 배선 패턴이 길고 복잡하므로, 기판도 크고 층(layer)의 수가 많다는 문제점이 있다.

본 발명은 상기한 바와 같은 기술적 배경 하에 이루어진 것으로서, 본 발명의 제1목적은 패드들 사이의 배선 패턴이 단순화된 액정 표시 장치용 인쇄 회로 기판을 제공하는 것이다.

본 발명의 제2의 목적은 배선 패턴이 단순화된 인쇄 회로 기판을 이용하는 액정 표시 장치를 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명의 액정 표시 장치는,

게이트 라인과 데이터 라인이 교차하는 지점에 화소가 형성된 액정 패널;

배선 패턴이 형성된 테이프 상에 실장되어 상기 액정 패널의 데이터 라인을 구동하기 위한 전압을 생성하는 다수의 소스 구동부; 및

액정 패널의 구동에 필요한 표시 데이터를 생성하는 타이밍 제어부와, 상기 표시 데이터의 비트 수에 대응하는 다수의 도전 라인을 가지며 상기 타이밍 제어부로부터 상기 표시 데이터를 공급받아 상기 각각의 소스 구동부에 제공하는 연결 경로로 작용하는 다수의 패드와, 상기 다수의 패드의 인접하는 두 패드 사이에서 각 패드의 도전 라인을 서로 연결시키는 배선 패턴으로 구성된 인쇄 회로 기판을 포함하며,

상기한 본 발명의 구성에서는, 인접하는 두 패드의 중심에 대해 대칭인 위치에 있는 각 패드의 도전 라인이 서로 연결되도록 함으로써, 패드들 사이의 배선 패턴이 단순화된다. 또한, 패드를 위와 같이 연결함으로써 인접하는 두 패드의 비트 순서가 서로 반대로 되어 비트 순서가 바뀐 경우에 대해서는, 소스 구동부에서 스왑단자에 의해 교정되도록 함으로써, 인쇄 회로 기판 상의 패드 사이의 배선 패턴에서 꺽임이 더욱 감소되고, 배선 패턴의 길이 자체가 감소될 수 있다.

상기 설명된 본 발명의 목적, 기술적 구성 및 그 효과는 아래의 실시예에 대한 설명을 통해 보다 명백해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 한다.

먼저, 도 2를 참조하여 본 발명에 따른 액정 표시 장치를 설명한다.

상기 도 2에 도시되어 있듯이, 본 발명에 따른 액정 표시 장치는 인쇄 회로 기판(10)과 액정 패널(70)로 구성되며, 상기 인쇄 회로 기판(10)과 액정 패널(70)은 소스 구동부(61 내지 64)가 각각 장착된 다수의 테이프(51 내지 54)에 의해 연결된다. 상기 인쇄 회로 기판(10)에는 타이밍 제어부(41), 계조전압 발생부(30) 및 상기 소스 구동부(61 내지 64)로의 신호 전달을 위한 패드(41 내지 44)가 실장되어 있고, 상기 도 2에 도시되지는 않았지만, 액정 구동에 필요한 주변회로가 실장되어 있다.

본 발명에서는, 액정 표시 장치의 해상도가 SXGA(1280 X 1024)이고, 384 채널(128 X 3, RGB 3개의 컬러가 하나의 기본 화소를 이루고 있음)을 갖는 10개의 소스 구동부가 사용되고, 10개의 패드가 인쇄 회로 기판에 실장된다. 한편, 본 명세서 전반에 걸쳐 사용된 수치(numerical value) 또는 소자의 갯수는 발명의 이해를 돕기 위해 단지 예로 든 것이며, 그 구체적인 값은 본 발명의 기술적 범위를 한정하지 않는다. 그리고, 이러한 수치 또는 갯수는 하드웨어의 설계 조건에 따라 변경 가능하며, 이것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어서 자명하다.

상기 각각의 패드(41 내지 44)는 다수의 내부 도전 라인(internal conducting lines)을 가진다. 예를 들어, 하나의 계조(gray level)를 표시하기 위하여 8비트의 표시 데이터가 사용될 경우, 하나의 화소는 레드(red), 그린(green), 블루(blue)의 3개의 컬러(color)로 구성되고 각 컬러는 8비트의 표시 데이터에 의해 계조 표시가 이루어지므로, 상기 패드(41 내지 44)는 최소 24(8 X 3)개의 도전 라인을 가진다. 이 때, 각 패드(41 내지 44)의 도전 라인은 8비트의 레드, 그린, 블루에 각각 대응하며, 각 비트의 배치 순서는 패드마다 반대로 바뀐다. 즉, 인접하는 두 패드에서 각 비트의 배치 순서는 서로 반대이다. 이것은 인접하는 두 패드 사이의 배선 패턴을 형성할 때, 인접하는 두 패드 사이의 중심에 대해 대칭인 위치에 있는 도전 라인들이 서로 연결되도록 배선 패턴이 형성되기 때문이다.

또한, 상기 패드들 사이의 데이터 배선은 패드들의 상하에 교대로 형성된다. 다시 말해서, 1번째 패드(41)와 2번째 패드(42) 사이의 데이터 배선은 두 패드의 위쪽에 형성되고, 2번째 패드(42)와 3번째 패드 사이의 데이터 배선은 두 패드의 아래쪽에 형성된다.

이에 따라, 도 2에 도시된 바와 같이, 본 발명에 따른 액정 표시 장치용 인쇄 회로 기판에서는 패드들 사이의 배선 패턴의 꺽임이 2회로서 종래보다 감소하고, 패드들 사이의 배선 패턴의 길이도 감소하게 됨을 알 수 있다. 또한, 상기 타이밍 제어부(20)는 표시 데이터외에 각종 제어 신호를 소스 구동부(61 내지 64)에 전달해야 하므로, 이러한 신호를 위한 단자도 필요하다. 본 명세서에서는 설명의 편의를 위하여 표시 데이터를 위한 배선만이 도시되어 있다.

상기 인쇄 회로 기판(10) 상의 패드들(41 내지 44)과 액정 패널(70)은 테이프(51 내지 54)에 의해 서로 연결되어 있으며, 상기 각 테이프(51 내지 54)는 배선 패턴을 가진다. 상기 각 테이프(51 내지 54)에는, 소스 구동부(61 내지 64)가 각각 장착된다. 상기 각 테이프(51 내지 54)의 배선 패턴은 장착된 소스 구동부의 입력측 단자와 출력측 단자에 접속될 수 있도록 형성되며, 외부적으로는 액정 패널(70)의 데이터 라인과 연결됨과 동시에 상기 패드의 내부 도전 라인과도 연결될 수 있도록 형성된다. 결과적으로, 상기 설명된 구조에서 신호 전달은 타이밍 제어부(20)에서 시작하여 패드, 테이프의 배선, 소스 구동부 및 테이프의 배선을 경유하여 액정 패널(70)에서 끝난다. 한편, 상기 인쇄 회로 기판(10)은 다층 구조이며, 타이밍 제어부(20)와 1번째 패드(41) 사이의 배선 패턴과, 상기 패드들(41 내지 44) 사이의 배선 패턴은 서로 다른 층에 위치한다.

도 3은 타이밍 제어부(20)에서 소스 구동부(63)로 데이터가 전달되는 과정을 보여준다. 타이밍 제어부(20)에서 소스 구동부(61 내지 64)로 표시 데이터가 전달될 때, 상기 타이밍 제어부(20)는 소스 구동부를 하나씩 순차적으로 액티브(active)시키며, 액티브 상태인 소스 구동부에만 표시 데이터가 전달된다. 예를 들어, 타이밍 제어부(20)에 의해 1번째 소스 구동부(61)가 액티브되면, 타이밍 제어부(20)에서 출력된 표시 데이터는 1번째 패드(41)를 통해 1번째 소스 구동부(61)에 전달된다. 이 때, 표시 데이터는 1 수평 주사 라인의 분량씩 전달된다. 1번째 소스 구동부(61)로 데이터가 완전히 전달되면, 타이밍 제어부(20)에 의해 2번째 소스 구동부(62)가 액티브되고, 타이밍 제어부(20)에서 출력된 표시 데이터는 1번째 패드(41)와 2번째 패드(42)를 거쳐 2번째 소스 구동부(62)에 전달된다. 이와 같은 방식으로, 모든 소스 구동부에 표시 데이터가 전달되면, 소스 구동부는 표시 데이터에 기초하여 액정 패널에 소정의 구동 전압을 인가한다.

본 발명에서는 패드들 사이의 배선 패턴을 단순화시키기 위하여, 인접하는 두 패드의 중심에 대해 대칭인 위치에 있는 각 패드의 도전 라인이 서로 연결되어 있다. 따라서, 인접하는 두 패드의 비트 순서가 서로 반대이다. 예를 들어, 도 2에 도시된 1번째 패드(41)에서, 표시 데이터의 비트 순서는 R7∼0, G7∼0, B7∼0 이지만, 2번째 패드에서는 표시 데이터의 비트 순서가 B0∼7, G0∼7, R0∼7이 된다. 그러나, 최종적으로 액정 패널(70)에 인가되어야 할 비트 순서는 모든 소스 구동부에서 동일해야 하므로, 소스 구동부에서 상기와 같은 비트 순서에 대한 교정이 이루어져야 한다.

도 4에는 이러한 비트 순서를 교정하기 위한 소스 구동부 중 하나(61)에 대한 예가 도시되어 있다.

도 4를 참조하면, 본 발명에 따른 소스 구동부(61)는 데이터 단자(81), 스왑(swap) 단자(82), 상기 두 단자 중 하나를 선택하기 위한 멀티플렉서(83), 상기 멀티플렉서(83)에 순차적으로 연결된 시프트 레지스터부(84), D/A(digital to analog) 변환부(85), 래치부(86) 및 출력 증폭부(87)로 이루어진다.

앞서 설명된 바와 같이, 본 발명의 액정 표시 장치용 인쇄 회로 기판에서는, 인접하는 두 패드의 비트 순서가 서로 반대이다. 즉, 1번째 패드의 비트 순서가 정상이면, 2번째 패드의 비트 순서는 1번째 패드와 반대이다. 그리고, 3번째 패드의 비트 순서는 다시 정상이다.

도 4에 도시된 바와 같은 구조를 갖는 소스 구동부는 각 패드에 대해 하나씩 연결된다. 그리고, 해당 패드의 비트 순서가 정상일 경우에는 그 패드의 도전 라인 이 상기 데이터 단자(81)에 연결되고, 해당 패드의 비트 순서가 반대일 경우에는 그 패드의 도전 라인이 상기 스왑 단자(82)에 연결된다. 상기 스왑 단자(82)는 패드의 비트 순서를 다시 반대로 배열하는 단자로서, 예를 들어, 패드의 도전 라인을 상기 스왑 단자(82)에 연결시킬 때 그 결선이 다시 반대로 되도록 한 것이다.

각 패드와 이에 대응하는 소스 구동부가 연결될 때, 패드의 각 도전 라인은 데이터 단자 또는 스왑 단자에 연결된다. 본 실시예에서는, 홀수째 패드의 비트 순서가 정상이고, 짝수째 패드의 비트 순서가 반대인 것으로 가정하고 있다. 따라서, 1번째 소스 구동부(61)의 경우에는 1번째 패드(41)의 도전 라인들이 데이터 단자(81)에 연결되며, 2번째 소스 구동부(62)의 경우에는 2번째 패드(42)의 도전 라인들이 스왑 단자(82)에 연결된다. 멀티플렉서(83)는 소정의 선택신호에 따라 상기 데이터 단자(81) 또는 스왑 단자(82)의 신호를 선택한다. 상기 선택신호는 타이밍 제어부(20)에서 직접 제공될 수도 있고, 패드에 미리 설정될 수도 있다. 본 실시예에서는 패드에 미리 설정되어 있다. 예를 들어, 도 2의 각 패드(41 내지 44)에는 접지단자 또는 전원단자가 형성되어 있는데, 이 접지단자 또는 전원단자의 신호는 대응하는 소스 구동부에 선택신호로 제공된다. 보다 구체적으로, 1번째 패드(41)에서 접지단자의 신호가 선택신호로서 제공될 경우에는, 소스 구동부(61)에서 멀티플렉서(83)에 의해 데이터 단자(81)의 신호가 선택된다. 2번째 패드(42)에서 전원단자의 신호가 선택신호로서 제공될 경우에는, 소스 구동부(62)에서 멀티플렉서에 의해 스왑 단자의 신호가 선택된다.

이와 같이, 멀리플렉서(83)에 의해 선택된 신호는 시프트 레지스터부(84)에 출력된다. 시프트 레지스터부(84), D/A 변환부(85), 래치부(86) 및 출력 증폭부 (87)는 일반적인 액정 표시 장치의 소스 구동부를 구성하는 요소들이다. 즉, 시프트 레지스터부(84)는 RGB 표시 데이터의 각 비트별로 1 수평 라인 주기 분량의 데이터를 순차적으로 시프트시키면서 받아들인다. 즉, RGB 표시 데이터의 각 비트에 대해 직렬로 입력되는 데이터를 병렬로 변환하는 과정이다. 각 비트에 대해, 1 수평 라인 주기 분량의 데이터가 모두 병렬로 배열되면, 상기 D/A 변환부(85)에 의해 표시 데이터의 각 비트가 나타내는 아날로그 전압이 선택된다. 상기 선택된 아날로그 전압은 래치부(86)에서 일시 저장되었다가, 출력 증폭부(87)에 의해 증폭된 후, 액정 패널(70)에 인가된다.

결과적으로, 본 발명의 소스 구동부에서는 패드의 도전 라인의 비트 순서를 바꾸어야 하는 경우에, 스왑단자에 의해 비트 순서가 바뀌어진 신호가 멀티플렉서에서 선택되도록 구성한 것에 특징이 있다. 이렇게 함으로써, 패드들 사이의 배선 패턴 단순화로 인해 짝수째 패드의 비트 순서가 바뀌는 현상이 해결된다.

이상으로 설명된 바와 같이, 본 발명의 액정 표시 장치에서는 인쇄 회로 기판 상의 패드들 사이의 배선 패턴을 단순화시키기 위하여, 인접하는 패드들 사이의 중심에 대해 대칭인 위치에 있는 패드들의 도전 라인들이 서로 연결되게 하고, 이로 인해 비트 순서가 바뀐 경우에 대해서는 소스 구동부에서 스왑단자에 의해 교정되도록 함으로써, 인쇄 회로 기판 상의 패드 사이의 배선 패턴에서 꺽임이 더욱 감소되고, 배선 패턴의 길이 자체가 감소될 수 있다. 따라서, 패드 사이의 배선 패턴 의 복잡하고 길어서 발생하던 전자파 장애(EMI : electro magnetic inteference)를 감소시킬 수 있고, 인쇄 회로 기판의 레이아웃(layout)을 단순화시켜서 제조 비용을 절감할 수 있다.

Claims

게이트 라인과 데이터 라인이 교차하는 지점에 화소가 형성된 액정 패널;

배선 패턴이 형성된 테이프 상에 실장되어 상기 액정 패널의 데이터 라인을 구동하기 위한 전압을 생성하는 다수의 소스 구동부; 및

액정 패널의 구동에 필요한 표시 데이터를 생성하는 타이밍 제어부와, 상기 표시 데이터의 비트 수에 대응하는 다수의 도전 라인을 가지며 상기 타이밍 제어부로부터 상기 표시 데이터를 공급받아 상기 각각의 소스 구동부에 제공하는 연결 경로로 작용하는 다수의 패드와, 상기 다수의 패드의 인접하는 두 패드 사이에서 각 패드의 도전 라인을 서로 연결시키는 배선 패턴으로 구성된 인쇄 회로 기판을 포함하며,

상기 타이밍 제어부는 상기 다수의 패드 중 하나의 패드에만 표시 데이터를 공급하도록 연결되고, 인접하는 두 패드 사이의 배선 패턴은 인접하는 두 패드의 중심에 대해 대칭인 도전 라인들이 서로 연결됨으로써 형성되는,

액정 표시 장치.
제1항에 있어서,

상기 다수의 패드들은 소스 구동부의 갯수만큼 구비되어 있음을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

상기 각 패드의 도전 라인들은 상기 표시 데이터의 각 비트에 대응함을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

상기 타이밍 제어부는 상기 다수의 패드들 중에서 첫번째 패드에만 연결됨을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

상기 다수의 패드들 사이의 배선 패턴은 패드들의 상부와 하부에 교대로 형성됨을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

상기 다수의 소스 구동부 각각은,

현재의 소스 구동부에 대응하는 패드에서 도전 라인의 비트 순서가 정상일 경우에 그 패드의 도전 라인과 연결되는 데이터 단자;

현재의 소스 구동부에 대응하는 패드에서 도전 라인의 비트 순서가 바뀌어 있을 경우에 도전 라인들의 비트 순서가 다시 바뀌어지도록 연결되는 스왑 단자;

미리 설정된 선택신호에 따라 상기 데이터 단자 또는 스왑 단자의 신호를 선택하는 멀티플렉서;

상기 멀티플렉서에서 선택된 신호의 각 비트별로 데이터를 시프트시키면서 받아들이는 시프트 레지스터부;

상기 시프트 레지스터부에서 받아들여진 데이터의 소정 비트가 함께 모여서 나타내는 계조레벨을 아날로그 전압 형태로 변환시키는 디지털/아날로그 변환부;

상기 디지털/아날로그 변환부에서 출력된 전압을 일시 저장하는 래치부; 및,

상기 래치부의 전압을 증폭시킨 후, 액정 패널에 인가하기 위한 출력 증폭부로 구성됨을 특징으로 하는 액정 표시 장치.
제6항에 있어서,

상기 선택신호는 각 소스 구동부에 대응하는 패드에 접지단자 또는 전원단자를 형성하여 설정됨을 특징으로 하는 액정 표시 장치.