KR102316551B1 - 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법 - Google Patents

인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법 Download PDF

Info

Publication number
KR102316551B1
KR102316551B1 KR1020210010698A KR20210010698A KR102316551B1 KR 102316551 B1 KR102316551 B1 KR 102316551B1 KR 1020210010698 A KR1020210010698 A KR 1020210010698A KR 20210010698 A KR20210010698 A KR 20210010698A KR 102316551 B1 KR102316551 B1 KR 102316551B1
Authority
KR
South Korea
Prior art keywords
pad
substrate
circuit pattern
layer
plating layer
Prior art date
Application number
KR1020210010698A
Other languages
English (en)
Inventor
박승남
김준홍
정영배
이응상
이병주
윤태형
Original Assignee
주식회사 아이에스시
주식회사 스마트코리아피씨비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시, 주식회사 스마트코리아피씨비 filed Critical 주식회사 아이에스시
Priority to KR1020210010698A priority Critical patent/KR102316551B1/ko
Application granted granted Critical
Publication of KR102316551B1 publication Critical patent/KR102316551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법에 관한 것으로, 기판 외층 패드의 상지의 폭을 측면으로 확장시켜 형성하기 위한 것이다.
이를 위하여 본 발명은 스프레이 분사 방식의 에칭 공정을 통해 형성된 외층 패드를 갖는 인쇄회로기판의 패드 상지를 확장하는 방법에 있어서, 외층 패드가 형성된 기판의 베이스 구리층 전체에 무전해 동도금을 실시하여 무전해 동도금층을 형성하는 공정, 기판의 외층 패드에 대응하는 개방부가 형성된 감광수지를 무전해 동도금층이 형성된 기판의 외층 패드 이외의 부분에 라미네이션하고 1차 현상하는 공정, 감광수지가 라미네이션되고 1차 현상된 기판에 전해 도금을 실시하여 외층 패드 부분의 무전해 동도금층 위에 전해 도금층을 형성하는 공정, 전해 도금층이 형성된 기판의 감광수지를 박리하고 소프트 에칭하여 무전해 동도금층과 전해 도금층 적층에 의해 상지가 확장된 패드를 형성하는 공정을 포함하여, 기판 외층 패드의 상지의 폭을 측면으로 확장시켜 형성함으로써 최종 전자부품을 제작하게 될때 기판 외층 패드와 칩간 컨택 미스 등에 의한 불량을 줄일 수 있게 한다.

Description

인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법{Method for extending the upper limb of a pad or a circuit pattern on a printed circuit board}
본 발명은 인쇄회로기판(이하 '피시비'라 약칭하기로 함)의 패드 또는 회로패턴 상지 확장 방법에 관한 것으로, 보다 상세하게는 기판 외층의 패드 또는 회로패턴의 상지(upper limb)를 측면으로 확장시켜 형성함으로써 최종 전자부품을 제작하게 될때 기판 외층 패드 또는 회로패턴과 칩간 컨택 미스 등에 의한 불량 문제를 해소할 수 있는 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법에 관한 것이다.
종래 피시비(PCB)의 외층 패드 또는 회로패턴 형성 공정은 드라이필름(dry film;D/F) 적층(lamination) → 노광 → 현상 → 에칭 → 박리 공정의 순서로 진행되며, 패드 또는 회로패턴 형성에 불필요한 동박부분은 에칭 공정을 통해 제거하게 된다.
이러한 종래의 피시비(PCB) 외층 패드 또는 회로패턴 형성 공정에서 에칭공정은 스프레이 분사 방식을 적용하게 되며, 이로 인하여 에칭시 부식계수(etch factor)에 의해 패드 또는 회로패턴은 상지와 하지의 크기가 동일한 직사각형(가장 이상적인 형태)으로 형성되지 못하고, 예를 들면 패드(10)의 경우 도 1에 예시된 바와 같이 상지(11)와 하지(12)의 크기 차이가 있는 사다리꼴 모양으로 형성된다. 이러한 사다리꼴 모양의 패드 또는 회로패턴은 공정 특성상 불가피하게 파생되며, 에칭하고자 하는 동박의 두께가 얇을 수록 상지와 하지의 크기 차이는 줄어들고 에칭하고자 하는 동박의 두께가 두꺼울수록 상지와 하지의 크기 차이는 커지게 된다.
특히 반도체 검사용 등의 고다층 특수 피시비의 경우 스펙에 따라 도금공정 횟수가 3회까지 발생할 수 있기 때문에 기판 외층의 패드 또는 회로패턴 형성시 에칭해야 할 동박의 두께는 도금 전 외층 동박의 두께에 비해 3배 이상(50㎛ 이상) 두꺼워지게 된다.
한편, 최근 전자기기는 경박 단소화, 멀티화 추세이며 사용하는 피시비 기술 역시 고집적화가 요구되고 있다. 이에 따라 특히 BGA(ball grid array) 패키지 기판(20)의 경우(도 2 참조) 패드(21) 또는 회로패턴 간 피치가 점점 작아지고 있는 추세이며, 피치가 작아짐에 따라 형성하는 패드 또는 회로패턴 크기 역시 작아지게 되는데, 이 경우 현재 공정으로는 피치 및 패드 또는 회로패턴 크기가 작아질수록 부식 계수(etch factor)에 의해 원하는 상지 크기를 형성하는데 한계가 있다.
따라서 BGA(ball grid array) 패키지 기판의 경우 제작한 피시비에 칩(chip)을 납땜(soldering) 또는 접촉(contact)하여 최종 전자 부품을 제작하게 될때 상지 크기가 작으면 도 2에 예시된 바와 같이 패드(21)와 칩(30) 간 접촉 미스로 인하여 불량을 초래할 수 있기 때문에 패드 또는 회로패턴의 상지 크기를 확장할 수 있는 새로운 방식을 필요로 하고 있다.
KR 10-2001-0047632 A 2001.06.15. 공개
따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명이 해결하고자 하는 기술적 과제는, 기판 외층 패드의 상지의 폭을 측면으로 확장시켜 형성함으로써 최종 전자부품을 제작하게 될때 기판 외층 패드 또는 회로패턴과 칩간 컨택 미스 등에 의한 불량을 줄일 수 있는 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법을 제공하고자 하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시 형태는, 스프레이 분사 방식의 에칭 공정을 통해 형성된 외층 패드 또는 회로패턴을 갖는 인쇄회로기판의 패드 또는 회로패턴의 상지를 확장하는 방법에 있어서, 외층 패드 또는 회로패턴이 형성된 기판의 베이스 구리층 전체에 무전해 동도금을 실시하여 무전해 동도금층을 형성하는 공정, 기판의 외층 패드 또는 회로패턴에 대응하는 개방부가 형성된 감광수지를 무전해 동도금층이 형성된 기판의 외층 패드 이외의 부분에 라미네이션하고 1차 현상하는 공정, 감광수지가 라미네이션되고 1차 현상된 기판에 전해 도금을 실시하여 외층 패드 또는 회로패턴 부분의 무전해 동도금층 위에 전해 도금층을 형성하는 공정, 전해 도금층이 형성된 기판에서 감광수지를 박리하고 소프트 에칭하여 외층 패드 또는 회로패턴 부분에만 무전해 동도금층과 전해 도금층이 적층되어 상지가 확장된 패드를 형성하는 공정을 포함하는, 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법이다.
본 발명에 의하면, 기판 외층 패드 또는 회로패턴의 상지의 폭을 측면으로 확장시켜 형성함으로써 최종 전자부품을 제작하게 될때 기판 외층 패드 또는 회로패턴과 칩간 컨택 미스 등에 의한 불량을 줄일 수 있게 한다.
도 1은 종래의 인쇄회로기판 제조방법에 의해 형성된 기판 외층 패드의 측면 사진이다.
도 2는 종래의 인쇄회로기판 제조방법에 의해 형성된 BGA 패키지 기판의 외층 패드와 칩 간의 컨택 동작을 설명하기 위하여 예시한 단면도이다.
도 3의 (a) 내지 (f)는 본 발명에 의한 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법의 순차적인 공정 흐름을 예시한 단면도이다.
도 4의 (a) 내지 (e)는 본 발명에 의한 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법을 설명하기 위하여 예시한 공정 흐름 평면도이다.
도 5의 (a) 내지 (c)는 본 발명의 패드 또는 회로패턴의 상지 확장 방법을 설명하기 위하여 예시한 시편 사진들이다.
도 6의 (a)와 (b)는 본 발명의 패드 또는 회로패턴의 상지 확장 방법을 설명하기 위하여 예시한 0.2 피치 및 0.225 피치의 패드 단면 사진들이다.
도 7은 본 발명에 의한 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법에 의해 형성된 BGA 패키지 기판의 외층 패드와 칩의 단면도이다.
이하, 본 발명의 바람직한 실시 형태에 따른 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법의 구성과 그에 의한 작용 효과를 첨부 도면을 참조하여 상세히 설명한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3의 (a) 내지 (f)는 본 발명에 의한 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법의 순차적인 공정 흐름을 예시한 단면도이고, 도 4의 (a) 내지 (e)는 본 발명에 의한 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법을 설명하기 위하여 예시한 공정 흐름 평면도로서, 본 발명에 의한 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법은 도 3 및 도 4에 예시된 바와 같이 외층 패드(21) 또는 회로패턴이 형성된 기판(20)의 베이스 구리층 전체에 무전해 동도금을 실시하여 무전해 동도금층(42)을 형성하는 제1공정, 기판의 외층 패드 또는 회로패턴에 대응하는 개방부(43a)가 형성된 감광수지(43)를 무전해 동도금층이 형성된 기판의 외층 패드 이외의 부분에 라미네이션하고 1차 현상하는 제2공정, 감광수지가 라미네이션되고 1차 현상된 기판에 전해 도금을 실시하여 외층 패드 부분의 무전해 동도금층 위에 전해 도금층(44)을 형성하는 제3공정, 및 전해 도금층이 형성된 기판에서 감광수지를 박리하고 소프트 에칭하여 패드 또는 회로패턴 부분에만 무전해 동도금층과 전해 도금층이 적층된 상지 확장 패드(40)를 형성하는 제4공정을 포함하여 이루어지며, 이러한 본 발명의 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법은 스프레이 분사 방식의 에칭 공정을 통해 기판 외층의 패드나 회로패턴을 형성하는 인쇄회로기판의 제조공정에 적용되어 구현될 수 있다.
이러한 본 발명의 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법에서 사용되는 감광수지는 드라이 필름(dry film; D/F) 또는 포토 솔더 레지스트(Photo solder resist; PSR) 중에서 선택되는 어느 하나로서, 감광수지의 두께(t)는 최종 도금에 의해 형성되는 전체 구리층 두께(T)와 동일한 두께인 것을 사용하는 것이 바람직하다.
이하의 상세한 설명에서는 본 발명의 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법이 기판 외층의 패드를 형성하는 인쇄회로기판의 제조에 적용된 경우를 예로 들어 설명하기로 하며, 이러한 본 발명의 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법은 기판 외층의 회로패턴을 형성하는 인쇄회로기판 제조에도 동일하게 적용되어 구현될 수 있음을 미리 밝혀두기로 한다.
제1공정에서는 도 3의 (a) 및 도 4의 (a)에 각각 예시된 바와 같이 외층 패드(21)가 형성된 기판(20)의 베이스 구리층 전체에 무전해 동도금을 실시하여 도 3의 (b) 및 도 4의 (b)에 각각 예시된 바와 같이 베이스 구리층의 상부 전체에 무전해 동도금층(42)을 형성한다.
제2공정에서는 감광수지(43)를 준비하여 기판의 외층 패드에 대응하는 개방부(43a)를 형성하고 도 3의 (c) 및 도 4의 (c)에 각각 예시된 바와 같이 무전해 동도금층(42)이 형성된 기판의 외층 패드 이외의 부분에 라미네이션하고 1차 현상한다. 이때 감광수지의 요구 두께(t)는 최종 도금 후 형성되는 전체 구리층 두께(T)와 동일한 두께인 것을 사용하는 것이 바람직하다. 만약 감광수지의 두께가 최종 도금 후 구리(copper) 두께보다 얇을 경우 후 공정인 전해 도금 시 구리가 감광수지를 타고 올라가는 현상이 발생하여 이후 감광수지의 박리에 어려움이 발생할 우려가 있으며 과도금되는 경우 패드 표면의 평탄도가 불량해지는 문제가 발생할 수 있다. 반면에 감광수지의 두께가 최종 도금 후 구리(copper) 두께보다 두꺼울 경우 정확한 현상 및 크기 조절에 어려움이 발생할 우려가 있다.
바람직하게, 감광수지의 요구 두께는 기존 공법을 통해 패드 제작 후 형성된 패드의 두께보다 약 15㎛ 더 두꺼운 감광수지를 사용하는 것이다. 고다층 반도체 검사용 등의 특수 PCB의 경우에는 제조과정에서 공법에 따라 도금 횟수가 3회까지 발생할 수 있으며, 베이스 구리층(base copper)까지 고려한다면 제작한 패드의 두께는 50㎛이상 되기 때문에 고다층 반도체 검사용 등의 특수 PCB에 적용하고자 한다면 감광수지의 요구 두께는 최소 50 ~ 100㎛에서 선정하여야 하며 75㎛가 가장 이상적이다.
또한 감광수지의 개방부 크기(w1)는 제작코자 하는 피치 크기마다 조금씩 차이는 있지만 하지 크기와 같거나 하지 크기보다 15㎛ 넓게 형성하되 이웃하는 두 개방부의 간격(w2)이 50㎛보다 작지 않게 형성하여 적정 도금이 이루어지도록 하는 것이 바람직하다. 만약 개방부의 크기가 하지 크기보다 15㎛ 이상 넓게 형성되어 이웃하는 두 개방부의 간격이 50㎛보다 작아지게 되면 기판과 감광수지 간의 부착력이 떨어져 후공정인 전해 도금층 형성시 감광수지가 쉽게 벗겨질 우려가 있어 감광수지 본연의 역할을 수행할 수 없기 때문이다. 또한 개방부의 크기가 하지 크기보다 좁으면 약한 도금이 실시되어 본 발명의 추가공정을 실시한 후에 패드의 크기가 제대로 확장되지 못할 우려가 있다. 이와 같이 감광수지의 개방부 크기를 하지 크기와 같거나 하지 크기보다 15㎛ 넓게 형성하는 경우, 본 발명의 추가공정을 통해 최종적으로 형성되는 인쇄회로기판의 외층 패드에 대한 정량적 크기는 10~100㎛ 까지 확장 가능하다.
이러한 패드의 크기 및 모양은 전해 도금시 패드의 크기 및 도금층 두께에 따른 전해 도금 조건의 변경을 통해 조절할 수 있으며, 전해 도금 조건의 DC 또는 펄스를 변경하여 원하는 패드의 크기 및 모양으로 조절할 수 있다.
도 5의 (a) 내지 (c)는 본 발명의 패드 또는 회로패턴의 상지 확장 방법을 설명하기 위하여 예시한 시편 사진들로서 기존 공정을 통해 형성된 에칭후 시편 사진(a)과 본 발명의 공정을 통해 무전해도금을 실시한 후 감광수지를 라미네이팅하고 현상한 후의 시편 사진(b) 및 본 발명의 공정을 통해 최종적으로 제작된 시편 사진(c)이다.
도 6의 (a)와 (b)는 본 발명의 패드 또는 회로패턴의 상지 확장 방법을 설명하기 위하여 예시한 0.2 피치 및 0.225 피치의 패드 단면 사진들로서, (a)는 0.2 피치의 패드에 본 발명의 공정이 적용되기 이전(상부 사진)과 이후(하부 사진)의 단면을 비교하여 예시한 시편 사진이고, (b)는 0.225 피치의 패드에 본 발명의 공정이 적용되기 이전(상부 사진)과 이후(하부 사진)의 단면을 비교하여 예시한 시편 사진이다.
제3공정에서는 감광수지(43)가 라미네이션되고 1차 현상된 기판에 전해 도금을 실시하여 도 3의 (d) 및 도 4의 (d)에 각각 예시된 바와 같이 외층 패드 부분의 무전해 동도금층 위에 전해 도금층(44)을 형성한다. 이러한 전해 도금은 구리(copper) 또는 니켈(nickel) 또는 무전해 니켈 중의 어느 하나의 재료에 의해 실시될 수 있다. 특히 니켈 또는 무전해 니켈을 이용하여 전해 도금층을 형성하는 경우 이후의 공정인 금도금 단계를 줄일 수 있으며, 그 중에서도 무전해 니켈을 이용하는 경우 빠른 시간 내에 두꺼운 도금이 가능한 장점이 있다.
제4공정에서는 전해 도금층이 형성된 기판에서 감광수지(43)를 박리하고 소프트 에칭(soft etching)하여 외층 패드 이외의 부분에 형성되어 있던 무전해 동도금층만을 제거함으로써 도 3의 (e) 및 도 4의 (e)에 각각 예시된 바와 같이 외층 패드 부분에만 무전해 동도금층(42)과 전해 도금층(44)이 차례로 적층되어 상지가 확장된 상지 확장 패드(40)를 형성할 수 있게 된다.
이와 같은 본 발명의 추가 공정을 통해 형성될 수 있는 이상적인 형태의 상지 확장 패드(40a)는 도 3의 (f)에 예시된 바와 같은 직사각형 또는 역사다리꼴 모양이나 실제 공정에서는 사용 스펙에 따라 도 3의 (e)에 예시된 바와 같이 상지 크기가 측면으로 확장된 사다리꼴 모양으로 형성될 수 있다.
도 7은 본 발명에 의한 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법에 의해 형성된 BGA 패키지 기판의 외층 패드와 칩의 단면도로서, 특히 본 발명의 공정을 BGA 패키지 기판에 적용할 경우, 도 7에 예시된 바와 같이 상지가 확장된 BGA 패키지 기판 외층의 패드에 칩을 컨택하게 되면 접촉 불량없이 안정적인 컨택이 이루어질 수 있게 된다.
이러한 본 발명은 기존의 인쇄회로기판의 패드 형성하는 공정은 기존의 방법과 동일하며, 인쇄회로기판에 패드가 형성된 이후에 본 발명의 추가 공정들을 더 실시하여 상지의 크기를 측면으로 확장함으로써 최종 전자부품을 제작하게 될때 기판 외층 패드와 칩간 컨택 미스 등에 의한 불량 문제를 해소할 수 있게 된다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허 청구 범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.
10,21 : 패드 또는 회로패턴 11 : 상지
12 : 하지 20 : BGA 패키지 기판
30 : 칩 40 : 상지확장패드
42 : 무전해 동도금층 43 : 감광수지
43a : 개방부 44 : 전해 도금층
t : 감광수지 두께 T : 전체 구리층 두께
w1 : 개방부 크기 w2 : 개방부 간격

Claims (5)

  1. 스프레이 분사 방식의 에칭 공정을 통해 형성된 외층 패드 또는 회로패턴을 갖는 인쇄회로기판의 패드 또는 회로패턴의 상지를 확장하는 방법에 있어서,
    외층 패드 또는 또는 회로패턴이 형성된 기판의 베이스 구리층 전체에 무전해 동도금을 실시하여 무전해 동도금층을 형성하는 제1공정;
    상기 기판의 외층 패드 또는 회로패턴에 대응하는 개방부가 형성된 감광수지를 상기 무전해 동도금층이 형성된 기판의 외층 패드 또는 회로패턴 이외의 부분에 라미네이션하고 1차 현상하는 제2공정;
    상기 감광수지가 라미네이션되고 1차 현상된 기판에 전해니켈 또는 무전해 니켈 중에서 선택되는 어느 하나에 의해 전해도금을 실시하여 외층 패드 또는 회로패턴 부분의 무전해 동도금층 위에 전해 도금층을 형성하는 제3공정; 및
    상기 전해 도금층이 형성된 기판에서 감광수지를 박리하고 소프트 에칭하여 외층 패드 또는 회로패턴 부분에만 무전해 동도금층과 전해 도금층이 적층된 상지 확장 패드 또는 회로패턴을 형성하는 제4공정;을 포함하여 이루어지며,
    상기 감광수지는,
    포토 솔더 레지스트로 이루어지고, 그 두께(t)가 최종 도금에 의해 형성되는 패드 또는 회로패턴의 전체 구리층 두께(T)와 동일한 두께로 형성되며, 개방부 크기(w1)가 하지 크기와 같거나 하지 크기보다 15㎛ 넓게 형성되되 이웃하는 두 개방부의 간격(w2)이 50㎛보다 작지 않게 형성되는 것을 특징으로 하는 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
KR1020210010698A 2021-01-26 2021-01-26 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법 KR102316551B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210010698A KR102316551B1 (ko) 2021-01-26 2021-01-26 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210010698A KR102316551B1 (ko) 2021-01-26 2021-01-26 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법

Publications (1)

Publication Number Publication Date
KR102316551B1 true KR102316551B1 (ko) 2021-10-22

Family

ID=78276036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210010698A KR102316551B1 (ko) 2021-01-26 2021-01-26 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법

Country Status (1)

Country Link
KR (1) KR102316551B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047632A (ko) 1999-11-22 2001-06-15 전세호 볼 그리드 어레이 타입 인쇄회로기판의 솔더볼 패드형성방법
KR20130129994A (ko) * 2010-12-03 2013-11-29 스미토모 베이클리트 컴퍼니 리미티드 기판, 반도체 장치 및 기판의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047632A (ko) 1999-11-22 2001-06-15 전세호 볼 그리드 어레이 타입 인쇄회로기판의 솔더볼 패드형성방법
KR20130129994A (ko) * 2010-12-03 2013-11-29 스미토모 베이클리트 컴퍼니 리미티드 기판, 반도체 장치 및 기판의 제조 방법

Similar Documents

Publication Publication Date Title
US7516545B2 (en) Method of manufacturing printed circuit board having landless via hole
JP2009123863A (ja) バンプ構造形成方法及びバンプ構造
JPH02310941A (ja) バンプを有するプリント回路基板およびバンプの形成方法
JP3149352B2 (ja) 基板の導体層の形成方法
KR101063519B1 (ko) 미세 피치의 구리 범프 제조 방법
JP3908610B2 (ja) 多層配線基板の製造方法
KR20160079413A (ko) 인쇄회로기판 및 그 제조방법
KR102316551B1 (ko) 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
US20090008133A1 (en) Patterned Circuits and Method for Making Same
WO2020185261A1 (en) Folded multilayered flexible circuit board and methods of manufacturing thereof
KR20130031592A (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
TW201927090A (zh) 佈線板及其製造方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JPH08107263A (ja) プリント配線板の製造方法
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
KR20060066971A (ko) 양면 연성회로기판 제조방법
JP4077665B2 (ja) コンタクトプローブの製造方法
KR100942820B1 (ko) 도금 인입선이 없는 반도체 패키지 기판 제조 방법
KR101420088B1 (ko) 회로기판 제조방법
JP2002260753A (ja) バンプ付きシートの製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPH11261225A (ja) 多層配線板の製造方法
KR20030011434A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant