KR20130129994A - 기판, 반도체 장치 및 기판의 제조 방법 - Google Patents

기판, 반도체 장치 및 기판의 제조 방법 Download PDF

Info

Publication number
KR20130129994A
KR20130129994A KR1020137016688A KR20137016688A KR20130129994A KR 20130129994 A KR20130129994 A KR 20130129994A KR 1020137016688 A KR1020137016688 A KR 1020137016688A KR 20137016688 A KR20137016688 A KR 20137016688A KR 20130129994 A KR20130129994 A KR 20130129994A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
forming
metal material
metal layer
Prior art date
Application number
KR1020137016688A
Other languages
English (en)
Inventor
야스아키 미츠이
이지 오노즈카
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20130129994A publication Critical patent/KR20130129994A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 열팽창 계수와 전기 저항율의 밸런스가 우수한 배선 구조를 실현한다. 기판(100)은, 기재(30)와 기재(30) 위에 설치되어, 제1 금속재료로 이루어진 배선(10)과 배선(10)이 적어도 상부 및 측부를 덮도록 설치된, 제2 금속재료로 이루어진 배선 피복막(20)을 구비하고, 제1 금속재료는 제2 금속재료 보다 낮은 열팽창 계수를 가지고, 제2 금속재료는 제1 금속재료 보다 낮은 전기 저항율을 가진다. 이것에 의해, 열팽창 계수와 전기 저항율의 밸런스가 우수한 배선 구조를 실현할 수 있다.

Description

기판, 반도체 장치 및 기판의 제조 방법{SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SUBSTRATE}
본 발명은, 기판, 반도체 장치 및 기판의 제조 방법에 관한 것이다.
전자기기에 이용되는 반도체 장치는, 소형화, 고밀도화, 고기능화가 계속 하고 있으며, 예를 들면, PoP(Package on Package)나 SiP(System in Package), FCBGA(Flip Chip Ball Grid Array), FCCSP(Flip Chip Chip Scale Package) 등의 패키지 형식이 알려져 있다. 이와 같은 반도체 장치의 소형화, 고밀도화의 진전에 수반하여, 반도체 장치를 구성하는 반도체 소자나 배선 기판에 대하여도 고레벨의 소형화, 박형화가 요구되게 되었다.
반도체 소자를 탑재, 접속하여 반도체 장치를 구성하는 배선 기판을 얇게하기 위한 방법으로서, 그 지지체인 기재를 얇게 하는 것이 유효하다. 그러나, 반도체 소자의 열팽창 계수 보다 기재의 열팽창 계수가 크고, 기재의 열팽창 계수 보다 배선의 열팽창 계수 쪽이 더 큰 경우가 많다. 이와 같이, 각 부분의 사이에 발생한 열팽창 계수차이는, 배선 기판이나 반도체 장치의 내부에 응력을 발생시킨다. 이 때문에, 기재를 얇게 하면, 각 부분의 열팽창 계수 차이에 의해 발생하는 응력이 기재의 강성보다 우수하게 되고, 휨이 일어나기 쉬워진다는 문제가 있다.
이 때문에, 반도체 장치의 소자 탑재면과는 반대측의 면을 메인보드에 2차 접속할 때에 접속 위치가 어긋나 접속 불량이 발생하는 문제나, 냉열 충격 시험에 있어서 반도체 소자 중의 배선층의 파괴나 배선 기판과 반도체 소자를 접속하는 솔더볼(solder ball)에 크랙이 생겨 신뢰성이 저하하는 등의 문제가 발생하기 쉽다.
이러한 문제를 해결하기 위하여, 반도체 소자와 기재의 열팽창 계수의 미스 매치의 완화가 요구되며, 기판 재료의 저열팽창화가 진행되고 있다. 이것에 수반하여, 기재와 반도체 소자의 열팽창 계수의 차이는 작아지고 있지만, 반대로 기재의 배선에 이용되는 구리의 열팽창 계수는 변함없기 때문에, 필연적으로 기재나 반도체 소자와 배선의 사이에 열팽창 계수의 미스 매치가 발생하고, 배선 기판의 단체 휨이나 반도체 소자 실장 후에서의 배선 기판이나 반도체 소자의 휨의 저감의 효과에 한계가 발생하고 있다.
이에, 배선 기판의 단체 휨이나 반도체 소자 실장 후의 배선 기판이나 반도체 소자의 휨의 저감을 더 진행하기 위하여, 열팽창 계수가 작은 금속을 배선에 이용하는 것이 고려되었다. 예를 들면, 특허 문헌 1 기재의 기술은, 구리와 철-니켈계 합금으로 이루어진 복합층을 회로 도체화함으로써, 저열팽창 배선 기판을 실현한다는 것이다.
그 외의 도전성 금속에 관한 기술로서는, 예를 들면 특허 문헌 2, 3 기재의 것들을 들 수 있다. 예를 들면 특허 문헌 2 기재의 기술은, 바이메탈에 관한 것이다. 바이메탈에 이용되는 한 쪽의 도전성 금속의 층으로서 전기 도금 방식에 의해 형성된 철-니켈(Fe-Ni) 합금층을 이용한다는 것이다. 또, 특허 문헌 3에 기재의 기술은, 고체 산화물형 연료 전지의 세퍼레이터재 등에 관한 것이다. 구체적으로는, Cr-W-Fe계 합금에 Ti, Zr, Hf 중의 적어도 1종을 첨가함으로써, 안정화 산화 지르코늄과의 열팽창 정합성 등을 실현한다는 것이다.
[특허문헌 1] 특개평 11-354684호 공보 [특허문헌 2] 특개 2008-170438호 공보 [특허문헌 3] 특개 2002-249852호 공보
배선 기판에 설치되는 배선의 열팽창 계수는, 기재나 반도체 소자 등 다른 부재의 열팽창 계수와 비교하여 상대적으로 높은 경우가 있다. 이것에 기인하여 배선 기판이나, 배선 기판을 포함하는 반도체 장치 전체에 응력의 변형이 발생하고, 배선 기판의 단체 휨이나, 반도체 소자 실장 후에서의 배선 기판이나 반도체 소자의 휨이 발생하는 경우가 있다. 이 때문에, 배선의 열팽창 계수의 저감을 도모하고, 배선 기판이나 반도체 장치에 발생하는 응력의 변형을 억제하는 것이 소망되고 있다. 한편으로, 반도체 장치의 고밀도, 고속 신호화를 위하여, 전기 저항율이 낮은 배선 구조로 하며, 배선의 도전성을 향상시키는 것도 요구되고 있다.
그러나, 배선 기판에 설치되는 배선으로서 사용할 수 있는 재료 중에서는, 열팽창 계수와 전기 저항율은 트레이드 오프의 관계에 있는 것이 많다. 이 때문에, 저열팽창 계수와 저전기 저항율의 밸런스를 양호하게 양립시킨 배선 구조의 실현은 곤란했다. 따라서, 본 발명은 열팽창 계수와 전기 저항율의 밸런스가 우수한 배선 구조를 실현하는 것을 과제로 한다.
본 발명에 의하면, 기재와,
상기 기재 위에 설치되어, 제1 금속재료로 이루어진 배선과,
상기 배선의 적어도 상부 및 측부를 덮도록 설치된, 제2 금속재료로 이루어진 배선 피복막을 구비하고,
상기 제1 금속재료는, 상기 제2 금속재료 보다 낮은 열팽창 계수를 가지고,
상기 제2 금속재료는, 상기 제1 금속재료 보다 낮은 전기 저항율을 가지는 기판이 제공된다.
본 발명에 의하면, 상기의 기판과 상기 기판 위에 실장된 반도체 소자를 구비하는 반도체 장치가 제공된다.
본 발명에 의하면, 상기 기판의 제조 방법으로서 상기 기재 위에, 상기 배선을 형성하는 공정과, 상기 배선의 상부 및 측부를 덮는 상기 배선 피복막을 형성하는 공정를 구비하는 기판의 제조 방법이 제공된다.
본 발명에 의하면, 전기 저항율이 낮은 제2 금속재료로 이루어진 배선 피복막이, 열팽창 계수가 낮은 배선의 표면 측에 형성되어 있는 배선 구조를 가진다. 이 때문에, 배선 구조의 열팽창 계수의 저감을 도모할 수 있다. 또, 표면 효과의 관점에서, 효과적으로 배선 구조의 저전기 저항율화를 도모할 수도 있다. 따라서, 열팽창 계수와 전기 저항율의 밸런스가 우수한 배선 구조를 실현할 수 있다.
앞서 말한 목적, 및 그 외의 목적, 특징 및 이점은, 이하에 서술하는 바람직한 실시의 형태, 및 그에 부수하는 이하의 도면에 의하여 더 명확해진다.
도 1은 제1 실시 형태에 관련된 기판을 나타내는 단면도이다.
도 2는 도 1에 나타내는 기판을 가지는 반도체 장치를 나타내는 단면도이다.
도 3은 도 1에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
도 4는 도 1에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
도 5는 도 1에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
도 6은 도 1에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
도 7은 도 1에 나타내는 기판의 변형예를 나타내는 단면도이다.
도 8은 제2 실시 형태에 관련된 기판을 나타내는 단면도이다.
도 9는 도 8에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
도 10은 도 8에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
도 11은 도 1에 나타내는 기판의 변형예를 나타내는 단면도이다.
도 12는 제3 실시 형태에 관련된 기판을 나타내는 단면도이다.
도 13는 도 12에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
도 14는 도 12에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
도 15는 도 12에 나타내는 기판의 제조 방법을 나타내는 단면도이다.
이하, 본 발명의 실시의 형태에 대하여 도면을 이용하여 설명한다. 더욱이, 전체 도면에 있어서, 동일한 구성요소에는 동일한 부호를 부여하고, 적절하게 설명을 생략한다.
(제1 실시 형태)
도 1은, 제1 실시 형태에 관련된 기판 (100)을 나타내는 단면도이다. 또, 도 7은, 도 1에 나타내는 기판 (100)의 변형예를 나타내는 단면도이다. 기판 (100)은, 기재 (30)과 배선 (10)과 배선 피복막 (20)를 구비하고 있다.
배선 (10)은, 배선 피복막 (20)을 통하여 기재 (30) 위에 설치되어 있다. 또 배선 (10)은, 제1 금속재료로 이루어진다. 배선 피복막 (20)은, 배선 (10)의 적어도 상부 및 측부를 덮도록 설치되어 있다. 또 배선 피복막 (20)은, 제2 금속재료로 이루어진다. 제1 금속재료는, 제2 금속재료 보다 낮은 열팽창 계수를 가진다. 제2 금속재료는 제1 금속재료 보다 낮은 전기 저항율을 가진다. 또한, 본 명세서에 있어서, 배선 (10)의 하부란 배선 (10) 중 기재 (30)과 대향하는 부분을 나타낸다. 즉, 배선 (10)의 상부란 배선 (10) 중 기재 (30)과 대향하는 부분과는 반대측의 부분을 나타낸다. 이하, 기판 (100)의 구성에 대하여 상세하게 설명한다.
기재 (30)은 예를 들면, 수지 조성물을 기재에 함침시켜서 이루어지는 프리프레그를 적어도 1매, 또는 복수매 적층한 적층체, 상기 적층체의 양면, 또는 한쪽 면에, 금속박을 중첩한 적층체 또는 내층 회로 기판의 양면, 또는 한쪽 면에 프리프레그 또는 수지 시트를 적층한 적층체로 이루어진 적층판에 의해 형성되어 있다.
상기 금속박은 특별히 한정되지 않지만, 예를 들면 구리 및 구리계 합금, 알루미늄 및 알루미늄계 합금, 은 및 은계 합금, 금 및 금계 합금, 아연 및 아연계 합금, 니켈 및 니켈계 합금, 주석 및 주석계 합금, 철 및 철계 합금 등의 금속박을 들 수 있다.
상기 프리프레그는, 후술 하는 수지 조성물을 기재에 함침시켜서 이루어진 것이다. 이것에 의해 유전 특성, 고온 다습 하에서의 기계적, 전기적 접속 신뢰성 등의 각종 특성이 우수한 프린트 배선판을 제조하는데 바람직한 프리프레그를 얻을 수 있다.
상기 기재는 특별히 한정되지 않지만, 유리 직포, 유리 부직포 등의 유리 섬유기재, 폴리아미드 수지 섬유, 방향족 폴리아미드 수지 섬유, 전방향족 폴리아미드 수지 섬유 등의 폴리아미드계 수지 섬유, 폴리에스테르 수지 섬유, 방향족 폴리에스테르 수지 섬유, 전방향족 폴리에스테르 수지 섬유 등의 폴리에스테르계 수지 섬유, 폴리이미드 수지 섬유, 불소 수지 섬유 등을 주성분으로 하는 직포 또는 부직포로 구성되는 합성 섬유기재, 크래프트지, 코튼 린터지, 린터와 크래프트 펄프의 혼초지 등을 주성분으로 하는 종이 기재 등의 유기 섬유기재 등을 들 수 있다. 이것들 중에서도 유리 섬유기재가 바람직하다. 이것에 의해, 프리프레그의 강도가 향상하고, 흡수율을 저하할 수 있으며, 또 열팽창 계수를 작게 할 수 있다. 유리 섬유기재를 구성하는 유리로서는, 예를 들면 E유리, C유리, A유리, S유리, D유리, NE유리, T유리, H유리 등을 들 수 있다. 이것들 중에서도, 특히 E유리, S유리, D유리, T유리를 이용하는 경우에 유리 섬유기재의 고탄성화를 달성할 수 있으며, 열팽창 계수도 작게 할 수 있다.
상기 수지 조성물을 기재에 함침시키는 방법에는, 예를 들면, 본 발명의 수지 조성물을 용매에 용해시켜 수지 바니시를 조제하고, 기재를 수지 바니시에 침지하는 방법, 각종 코터에 의해 도포하는 방법, 스프레이에 의해 뿌리는 방법 등을 들 수 있다. 이것들 중에서도, 기재를 수지 바니시에 침지하는 방법이 바람직하다. 이것에 의해, 시트 모양 기재에 대한 수지 조성물의 함침성을 향상할 수 있다. 또한, 기재를 수지 바니시에 침지하는 경우, 통상의 함침 도포 설비를 사용할 수 있다.
상기 수지 바니시에 이용되는 용매는, 상기 수지 조성물 중의 수지 성분에 대하여 양호한 용해성을 나타내는 것이 바람직하지만, 악영향을 미치지 않는 범위에서 빈용매를 사용하여도 상관없다. 양호한 용해성을 나타내는 용매로서는, 예를 들면 아세톤, 메틸에틸 케톤, 메틸 이소부틸 케톤, 시클로헥산온, 테트라히드로퓨란, 디메틸포름아미드, 디메틸아세트아미드, 디메틸술폭시드, 에틸렌글리콜, 셀로솔브계, 카비톨계 등을 들 수 있다.
상기 수지 바니시 안의 고형분 함유량은, 특별히 한정되지 않지만, 40~80 중량％가 바람직하고, 특히 50~65 중량％가 바람직하다. 이것에 의해, 수지 바니시의 섬유기재에 대한 함침성을 더 향상할 수 있다. 상기 섬유기재에 상기 수지 조성물을 함침시켜 소정 온도, 예를 들면 80~200℃ 등에서 건조시킴으로써 기재 (30)을 얻을 수 있다.
상기 수지 조성물은, 예를 들면 열경화성 수지와 충전재 등으로 구성된다.
상기 열경화성 수지로서는, 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 A 노볼락 수지 등의 노볼락형 페놀 수지, 미변성의 레졸 페놀 수지, 동유, 린시드(linseed)유, 호두유 등으로 변성한 유(油)변성 레졸 페놀 수지 등의 레졸형 페놀 수지 등의 페놀 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 M형 에폭시 수지, 비스페놀 P형 에폭시 수지, 비스페놀 Z형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 아랄킬형 에폭시 수지, 아릴 알킬렌형 에폭시 수지, 나프탈렌형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지 등의 에폭시 수지, 유레아(요소) 수지, 멜라민 수지 등의 트리아진환을 가지는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리우레탄 수지, 디알릴 프탈레이트 수지, 실리콘 수지, 벤조옥사진 환을 가지는 수지, 노르보넨계 수지, 시아네이트 수지, 벤조시클로부텐 수지, 비스말레이미드트리아진 수지 등을 들 수 있다.
이들 중의 1 종류를 단독으로 이용할 수도 있고, 상이한 중량 평균 분자량을 가지는 2 종류 이상을 병용하거나 1 종류 또는 2 종류 이상과 그들의 프리폴리머를 병용 할 수도 있다.
또 이것들 중에서도 특히, 에폭시 수지, 시아네이트 수지(시아네이트 수지의 프리폴리머를 포함한다.), 페놀 수지, 벤조시클로부텐 수지 및 비스말레이미드트리아진 수지 중의 적어도 1종의 열경화성 수지가 바람직하다. 이것들 중에서도 시아네이트 수지가 가장 바람직하다. 이것에 의해, 기재 (30)의 열팽창 계수를 작게 할 수 있다. 더욱이 기재 (30)의 전기 특성(저유전율, 저유전탄젠트), 기계 강도 등에도 우수하다.
상기 시아네이트 수지는, 예를 들면 할로겐화 시안 화합물과 페놀류를 반응시켜, 필요에 따라서 가열 등의 방법으로 프리폴리머화함으로써 얻을 수 있다. 구체적으로는, 노볼락형 시아네이트 수지, 나프톨형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지, 비페닐 아랄킬형 시아네이트 수지, 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 테트라 메틸 비스페놀 F형 시아네이트 수지 등의 비스페놀형 시아네이트 수지 등을 들 수 있다. 이것들 중에서도 노볼락형 시아네이트 수지가 바람직하다. 이것에 의해, 가교 밀도 증가에 의한 내열성 향상과 수지 조성물 등의 난연성을 향상할 수 있다.
노볼락형 시아네이트 수지는, 경화 반응 후에 트리아진환을 형성하기 때문이다. 더욱이 노볼락형 시아네이트 수지는, 그 구조상 벤젠환의 비율이 높고, 탄화하기 쉽기 때문이라고 생각된다.
상기 노볼락형 시아네이트 수지로서는, 예를 들면 식 1에서 나타내는 것을 사용할 수 있다.
[식 1]
Figure pct00001
상기 식 1에서 나타내는 노볼락형 시아네이트 수지의 평균 반복 단위 n은 특별히 한정되지 않지만, 1~10이 바람직하고, 특히 2~7이 바람직하다. 평균 반복 단위 n이 상기 하한치 미만이면 노볼락형 시아네이트 수지는 내열성이 저하하고, 가열시에 저량체가 탈리, 휘발하는 경우가 있다. 또, 평균 반복 단위 n이 상기 상한치를 넘으면, 용융 점도가 너무 높아져서 기재 (30)의 성형성이 저하하는 경우가 있다.
상기 시아네이트 수지의 중량 평균 분자량은 특별히 한정되지 않지만, 중량 평균 분자량 500~4,500이 바람직하고, 특히 600~3,000이 바람직하다. 중량 평균 분자량이 상기 하한치 미만이면 기재 (30)을 제작했을 경우에 점착성이 발생하여, 기재 (30) 끼리 접촉했을 때 서로 부착하거나, 수지의 전사가 발생 하는 경우가 있다. 또, 중량 평균 분자량이 상기 상한치를 넘으면, 반응이 지나치게 빨라져서 기판(특히 회로 기판)으로 했을 경우에, 성형 불량이 생기거나 층간 필(peel) 강도가 저하 하는 경우가 있다.
상기 시아네이트 수지 등의 중량 평균 분자량은, 예를 들면 GPC(겔 퍼미에이션 크로마토그래피, 표준 물질：폴리스티렌 환산)로 측정할 수 있다.
또, 특별히 한정되지 않지만, 상기 시아네이트 수지는, 1 종류를 단독으로 이용할 수도 있고, 상이한 중량 평균 분자량을 가지는 2 종류 이상을 병용하거나 1 종류 또는 2 종류 이상과 이들의 프리폴리머를 병용 할 수도 있다.
상기 열경화성 수지의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 고형분 기준으로 5~55 중량％가 바람직하고, 특히 20~50 중량％가 바람직하다. 함유량이 상기 하한치 미만이면 기재 (30)을 형성하는 것이 곤란해지는 경우가 있으며, 상기 상한치를 넘으면 기재 (30)의 강도가 저하하는 경우가 있다.
상기 열경화성 수지로서 시아네이트 수지(특히 노볼락형 시아네이트 수지)를 이용하는 경우는, 에폭시 수지(실질적으로 할로겐 원자를 포함하지 않음.)를 이용하는 것이 바람직하다. 상기 에폭시 수지로서는, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 M형 에폭시 수지, 비스페놀 P형 에폭시 수지, 비스페놀 Z형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 크실릴렌형 에폭시 수지, 비페닐 아랄킬형 에폭시 수지 등의 아릴 알킬렌형 에폭시 수지, 나프탈렌형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지를 들 수 있다.
에폭시 수지로서 이것들 중의 1 종류를 단독으로 이용할 수도 있고, 상이한 중량 평균 분자량을 가지는 2 종류 이상을 병용하거나 1 종류 또는 2 종류 이상과 그들의 프리폴리머를 병용할 수도 있다.
이것들 에폭시 수지 중에서도 특히 아릴 알킬렌형 에폭시 수지가 바람직하다. 이것에 의해, 흡습 솔더 내열성 및 난연성을 향상시킬 수 있다.
상기 아릴 알킬렌형 에폭시 수지란, 반복 단위 중에 하나 이상의 아릴 알킬렌기를 가지는 에폭시 수지를 말한다. 예를 들면 크실릴렌형 에폭시 수지, 비페닐 디메틸렌형 에폭시 수지 등을 들 수 있다. 이것들 중에서도 비페닐 디메틸렌형 에폭시 수지가 바람직하다. 비페닐 디메틸렌형 에폭시 수지는, 예를 들면 식 2로 나타낼 수 있다.
[식 2]
상기 식 2로 나타내는 비페닐 디메틸렌형 에폭시 수지의 평균 반복 단위 n은 특별히 한정되지 않지만, 1~10이 바람직하고, 특히 2~5가 바람직하다. 평균 반복 단위 n이 상기 하한치 미만이면, 비페닐 디메틸렌형 에폭시 수지는 결정화하기 쉬워져, 범용 용매에 대한 용해성이 비교적 저하하기 때문에 취급이 곤란한 경우가 있다. 또, 평균 반복 단위 n이 상기 상한치를 넘으면 수지의 유동성이 저하하고, 성형 불량 등의 원인이 되는 경우가 있다.
상기 에폭시 수지의 함유량은 특별히 한정되지 않지만, 수지 조성물 전체의 고형분 기준으로 1~50 중량％가 바람직하고, 특히 2~40 중량％가 바람직하다. 함유량이 상기 하한치 미만이면, 시아네이트 수지의 반응성이 저하하거나 얻어지는 제품의 내습성이 저하하는 경우가 있고, 상기 상한치를 넘으면 내열성이 저하하는 경우가 있다.
상기 에폭시 수지의 중량 평균 분자량은 특별히 한정되지 않지만, 중량 평균 분자량 500~20,000이 바람직하고, 특히 800~15,000이 바람직하다. 중량 평균 분자량이 상기 하한치 미만이면, 기재 (30)에 점착성이 발생하는 경우가 있고, 상기 상한치를 넘으면 기재 (30) 제작시, 시트 모양 기재에 대한 함침성이 저하하고, 균일한 제품을 얻을 수 없는 경우가 있다.
상기 에폭시 수지의 중량 평균 분자량은, 예를 들면 GPC(겔 퍼미에이션 크로마토그래피, 표준 물질：폴리스티렌 환산)로 측정할 수 있다.
상기 열경화성 수지로서 시아네이트 수지(특히 노볼락형 시아네이트 수지)를 이용하는 경우는, 페놀 수지를 이용하는 것이 바람직하다. 상기 페놀 수지로서는, 예를 들면 노볼락형 페놀 수지, 레졸형 페놀 수지, 아릴 알킬렌형 페놀 수지 등을 들 수 있다. 페놀 수지로서 이것들 중의 1 종류를 단독으로 이용할 수도 있고, 상이한 중량 평균 분자량을 가지는 2 종류 이상을 병용하거나 1 종류 또는 2 종류 이상과 그들의 프리폴리머를 병용할 수도 있다. 이것들 중에서도 특히, 아릴 알킬렌형 페놀 수지가 바람직하다. 이것에 의해, 흡습 솔더 내열성을 더 향상시킬 수 있다.
상기 아릴 알킬렌형 페놀 수지로서는, 예를 들면 크실릴렌형 페놀 수지, 비페닐 디메틸렌형 페놀 수지 등을 들 수 있다. 비페닐 디메틸렌형 페놀 수지는, 예를 들면 식 3으로 나타낼 수 있다.
[식 3]
Figure pct00003
상기 식 3으로 나타내는 비페닐 디메틸렌형 페놀 수지의 반복 단위 n은 특별히 한정되지 않지만, 1~12가 바람직하고, 특히 2~8이 바람직하다. 평균 반복 단위 n이 상기 하한치 미만이면 내열성이 저하하는 경우가 있다. 또, 상기 상한치를 넘으면 다른 수지와의 상용성이 저하하고, 작업성이 저하하는 경우가 있다.
상술한 시아네이트 수지(특히 노볼락형 시아네이트 수지)와 아릴 알킬렌형 페놀 수지의 조합에 의해 가교 밀도를 컨트롤 하고 반응성을 용이하게 제어할 수 있다.
상기 페놀 수지의 함유량은 특별히 한정되지 않지만, 수지 조성물 전체의 고형분 기준으로 1~50 중량％가 바람직하고, 특히 5~40 중량％가 바람직하다. 함유량이 상기 하한치 미만이면, 내열성이 저하하는 경우가 있고, 상기 상한치를 넘으면 저열팽창의 특성이 손상되는 경우가 있다.
상기 페놀 수지의 중량 평균 분자량은 특별히 한정되지 않지만, 중량 평균 분자량 4.0×102~1.8×104이 바람직하고 특히, 5.0×102~1.5×104가 바람직하다. 중량 평균 분자량이 상기 하한치 미만이면, 기재 (30)에 점착성이 발생하는 경우가 있고, 상기 상한치를 넘으면 기재 (30) 제작시, 시트 모양 기재에 대한 함침성이 저하하고, 균일한 제품을 얻을 수 없는 경우가 있다.
상기 페놀 수지의 중량 평균 분자량은, 예를 들면 GPC(겔 퍼미에이션 크로마토그래피, 표준 물질：폴리스티렌 환산)로 측정할 수 있다.
더욱이, 상기 시아네이트 수지(특히 노볼락형 시아네이트 수지)와 상기 페놀 수지(아릴 알킬렌형 페놀 수지, 특히 비페닐 디메틸렌형 페놀 수지)와 상기 에폭시 수지(아릴 알킬렌형 에폭시 수지, 특히 비페닐 디메틸렌형 에폭시 수지)의 조합을 이용하여 기판(특히, 프린트 배선판)을 제작했을 경우, 특히 우수한 수치 안정성을 얻을 수 있다.
또, 상기 수지 조성물은 무기 충전재를 포함하는 것이 바람직하다. 이것에 의해, 기재 (30)을 박막화(두께 0.4 mm이하)로 하여도 강도가 우수할 수 있다. 더욱이 기재 (30)의 저열팽창화를 향상할 수도 있다.
상기 무기 충전재로서는, 예를 들면 탈크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염, 산화 티탄, 알루미나, 베마이트, 실리카, 용융 실리카 등의 산화물, 탄산칼슘, 탄산마그네슘, 하이드로탈사이트 등의 탄산염, 수산화 알루미늄, 수산화 마그네슘, 수산화 칼슘 등의 수산화물, 황산바륨, 황산칼슘, 아황산 칼슘 등의 황산염 또는 아황산염, 붕산 아연, 붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염, 질화 알루미늄, 질화 붕소, 질화 규소, 질화 탄소 등의 질화물, 티탄산 스트론튬, 티탄산 바륨 등의 티탄산염 등을 들 수 있다.
무기 충전재로서 이것들 중의 1 종류를 단독으로 이용할 수도 있고, 2 종류 이상을 병용 할 수도 있다. 이것들 중에서도 특히, 실리카가 바람직하고, 용융 실리카(특히 구상 용융 실리카)가 저열팽창성이 우수한 점에서 바람직하다. 그 형상은 파쇄상, 구상이 있지만, 섬유기재에 대한 함침성을 확보하기 위해서 수지 조성물의 용융 점도를 저하하려면 구상 실리카를 사용하는 등의, 그 목적에 맞춘 사용 방법이 채용된다.
상기 무기 충전재의 평균 입자 지름은 특별히 한정되지 않지만, 0.01~5μm가 바람직하고, 특히 0.1~2μm가 바람직하다. 무기 충전재의 입자 지름이 상기 하한치 미만이면 바니시의 점도가 높아지기 때문에, 기재 (30) 제작시의 작업성에 영향을 주는 경우가 있다. 또, 상기 상한치를 넘으면, 바니시 중에 무기 충전재의 침강 등의 현상이 일어나는 경우가 있다. 이 평균 입자 지름은, 예를 들면 입도 분포계(HORIBA제, LA-500)에 의해 측정할 수 있다.
또 상기 무기 충전재는 특별히 한정되지 않지만, 평균 입자 지름이 단분산의 무기 충전재를 이용할 수도 있고, 평균 입자 지름이 다분산의 무기 충전재를 이용할 수 있다. 더욱이, 평균 입자 지름이 단분산 및/또는 다분산의 무기 충전재를 1 종류 또는 2 종류 이상을 병용할 수도 있다.
또한, 평균 입자 지름 5μm 이하의 구상 실리카(특히 구상 용융 실리카)가 바람직하고, 특히 평균 입자 지름 0.01~2μm의 구상 용융 실리카가 바람직하다. 이것에 의해, 무기 충전재의 충전성을 향상시킬 수 있다.
상기 무기 충전재의 함유량은 특별히 한정되지 않지만, 수지 조성물 전체의 고형분 기준으로 20~80 중량％가 바람직하고, 특히 30~70 중량％가 바람직하다. 함유량이 상기 범위내이면 특히 저열팽창, 저흡수로 할 수 있다.
상기 수지 조성물은 특별히 한정되지 않지만, 커플링제를 이용하는 것이 바람직하다. 상기 커플링제는, 상기 열경화성 수지와 상기 무기 충전재의 계면의 습윤성을 향상시킴으로써 기재에 대하여 열경화성 수지 등 및 무기 충전재를 균일하게 정착시킬 수 있으며, 수지 조성물을 이용한 이하에서 설명하는 적층판은, 내열성, 특히 흡습 후의 솔더 내열성이 우수한 것이 된다.
상기 커플링제로서는, 통상 이용되는 것이라면 무었이든지 사용할 수 있지만, 구체적으로는 에폭시실란 커플링제, 양이온성 실란 커플링제, 아미노실란 커플링제, 티타네이트계 커플링제 및 실리콘 오일형 커플링제 중에서 선택되는 1종 이상의 커플링제를 사용하는 것이 바람직하다. 이것에 의해, 무기 충전재의 계면과의 습윤성을 높게 할 수 있어, 그것에 의해 수지 조성물을 이용한 상기 적층판은, 내열성이 우수한 것이 된다.
상기 커플링제의 함유량은 상기 무기 충전재의 비표면적에 의존하므로 특별히 한정되지 않지만, 무기 충전재 100 중량부에 대하여 0.05~3 중량부가 바람직하고, 특히 0.1~2 중량부가 바람직하다. 함유량이 상기 하한치 미만이면 무기 충전재를 충분히 피복할 수 없기 때문에 적층판의 내열성을 향상하는 효과가 저하하는 경우가 있으며, 상기 상한치를 넘으면 반응에 영향을 주어 적층판의 굴곡 강도 등이 저하하는 경우가 있다.
상기 수지 조성물은 필요에 따라서 경화촉진제를 이용해도 된다. 상기 경화촉진제로서는 공지의 물질을 이용할 수 있다. 예를 들면 나프텐산아연, 나프텐산코발트, 옥틸산주석, 옥틸산코발트, 비스아세틸아세토네이토코발트(II), 트리스아세틸아세토네이토코발트(III) 등의 유기 금속염, 트리에틸아민, 트리부틸아민, 디아자비시클로[2,2,2]옥탄 등의 3급 아민류, 2-페닐-4-메틸이미다졸, 2-에틸-4-에틸이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4-메틸-5-히드록시이미다졸, 2-페닐-4,5-디히드록시이미다졸 등의 이미다졸류, 페놀, 비스페놀 A, 노닐 페놀 등의 페놀 화합물, 아세트산, 안식향산, 살리실산, 파라톨루엔술폰산 등의 유기산 등, 또는 이들의 혼합물을 들 수 있다. 경화촉진제로서 이것들 중의 유도체도 포함하여 1 종류를 단독으로 이용할 수도 있고, 이들의 유도체도 포함하여 2 종류 이상을 병용할 수도 있다.
상기 경화촉진제의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 고형분 기준으로 0.05~5 중량％가 바람직하고, 특히 0.2~2 중량％가 바람직하다. 함유량이 상기 하한치 미만이면, 경화를 촉진하는 효과가 나타나지 않는 경우가 있으며, 상기 상한치를 넘으면 기재 (30)의 보존성이 저하하는 경우가 있다.
상기 수지 조성물에는, 페녹시 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리페닐렌옥사이드 수지, 폴리에테르술폰 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리스티렌 수지 등의 열가소성 수지, 스티렌-부타디엔 공중합체, 스티렌-이소프렌 공중합체 등의 폴리스티렌계 열가소성 엘라스토머, 폴리올레핀계 열가소성 엘라스토머, 폴리아미드계 엘라스토머, 폴리에스테르계 엘라스토머 등의 열가소성 엘라스토머, 폴리부타디엔, 에폭시 변성 폴리부타디엔, 아크릴 변성 폴리부타디엔, 메타크릴 변성 폴리부타디엔 등의 디엔계 엘라스토머를 병용해도 된다.
또, 상기 수지 조성물에는 필요에 따라서, 안료, 염료, 소포제, 레벨링제, 자외선 흡수제, 발포제, 산화 방지제, 난연제, 이온 포착제 등의 상기 성분 이외의 첨가물을 첨가해도 된다.
또, 상기 수지 조성물에서 이용되는 열경화성 수지 등은, 실질적으로 할로겐 원자를 포함하지 않는 것이 바람직하다. 이것에 의해, 할로겐 화합물을 이용하는 것 없이 난연성을 부여할 수 있다.
여기서, 실질적으로 할로겐 원자를 포함하지 않는다는 것은, 예를 들면 에폭시 수지 중의 할로겐 원자의 함유량이 0.15 중량％ 이하(JPCA-ES01-2003)의 것을 말한다.
기재 (30)의 열팽창 계수는 예를 들면 1~10 ppm/℃이다. 열팽창 계수는 예를 들면, 상술한 적층판의 동박을 전면 에칭하고, 얻어지는 적층판으로부터 테스트 피스를 잘라내고, TMA를 이용하여 10℃/분의 조건으로, 50℃~150℃에서의 면방향의 열팽창 계수를 측정함으로써 구할 수 있다.
배선 (10)은, 기재 (30) 위의 양면 또는 한쪽 면에 설치되어 있다. 또, 배선 (10)은, 기재 (30)의 내부에 설치되어 적층 구조를 가지는 기판 (100)을 형성해도 된다. 제1 금속재료는, 예를 들면 Fe-Ni계의 합금, W 또는 Wo 등이다. 여기서, Fe-Ni계의 합금으로서는, 코바(KOVAR(상표명)), 42 알로이(ALLOY), 인바(INVAR) 또는 슈퍼 인 바 등을 들 수 있다. 제1 금속재료의 열팽창 계수는, 예를 들면 0.1~8 ppm/℃이다. 기재의 열팽창 계수와 제1 금속재료의 열팽창 계수의 차이는, 예를 들면 0 ppm/℃~9.9 ppm/℃이다.
또, 제1 금속재료의 전기 저항율은 예를 들면 5×10-8~100×10-8Ω·m이다. 배선 (10)의 두께는 예를 들면 1~30μm이다. 또, 배선 (10)의 폭은 예를 들면 1~50μm이다. 배선 (10)의, 배선 (10)이 연재하는 방향과 수직인 단면의 형상은, 예를 들면 직각형(도 1 참조)이나, 반원통형 모양(도 7 참조)이다.
배선 피복막 (20)은, 배선 (10)의 하부를 덮도록 설치되어 있다. 배선 (10)의 상부에 위치하는 배선 피복막 (20)의 두께는 예를 들면 0.1~30μm이며, 배선 (10)의 두께의 0.1~1.2 배이다. 배선 (10)의 측면에 위치하는 배선 피복막 (20)의 두께는 예를 들면 0.1~30μm이며, 배선 (10)의 폭의 0.1~1.2 배이다. 배선 (10)의 하부에 위치하는 배선 피복막 (20)의 두께는, 예를 들면 0.1~30μm이며, 배선 (10)의 두께의 0.1~1.2 배이다. 전기 저항율과 열팽창 계수의 우수한 밸런스를 실현하기 위해서는, 배선 피복막 (20)의 두께와 배선 (10)의 두께 또는 폭과의 비율이, 이들의 범위에 있는 것이 바람직하다. 배선 (10)을 배선 피복막 (20)에 의해 덮은 배선 구조의, 배선이 연재하는 방향과 수직인 단면의 형상은 예를 들면 직각형(도 1 참조)이나, 반원통형 모양(도 7 참조)이다.
도 11은, 도 1에 나타내는 기판 (100)의 변형예를 나타내는 단면도이며, 도 7에 나타내는 예와는 상이한 예를 나타내고 있다. 도 11에 나타내는 바와 같이 배선 (10)의 연재 방향과 수직인 배선 (10)의 단면의 외형과 배선 (10)의 연재 방향과 수직인 배선 피복막 (20)의 단면의 외형은 서로 상이하다.
도 11(a)에 나타내는 예에 있어서, 배선 (10)의 연재 방향과 수직인 배선 (10)의 단면의 외형은 직각형이다. 한편, 배선 (10)의 연재 방향과 수직인 배선 피복막 (20)의 단면의 외형은 예를 들면 측면에 있어서 배선 (10)의 외형에 따르는 직선이며, 또한 상단부에 있어서 상측으로 볼록한 반원형 모양이 되어 있다.
이 때, 배선 (10)의 연재 방향과 수직인 배선 피복막 (20)의 단면의 외형은, 측면과 상단부의 사이에 모서리를 가지지 않는다. 또, 배선 (10)의 연재 방향과 수직인 배선 (10)의 단면의 외형은 측면과 상단부의 사이에 모서리를 가지고 있다.
또, 도 11(b)에 나타내는 예에 있어서, 배선 (10)의 연재 방향과 수직인 배선 (10)의 단면의 외형은 직각형이다. 한편, 배선 (10)의 연재 방향과 수직인 배선 피복막 (20)의 단면의 외형은, 예를 들면 측면이 상단측으로부터 하단측으로 향하여 넓어지고 있으며, 또한 상단부에 있어서 상측으로 볼록한 반원 형상이 되어 있다.
이 때, 배선 (10)의 연재 방향과 수직인 배선 피복막 (20)의 단면의 외형은, 측면과 상단부의 사이에 모서리를 가지지 않는다. 또, 배선 (10)의 연재 방향과 수직인 배선 (10)의 단면의 외형은, 측면과 상단부의 사이에 모서리를 가지고 있다.
제2 금속재료는, 예를 들면 Cu, Al, Au이다. 제2 금속재료의 열팽창 계수는 예를 들면 13 ppm/℃~25 ppm/℃이다. 제2 금속재료의 열팽창 계수와 제1 금속재료의 열팽창 계수의 차이는 예를 들면 5 ppm/℃~25 ppm/℃이다.
또, 제2 금속재료의 전기 저항율은 예를 들면 1×10-8Ω·m~3×10-8Ω·m이다. 제1 금속재료의 전기 저항율과 제2 금속재료의 전기 저항율의 차이는 예를 들면 2×10-8Ω·m~99×10-8Ω·m이다.
도 2는, 도 1에 나타내는 기판 (100)을 가지는 반도체 장치 (110)을 나타내는 단면도이다. 도 2에 나타내는 바와 같이, 기판 (100)은, 그 위에 반도체 소자 (60)을 실장하고, 반도체 장치 (110)을 구성한다. 본 실시 형태에서의 반도체 장치 (110)은 반도체 패키지이다. 반도체 소자 (60)을 구성하는 실리콘 기판은 예를 들면 3.5 ppm의 열팽창 계수를 가진다.
반도체 소자 (60)은 예를 들면 솔더 볼 (62)를 개재하여 기판 (100)과 플립 칩 접속한다. 솔더 볼 (62)는 주석, 납, 은, 구리, 비스무스 등으로 이루어진 합금으로 구성되는 것이 바람직하다. 반도체 소자 (60)과 기판 (100)의 플립 칩 접속은 플립 칩 본더 등을 이용하여 기판 (100) 위의 접속용 전극부와 반도체 소자 (60)의 솔더 볼 (62)의 위치 정렬을 실시한 뒤, IR리플로우 장치, 열판, 그 외 가열 장치를 이용하여 솔더 볼 (62)를 융점 이상으로 가열하고 기판 (100)과 솔더 볼 (62)를 용융 접합함으로써 접속한다. 더욱이 접속 신뢰성을 양호하게 하기 위하여 미리 기판 (100) 위의 접속용 전극부에 솔더 페이스트 등의 비교적 융점이 낮은 금속의 층을 형성해 두어도 된다. 이 접합 공정에 앞서서, 솔더 볼 (62) 및/또는 기판 (100) 위의 접속용 전극부의 표층에 플럭스(flux)를 도포함으로써 접속 신뢰성을 향상시킬 수도 있다.
플립 칩 접속에 의해 반도체 소자 (60)과 기판 (100)을 전기적으로 접속하는 경우 예를 들면 이들의 접속 부분에 언더 필 수지 (64)를 충전한다. 언더 필 수지 (64)는 특별히 한정되지 않지만, 종래부터 언더 필 수지로서 이용되고 있는 에폭시 수지 조성물이 바람직하게 이용된다.
또, 기판 (100)의 탑재면 측의 도체 회로층 위에, 다이 어태치(die attach)층을 형성하고, 상기 다이 어태치층을 개재하여 반도체 소자를 가접착하고, 필요에 따라서 경도(輕度)로 가압 하면서 다이 어태치층을 가열 연화 또는 가열 경화시킴으로써 반도체 소자를 고정할 수도 있다.
다이 어태치재로서는 예를 들면 (메타)아크릴산 에스테르 공중합체 등의 열가소성 수지를 함유하는 열가소성 수지 조성물로 이루어진 다이 어태치재 필름이나, 에폭시 수지 등의 열경화성 수지를 함유 하는 열경화성 수지 조성물로 이루어진 다이 어태치재 페이스트가 이용된다. 통상, 반도체 소자를 고정과 동시에, 또는 고정한 후, 반도체 소자 (60)과 기판 (100)을 와이어 본딩 등의 공지의 방법으로 전기적 접속한다.
전기적 접속 후, 소자 탑재면은 공지의 방법으로 봉지해도 되고, 예를 들면 봉지재에 의해서 봉지한다. 봉지재는 특별히 한정되지 않지만, 종래부터 알려져 있는 반도체 봉지용 에폭시 수지 조성물이 바람직하게 이용된다. 반도체 봉지용 에폭시 수지 조성물은, 에폭시 수지, 경화제, 무기 충전재, 경화촉진제, 그 외 필요에 따라서 착색제, 이형제, 저응력 성분, 산화 방지제 등의 첨가제를 함유하고, 이들 재료를 혼련하고, 과립 모양 또는 시트 내지 필름 모양으로 성형한 것을 봉지재로서 이용할 수 있다.
이와 같이, 본 실시 형태에서의 기판 (100)은, 반도체 소자 (60)을 탑재하여 반도체 패키지를 구성하는 인터포저이다. 그러나, 기판 (100)에 대신하여, 예를 들면 반도체 패키지를 탑재하는 회로 기판에 대하여 본 실시 형태에 관련된 배선 구조를 적용해도 된다.
다음으로, 기판 (100)의 제조 방법에 대하여 설명한다. 도 3 및 도 4는, 도 1에 나타내는 기판 (100)의 제1의 제조 방법을 나타내는 단면도이다. 우선, 도 3(a)에 나타내는 바와 같이, 기재 (30) 위에 제2 금속재료로 이루어진 금속층 (22)를 형성한다. 금속층 (22)는, 예를 들면 상기 적층판에 이용되는 금속박이어도 되고, 무전해 도금법, 전해 도금법, 이온 도금법에 의하여 형성되어도 된다. 그 다음으로, 금속층 (22)의 표면을 약액에 의해 조화 처리 후, 금속층 (22) 위에 레지스트 (40)을 형성한다. 그 후, 레지스트 (40)에 개구 (70)을 형성한다. 개구 (70)을 가지는 레지스트 (40)을 형성하는 방법은, 드라이 필름을 라미네이트 함으로써 금속층 (22)의 표면에 레지스트 (40)을 형성하고 노광하는 방법이나, 액상 레지스트를 금속층 (22) 위에 도포하고 노광하는 방법 등을 들 수 있다. 그리고, 도 3(b)에 나타내는 바와 같이, 레지스트 (40)의 개구 (70) 내에, 도금법에 의해 배선 (10)을 형성한다. 배선 (10)의 형성에는, 웨트(wet) 도금법이나 드라이 도금법이 이용되며, 예를 들면 금속층 (22)를 시드(seed)막으로 한 전해 도금법이 이용된다. 그 다음으로, 도 3(c)에 나타내는 바와 같이, 레지스트 (40)을 제거한다. 배선 (10)을 형성하는 방법은, 예를 들면 특개 2008-170438호 공보의 기재를 참고로 형성할 수도 있다.
그 다음으로, 도 4(a)에 나타내는 바와 같이, 금속층 (22) 위에, 배선 (10)이 노출하도록 배선 (10) 보다 폭이 넓은 개구 (72)를 가지는 레지스트 (42)를 형성한다. 개구 (72)를 가지는 레지스트 (42)를 형성하는 방법은, 드라이 필름을 라미네이트 함으로써 금속층 (22)의 표면에 레지스트 (42)를 형성하고 노광하는 방법이나, 액상 레지스트를 금속층 (22) 위에 도포하고 노광하는 방법 등을 들 수 있다. 그 다음으로, 도 4(b)에 나타내는 바와 같이, 배선 (10)의 상부 및 측부를 덮도록, 레지스트 (42)의 개구 (72) 내에, 도금법에 의해 제2 금속재료로 이루어진 금속층 (24)를 형성한다. 개구 (72) 내에 대한 금속층 (24)의 형성은, 예를 들면 전해 도금법에 의하여 실시된다. 이 경우, 예를 들면 도 4(a)에 나타내는 공정의 전에, 무전해 도금법에 의해, 금속층 (22) 및 배선 (10) 위에 Cu 시드막을 형성한다. 전해 도금으로는 황산구리 전해 도금을 사용할 수 있다. 또, 특별히 한정되지 않지만, 도금액 중에는 레벨러(leveler)제, 폴리머, 브라이트너(brightener)제 등의 첨가제가 포함되는 것이 바람직하다. 이것에 의해, 배선 (10)에 우선적으로 도금이 석출하고 제2 금속재료로 덮힌다.
그 다음으로, 도 4(c)에 나타내는 바와 같이, 레지스트 (42)를 제거한다. 그리고, 금속층 (22)의 일부를 에칭에 의해 제거하고, 평면시(平面視)로 배선 (10)과 겹치는 부분 및 배선 (10)의 주위에 위치하는 부분을 남긴다. 즉, 금속층 (22)의 일부를 에칭에 의해 제거하고, 배선 (10)의 상부, 측부 및 하부를 덮도록 퇴적된 제2 금속재료를 남긴다. 이 때, 인접하는 배선 (10) 사이에 위치하는 제2 금속재료는 제거된다. 이것에 의해, 인접하는 배선 (10)은 서로 분리된다. 이 때문에, 각 배선 (10)이, 각 배선 (10) 사이에 위치하는 제2 금속재료에 의해 서로 단락하는 것은 없다. 금속층 (22)는, 예를 들면 플래쉬 에칭에 의해 제거할 수 있다. 이것에 의해, 도 4(d)에 나타내는 바와 같이, 본 실시 형태에 관련된 기판 (100)의 배선 구조가 형성된다.
또한, 이 때, 배선 (10) 및 배선 피복막 (20)의 단면 형상은, 예를 들면 도 11(b)에 나타내는 것이 된다.
또, 기판 (100)은 다음의 제조 방법에 의하여도 얻을 수 있다. 도 5 및 도 6은, 도 1에 나타내는 기판 (100)의 제2의 제조 방법을 나타내는 단면도이다. 우선, 도 5(a)에 나타내는 바와 같이, 기재 (30) 위에 제2 금속재료로 이루어진 금속층 (22)를 형성한다. 그 다음으로, 금속층 (22) 위에 개구 (70)을 가지는 레지스트 (40)을 형성한다. 그 다음으로, 도 5(b)에 나타내는 바와 같이, 레지스트 (40)의 개구 (70) 내에, 도금법에 의해 배선 (10)을 형성한다. 그리고, 도 5(c)에 나타내는 바와 같이, 레지스트 (40)을 제거한다. 이들의 제조 공정에 대하여는, 제1 제조 방법과 동일하다.
그 다음으로, 도 6(a)에 나타내는 바와 같이, 배선 (10)의 상부 및 측부를 덮도록 금속층 (22) 및 배선 (10) 위에, 도금법에 의해 제2 금속재료로 이루어진 금속층 (24)를 형성한다. 이 공정에서의 금속층 (24)의 형성은, 예를 들면 금속층 (22)나 배선 (10)을 시드막으로 한 전해 도금법이 이용된다. 전해 도금에는 황산구리 전해 도금을 사용할 수 있다. 또, 특별히 한정되지 않지만, 도금액 중에는 레벨러제, 폴리머, 브라이트너제 등의 첨가제가 포함되는 것이 바람직하다. 그 다음으로, 도 6(b)에 나타내는 바와 같이, 금속층 (24) 위에 레지스트 (44)를 형성한다. 레지스트 (44)를 형성하는 방법은, 드라이 필름을 라미네이트 함으로써 금속층 (24)의 표면에 레지스트 (44)를 형성하고 노광하는 방법이나, 액상 레지스트를 금속층 (24) 위에 도포하고 노광하는 방법 등을 들 수 있다. 그 다음으로, 레지스트 (44)를 에칭 마스크로 하여 금속층 (22)의 일부 및 금속층 (24)의 일부를 에칭에 의해 제거하고, 평면시로 배선 (10)과 겹치는 부분 및 배선 (10)의 주위에 위치하는 부분을 남긴다. 즉, 배선 (10)의 상부, 측부 및 하부를 덮도록 퇴적된 제2 금속재료를 남긴다. 이 때, 인접하는 배선 (10) 사이에 위치하는 제2 금속재료는 제거된다. 이것에 의해, 인접하는 배선 (10)은, 서로 분리된다. 이 때문에, 각 배선 (10)이, 각 배선 (10) 사이에 위치하는 제2 금속재료에 의해 서로 단락하지는 않는다. 그리고, 레지스트 (44)를 제거하고, 도 6(c)에 나타내는 바와 같이 본 실시 형태에 관련된 기판 (100)의 배선 구조가 형성된다.
또한, 이 때, 배선 (10) 및 배선 피복막 (20)의 단면 형상은, 예를 들면 도 11(a)에 나타내는 것이 된다.
다음으로, 본 실시 형태의 효과를 설명한다. 배선 기판이나 반도체 장치에 발생하는 응력의 변형을 억제하기 위하여, 배선의 열팽창 계수를 저감하는 것이 요구된다. 한편으로, 반도체 장치의 고밀도, 고속 신호화를 위하여 기판에 이용되는 배선의 전기 저항율을 저감 하는 것도 소망된다. 그렇지만, 열팽창 계수와 전기 저항율은 트레이드 오프의 관계에 있으며, 이것들을 밸런스가 양호하게 양립시킨 배선 구조를 실현하는 것은 곤란했다.
본 발명자들은, 기판 위에 형성하는 미세한 배선 구조에 있어서도, 전류의 표면 효과가 일어나는 것을 발견하고, 본 실시 형태에 관련된 기판 (100)에 이르렀다. 즉, 본 실시 형태에 관련된 기판 (100)은, 배선 (10)을 구성하는 제1 금속재료는 배선 피복막 (20)을 구성하는 제2 금속재료 보다 낮은 열팽창 계수를 가진다. 또, 제2 금속재료는, 제1 금속재료 보다 낮은 전기 저항율을 가진다. 그리고 배선 피복막 (20)은, 배선 (10)의 상부, 측부 및 하부를 덮도록 설치되어 있다.
이와 같이, 본 실시 형태에 관련된 기판 (100)에서는, 전기 저항율이 낮은 제2 금속재료로 이루어진 배선 피복막 (20)이, 열팽창 계수가 낮은 배선 (10)의 상부, 측부 및 하부를 덮도록 형성되어 있다. 이 때문에, 배선 구조의 저열팽창 계수화에 의해, 기판의 단체 휨이나 반도체 소자 실장 후의 기판이나 반도체 소자의 휨을 저감 하고, 반도체 소자의 실장 신뢰성이나 반도체 장치의 접속 신뢰성을 높일 수 있다. 또, 표면 효과의 관점에서 효과적으로 배선 구조의 저전기 저항율화를 도모할 수도 있어서, 반도체 장치의 고밀도, 고속 신호화에 효과가 있다. 따라서, 열팽창 계수와 전기 저항율의 밸런스가 우수한 배선 구조를 실현할 수 있다.
또, 본 실시 형태에 의하면, 배선 피복막 (20)은, 배선 (10)의 적어도 상부 및 측부를 덮도록 설치되어 있다. 배선 구조에서의 표면 효과는, 배선 피복막 (20)이 배선 (10)의 상부 및 측부를 덮도록 설치됨으로써 현저해진다. 따라서, 배선 구조에서의 전기 저항율의 저감을 충분히 도모할 수 있다.
또, 배선 구조가 상이한 금속재료로 이루어진 복수의 금속층에 의하여 구성되어 있는 경우 금속층 사이의 열팽창 계수의 차이에 기인하여 배선 구조 내에서 잔류 응력의 변형이 발생하는 경우가 있다. 이 경우, 배선 구조에 있어서 휨이 발생하기 쉬워지며, 금속층 사이에서의 박리 등의 원인이 된다. 이것은, 반도체 장치의 장기 사용을 방해하는 요인이 된다. 본 실시 형태에 의하면, 배선 피복막 (20)은, 배선 (10)의 적어도 상부 및 측부를 덮도록 형성되어 있다. 이와 같은 구조를 가지기 때문에, 배선 구조에 있어서 휨이 발생하기 어렵고, 배선 (10)과 배선 피복막 (20)의 사이에 있어서 박리 등이 생기기 어렵다. 따라서, 반도체 장치의 장기 사용에서의 신뢰성을 높일 수 있다. 또, 본 실시 형태에 의하면, 배선 (10)의 상부, 측부 및 하부를 덮도록 배선 피복막 (20)이 형성되어 있기 때문에, 상기 효과가 보다 현저해진다.
(제2 실시 형태)
도 8은, 제2 실시 형태에 관련된 기판 (102)를 나타내는 단면도이다. 본 실시 형태에 관련된 기판 (102)는, 배선 (10) 하부에 배선 피복막 (20)이 설치되지 않은 것을 제외하고는, 제1 실시 형태에 관련된 기판 (100)과 동일한 구성을 가진다.
도 9 및 도 10은, 도 8에 나타내는 기판 (102)의 제조 방법을 나타내는 단면도이다. 본 실시 형태에 관련된 기판 (102)의 제조 방법은 다음과 같다. 우선, 도 9(a)에 나타내는 바와 같이, 기재 (30) 위에 제1 금속재료로 이루어진 금속층 (12)를 형성한다. 이 금속층 (12)는, 예를 들면 기재 (30) 위에 금속박을 프레스함으로써 형성된다. 또, 예를 들면 금속박에 수지를 코팅하거나 프리프레그를 라미네이트 함으로써 형성할 수도 있다. 그 다음으로, 제1 실시 형태와 동일하게 도 9(b)에 나타내는 바와 같이 기재 (30) 위에 형성된 금속층 (12) 위에 레지스트 (46)을 형성한다. 이 레지스트 (46)을 마스크로 하여 에칭을 실시해, 기재 (30) 위에 배선 (10)을 형성한다. 그리고, 도 9(c)에 나타내는 바와 같이, 레지스트 (46)을 제거한다.
그 다음으로, 도 10(a)에 나타내는 바와 같이 기재 (30) 위에 배선 (10)이 노출하도록 배선 (10) 보다 폭이 넓은 개구 (74)를 가지는 레지스트 (48)을 형성한다. 그 다음으로, 도 10(b)에 나타내는 바와 같이 배선 (10)의 상부 및 측부를 덮도록 레지스트 (48)의 개구 (74) 내에, 도금법에 의해 제2 금속재료로 이루어진 금속층을 형성한다. 이것에 의해, 배선 피복막 (20)이 형성되게 된다. 개구 (74) 내에 대한 금속층의 형성은, 예를 들면 전해 도금에 의하여 실시된다. 이 경우, 예를 들면 도 10(a)에 나타내는 공정의 전에, 무전해 도금법에 의해, 기재 (30) 및 배선 (10) 위에 Cu 시드막을 형성한다.
그 후, 레지스트 (48)을 제거한다. 이것에 의해, 도 10(c)에 나타내는 바와 같이, 본 실시 형태에 관련된 기판 (102)의 배선 구조를 얻을 수 있다.
또, 본 실시 형태에 있어서, 배선 피복막 (20)은 예를 들면 다음과 같이 형성할 수도 있다.
도 9(c)에 나타내는 공정을 거친 후, 배선 (10)의 상부 및 측부를 덮도록, 배선 (10) 위에 도금법에 의해 제2 금속재료로 이루어진 금속층을 형성한다(도시하지 않음). 이것에 의해, 배선 피복막 (20)이 형성되게 된다. 이 경우, 배선 (10) 위에 대한 금속층의 형성은, 예를 들면 배선 (10)을 시드막으로 한 전해 도금법에 의하여 실시된다.
(제3 실시 형태)
도 12는, 제3 실시 형태에 관련된 기판 (104)를 나타내는 단면도이다. 본 실시 형태에 관련된 기판 (104)에서는, 배선 (10)은 배선 하지 금속층 (26)을 개재하여 기재 (30) 위에 설치되어 있다. 이 점을 제외하고, 본 실시 형태에 관련된 기판 (104)는, 제1 실시 형태에 관련된 기판 (100)과 동일한 구성을 가진다.
다음으로, 본 실시 형태에 관련된 기판 (104)의 제조 방법을 설명한다. 도 13~15는, 도 12에 나타내는 기판 (104)의 제조 방법을 나타내는 단면도이다.
우선, 도 13(a)에 나타내는 바와 같이, 기재 (30) 위에, 개구 (80)을 가지는 레지스트 (50)을 형성한다.
다음으로, 도 13(b)에 나타내는 바와 같이, 레지스트 (50) 위 및 개구 (80)의 내벽에 배선 하지 금속층 (26)을 형성한다. 이것에 의해, 개구 (80)으로부터 노출한 기재 (30) 위에, 배선 하지 금속층 (26)이 형성되게 된다. 배선 하지 금속층 (26)은, 예를 들면 제2 금속재료를 이용하여 무전해 도금법에 의해 형성된다. 여기서, 배선 하지 금속층 (26)은, 배선 피복막 (20)과 동일한 금속에 의해 구성되어도, 상이한 금속에 의해 구성되어도 된다.
다음으로, 도 14(a)에 나타내는 바와 같이, 레지스트 (50)을 제거한다. 이것에 의해, 레지스트 (50) 위 및 개구 (80)의 측벽에 형성된 배선 하지 금속층 (26)은, 레지스트 (50)과 함께 제거되게 된다. 이것에 의해, 기재 (30) 위에 형성된 배선 하지 금속층 (26) 만이 남는다.
다음으로, 도 14(b)에 나타내는 바와 같이, 배선 하지 금속층 (26)을 시드로 한 전해 도금법에 의해, 배선 (10)을 형성한다. 이것에 의해, 배선 (10)은, 배선 하지 금속층 (26)을 개재하여 기재 (30) 위에 설치되게 된다.
다음으로, 도 14(c)에 나타내는 바와 같이, 배선 (10)의 측부 및 상부를 덮도록, 배선 피복막 (20)을 형성한다. 배선 피복막 (20)은 예를 들면 도 10에 나타내는 제2 실시 형태에 관련된 제조 공정과 동일한 공정에 의해 형성할 수 있다.
이것에 의해, 본 실시 형태에 관련된 기판 (104)의 배선 구조를 얻을 수 있다.
또, 도 13(b)에 나타내는 배선 하지 금속층 (26)을 형성하는 공정의 후, 이하에서 설명하는 공정에 의해 기판 (104)를 제조해도 된다.
레지스트 (50) 위 및 개구 (80)의 내벽에 배선 하지 금속층 (26)을 형성한 후, 도 15(a)에 나타내는 바와 같이, 레지스트 (50) 위 및 개구 (80)의 측벽에 형성된 배선 하지 금속층 (26)을 예를 들면 플래쉬 에칭에 의해 제거한다. 이것에 의해, 기재 (30) 위에 형성된 배선 하지 금속층 (26) 만이 남는다. 여기서, 예를 들면 도 13에 있어서 레지스트 (50)에 설치된 개구 (80)의 개구 폭이 매우 좁은 경우에는, 에칭액이 개구부에 침투하기 어려워진다. 이 때문에, 플래쉬 에칭 처리 후에 있어서의 배선 하지 금속층 (26)의 형상은, 결과적으로 도 15(a)에 나타내는 바와 같이 된다.
다음으로, 도 15(b)에 나타내는 바와 같이, 배선 하지 금속층 (26)을 시드로 한 전해 도금법에 의해, 배선 (10)을 형성한다. 이것에 의해, 배선 (10)은 배선 하지 금속층 (26)을 개재하여 기재 (30) 위에 설치되게 된다.
다음으로, 도 15(c)에 나타내는 바와 같이, 레지스트 (50)을 제거한다.
다음으로, 도 15(d)에 나타내는 바와 같이, 배선 (10)의 측부 및 상부를 덮도록, 배선 피복막 (20)을 형성한다. 배선 피복막 (20)은, 예를 들면 도 10에 나타내는 제2 실시 형태에 관련된 제조 공정과 동일한 공정에 의해 형성할 수 있다.
이것에 의해, 본 실시 형태에 관련된 기판 (104)의 배선 구조를 얻을 수 있다.
본 실시 형태에 의하여도, 제1 실시 형태와 동일한 효과를 얻을 수 있다.
이상, 도면을 참조하여 본 발명의 실시 형태에 대하여 서술하였지만, 이것들은 본 발명의 예시이며, 상기 이외의 여러가지 구성을 채용할 수도 있다.
이 출원은, 2010년 12월 3일에 출원된 일본 출원 특원 2010-270577을 기초로 하는 우선권을 주장하고, 그 개시의 전체를 여기에 삽입한다.

Claims (29)

  1. 기재와,
    상기 기재 위에 설치되어, 제1 금속재료로 이루어진 배선과,
    상기 배선의 적어도 상부 및 측부를 덮도록 설치된, 제2 금속재료로 이루어진 배선 피복막을 구비하고,
    상기 제1 금속재료는, 상기 제2 금속재료 보다 낮은 열팽창 계수를 가지고,
    상기 제2 금속재료는, 상기 제1 금속재료 보다 낮은 전기 저항율을 가지는 기판.
  2. 청구항 1에 있어서
    상기 배선 피복막은, 상기 배선의 하부를 덮도록 설치되어 있는 기판.
  3. 청구항 1 또는 2에 있어서,
    상기 제1 금속재료는 Fe-Ni계의 합금, W 또는 Mo인 기판.
  4. 청구항 1 내지 3의 어느 한 항에 있어서,
    상기 제2 금속재료는 Cu인 기판.
  5. 청구항 1 내지 4의 어느 한 항에 있어서,
    상기 배선의 상부에 위치하는 상기 배선 피복막의 두께는, 상기 배선의 두께의 0.1~1.2 배인 기판.
  6. 청구항 1 내지 5의 어느 한 항에 있어서,
    상기 제1 금속재료의 열팽창 계수는, 0.1 ppm/℃~8 ppm/℃인 기판.
  7. 청구항 1 내지 6의 어느 한 항에 있어서,
    상기 제2 금속재료의 열팽창 계수는, 13 ppm/℃~25 ppm/℃인 기판.
  8. 청구항 1 내지 7의 어느 한 항에 있어서,
    상기 기재의 열팽창 계수는, 1 ppm/℃~10 ppm/℃인 기판.
  9. 청구항 1 내지 8의 어느 한 항에 있어서,
    상기 제2 금속재료의 열팽창 계수와 상기 제1 금속재료의 열팽창 계수의 차이는, 5 ppm/℃~25 ppm/℃인 기판.
  10. 청구항 1 내지 9의 어느 한 항에 있어서,
    상기 기재의 열팽창 계수와 상기 제1 금속재료의 열팽창 계수의 차이는, 0 ppm/℃~9.9ppm/℃인 기판.
  11. 청구항 1 내지 10의 어느 한 항에 있어서,
    상기 배선의 두께는, 1μm~30μm인 기판.
  12. 청구항 1 내지 11의 어느 한 항에 있어서,
    상기 배선 피복막의 두께는, 0.1μm~30μm인 기판.
  13. 청구항 1 내지 12의 어느 한 항에 있어서,
    상기 제1 금속재료의 전기 저항율은, 5×10-8Ω·m~100×10-8Ω·m인 기판.
  14. 청구항 1 내지 13의 어느 한 항에 있어서,
    상기 제2 금속재료의 전기 저항율은, 1×10-8Ω·m~3×10-8Ω·m인 기판.
  15. 청구항 1 내지 14의 어느 한 항에 있어서,
    상기 제1 금속재료의 전기 저항율과 상기 제2 금속재료의 전기 저항율의 차이는 2×10-8Ω·m~99×10-8Ω·m인 기판.
  16. 청구항 1 내지 15의 어느 한 항에 있어서,
    상기 배선의 연재 방향과 수직인 상기 배선의 단면의 외형과, 상기 배선의 연재 방향과 수직인 상기 배선 피복막의 단면의 외형이 서로 상이한 기판.
  17. 청구항 16에 있어서,
    상기 배선의 연재 방향과 수직인 상기 배선의 단면의 외형은, 측면과 상단부의 사이에 모서리를 가지고 있으며,
    상기 배선의 연재 방향과 수직인 상기 배선 피복막의 단면의 외형은, 측면과 상단부의 사이에 모서리를 가지지 않은 것인 기판.
  18. 청구항 1 내지 17의 어느 한 항의 상기 기판과,
    상기 기판 위에 실장된 반도체 소자를 구비하는 반도체 장치.
  19. 청구항 1의 기판의 제조 방법으로서,
    상기 기재 위에, 상기 배선을 형성하는 공정과,
    상기 배선의 상부 및 측부를 덮는 상기 배선 피복막을 형성하는 공정을 구비하는 것인 기판의 제조 방법.
  20. 청구항 19에 있어서,
    상기 배선을 형성하는 상기 공정의 전에 있어서, 상기 기재 위에 상기 제2 금속재료로 이루어진 제1 금속층을 형성하는 공정을 구비하는 기판의 제조 방법.
  21. 청구항 20에 있어서,
    상기 제1 금속층을 형성하는 상기 공정에 있어서, 상기 제1 금속층은, 상기 기재의 전면에 형성되며,
    상기 배선을 형성하는 상기 공정은,
    상기 제1 금속층 위에, 개구를 가지는 제1 레지스트를 형성하는 공정과,
    상기 제1 레지스트의 개구 내에, 도금법에 의해 상기 배선을 형성하는 공정과,
    상기 제1 레지스트를 제거하는 공정을 포함하는 기판의 제조 방법.
  22. 청구항 21에 있어서,
    상기 배선 피복막을 형성하는 상기 공정은,
    상기 제1 금속층 위에, 상기 배선이 노출하도록 상기 배선 보다 폭이 넓은 개구를 가지는 제2 레지스트를 형성하는 공정과,
    상기 배선의 상부 및 측부를 덮도록, 상기 제2 레지스트의 개구 내에, 도금법에 의해 상기 제2 금속재료로 이루어진 제2 금속층을 형성하는 공정과,
    상기 제2 레지스트를 제거하는 공정과,
    상기 제1 금속층의 일부를 에칭에 의해 제거하고, 평면시(平面視)로 상기 배선과 겹치는 부분 및 상기 배선의 주위에 위치하는 부분을 남기는 공정을 포함하는 기판의 제조 방법.
  23. 청구항 21에 있어서,
    상기 배선 피복막을 형성하는 상기 공정은,
    상기 배선의 상부 및 측부를 덮도록, 상기 제1 금속층 및 상기 배선 위에 도금법에 의해 상기 제2 금속재료로 이루어진 제2 금속층을 형성하는 공정과,
    상기 제1 금속층의 일부 및 상기 제2 금속층의 일부를 에칭에 의해 제거하고, 평면시로 상기 배선과 겹치는 부분 및 상기 배선의 주위에 위치하는 부분을 남기는 공정을 포함하는 기판의 제조 방법.
  24. 청구항 20에 있어서,
    상기 제1 금속층을 형성하는 상기 공정은,
    상기 기재 위에, 개구를 가지는 제3 레지스트를 형성하는 공정과,
    상기 제3 레지스트 위 및 상기 제3 레지스트의 개구로부터 노출한 기판 위에, 상기 제1 금속층을 형성하는 공정과
    상기 제3 레지스트 위에 형성된 상기 제1 금속층을 제거하는 공정을 포함하는 기판의 제조 방법.
  25. 청구항 24에 있어서,
    상기 제3 레지스트 위에 형성된 상기 제1 금속층을 제거하는 공정은 상기 제3 레지스트를 제거함으로써 수행되며,
    상기 배선을 형성하는 공정은, 상기 제1 금속층을 시드로 한 도금법에 의해 수행되는 기판의 제조 방법.
  26. 청구항 24에 있어서,
    상기 배선을 형성하는 상기 공정은,
    상기 제1 금속층을 시드로 한 도금법에 의해 상기 배선을 형성하는 공정과,
    상기 제3 레지스트를 제거하는 공정을 포함하는 기판의 제조 방법.
  27. 청구항 19에 있어서,
    상기 배선을 형성하는 상기 공정은,
    상기 기재 위에, 상기 제1 금속재료로 이루어진 제3 금속층을 형성하는 공정과,
    상기 제3 금속층을 선택적으로 에칭하고, 상기 배선을 형성하는 공정을 포함하는 기판의 제조 방법.
  28. 청구항 27에 있어서,
    상기 배선 피복막을 형성하는 상기 공정은,
    상기 기재 위에, 상기 배선이 노출하도록 상기 배선 보다 폭이 넓은 개구를 가지는 제4 레지스트를 형성하는 공정과,
    상기 배선의 상부 및 측부를 덮도록, 상기 제4 레지스트의 개구 내에, 도금법에 의해 상기 제2 금속재료로 이루어진 제4 금속층을 형성하는 공정과,
    상기 제4 레지스트를 제거하는 공정을 포함하는 기판의 제조 방법.
  29. 청구항 27에 있어서,
    상기 배선 피복막을 형성하는 상기 공정은, 상기 배선의 상부 및 측부를 덮도록 상기 배선 위에, 도금법에 의해 상기 제2 금속재료로 이루어진 제4 금속층을 형성하는 기판의 제조 방법.
KR1020137016688A 2010-12-03 2011-11-25 기판, 반도체 장치 및 기판의 제조 방법 KR20130129994A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-270577 2010-12-03
JP2010270577 2010-12-03
PCT/JP2011/006578 WO2012073466A1 (ja) 2010-12-03 2011-11-25 基板、半導体装置および基板の製造方法

Publications (1)

Publication Number Publication Date
KR20130129994A true KR20130129994A (ko) 2013-11-29

Family

ID=46171440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137016688A KR20130129994A (ko) 2010-12-03 2011-11-25 기판, 반도체 장치 및 기판의 제조 방법

Country Status (4)

Country Link
JP (1) JP5105030B2 (ko)
KR (1) KR20130129994A (ko)
TW (1) TW201242446A (ko)
WO (1) WO2012073466A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316551B1 (ko) * 2021-01-26 2021-10-22 주식회사 아이에스시 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164476A (ja) * 2000-11-27 2002-06-07 Kyocera Corp 配線基板およびその製造方法
JP2010103385A (ja) * 2008-10-27 2010-05-06 Sony Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316551B1 (ko) * 2021-01-26 2021-10-22 주식회사 아이에스시 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법

Also Published As

Publication number Publication date
JP5105030B2 (ja) 2012-12-19
JPWO2012073466A1 (ja) 2014-05-19
WO2012073466A1 (ja) 2012-06-07
TW201242446A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
US8357859B2 (en) Insulating resin sheet laminate and multi-layer printed circuit board including insulating resin sheet laminate
US8604352B2 (en) Multilayer circuit board, insulating sheet, and semiconductor package using multilayer circuit board
TWI405523B (zh) 積層體、基板之製造方法、基板以及半導體裝置
KR101502653B1 (ko) 적층판, 회로판 및 반도체 장치
US20110120754A1 (en) Multilayer wiring board and semiconductor device
WO2012140908A1 (ja) 積層板、回路基板、および半導体パッケージ
JP2010004050A (ja) 半導体装置の製造方法
JP6083127B2 (ja) 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法
KR20130133199A (ko) 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치
KR101409048B1 (ko) 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
KR20150093730A (ko) 수지층이 형성된 금속층, 적층체, 회로 기판 및 반도체 장치
JP6472073B2 (ja) エポキシ樹脂含有ワニス、エポキシ樹脂組成物含有ワニス、プリプレグ、樹脂シート、プリント配線板、半導体装置
JP6217069B2 (ja) 樹脂基板、金属張積層板、プリント配線基板、および半導体装置
WO2013021587A1 (ja) プリプレグ、積層板、プリント配線基板、半導体パッケージおよび半導体装置
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法
JP2009070891A (ja) 半導体装置
JP2013006328A (ja) 積層板、回路基板、および半導体パッケージ
JP4385555B2 (ja) インターポーザ、半導体パッケージおよびその製造方法
JP2010080609A (ja) 半導体装置
KR20150008489A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2021152159A (ja) エポキシ樹脂含有ワニス、エポキシ樹脂組成物含有ワニス、プリプレグ、樹脂シート、プリント配線板、半導体装置
JP5353547B2 (ja) 金属箔付きプリプレグ、積層板およびインターポーザ
JP2020094111A (ja) プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP2013131532A (ja) 半導体装置の製造方法
JP2008205004A (ja) 回路基板の製造方法及び半導体製造装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid