TW201242446A - Circuit board, semiconductor device, and method for manufacturing circuit board - Google Patents

Circuit board, semiconductor device, and method for manufacturing circuit board Download PDF

Info

Publication number
TW201242446A
TW201242446A TW100144322A TW100144322A TW201242446A TW 201242446 A TW201242446 A TW 201242446A TW 100144322 A TW100144322 A TW 100144322A TW 100144322 A TW100144322 A TW 100144322A TW 201242446 A TW201242446 A TW 201242446A
Authority
TW
Taiwan
Prior art keywords
wiring
substrate
forming
metal material
metal layer
Prior art date
Application number
TW100144322A
Other languages
English (en)
Inventor
Yasuaki Mitsui
Iji Onozuka
Original Assignee
Sumitomo Bakelite Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co filed Critical Sumitomo Bakelite Co
Publication of TW201242446A publication Critical patent/TW201242446A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

201242446 六、發明說明： 【發明所屬之技術領域】 本發明係關於基板、半導體裝置及基板之製造方法。 【先前技術】 電子機器中所使用之半導體裝置，正持續著小型化、高密 度化、高機能化’已知有例如PoP(層疊封裝，Package 〇n Package)或 SiP(系統級封裝，SyStem in package)、FCBGA(覆 晶式球栅矩陣，Flip Chip Ball Grid Array)、FCCSP(覆晶式 日日片尺寸封裝Flip Chip Chip Scale Package)等之封裝形 式。隨者此種半導體裝置之小型化、高密度化的進展，而開 始對構成半導體裝置之半導體元件或佈祕板亦要求高水 準的小型化、薄型化。 作為用於將搭載、連接半導體元件而構成半導體裝置的佈 線基板減薄的方法，有效的是將屬於其支撐體的基材減薄。 然而’在乡數情況下，基材之齡彡脹係數大於半導體元件之 熱膝脹係數’佈線之觸祕數更加大於基材的熱膨脹係 數°如此’在各部分之間所發生之熱膨脹係數差使應力發生 於佈線基㈣半導體裝㈣㈣卜因此，若減薄基板，則因 各部分之熱輕餘差所造紅應力_基_性，而有容 易發生曲翹的問題。 因此，在將半導體裝置之與元件搭载面相反侧之面進行二 次連接至母_，有連接位置偏移而發生連接#的問題， 100144322 201242446 或在冷熱衝擊試驗中，容易發生半導體元件中之佈線層破壞 或於連接佈線基板與半導體元件之焊球中產生裂痕而可靠 性降低等的問題。 為了解決此等問題，而要求半導體元件與基材之熱膨脹係 數之失配的緩和，進行基板材料的低熱膨脹化。隨此，基材 與半導體元件之熱膨脹係數差雖變小，但相反地，用於基材 佈線之銅的熱膨脹係數不變，故必然地在基材或半導體元件 與佈線之間發生熱膨脹係數的失配，而發生佈線基板之單體 曲翹或使半導體元件安裝後之佈線基板或半導體元件之曲 翹的減低效果受限。 因此，為了使佈線基板之單體曲翹或半導體元件安裝後之 佈線基板或半導體元件之曲翹更加減低，而考慮於佈線中使 用熱膨脹係數小的金屬。例如，專利文獻1記載之技術，係 藉由以由銅與鐵-鎳系合金所構成的複合層作為電路導體， 而實現低熱膨脹佈線基板。 作為有關其他導電性金屬的技術，可舉例如專利文獻2、 3記載者。例如專利文獻2記載之技術，係關於雙金屬。作 為雙金屬中所使用之其中一導電性金屬的層，係使用藉電鍍 方式所形成之鐵-鎳(Fe-Ni)合金屬。又，專利文獻3記載之 技術，係關於固體氧化物型燃料電池的分離材等。具體而 言，係藉由於Cr-W-Fe系合金中添加Ti、Zr、Hf中之至少 一種，以實現與穩定化氧化锆之間的熱膨脹整合性等。 100144322 5 201242446 專利文獻1 :曰本專利特開平H-354684號公報 專利文獻2 :曰本專利特開2〇〇8_17〇438號公報 專利文獻3 :日本專利特開2〇〇2_249852號公報 【發明内容】 (發明所欲解決之問題） 設於佈線基板之佈線的熱膨脹係數，有較基材或半導體元 件等其他構材之熱膨脹係數相對性較高的情形。因此，於佈 線基板、或含有佈線基板之半導體裝置整體中發生應力的應 變，發生佈線基板之單體曲翹、或半導體元件安裝後之佈線 基板或半導體7G件的曲_。因此，期望能達到佈線之熱膨服 係數的減低’抑制佈線基板或半導體裝置中發生的應力應 變。另-方面’由於半導體裝置之高密度、高速信·，: 亦要求作成電阻率低之佈線構造，使佈線之導電性提升。 然而’可使用作為設於佈線基板之佈線的材料中，熱膨脹 係數與電阻率大多呈取捨的_。因此，難以實現平衡佳地 兼顧了低熱膨脹係數與低電阻率的佈線構造。故本發明係以 實現熱膨脹係數與電阻率之平衡優越之佈線構造為課題。 (解決問題之手段） 根據本發明，提供一種基板，其具備： 基材； 設於上述基材上，由第1金屬材料所構成的怖線；與 設置成被覆上述佈線之至少上部及側部，由第2金屬材料 100144322 201242446 所構成的佈線被覆膜； 上述第1金屬材料係具有較上述第2金屬材料低的熱膨脹 係數； 上述第2金屬材料係具有較上述第1金屬材料低的電阻 率0 根據本發明’提供一種半導體裝置，其具備上述基板、與 安裝於上述基板上之半導體元件。 根據本發明，提供一種基板之製造方法，其係上述基板的 製造方法，具備有··於上述基材上，形成上述佈線的步驟； 與形成被覆上述佈線之上部及側部之上述佈線被覆膜的步 驟。 (發明效果） 根據本發明，具有使由電阻率低之第2金屬材料所構成的 佈線被覆膜形成於熱膨脹係數低之佈線之表面側的佈線構 成因此’可達到佈線構造之熱膨服係數的減低。又’由表 皮效果的觀點而言，亦可有效達到佈線構造的低電陴率化。 因此’可貫現熱膨脹係數與電阻率之平衡優越的怖線構造。 【實施方式】 上述目的及其他目的、特徵及優點，將藉以下所述之較佳 實施形態及隨附之以下圖式進一步闡明。 以下針對本發明實施形態，使用圖式進行説明。又，所 有圖式中，對相同構成要件加註相同符號，並適當省略說明。 100144322 7 201242446 (第1實施形態） 圖1為表示第1實施形態之基板1〇〇的剖面圖。又，圖7 為表示圖1所示基板100之變形例的剖面圖。基板1〇〇具備 有基材30、佈線10與佈線被覆膜2〇。 佈線10係經由佈線被覆獏20設於基材30上。又，佈線 10係由第1金屬材料所構成。佈線被覆膜20設置成被覆佈 線10之至少上部及側部。又，佈線被覆膜20係由第2金屬 材料所構成。第1金屬材料具有較第2金屬材料低之熱膨脹 係數。第2金屬材料具有較第1金屬材料低的電阻率。又， 本說明書中，佈線10之下部係表示佈線10中與基材3〇相 對向的部分。亦即，所謂佈線10之上部，係指佈線1〇中與 基材30相對向之部分為相反侧的部分。以下，詳細說明基 板100的構成。 基材30係藉由由例如下述積層體所構成之積層板所形 成：使樹脂組成物浸含於基材中而成的預浸體之一片、或將 複數片積層而成的積層體；於上述積層體之兩面或單面上重 疊金屬箔的積層體；或於内層電路基板之兩面或單面上積層 了預浸體或樹脂片材的積層體。 上述金屬 '治並無特別限定，可舉例如銅及銅系合金、铭及 鋁系合金、銀及銀系合金、金及金系合金、鋅及鋅系合金、 鎳及鎳系合金、錫及錫系合金、鐵及鐵系合金等之金屬箔。 上述預次體係使後述樹脂組成物浸含於基材中而成者。藉 100144322 8 201242446 =到適合用於製造介電特性 電氣連接可錄等< *釘之機槭故、 上述基材並無特别印刷佈線板的預浸體。 等之玻璃纖維基材，^例如破_布、玻璃不織布 =;;Γ胺樹脂纖維等之聚酿胺系樹脂纖維，聚 =!:聚_脂纖維，香族聚醋樹脂纖維 主ρ二；^纖維，祕亞職脂纖維、氣職纖維等為 刀白、、’、、或不織布所構成的合金纖維基材，以牛皮紙、 棉織紙、_料核ι混抄紙料為域糾紙基材等 之有機纖維基材等。此等之中，較佳為麵纖維基材。藉此， 可提升預浸體之強度、降低吸水率，並可減小熱膨脹係數。 構成玻璃纖縣材之_並無制限定，可舉例如Ε玻璃、 C玻璃Α玻璃S坡璃、D玻璃、ΝΕ玻璃、τ玻璃、η玻 璃等。此等之中’較佳為Ε玻璃、S玻璃、D玻璃、τ玻璃。 藉此’可達成玻璃纖維基材之高彈性化，亦可減小熱膨脹係 數。 使上述樹脂組成物浸含於基材中的方法，可舉例如使本發 明之樹脂减物轉於溶媒巾而調製樹脂清漆，將基材浸潰 於樹脂清漆中的方法；藉由各種塗佈器進行塗佈的方法；藉 喷霧器進行吹附的方法等。此等之中，較佳為將基材浸潰於 樹脂清漆中的方法。藉此，可提升樹脂組成物對片狀基材的 次含性。又，在將基材浸含於樹脂清漆中的情況，可使用通 100144322 9 201242446 常之浸含塗佈設備。 上述樹脂清漆中所使用之溶媒，較佳係對上述樹脂組成物 中之樹脂成分顯示良好溶解性，但在不造成不良影響的範圍 内亦可使用貧溶媒。顯示良好溶解性之溶媒可舉例如丙綱、 甲基乙基酉同、曱基異丁基酮、環己酮、四氫呋喃、二曱基曱 醯胺、二甲基乙醯胺、二甲基亞砜、乙二醇、賽路蘇系： 必醇系等。 上述樹脂清漆中之固形份含量並無特別限定，較則 ，、主、、夫8〇重里/°、特佳％〜65重量％。藉此，可更加提升樹用 w對纖維基材的浸含性。使上述樹脂組 維基材，侬gif中、W洛y , 341 獲得基材3G ] 8G〜戰等予以乾燥，藉心 成^述樹脂組成物為由例如熱硬化性樹脂與填充材等所相 樹脂，可舉例如_酸清_脂、甲 脂:：=、雙“ _清漆樹脂等之__ ㈣t 溶__脂、洞油、亞麻仁油、胡桃油 型環氧樹"胁旨，F型環氧樹脂， :型则脂、雙盼z型環氣樹脂等之雙盼峨樹r 紛祕清_縣缝、料樹料之紛t 100144322 201242446 漆型環氧難’聯苯基環氧樹脂、聯苯技基魏氧樹脂、 芳基伸烧基型環氧樹脂、萘型環氧樹脂、蒽型環氧樹脂、笨 氧基型環氧Μ脂、：¾二稀基環氧樹脂、降彳㈣型環氧樹 脂、金岡m型環氧樹脂、s型環氧樹脂等之環氧樹脂，腺(尿 素)樹脂、三聚i胺樹料之具有三畊環的樹脂，不飽和聚 醋樹脂、雙馬來亞醯胺樹脂、聚胺基甲酸_脂、二婦兩基 駄酸醋樹脂、聚錢樹脂、具有苯并啊環之㈣、降福缔 系树知、氰酸酯樹脂、苯并環丁烯樹脂、雙馬來亞醯胺三畊 樹脂等。 此等之中，可單獨使用1種，亦可併用具有不同重量平均 刀子量之2種以上，或可併用i種或2種以上之上述樹脂與 其等之預聚物。 ^ 此等之中，特佳為環氧樹脂、氰酸酯樹脂（包括氰酸酯樹 月曰之預聚物）、酚樹脂、苯并環丁烯樹脂及雙馬來醯亞胺三 °井樹脂中之至少1種的熱硬化性樹脂。此等之巾，最佳為氰 酉欠酉曰樹月曰。藉此’可減小基材30之熱膨脹係數。再者，基 材30之電氣特性(低介電係數、低損耗因數）、機械強度等 亦優越。 上述氰酸醋樹脂，有如使鹵化氰化合物與紛類反應，視需 要藉加熱等方法進行預聚化而可得到的樹脂。具體可舉例如 祕'月漆型氰酸酉旨樹月旨、萘齡型氰酸醋樹脂、二環戊二歸型 氮酸酿樹脂、聯苯芳烧基型氰動旨樹脂、雙盼Α型氰醆醋 100144322 201242446 Μ月曰、雙紛E型氰酸酯樹脂、四曱基雙酚F型氰酸酯樹脂 等之雙酚型氰酸酯樹脂等。此等之中，較佳為酚醛清漆型氰 酸酯樹脂。藉此可因交聯密度增加而提升耐熱性，並提升樹 脂組成物等之難燃性。 其係因為酚醛清漆型氰酸酯樹脂於硬化反應後形成三讲 環所致。又，可認為酚醛清漆型氰酸酯樹脂係其構造上的苯 比例南，容易碳化所致。 作為上述酚醛清漆型氰酸酯樹脂，可使用例如式（1)所示 者。 [化1]
上式⑴所示之盼酸清漆型氰酸醋樹脂之平均重複單位 並無特別限定，較佳為i普特佳2〜7。若平均重複單位2 未滿上述下限值，财祕清漆型氰酸輯脂之耐熱性 低’β於加熱時低量體發生脫離、揮發的情形。又，若; 複單位η超過±述上限值，财溶融財變得過高、義 30之成开)性降低的情形。 上述鼠酸輯樹脂之f善正仏八7 — 曰之重量千均分子量並無特別限定m 均分子量較佳為500〜4 son 4* y-t 量平 100144322 4,500、特佳60㈡，000。若重量平均
S 12 201242446 刀子置未滿上述下限值，則在製作基材3G時，有發生黏性， 基材30、彼此接觸時互相附著、或發生樹脂轉印的情形。又， 右重量平均77子量超過上述上限值，則反應過快，在作成基 板(尤其是電路基板)時，有發±_不1 、或層間剝離強度 降低的情形。 上述氛S欠S曰柯脂等之重量平均分子量，可藉由例如 ㈣(凝膠滲透層析法，標準物質：苯乙烯換算)進行測定。 另外雖無特別限定’上述氰動旨樹脂可單獨使用^種， 亦可併用具有不同重量平均分子量的2種以上，或亦可將！ 種或2種以上之上述樹脂與其等的預聚物併用。 上述熱硬化性樹脂之含量並無特別限定 ’以上述樹脂組成 ㈣體之固形份基準計，較佳為⑽重量％、特佳2〇〜％ 重量％。若含量未滿上述下限值，則有難以形成基材％的 It形’方超過上述上限值’則有基材3G之強度降低的情形。 在使用氰酸㈣脂（尤其是_清漆型氰㈣樹脂)作為 ^述熱硬化性樹科，較佳係使用環氧樹脂（實質上不含南 素原子）。作為上述環氧樹脂，可舉例如物 月旨、雙紛F型氰㈣㈣、雙㈣魏氧樹脂、㈣2 :咖旨、·Μ型環氧樹脂、雙齡p型環氧樹脂、4 7氧樹脂等之雙紛型環氧樹腊，紛盼經清漆型環: 二甲:祕清漆環氧樹脂等之崎漆 ： 型％氧樹脂、茬型環氧樹脂、胸分— 聯本 100144322 曰聯本芳烧基型環氧樹脂等之芳 13 201242446 基伸烧基型環氧樹脂’萘型環氧樹脂、蒽型環氧樹脂、苯氧 基環氧樹脂、二環戊二烯型環氧樹脂、降箱烯型環氧樹脂、 金剛烷型環氧樹脂、第型環氧樹脂等。 作為環氧樹脂，可單獨使用此等中之】種，亦可併用 不同重量平均分子量的2種以上，或亦可將1種或2種:上 之上述樹脂與其等的預聚物併用。 此等¥氧樹脂中，特佳為芳基伸烧基型環氧樹脂。藉此， 可提升吸濕焊錫耐熱性及難燃性。 9 上述所謂芳基狀基型環氧樹脂，係指於重複單位中 1個以上芳基伸録的環氧樹脂。可舉例如“環氧樹脂、 聯苯二亞甲基型環氧樹脂等。此等之中，較佳為聯苯二亞甲 基型環氧樹脂。聯苯二亞甲基型環氧樹脂例如^式⑺所 示0 [化2]
(2) η為任意整數 上式所示之聯苯二W基型環氧樹脂的平均重複單位 η，並無特別限定，較佳為㈣、特佳W。若平均重複單 位η未滿上述下限值，則聯苯二亞甲基型環氧樹脂容易結晶 化，對通用溶媒之溶解性較為降低，故有難以處理的情形。 又，若平均重複單位時過上述上限值，财樹脂流動 100144322
S 14 201242446 低、成為成形不良等原因的情形。 上述環氧伽之含量並鱗職定，續驗減整徵之 基準计，較佳為P50重量％、特佳2〜仙重量％。若 料上述下限值’則有氰動旨樹脂之反應性降低、或所 仔製叩之财濕性降低的情形；若超過上述上限值，則有耐執 性降低的情形。 “、 、，裒氧树月日之重1平均分子量並無特別限定，重量平均 :二子，較佳為5G。〜2〇，_、特佳_〜15，_。若重量平均 二子里未滿上述下限值’則有於基材如中發生黏性的情 形右超過上述上限值，則製作基材％時，有對片狀基材 之次含性降低、無法得到均勻製品的情形。 上述％氧树月曰之重量平均分子量可藉由例如Gpc(凝膠渗 透層析法，標準物質：聚苯乙馳算)進行測定。 在使用氰酸i旨樹脂（尤其是祕清漆型氰酸賴脂)作為 上述熱硬化樹脂時，較佳係使用_脂。作為上述盼樹脂， 可舉例如祕清漆型_脂、甲_盼樹脂、芳基伸烧基型 紛樹脂等。作為_脂，可單獨使用此料之丨種，亦可併 用具料同重量平均分子㈣2種以上，或亦可將丨種或2 -種以上之上述樹脂與其等的預聚物併用。此等之中，較佳為 方基伸烧基型盼樹脂。藉此可進—步提升吸濕焊錫耐熱性。 作為上述芳基伸烷基型酚樹脂，可舉例如茬型酚樹脂、聯 苯二亞曱基㈣樹脂等。聯苯二亞甲基型賴脂可由例如式 100144322 ,, 201242446 (3)所示。 [化3]
(3) η為任意整數 工不之禪笨_ 特別限^：，較佳為丨丨亞甲基型⑽脂之錢單位η並無 滿上述下限值，則 特佳2〜8。$平均重複單位η未 限值，則有與其他:熱,_低的情形。又，若超過上述上 藉由上述氰酸_ \之相溶性降低、作業性降低的情形。 芳基伸燒基鶴樹骑其是祕清漆型氰酸醋樹脂）與 應性。 9、、、且合，可控制交聯密度，容易控制反 份基準計，較特^限Η樹脂組成物整體之固形 未滿上、f 重量％、特佳5〜4 〇重量％。若含量 值，則：广，則有耐熱性降低的情形;若超過上述上限 值則有缺低_ — _情形。 亡：樹脂之重量平均分子量並無特 =:為4._2〜1樣 千均:子量若未滿上述下限值，則有基材％發生黏性的情 ’右超過上述上限值，則製作基材3G時，則有對片狀基 材之浸含性降低、無法得到均勻製品的情形。 上述紛樹脂之重量平均分子量，可藉由例如Gpc(凝膠渗 100144322
16 S 201242446 透層析法，標準物質：聚笨乙烯換算）進行測定。 再者，於使用上述氰酸酯樹脂（尤其是酚醛清漆型氰酸酯 樹脂)與上祕樹脂（芳基躲基⑽樹脂，尤其是聯苯二亞 曱基型盼樹脂)與上述環氧樹脂(芳基伸院基型環氧樹脂，尤 其疋聯苯一亞甲基型環氧樹脂）的組合製作基板（尤其是印 刷佈線板)時’可得到特別優越的尺寸穩定性。、 另外，上述樹脂組成物較佳係含有無機填充材。藉此，即 使將基材30薄膜化(厚度〇 4mm以下)仍可使其強度優越。 再者，亦可提升基材30之低熱膨脹化。 作為上述無機填充材’可舉例如滑石、燒成黏土、未燒成 黏土、雲母、玻璃等之石夕酸鹽，氧化鈦、氧化紹、核土 氧匕夕溶融一氧化石夕等之氧化物，碳酸約、碳酸鎮、水 滑石等之碳酸鹽，氫氧化紹、氫氧化鎮、氫氧化料之氫氧 化物，硫酸鋇、硫_、亞硫_等之硫酸鹽或亞硫酸鹽， 硼I鋅、甲基硼酸鋇、蝴酸銘、蝴酸舞、删酸納等之職鹽， 氮化銘、氮化、氮化發、氮 ^ 酸鋇等之鈦酸鹽等。 4之氮化物’鈦酸銘、欽 充材，可單獨使用此等中之一種，亦可併用 之中，特佳為彻，由低熱膨脹性飾 :)較佳為炼融二氧化啊尤其是球狀炼融二^ 肩為破碎狀、球狀’但在為了確 浸含性而降低樹聽成物之㈣黏料，可採用使用球狀二 100144322 17 201242446 氧化矽等配合其目的的使用方法。 上述無機填充材之平均粒徑並無特別限定，較佳為 0.01〜5μ：η ’特佳（U〜2μιη。若無機填充材之粒徑未滿上述下 限值’則清漆黏度變高，故有對預浸體製作時之作業性 影響的情形。又，絲徑超過上述上限值，財於清漆^ 生無機填充材崎等現㈣情形。該平均粒徑可藉由^如^ 度分佈計(HORIBA製，LA-500)依進行測定。 另外，上述無機填充材並無特別限定，可使用平均粒徑為 單分散的無機填充材，亦可使用平均粒徑為多分散的無機填 充材。再者，亦可併用平均粒徑為單分散及/或多分散之無 機填充材的1種或2種以上。 更佳係平均粒徑5μιη以下之球狀二氧化石夕（尤其是球狀溶 融二氧化矽），特佳係平均粒徑0.01〜2μιη之球狀熔融二氧化 石夕。藉此，可提升無機填充材的填充性。 上述無機填充材之含量並無特別限定，較佳係以樹脂組成 物整體之固形份基準計為20〜80重量％、更佳3〇〜7〇重量 %。若含量為上述範圍内，則尤其可作成低熱膨脹、低吸水 者。 上述樹脂組成物並無特別限定，可使用偶合劑。上述偶合 劑係提升上述環氧樹脂與上述無機填充材之界面的濕潤 性’藉此可使熱硬化性樹脂等及無機填充材對纖維基材均勻 地固定’使用了樹脂組成物之以下說明的積層板將成為耐熱 100144322 201242446 性、尤其是吸濕後之焊錫耐熱性優越者。 上述偶合劑可使用通常所使用之任意者，具體而〜 s，較佳 係使用選自環氧基矽烷偶合劑、陽離子性矽烷偶含 Μ、胺基 矽烷偶合劑、鈦酸系偶合劑及聚矽氧油型偶合劑中 , 的1種以 上偶合劑。藉此，可提高與無機填充材間之界面的滹、 因此，使用了樹脂組成物之上述積層板成為耐熱性 越者。 上述偶合劑之含量係依存於上述無機填充材 、 叱表面穑 而無特別限定，相對於無機填充材1 重量份， _〜3重量份、特佳（U〜2重量份。若含量未滿上魂下 則無法充分被覆無機填充材、提升積層板之賴性的效^降 低。若超過上述上限值’财對反應造成影響、積層板之彎 曲強度等降低的情形。 樹脂組成物中視需要亦可使用硬化促進劑。作為上述硬化 促進劑，可使用公知物。可舉例如萘酸鋅、萘酸始、辛酸錫、 辛@夂姑、冑乙醯基丙酮師1}、三乙醯基丙騎㈣等之有 3^金屬鹽’三乙基胺、三丁基胺、二。丫雙環[2,切辛院等之 +及甲胺其類、2·苯基·4_甲基料、2·乙基·4·乙基料、2_苯基 其畔2~苯基句基_5.羥基料、2-苯基_4,5_二經 ^之♦坐類，朌、雙酶A、壬基紛等之紛化合物，醋 用以，亦足進劑’此等之中，包括其衍生物可單獨使 種亦可併用包括其等衍生物的2種以上。 100144322 19 201242446 上述硬化促進劑之含量並益特 ^ 、、J限疋，依上述樹脂組成物 t。㈣基準计，較佳為_〜5重量%、特佳0.2〜2重 = 若含量未滿上述下限值’則有無法表現促進硬化之效 果的情形；若超過上述上限僧， ㈣形。 PMi财歸30之保存性降低 上述樹脂組成物中，亦可併 敌 』开用本氧基樹脂、聚醯亞胺樹 月=酿祕亞胺樹脂、聚麵樹脂、聚㈣樹脂、聚_ /乙稀熟、聚笨乙_脂等之熱可塑性樹脂，苯乙稀 丁二婦共聚物、苯乙豕異紅埽絲㈣之聚苯乙稀系熱 可塑性彈性體、聚稀烴系熱可塑性彈性體、聚醢胺系彈性 體、聚^系彈性體等之熱可塑性彈性體，聚丁二稀、環氧基 改質聚丁二稀、丙烯酸改質聚丁二婦、甲基丙烯酸改質聚丁 二稀等之二稀系彈性體。 另外，上述樹脂組成物中，視需要亦可添加顏料、染料、 消泡劑、均平劑、紫外線吸收劑、發泡劑、抗氧化劑、難燃 劑、離子捕捉劑等之上述成分以外的添加物。 、 另外’上述樹脂組成物中所使用之熱硬化性樹脂等，較佳 係實質上不含鹵素原子者。藉此，可不使用齒素化合物而賦 予難燃性。 於此’所謂實質上不含函素原子，係指例如環氧樹脂中之 齒素原子之含量為0.15重量％以下(JPCA-ES01-2003)者。 基材30之熱膨脹係數為例如。熱膨脹係數係 100144322 20 201242446 例如對上述積層板之銅料行整面_，由所得積層板切出 »式驗片使用ΤΜΑ依1〇 c /分鐘之條件，測定5〇°c〜15〇°C 下之面方向之熱膨脹係數而求得。 佈線10係设於基材30上之兩面或單面上。又，饰線10 亦T«又於基材30之内部，形成具有積層構造的基板1〇〇。 第1金屬材料為例如Fe_Ni系之合金、w或w〇等。於此， 作為Fe-Ni系之合金，有如K〇var(商標名）、42合金、銦鋼 或超級銦鋼等。第丨金屬材料之熱膨脹係數為例如 〇·1〜8ppm/°C。基材之熱膨脹係數與第i金屬基材之熱膨脹 係數的差’為例如0ppm/°C〜Mppm/t。 另外，第1金屬材料之電阻率為例如 5xl0·8〜10〇χ10·8Ω · m。佈線1〇之厚度為例如。又， 佈線1〇之寬為例如1〜5〇μιη。佈線1〇之與佈線所延伸 存在之方向呈垂直的剖面的形狀，為例如矩形（參照圖1)或 半圓筒形狀(參照圖7)。 佈線被覆骐20係設置成被覆佈線1〇之下部。位於佈線 1〇之上部的佈線被覆膜20的厚度，為例如0.1〜30μιη，為 佈線二厚度的G1〜12S。位於佈、線⑺側面之佈線被覆膜 2〇的厚度’為例如〇.卜鄭瓜，為佈線丨〇厚度的〇丨〜丨2倍。 為了實現電卩且率與熱膨脹係數的優越平衡，較佳係使佈線被 覆膜^0之厚度、與佈線1G之厚度或寬度的比率為此等範 圍藉佈線被覆膜2〇被覆了佈線1〇之佈線構造中，與佈線 100144322 21 201242446 所延伸存在之方向呈垂直之剖面的形狀為例如矩形（參照圖 1)或半圓筒形狀（參照圖7)。 圖11為表示圖1所示基板謂之變形例的剖面圖，與圖 7所不例為相異例。如圖11所示般，與佈線10之延伸存在 方向呈垂直之佈線1G的剖面的外形、以及與佈線1()之延伸 存在方向呈垂直之佈線被覆膜20的剖面的外形，彼此相異。 圖11(a)所*之例中，與佈線1〇之延伸存在方向呈垂直之 佈線1〇的剖面外形為矩形。另一方面，與佈線1〇之延伸存 在方向呈垂直之佈線被覆膜2〇的剖面外形係例如在側面 中為沿著佈線10外形的直線，且在上端部呈朝上侧膨起的 半圓形狀。 此時’與佈線1 〇之延伸存在方向呈垂直之佈線被覆膜20 的剖面外形’係於側面與上端部之間不具有角。又，與佈線 10之延伸存在方向呈垂直之佈線1〇的剖面外形，係於側面 與上端部之間具有角。 另外，圖11(b)所示之例中’與佈線10之延伸存在方向呈 垂直之佈線1〇的剖面外形為矩形。另一方面，與佈線10 之延伸存在方向呈垂直之佈線被覆膜2〇的剖面外形，係例 如由上端側起朝下端側擴展’且在上端部呈朝上側膨起的半 圓形狀。此時，與佈線10之延伸存在方向呈垂直之佈線被 覆膜20的剖面外形，係於側面與上端部之間不具有角。又， 與佈線10之延伸存在方向呈垂直之佈線1〇的别面外形，係 100144322 22 201242446 於側面與上端部之間具有角。 第2金屬材料為例如Cu、A1、Au。第2金屬材料之熱膨 脹係數為例如13ppm/°C〜25ppm/°C。第2金屬材料之熱膨脹 係數與第1金屬材料之熱膨脹係數的差，為例如 5ppm/°C 〜25ppm/°C。 另外，第2金屬材料之電阻率為例如 1χ1(Τ8Ω · m〜3χ1〇_8Ω · m。第1金屬材料之電阻率與第2金 屬材料之電阻率的差，為例如2χ1〇·8Ω · m〜99χΐ〇-8Ω · m。 圖2為表示具有圖！所示基材1〇〇之半導體裝置li〇的剖 面圖。如圖2所示，基板1〇〇係於其上安裝半導體元件6〇， 構成半導體裝置110。本實施形態之半導體裝置11〇為半導 體封裝。構成半導體元件6〇之矽基板具有例如3.5ppm的熱 膨脹係數。 … 半導體7L件60係例如經由焊球62而與基板1〇〇與倒裝晶 片連接4球62較佳係由含有錫、錯、銀、鋼、絲等之人 金所構成。半導體元件6G與基板間之峨晶片連接， 係使用倒裂晶片黏接機等，在進行了基板1GG上之連接用電 極部與半導體元件60之焊球62的對位後，使用IR迴蟬裳 置”、、板其他加熱裝置將焊球62加熱至融點以上，將基 板100與焊球62進行溶融接合，藉此予以連接。又，為了 使連^可靠性良好，亦可事先於基板⑽上之連接用電極部 形成焊錫膏等之融點較低之金屬的層。在此接合步驟前，亦 100U4322 23 201242446 可於錫球62及/絲板H)0_L之連制電極料表層上塗 助焊劑’藉此提升連接可靠性。 广在藉由倒裝晶片連接將半導體元件6〇與基板剛進行 氣性連接時，於例如此等之連接部分填充底填樹脂64。底 填樹脂64並無制限定，適合制習知以來底 填樹脂的環氧樹脂組成物 卞為底 卜藉由在基板100之搭載面側之導體電路層上，形 黏晶層’經由姉晶層將半導體元件假接黏，視f要一邊 度按押、—邊使黏晶層進行加熱軟化或加熱硬化 半導體元件。 j j固疋 2為黏糾’係使關如由含有（甲基)⑽_共 的熱可塑性樹脂組成物所構成的黏晶材: ^或“有環氧樹脂等之熱硬化性樹脂之熱硬化性樹脂叙 或固=成的黏晶材f。通f，在固定半導體元件之同時、 方:後，將何體元件6G與基板⑽翁線接 方法進行電氣性連接。 么知 封:Γϊ接後，可依公知方法密封元件搭载面，例如藉密 密封材並無特別限定，適合使用習知以來所 二 成物。半導體_環氧樹 劑、其他= 化劑、無機填充材、硬化促進 等之二 色劑、脫模劑、低應力成分、抗氧化劑 "知將此等材料混練，成形為顆粒狀或片材或薄膜 100144322 24 201242446 狀而使用作為密封材。 如此，本實施形態之基板1〇〇，係搭載半導體元件60而 構成半導體封裝的中介板。然而，亦巧·取代基板100 ’例如 搭載半導體封裝之電路基板中亦可應用本實施形態的佈線 構造。 接著，說明基板100之製造方法。圖3及圖4為表示圖1 所示基板100之第1製造方法的剖面圖。首先，如圖3(a) 所示，於基材30上形成由第2金屬材料所構成的金屬層 22。金屬層22可為例如上述積層板中所使用的金屬箔，亦 可藉由無電解鍍敷法、電鍍法、離子植入法所形成。接著， 對金屬層22表面藉藥液進行粗化處理後，於金屬層22上形 成阻劑層40。其後，於阻劑層40形成開口 7〇。形成具有開 口 70之阻劑層40的方法’可舉例如藉由對乾薄膜進行層: 而於金屬層22表面上形成阻劑層4〇並進行曝光的方法，或 於金屬層22上塗佈液狀阻劑並進行曝光的方法等。然後， 如圖3⑻所示’於阻劑層40之開口 7〇内，藉鍛敷法形成佈 線10。佈、線10之形成，係使用濕式鑛敷法或乾式鑛敷法， 例如使用以金屬層22作為種子膜的電鍍法。接著，如圖3(c) 所示般，去除阻劑層40。形成佈線1〇之方法，亦可參考例 如曰本專利特開2008-170438號公報之記载而形成。 接著，如圖4⑻所示，於金屬層22上，依使佈線1〇露出 之方式形成具有較佈線10幅度寬之開口 72的阻劑層42。 100144322 25 201242446 形成具有開口 72之阻劑層42的方法，可舉例如藉由將乾薄 膜層合而於金屬I Μ表面上形成阻劑層a並進行曝光的方 法，或於金屬層22上塗佈液狀阻劑並進行曝光的方法等。 接著如圖4(b)所示般，依被覆佈線1〇之上部及侧部的方 法，於阻劑42之開口 72内，藉鍍敷法形成由第2金屬材料 所構成的金屬層24。開口 72内之金屬層24的形成，係藉 由例如電解錢敷法所進行。此時，在例如圖4(a)所示之步驟 刖’藉無電解鍍敷法，於金屬層22上及佈線1〇上形成cu 種子膜。電鍍時可使用硫酸銅電鍍。又，雖無特別限定，但 較佳係於鍍液中含有均平劑、聚合物、增白劑等之添加劑。 藉此’於佈線10優先地析出鍍敷而被第2金屬材料所被覆。 接著’如圖4(c)所示，去除阻劑層42。然後，將金屬層 22之一部分措餘刻去除’留下俯視時與佈線10重叠之部分 及位於佈線10周圍的部分。亦即，藉蝕刻去除金屬層22 之一部分’依被覆佈線10之上部、侧部及下部的方式殘留 所堆積的第2金屬材料。此時，使位於鄰接之佈線1〇間的 第2金屬材料去除。藉此，使鄰接之佈線1〇彼此分離。因 此，各佈線10不致因位於各佈線10間的第2金屬材料而發 生短路。金屬層22可藉由例如快速蝕刻而去除。藉此，如 圖4(d)所示，形成本實施形態之基板1〇〇的佈線構造。 尚且，此時，佈線1〇及佈線被覆膜20之剖面形狀係如圖 11(b)所示。 100144322 26 201242446 另外，基板100亦可藉由下述製造方法獲得。圖5及圖6 為表示圖1所示基板100之第2製造方法的剖面圖。首先， 如圖5(a)所示般，於基材30上形成由第2金屬材料所構成 的金屬層22。接著，於金屬層22上形成具有開口 70的阻 劑層40。接著，如圖5(b)所示，於阻劑層40之開口 70内， 藉鍍敷法形成佈線10。然後，如圖5(c)所示，去除阻劑層 40。關於此等之製造步驟，係與第1製造方法相同。 接著，如圖6(a)所示般，依被覆佈線10之上部及側部的 方式，於金屬層22上及佈線10上，藉鍍敷法形成由第2 金屬材料所構成的金屬層24。此步驟中之金屬層24的形 成，係例如使用以金屬層22或佈線10作為種子膜的電鍍 法。電鍍時係使用硫酸銅電解。又，雖無特別限定，但較佳 係於艘液中含有均平劑、聚合物、增白劑等之添加劑。接著， 如圖6(b)所示，於金屬層24上形成阻劑層44。形成阻劑層 44的方法，可舉例如藉由將乾薄膜層合而於金屬層24表面 上形成阻劑層44並進行曝光的方法，或於金屬層24上塗佈 液狀阻劑並進行曝光的方法等。接著，以阻劑層44作為蝕 刻遮罩，將金屬層22之一部分及金屬層24之一部分藉姓刻 去除，殘留俯視時與佈線10重疊之部分及位於佈線10周圍 的部分。亦即，依被覆佈線10之上部、側部及下部的方式 殘留所堆積的第2金屬材料。此時，使位於鄰接之佈線10 間的第2金屬材料去除。藉此，使鄰接之佈線10彼此分離。 100144322 27 201242446 因此，各佈線10不致因位於各佈線10間的第2金屬材料而 發生短路。然後，去除阻劑層44,如圖6(c)所示，形成本 實施形態之基板100的佈線構造。 尚且，此時，佈線10及佈線被覆膜20的剖面形狀為例如 圖11(a)所示者。 接著，說明本實施形態之效果。為了抑制在佈線基板或半 導體裝置所發生的應力應i ’而要求減低佈線之熱膨脹係 數。另一方面，為了半導體裝置之高密度、高速信號化，亦 期望減低基板中所使用之佈線的電阻率。然而，熱膨脹係數 與電阻率具有取捨關係，而難以實現平衡佳地兼顧了此等的 佈線構造。 發明者等人發現，形成於基板上之細微的佈線構造中，電 流的表皮效果仍作用，遂達成本實施形態的基板1〇(^亦 即，本實施形態之基板100中，構成佈線10之第丨金屬材 料係具有較構成佈線被覆膜20之第2金屬材料低的熱膨脹 係數。又，第2金屬材料具有較第1金屬材料低的電阻率。 而且，佈線被覆膜20亦可設置成被覆佈線1〇之上部、側部 及下部。 如此，本貫施形態之基板1〇〇中，使由電阻率低之第2 金屬材料所構成之佈線被覆膜20,依被覆熱膨脹係數低之 佈線10的上部、側部及下部的方式形成。因此，藉由佈線 構造之低熱膨脹係數，可減低基板之單體曲翹或半導體元件 100144322 28 201242446 t裝後之基板或半導體元件的曲翹，提高半導體元件之安裝 可罪性或半導體元件之連接可靠性。又’由表皮效果的觀點 而吕’可有效達到佈線構造之低電阻率化，並對半導體裝置 之局密度、高速信號化具有效果。因此，可實現熱膨脹係數 與電阻率之平衡優越的佈線構造。 另外’根據本實施形態，佈線被覆膜20係設置成被覆佈 線10之至少上部及側部。藉由將佈線被覆膜20設置成被覆 佈線10之上部及側部，則佈線構造之表皮效果變得顯著。 因此’可充分達到佈線構造之電阻率的減低。 另外，在佈線構造為藉由具有不同金屬材料之複數金屬層 所構成的情況，有因金屬層間之熱膨脹係數之差，而在佈線 構造内發生殘留應力之應變的情形。此時，於佈線構造中容 易發生曲翹，成為金屬層間之剝離等的原因。此將成為防礙 半導體裝置之長期使用的要因。根據本實施形態，佈線被覆 膜20形成為被覆佈線10之至少上部及側部。由於具有此種 構造，故佈線構造中不易發生曲翹，在佈線10與佈線被覆 膜20之間不易發生剝離等。因此，可提高半導體裝置之長 期使用時的可靠性。又，根據本發明，由於依被覆佈線10 之上部、側部及下部的方式形成佈線被覆膜20 ’故上述效 果更加顯著。 (第2實施形態） 圖8為表示第2實施形態之基板1〇2的剖面圖。本實施形 100144322 29 201242446 態之基板102’係除了在佈線1〇下未設置佈線被覆祺2〇 外，其餘具有與第1實施形態之基板100相同的構成。从 圖9及圖10為表示圖8所示基板1〇2之製造方法 圖。本實施形態之基板1〇2之製造方法如下述。首先，J面 9⑻所示，於基板3〇上形成由第i金屬材料所構成的如圖 層I2。該金屬層U係例如藉由於基材3〇上壓製金屬，屬 形成。又’亦可藉由例如對金屬羯塗佈樹脂，或 確而 而予以形成。接著’與第1實施形態同樣地如圖9(:浸體 在基材30上所形成之金屬層12上形成阻劑層4斤示， 劑層46作為遮罩進行麵刻，於基材3〇上形成佈此P且 後’如圖9(c)所示’去除阻劑層46。 然 、接著’如圖1〇⑷所示，依在基材30上露出佈線 式，形成具有較佈線1〇幅度寬之開口 74的阻劑的方 著，如圖ίο⑻所示般，依被覆佈線1〇之上部及;。接 式，於阻劑層48之開口 74内，藉錢敷法形成由第 枓所構成的金屬層。藉此，形成佈線被_ 2心金屬 開口 74⑽形成’係藉例如電鍍所進行。此時，在㈣圖 1〇(a)所不之步驟前’藉無電解職法，於基材3G上及伟線 10上形成Cu種子膜。 紐，去除阻劑層48。藉此，如圖10⑷所示般，可得到 本貫施形態之基板102的佈線構造。 另外’本實施形態中，佈線被覆膜20亦可如下述般形成。
100144322 S 201242446 在經過圖9(c)所示之步驟後，依被覆佈線10之上部及侧 部的方式’於佈線上’藉鍍敷形成由第2金屬材料所構 成的金屬層（未圖示）。藉此，形成佈線被覆膜20。此時，金 屬層於佈線10上的形成，係藉由例如以佈線10作為種子膜 - 的電鍍法所進行。 (第3實施形態） 圖12為表示第3實施形態之基板104的剖面圖。本實施 形態之基板104，係使佈線10經由佈線基底金屬層26而設 於基材30上。除此之外’本實施形態之基板具有與第 1實施形態之基板1〇〇相同的構成。 接著，說明本實施形態之基板104的製造方法。圖13〜15 為表示圖12所示基板104之製造方法的剖面圖。 首先’如圖13(a)所示，於基板30上形成具有開口 的 阻劑層50。 接著’如圖13(b)所示，在阻劑層50上及開口 80的内壁， 形成佈線基底金屬層26。藉此，在由開口 80露出的武材％ 上’形成佈線基底金屬層26。佈線基底金屬層26传、彳丨如使 用第2金屬材料並藉無電解鍍敷法所形成。於此，佈線美广 金屬層26可由與佈線被覆膜20相同之金屬所纟 土 _ 吓稱成，亦可由 相異之金屬所構成。 接著，如圖14(a)所示，去除阻劑層50。Μ仏 错此，形成於阻 劑層50上及開口 80之侧壁的佈線基底金屬； 萄層26’係與阻 100144322 201242446 劑層50 —起被去除。藉此，僅留下形成於基材30上的佈線 基底金屬層26。 接著，如圖14(b)所示，藉由以佈線基底金屬層26作為種 子膜的電鍍法，形成佈線。藉此，佈線10係經由佈線基 底金屬層26而設於基材30上。 接著，如圖14(c)所示，依被覆佈線10之側部及上部的方 式，形成佈線被覆膜2〇。佈線被覆膜20可藉由例如與圖1〇 所示之第2實施形態之製造步驟相同的步驟而形成。 藉此，可得到本實施形態之基板104的佈線構造。 另外，亦可在經過圖13(b)所示之形成佈線基底金屬層26 的步驟後，藉以下說明的步驟製造基板104。 在阻劑層50上及開口 80的内壁形成佈線基底金屬層26 後’如圖15(a)所示，將形成於阻劑層50上及開口 go之側 壁的佈線基底金屬層26，藉由例如快速触刻予以去除。拜 此，僅殘留形成於基材30上的佈線基底金屬層26。於此， 在例如圖13中設於阻劑層50之開口 80的開口寬非常窄 時’钮刻液難以滲透至開口部。因此，快速飿刻處理後之^ 線基底金屬層26的形狀，其結果如圖l5(a)所示。 接著，如圖15(b)所示，藉由以佈線基底金屬層％作為 子膜的電鍍法，形成佈線1G。藉此，佈線1G係經由佈線基 底金屬層26而設於基材30上。 土 接著’如圖15(c)所示，去除阻劑層5〇。
10014432232 S 201242446 接著’如圖15(d)所示，依被覆佈線ι〇之侧部 式’形成佈線被覆膜20。佈線被覆膜20可鞞由上部的方 所示之第2實施形態之製造步驟相同的步_ 、切如圖 藉此，可得到本實施形態之基板104的佈線構 驟予以形成 10 造 藉由本實施形態，亦可得到與第1實施形 態相同的效果。 以上，參照圖式說明了本發明實施形態，但此等為本發明 之例示’亦可採用上述以外之各種構成。 本申請案係主張以2010年12月3曰申請之日本申請案特 願2010-270577為基礎的優先權，將其所有揭示内容取入於 此。 【圖式簡單說明】 圖1為表示第1實施形態之基板的剖面圖。 圖2為表示具有圖1所示基板之半導體裝置的剖面圖。 圖3為表示圖1所示基板之製造方法的剖面圖。 圖4為表示圖1所示基板之製造方法的剖面圖。 圖5為表示圖1所示基板之製造方法的剖面圖。 圖6為表示圖1所示基板之製造方法的剖面圖。 圖7為表示圖1所示基板之變形例的剖面圖。 圖8為表示第2實施形態之基板的剖面圖。 圖9為表示圖8所示基板之製造方法的别面圖。 圖10為表示圖8所示基板之製造方法的剖面圖。 圖11為表示圖1所示基板之變形例的别面圖。 100144322 33 201242446 圖12為表示第3實施形態之基板的剖面圖。 圖13為表示圖12所示基板之製造方法的剖面圖 圖14為表示圖12所示基板之製造方法的剖面圖 圖15為表示圖12所示基板之製造方法的剖面圖 【主要元件符號說明】 10 佈線 12 金屬詹 20 佈線被覆膜 22 > 24 金屬層 26 佈線基底金屬層 30 基材 4〇、42 ' 44 ' 46 、4 8、5 0 阻劑層 60 半導體元件 62 焊球 64 底填樹脂 70、72、74、80 開口 100 、 102 、 104 基板 110 半導體裝置 100144322 34

Claims (1)

  1. 201242446 七、申請專利範圍： 1. 一種基板，其具備： 基材； 設於上述基材上，由第1金屬材料所構成的佈線；與 設置成被覆上述佈線之至少上部及侧部，由第2金屬材料 所構成的佈線被覆膜； 上述第1金屬材料係具有較上述第2金屬材料低的熱膨脹 係數； 上述第2金屬材料係具有較上述第1金屬材料低的電阻 率0 2. 如申請專利範圍第1項之基板，其中，上述佈線被覆膜 係設置成被覆上述佈線之下部。 3. 如申請專利範圍第1項之基板，其中，上述第1金屬材 料為Fe-Ni系之合金、W或Mo。 4. 如申請專利範圍第1項之基板，其中，上述第2金屬材 料為Cu。 5. 如申請專利範圍第1項之基板，其中，位於上述佈線之 上部的上述佈線被覆膜的厚度，為上述佈線之厚度的 0.1 〜1.2 倍。 6. 如申請專利範圍第1項之基板，其中，上述第1金屬材 料之熱膨脹係數為〇.lppm/°C〜8ppm/°C。 7. 如申請專利範圍第1項之基板，其中，上述第2金屬材 100144322 35 201242446 料之熱膨脹係數為13ppm/°C〜25ppm/t：。 8. 如申請專利範圍第1項之基板，其中，上述基材之熱膨 脹係數為 Ippm/tMOppm/oC。 9. 如申請專利範圍第1項之基板，其中，上述第2金屬材 料之熱膨脹係數與上述第1金屬材料之熱膨脹係數的差為 5ppm/°C 〜25ppm/°C。 10. 如申請專利範圍第1項之基板，其中，上述基材之熱 膨服係數與上述第i金屬材料之熱膨脹係數的差為 0ppm/°C〜9.9ppm/°c。 11. 如申請專利範圍第丨項之基板，其中，上述佈線之厚 度為 Ιμιη〜30μιη。 12·如申請專利範圍第丨項之基板，其中，上述佈線被覆 膜之厚度為Ο.ίμιη〜3〇μιη。 13. 如申請專利範圍第丨項之基板，其中，上述第丨金屬 材料之電阻率為5χ1〇-8Ω · m〜10〇χΐ〇-8Ω · m。 14. 如申請專利範圍第1項之基板，其中，上述第2金屬 材料之電阻率為1 X 1 〇-8q · X 1 〇-8q · m。 15. 如申請專利範圍帛i項之基板，其中，上述第i金屬 材料之電阻率與上述第2金屬材料之電阻率的差為 2χ10-8Ω · m〜99χ1〇·8ω · m。 16. 如申請專利範圍第i項之基板，其中，與上述佈線之 延伸存在方向呈垂直之上述佈線的剖面外形、以及與上述佈 100144322 S 36 201242446 線之延伸存在方向呈垂直之上述佈線被覆膜的剖面外形，係 彼此相異。 17.如申請專利範圍第16項之基板，其中，與上述佈線之 L伸存在方向呈垂直之上述佈線的剖面外形，^於側面與上 端部之間具有角； 與上述佈線之延伸存在方向呈垂直之上述佈線被覆膜的 剖面外形’係於侧面與上端部之間不具有角。 18.種半導體裝置’其具備申請專利範圍第！至η項中 任項之基板、與安裝於上述基板上的半導體元件。 A種基板之製造方法，係申請專利範圍第^項之基板 的製造方法’其具備有： 於上述基材上’形成上述佈線的步驟；與 形成被覆上述佈線之上部及側部之上述佈線被覆膜的步 2〇.如申請專利範圍第19項之基板之製造方法，其中，在 述佈線之上述步驟前，具備在上述基材上形成由上述 第2金屬材料所構成之第1金屬層的步驟。 ::專利範圍第20項之基板之製造方法，其中，在 二二第1金屬層之上述步驟中，上述^金屬層係形成 於上述基材的整面； 形成上述佈線之上述步驟，係包括： 在上述第！金屬層上，形成具有開口之第m劑層的步驟； 100144322 37 201242446 在上述第1阻劑層之開口内，藉鍍敷法形成上述佈線的步 驟；與 去除上述第1阻劑層的步驟。 22·如申請專利範圍第21項之基板之製造方法，其中，形 成上述佈線被覆獏之上述步驟，係包括： 於上述第1金屬層上’依露出上述佈線之方式形成具有較 上述佈線幅度更寬之開口的第2阻劑層的步驟； 依被覆上述佈線之上部及側部的方式，於上述第2阻劑層 的開口内，藉鑛敷法形成由上述第2金屬材料所構成的第2 金屬層的步驟； 去除上述第2阻劑層的步驟；與 藉⑽去除上述第1金屬層之一部分，殘留俯視時與上述 佈線重疊之部分及位於上述佈線周圍之部分的步驟。 23.如申請專利範圍第21項之基板之製造方法，其中，上 述形成佈線被覆膜之上述步驟，係包括. 依被覆上述佈線之上部及側部的方式，於上述第ι金屬層 上及上述佈線上，藉艘敷法形成由上述第2金屬材料所構^ 的第2金屬層的步驟；與 藉触刻去除上述第1金屬層之一部分及上述第2金屬^ 一部分，殘留俯視時與上述佈線重疊之部分及位於上 周圍之部分的步驟。 ''' 24·如申請專利範圍第20項之基板之製造方法，其中’ ^ 形 100144322 38 201242446 成上述第1金屬層之上述步驟，係包括： 於上述基材上，形成具有開口之第3阻劑層的步驟； 於上述第3阻劑層上及由上述第3阻劑層之開口露出的基 板上，形成上述第1金屬層的步驟；與 將形成於上述第3阻劑層上之上述第1金屬層去除的步 驟。 25. 如申請專利範圍第24項之基板之製造方法，其中， 將形成於上述第3阻劑層上之上述第1金屬層去除的步 驟，係藉由去除上述第3阻劑層而進行； 形成上述佈線之步驟，係藉由以上述第1金屬層作為種子 膜的鍍敷法所進行。 26. 如申請專利範圍第24項之基板之製造方法，其中，形 成上述佈線之上述步驟，係包括： 藉由以上述第1金屬層作為種子膜的鍍敷法形成上述佈 線的步驟；與 去除上述第3阻劑層的步驟。 27. 如申請專利範圍第19項之基板之製造方法，其中，形 成上述佈線之上述步驟，係包括： 於上述基材上，形成由上述第1金屬材料所構成之第3 金屬層的步驟；與 對上述第3金屬層選擇性地進行蝕刻，形成上述佈線的步 驟； 100144322 39 201242446 形成上述佈線被覆膜之上述步驟，係包括： 於上述基材上，依露出上述佈線之方式形成具有較上述佈 線幅度更寬之開口的第4阻劑層的步驟； 依被覆上述佈線之上部及側部的方式，於上述第4阻劑層 的開口内，藉鍍敷法形成由上述第2金屬材料所構成的第4 金屬層的步驟；與 去除上述第4阻劑層的步驟。 28. 如申請專利範圍第27項之基板之製造方法，其中，形 成上述佈線被覆膜之上述步驟，係包括： 於上述基材上，依露出上述佈線之方式形成具有較上述佈 線幅度更寬之開口的第4阻劑層的步驟； 依被覆上述佈線之上部及側部的方式’於上述第4阻劑層 的開口内，藉鍍敷法形成由上述第2金屬材料所構成的第4 金屬層的步驟；與 去除上述第4阻劑層的步驟。 29. 如申請專利範圍第27項之基板之製造方法，其中，形 成上述佈線被覆膜之上述步驟，係依被覆上述佈線之上部及 側部的方式，於上述佈線上’藉鍍敷法形成由上述第2金屬 材料所構成的第4金屬層。 100144322
TW100144322A 2010-12-03 2011-12-02 Circuit board, semiconductor device, and method for manufacturing circuit board TW201242446A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010270577 2010-12-03

Publications (1)

Publication Number Publication Date
TW201242446A true TW201242446A (en) 2012-10-16

Family

ID=46171440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144322A TW201242446A (en) 2010-12-03 2011-12-02 Circuit board, semiconductor device, and method for manufacturing circuit board

Country Status (4)

Country Link
JP (1) JP5105030B2 (zh)
KR (1) KR20130129994A (zh)
TW (1) TW201242446A (zh)
WO (1) WO2012073466A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316551B1 (ko) * 2021-01-26 2021-10-22 주식회사 아이에스시 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164476A (ja) * 2000-11-27 2002-06-07 Kyocera Corp 配線基板およびその製造方法
JP2010103385A (ja) * 2008-10-27 2010-05-06 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20130129994A (ko) 2013-11-29
JPWO2012073466A1 (ja) 2014-05-19
JP5105030B2 (ja) 2012-12-19
WO2012073466A1 (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
TWI374523B (zh)
JP6171280B2 (ja) 半導体装置の製造方法
JP5344022B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP2022121436A (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
KR20120106993A (ko) 폴리이미드 수지 조성물, 그것을 포함하는 접착제, 적층체 및 디바이스
TW200849506A (en) Connection structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit substrate
TW201131669A (en) Manufacturing method for semiconductor device
KR102582537B1 (ko) 프린트 배선판의 제조 방법, 반도체 장치의 제조 방법
TW200950632A (en) A multilayered circuit board, insulating sheet, and semiconductor package by use of a multilayered circuit board
KR20130133199A (ko) 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치
JP2014218600A (ja) プリプレグ、金属張積層板、プリント配線基板および半導体パッケージ
TW200950628A (en) Method of making printed wiring board and electrically-conductive binder
TW201018579A (en) Laminate, print circuit board and semiconductor device
JP2014205755A (ja) プライマー層形成用樹脂組成物
JP2001234020A (ja) 樹脂組成物、該樹脂組成物を用いた接着フィルム、金属箔付き接着フィルム、配線基板及び実装構造体
JP2014056924A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
JP2014240456A (ja) プライマー層付きプリプレグ、金属張積層板、プリント配線基板および半導体パッケージ
WO2008099940A9 (ja) 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP2012001583A (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
TW200904268A (en) Metal foil plated laminated board and printed wiring board
JP2011135034A (ja) 半導体パッケージおよび半導体装置
TW201242446A (en) Circuit board, semiconductor device, and method for manufacturing circuit board
JP2012044193A (ja) 半導体装置用接着剤シートおよびそれを用いた半導体装置用部品ならびに半導体装置
JP6107992B1 (ja) 樹脂シート
JP6217870B2 (ja) 構造体、配線基板および配線基板の製造方法