JP2010103385A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】多層配線基板上に半導体チップを搭載してなる半導体装置において、低背化の要求への対応を実現しつつ、反り発生の抑制をも実現する手段を提供する。
【解決手段】半導体チップ１５と、少なくともコア層２１、絶縁層２２および配線層２３が積層されて構成され、一面に前記半導体チップ１５の搭載領域を有し、他面に当該半導体チップ１５と導通する電極１８が形成されてなる多層配線基板２０と、前記多層配線基板２０の構成層として当該多層配線基板２０に内包され、前記半導体チップ１５についての熱膨張係数以上で前記多層配線基板２０全体についての熱膨張係数未満の熱膨張係数を有する低熱膨張金属層２４とを備えて、半導体装置を構成する。
【選択図】図４

Description

本発明は、多層配線基板上に半導体チップを搭載してなる半導体装置およびその製造方法に関する。

近年、半導体装置については、半導体チップの多端子化が進展する中で限られた実装面積内へのチップ配設を実現可能にすべく、フリップチップ接続が採用されることが多い。フリップチップ接続によれば、配線基板上への半導体チップの搭載によりこれらを直接的に接続するので、ワイヤ・ボンディングの場合に比べて実装面積を小さくできるからである。また、配線が短いために電気的特性が良いという特徴もある。そのため、小型、薄型に対する要求の強い携帯機器の回路や、電気的特性が重視される高周波回路等に向く。

半導体チップが搭載される配線基板（インターポーザとも呼ばれる。）は、コスト面から有機系絶縁層を備えた基板が採用されることが一般的であるが、最近の１０００ピンを超えるような多端子化によって微小配線構造を備えた多層配線基板が多く採用される傾向にある。多層配線基板としては、支持体となるコア層（ガラス繊維が含有している場合もある。）上に微細な配線層／絶縁層を両側積層することで構成されたものが知られている（例えば、特許文献１参照。）。

また、多層配線基板上に搭載される半導体チップは、通常、はんだ付けによって、当該多層配線基板上に接続固定される。
ただし、有機系の多層配線基板は、当該多層配線基板自体の熱膨張係数が１７〜２０ｐｐｍ／℃程度である。これに対して、半導体チップについての熱膨張係数は、３〜４ｐｐｍ／℃程度である。つまり、多層配線基板自体の熱膨張係数は、半導体チップの熱膨張係数に比べて非常に大きい。
したがって、はんだ付けを行う際に炉内での加熱処理を経ると、熱膨張係数の差に起因して、フリップチップバンプの位置ずれやバンプクラック、接続断線不良、パッケージ反り、これらの発生による信頼性低下等が生じてしまうおそれがある。
このことから、多層配線基板上に半導体チップを搭載してなる半導体装置については、熱膨張係数の差による反りの発生を抑える施策として、以下のようなものが提案されている。その一例としては、多層配線基板に対して外部支持体を付設して補強するというものがある（例えば、特許文献２，３参照。）。また、他の例としては、金属材を多層配線基板の中心部材とする構造が提案されている（例えば、特許文献４，５参照。）。

特開平１１−３０７６８７号報 特開２００７−１６５４３３号報 特開２００５−１９１２４３号報 特開２０００−２４４１３０号報 特開２００３−３３２７５２号報

ところで、最近の半導体装置は、処理能力の向上が求められている。そのため、プロセッサ単体で構成することは少なく、プロセッサの近傍に記憶素子（例えば、ＤＲＡＭ。）を備えた構成や、モジュール中にプロセッサとメモリ（１次メモリ、２次メモリ等も含む。）を備えた構成の必要性が高まっている。加えて、半導体装置を多数内蔵する機器には軽薄短小の設計的要求が強くなり、半導体装置を取り巻く設計環境にも低背化の強い要望がある。すなわち、半導体チップを多段に備えても、低背化することで、機器の要求を実現しなければならない。

しかしながら、上述した従来技術では、低背化の要求への対応を実現しつつ、反り発生の抑制をも実現することが困難である。

例えば、上記特許文献１に開示された多層配線基板のコア層は０．７ｍｍ厚程度であるが、低背化を実現させるためには当然コア層の薄型化が必要になるため、反りが発生し易くなる状況を招くことになる。この点については、上記特許文献２，３に開示されているように、外部支持体による補強を利用して反りの発生を抑制することも考えられる。ところが、外部支持体による補強では、装置構成の複雑化や大型化等を招くことが考えられ、その結果として低背化の実現が困難となり、コストデメリットとなるおそれもある。また、上記特許文献４，５に開示されているように、金属材を多層配線基板の中心部材とする構造では、電気的特性の阻害を招くことが考えられる。

つまり、多層配線基板の剛性はコア層の厚みにも連動しており、基板薄型化が要求されているものの、現状では１００μｍ以下のコア材を用いた多層配線基板では半導体チップ接続時の反りが問題になる。基板の反りは、半導体チップとの接続端子への応力にも繋がる場合がある。加えて、半導体チップも薄型となれば、当該半導体チップ自体も実装後に反りを受けたままになる。このことは、半導体チップの高速動作や熱的環境下での安定動作の保証等に関して懸念点であることは否めない。また、反りがあるままでは、実装工程中でのチップ割れを誘因する可能性もある。

そこで、本発明は、低背化の要求への対応を実現しつつ、反り発生の抑制をも実現することのできる半導体装置およびその製造方法を提供することを目的とする。

本発明は、上記目的を達成するために案出された半導体装置で、半導体チップと、少なくともコア層、絶縁層および配線層が積層されて構成され、一面に前記半導体チップの搭載領域を有し、他面に当該半導体チップと導通する電極が形成されてなる多層配線基板と、前記多層配線基板の構成層として当該多層配線基板に内包され、前記半導体チップについての熱膨張係数以上で前記多層配線基板全体についての熱膨張係数未満の熱膨張係数を有する低熱膨張金属層とを備える。

上記構成の半導体装置では、多層配線基板が低熱膨張金属層を内包している。この低熱膨張金属層は、半導体チップについての熱膨張係数以上で、多層配線基板全体についての熱膨張係数未満の熱膨張係数を有する。
したがって、例えば多層配線基板上に半導体チップを搭載する際に加熱処理を経る場合であっても、これらの熱膨張係数の差に起因して生じ得る反りが、低熱膨張金属層の存在によって抑制されることになる。

本発明によれば、低熱膨張金属層の存在によって半導体チップと多層配線基板との熱膨張係数の差に起因する反りの発生を抑制することができる。したがって、当該低熱膨張金属層ではなく、外部支持体による補強や金属材を多層配線基板の中心部材とする構造等により反りの発生を抑制する場合に比べて、低背化が実現容易となり、コストデメリットや電気的特性の阻害等を招くこともない。また、多層配線基板が低熱膨張金属層を内包すればよいため、当該多層配線基板を構成するコア層等の薄型化にも適切に対応し得るようになり、この点でも低背化が実現容易となる。
つまり、本発明によれば、低背化の要求への対応を実現しつつ、反り発生の抑制をも実現することができる。

以下、図面に基づき本発明に係る半導体装置およびその製造方法について説明する。
ここでは、多層配線基板上に半導体チップを搭載してなるＢＧＡ（Ball Grid Array）構造の半導体装置を例に挙げて、以下の説明を行う。

＜半導体装置の基本構成＞
ここで、本発明に係る半導体装置およびその製造方法の説明に先立ち、一般的なＢＧＡ構造の半導体装置の基本構成およびその製造方法について、当該半導体装置を構成する多層配線基板の製造手順と、当該半導体装置全体の製造手順とに分けて、その説明を行う。

［多層配線基板の製造手順］
図１は、一般的なＢＧＡ構造の半導体装置を構成する多層配線基板の製造手順の一具体例を示す説明図である。
多層配線基板の製造にあたっては、先ず、図１（ａ）に示すように、当該多層配線基板のコア層の形成材料となるコア材４に、例えば機械ドリルで貫通孔５を設ける。コア材４は、例えばガラスクロスを含有した樹脂材からなるもの、すなわちプリント基板として広く利用されているものを用いる。そして、貫通孔５を設けたら、当該貫通孔５に対して、電気的な接続を確保するために公知のめっき法によるめっきを施す。
次いで、図１（ｂ）に示すように、めっきの施された貫通孔５を樹脂埋めによって空隙をなくし、コア材４の上下にコア配線層６を形成する。コア配線層６は、貫通孔５へのめっきの際にパネルめっきを行い、さらに公知のエッチング法によるエッチングを行うことで、容易に形成できる。
次いで、図１（ｃ）に示すように、微細配線層形成用の絶縁樹脂７を積層する。積層方法には、公知のラミネート法や平板プレス等を応用すればよい。絶縁樹脂７は、コア配線層６を被覆しなければならない上に、配線に対しての密着を高める必要があるため、当該絶縁樹脂７のガラス転移点温度（Ｔｇ）以上の熱付加によって積層する。その後、絶縁樹脂７に例えばレーザ光を用いてφ５０〜１００μｍ程度の盲孔８を形成する。レーザ光には、炭酸ガスレーザや紫外線波長を用いたレーザ光等を用いることが考えられる。
次いで、図１（ｄ）に示すように、微細配線層１０およびビアホール９を形成する。微細配線層１０の形成方法には大きく二種類があり、一つは公知の配線腐食液（例えば、塩化銅鉄液等。）を使用するエッチング技術を用いたサブトラクティブ法、他の一つは公知のめっき法によるセミアディティブ法である。図例では特に指定はしていないが、前述の方法を用いて微細配線１０を形成することができる。なお、図示はしていないが、盲孔８の絶縁樹脂残渣を例えば過マンガン酸塩で熔解除去することで、ビアホール９の接続信頼性を高めることができる。処理は、基板の両面を同時で行える湿式工法であることが、生産性の観点から好ましい。
次いで、図１（ｅ）に示すように、前述の配線形成工程から絶縁層形成工程を所望の層数を得るまでコア材の両面に順次積層する。
その後は、図１（ｆ）に示すように、最外配線層の保護膜としてソルダーマスク１１を形成する。ソルダーマスク形成は、シート状材料をプレスしたり、液剤を例えば印刷法等で塗布したりすることで、行うことが可能である。なお、微細配線層１０およびソルダーマスク１１をコア材４の両面に形成するのは、多層配線基板自体の反りや歪み等のバランスを採るためである。
さらにその後は、フォトリソグラフィーによりソルダーマスク１１の開口部を形成する。そして、ソルダーマスク１１に接続用の開口部を設け、Ｎｉをバリア層としたＡｕ膜形成を行う。このＡｕ膜形成は、端子金属の酸化防止ができるものであれば、特に限定されるものではない。例えば、他の表面処理として、有機材をベースにした防錆処理を行っても、何ら問題はない。
その後、図１（ｇ）に示すように、半導体チップが搭載される側には、予備はんだ１２を形成する。予備はんだ１２の形成方法は、特に限定されるものではないが、当該予備はんだ１２の寸法と高さの関係から選択されるべきである。例えば、スクリーン印刷によってインク状のはんだ材を塗布したり、めっき法によって形成したりすることが考えられる。また、ボール状のはんだ材をフラックス材と共に搭載する形成方法もある。加えて、予備はんだを省略しても構わない。その一方で、ボード実装側のＢＧＡ端子用開口部１３は、ここまでの段階では、半導体チップ搭載用端子面と同じ表面処理であっても、他の異なる表面処理であっても構わない。
以上のような手順を経て、多層配線基板１４の単体の製造工程は完了する。すなわち、少なくともコア材４によって形成されるコア層、絶縁樹脂７によって形成される絶縁層および微細配線層１０による配線層が積層されてなる多層配線基板１４が構成されることになる。なお、多層配線基板１４に対しては、布線検査や外観検査等を行うことが好ましい。

［半導体装置の製造手順］
多層配線基板１４の製造後は、以下に述べるような手順で、当該多層配線基板１４を備えて構成される半導体装置の製造を行う。
図２は、一般的なＢＧＡ構造の半導体装置の製造手順の一具体例を示す説明図である。
半導体装置の製造にあたっては、先ず、図２（ａ）に示すように、多層配線基板１４と半導体チップ１５との平面的な位置合わせを行った後に、当該半導体チップ１５を当該多層配線基板１４上に搭載する。このとき、予備はんだ１２と同様かそれ以上の融点を有する突起状の端子が半導体チップ１５側にあっても、いずれかの材料が熱によって溶融し一体化することで、半導体チップ１５と多層配線基板１４の接続が完了する。すなわち、半導体チップ１５と多層配線基板１４との間が、接続端子１６を介して、接続されることになる。なお、半導体チップ１５の搭載後の熱付加の方法は、フラックス等の還元作用を有する間接材を用いて、一般的にはインライン式のコンベア炉により、複数の半導体チップ１５および多数の接続端子１６を一括で接続する方法が採られる。または、半導体チップ１５の搭載時に、そのまま熱を付加して接続しても構わない。また、熱付加以外の圧力や超音波等を付加する方法のいずれか一つまたは複数を適宜組み合わせて、半導体チップ１５と多層配線基板１４の接続を完了しても構わない。
半導体チップ１５と多層配線基板１４との接続後は、図２（ｂ）に示すように、機械的補強のために、封止樹脂１７によって接続端子１６を被覆する。その場合に、毛細管現象を利用することのできるフロー性の高い材料であれば、半導体チップ１５と多層配線基板１４との間のギャップが狭くても、空隙を介在することがない。また、必要であれば、フラックス材の残りを除去する洗浄工程や、乾燥工程、多層配線基板１４の表面の改質のためのプラズマ処理等を適用しても何ら問題はない。生産性や歩留まりの観点から最適な工法を選択すべきである。なお、機械的補強を完全とするために、封止樹脂１７に対しては、例えば熱付加で硬化させる等の必要がある。
その後は、ＢＧＡ端子開口部１３に、ボード（すなわち、半導体装置が搭載される電子基板。）との接続用のはんだ材１８を形成する。このはんだ材１８の形成方法には何ら限定はないが、一般的にはボール状のはんだ材をフラックスと共に熱を付加しＢＧＡ端子開口部１３に具備させることが好ましい。すなわち、搭載法であると、材料の選択肢が広がりつつ生産性も高くすることができる。また、ボール径によって高さを制御できるために、ボードへの半導体装置１９の実装時に利点がある。
以上のような手順を経て、半導体装置１９の製造工程は完了する。すなわち、多層配線基板１４の一面に半導体チップ１５を搭載してなり、当該多層配線基板１４の他面には半導体チップ１５と導通する電極となるはんだ材１８が形成されてなる半導体装置１９が構成されることになる。

［一般的な半導体装置の構造上の問題点］
ここで、一般的なＢＧＡ構造の半導体装置における構造上の問題点について説明する。
上述した製造工程では、半導体装置１９が、以下に述べるような温度変化を経ることになる。例えば、高温時には、半導体チップ１５と多層配線基板１４とを接続するはんだの融点温度（具体的には、リフロー降温中２２０℃程度。）まで、周囲温度が上昇する。また、例えば、低温時は、周囲温度が常温（例えば、２０℃。）となる。
このような温度変化を経る半導体装置１９において、半導体チップ１５についての熱膨張係数は、主として当該半導体チップ１５を構成するＳｉ基板によって特定され、例えば３〜４ｐｐｍ／℃程度となる。
一方、半導体チップ１５が搭載される多層配線基板１４は、上述したように、コア層、絶縁層、配線層等が積層されて構成されている。コア層を形成するコア材（例えば、ガラスクロスを含有した樹脂材。）４の熱膨張係数は、例えば１２〜２０ｐｐｍ／℃程度である。絶縁層を形成する絶縁樹脂７の熱膨張係数は、例えば５０〜６０ｐｐｍ／℃程度である。また、微細配線層１０の形成材料として一般的に用いられるＣｕの熱膨張係数は、例えば１７〜１８ｐｐｍ／℃程度である。したがって、これらが積層されて構成される多層配線基板１４の全体での熱膨張係数は、例えば１５〜１７ｐｐｍ／℃程度となり、微細配線層１０が占める割合が増えるのに伴って１７ｐｐｍ／℃に近似してくる。
したがって、上述したような温度変化を経ると、半導体装置１９には、半導体チップ１５と多層配線基板１４との熱膨張係数の差に起因して、反りが発生してしまうおそれがある。

図３は、半導体装置における反り発生の一具体例を示す説明図である。
例えば、半導体チップ１５をはんだ材料で多層配線基板１４上にフリップチップ接続するときに、当該はんだ材料の融点以上（例えば、２２０℃以上。）では、図３（ａ）に示すように、半導体チップ１５と多層配線基板１４がそれぞれの熱膨張係数に依存して伸びる。この時点では、反りの問題は起こらない。
しかしながら、半導体チップ１５と多層配線基板１４との間の接続端子１６となるはんだ材料が凝固すると、図３（ｂ）に示すように、半導体装置１９に反りが発生するおそれがある。すなわち、はんだ材料の融点以下に降温した時点で、当該はんだ材料は凝固し、半導体チップ１５と多層配線基板１４とが接着された状態になる。そして、降温に伴い、半導体チップ１５と多層配線基板１４とは縮もうとする。ところが、このとき、半導体チップ１５について熱膨張係数（３〜４ｐｐｍ／℃）よりも多層配線基板１４の全体での熱膨張係数（１７〜１８ｐｐｍ／℃）のほうが大きいことから、多層配線基板１４はより縮もうとする。したがって、はんだ材料の凝固によってＸＹ方向の伸縮が制限された構造となっているので、半導体装置１９は、半導体チップ１５を上にしてＺ方向である凸型に反ることになる。
この反り量は半導体チップ１５の剛性および多層配線基板１４の剛性にも依存することになるが、両方の部材が薄型化する傾向にある現在の状況下では、剛性に頼った施策では反り量を改善する余力は少なくなるばかりである。つまり、一般的な構造の半導体装置１９では、低背化の要求への対応を実現しつつ、反り発生の抑制をも実現することが困難である。

そこで、本実施形態において説明する半導体装置は、低背化の要求への対応を実現しつつ、反り発生の抑制をも実現すべく、以下に述べるような特徴的な構成を備えているのである。

＜第１の実施の形態＞
［半導体装置の構成］
図４は、本発明の第１の実施の形態における半導体装置の概略構成例を示す説明図である。
図例のように、本発明の第１の実施の形態で説明する半導体装置は、多層配線基板２０の構成層として、コア層２１、絶縁層２２および配線層２３に加えて、当該多層配線基板２０に内包される低熱膨張金属層２４を備えている点に、大きな特徴がある。その他は、上述した基本的な構成例の場合と同様に構成されている。
低熱膨張金属層２４は、半導体チップ１５についての熱膨張係数以上で多層配線基板２０全体についての熱膨張係数未満の熱膨張係数を有しており、具体的には３〜１７ｐｐｍ／℃の熱膨張係数を有する。
また、低熱膨張金属層２４は、多層配線基板２０におけるコア層２１よりも当該多層配線基板２０における電極となるはんだ材１８の形成面側（すなわち、半導体チップ１５の搭載面とは反対の面側。）に、当該多層配線基板２０における配線層２３に重ね合わせるようにして配されている。コア層２１よりも電極形成面側に複数の配線層２３が存在すれば、低熱膨張金属層２４も複数層が形成される。ただし、低熱膨張金属層２４は、配線層２３の数によらず、単層であっても構わない。
なお、低熱膨張金属層２４は、多層配線基板２０の全面領域にわたって形成されているものとするが、これに限定されることはなく、少なくとも半導体チップ１５の搭載領域と平面的に重なる位置に配されていればよい。ここで、半導体チップ１５の搭載領域は、当該半導体チップ１５が配される領域のみならず、封止樹脂１７が形成される領域の範囲をも含む。

［多層配線基板の製造手順］
ここで、本発明の第１の実施の形態における半導体装置を構成する多層配線基板２０の製造手順について説明する。
図５は、本発明の第１の実施の形態における半導体装置を構成する多層配線基板の製造手順の一具体例を示す説明図である。なお、図中において、上述した一般的な多層配線基板の製造手順の場合（図１参照）と同一の構成要素には、同一の符号を付している。

多層配線基板２０の製造にあたっては、先ず、図５（ａ）に示すように、コア層２１の形成材料となるコア材４に貫通孔５を形成し、さらにコア配線層６を形成する。

その後は、図５（ｂ）に示すように、半導体チップ１５の搭載面側に、フォトレジストによりネガパターンレジスト２５を形成する。さらに、公知のめっき法により、コア配線層６に重なり合うように、低熱膨張金属層２４の形成材料となる低熱膨張金属２６を析出させる。
低熱膨張金属２６としては、低熱膨張金属層２４の熱膨張係数が半導体チップ１５についての熱膨張係数以上で多層配線基板２０全体についての熱膨張係数未満となるものを用いる。例えば、Ｗ（４．５）、Ｍｏ（５．２）、Ｃｒ（６．６）、Ｐｔ（９．１）、Ｎｉ−Ｆｅ合金（６．１〜８．６）等を用いることが好ましい。ここで、元素記号に続く括弧内は、熱膨張係数の値（ｐｐｍ／℃）を示している。多層配線基板２０の配線層２３の形成材料がＣｕ（１７．０）であることを考慮すると、低熱膨張金属２６は、１０ｐｐｍ／℃以下の材料が好ましい。なお、低熱膨張金属２６は、単一種であっても複数種であっても問題ない。
低熱膨張金属２６のめっき法での析出は、例えばＮｉ−Ｆｅ合金めっきにより行うことが考えられる。Ｎｉ−Ｆｅ合金めっき浴の組成は、NiSO₄/6H2O 0.95mol/L、NiCl₂/6H2O 0.17mol/L、ほう酸0.49mol/Lのワット浴に、マロン酸0.05mol/L、サッカリンサンナトリウム0.008mol/L、FeSO₄/7H₂O 0.35mol/Lを添加する。ｐＨ２．５、５０℃管理し、４Ａ／ｄｍ²の条件にて電解めっき処理を行う。処理時間に応じためっき析出が望まれるために膜厚の管理が容易である。なお、ネガパターンレジスト２５はコア配線層６上に形成されるため、上述したような電解めっき法ではなく、無電解めっき法を選択しても構わない。またコア配線層６の厚みに対して、低熱膨張金属２６の厚みは、０．５〜３．０倍の相対膜厚を得ることが好ましい。

低熱膨張金属２６を析出したら、その後は、ネガパターンレジスト２５を剥離し、必要であればコア配線層６および低熱膨張金属２６の配線重畳箇所以外をエッチング処理する。そして、図５（ｃ）に示すように、コア配線層６上に絶縁樹脂層７および盲孔８の形成を行う。
このとき、絶縁層形成温度の負荷で例えば１５０℃が必要とすれば、形成温度時では多層配線基板が平坦でも室温に降温した時には、コア材を挟んだ上下配線層の熱膨張係数差により若干ではあるが反りが発生する。模式図を図６に示す。これはＣｕが低熱膨張金属に比べより縮もうと作用するためである。

その後は、図５（ｄ）に示すように、フォトレジストによって微細配線１０のネガパターンレジスト２５を再度形成する。
次いで、めっき法によって微細配線１０を形成し、図５（e）に示すように、半導体チップ１５の搭載面側（フリップチップ側）は再度全面にめっきレジスト２７で被覆する。これは、保護用として機能する。
そして、前述した場合と同様に、公知のめっき法により、微細配線１０に重なり合うように、低熱膨張金属層２４の形成材料となる低熱膨張金属２８を析出させる。このときに析出させる低熱膨張金属２８は、既に析出させている低熱膨張金属２６と同一種でも他種であっても構わない。

その後は、ネガパターンレジスト２５およびめっきレジスト２７を剥離することで、図５（ｆ）に示すように、一層−二層−一層構造の多層配線基板が構成されることになる。すなわち、フリップチップ配線２９が一層、コア配線層６が二層、ＢＧＡ配線３０が一層となる多層構造が構成される。なお、品種によっては、この後にソルダーマスクと表面処理をしても構わない。

また、その後は、図５（ｇ）に示すように、微細配線１０および低熱膨張金属２８上に絶縁樹脂の形成／盲孔形成／フォトレジストのネガパターンレジスト形成／めっき法による配線形成を行う。
そして、図５（ｈ）に示すように、ソルダーマスク３１を形成する。
これにより、二層−二層−二層構造の多層配線基板が構成されることになる。すなわち、フリップチップ配線２９が二層、コア配線層６が二層、ＢＧＡ配線３０が二層となる多層構造が構成される。

このとき、絶縁層形成温度の負荷により多層配線基板が室温に降温すると、コア材を挟んだ上下配線層の熱膨張係数差により反りが残るおそれがある。そのため、フリップチップ配線２９およびＢＧＡ配線３０に低熱膨張金属を適用することも考えられる。ただし、半導体チップ１５およびマザーボードとの接続を行うために、濡れ性が低くなる金属を適用することは避けなければならない。よって、ここでは、接続性の維持のために、表面処理の品質を重視し、低熱膨張金属の適用は避けることが望ましい。

なお、多層配線基板２０自体の反りは、例えば絶縁層形成時に、図７の模式図に示すような凹型に発生することが考えられる。この凹型の反り量は、多層配線基板２０が内包する低熱膨張金属２６，２８の物性や体積比によって変わる。各々の配線層での配線面積率が７０〜７５％の範囲では、レーザ光による非接触測定（ＢＧＡ面ソルダーマスク上２５点格子状測定、反り＝最大高さ−最小高さ）の結果は、基板全域では５０μｍ程度、チップ搭載領域に限ると２５μｍ程度である。

その後は、図５（ｉ）に示すように、フリップチップ配線２９側／ＢＧＡ配線３０側のそれぞれにおけるソルダーマスク３１に開口部を設ける。
そして、フリップチップ配線２９側には、はんだ材１２を設ける。はんだ材１２の供給は、めっき、スクリーン印刷等の方法が考えられる。
また、ＢＧＡ配線３０側には、Ｎｉ／Ａｕ表面処理３２を行う。このときの処理は、電解／無電解めっき法に限らず、図示はしていないが耐熱プリフラックス（ＯＳＰ＝Organic Solderabilitiy Preservative）での防錆処理でも問題ない。

［半導体装置の製造手順］
以上のような手順を経て、低熱膨張金属層２４を内包する多層配線基板２０を構成した後は、当該多層配線基板２０上に半導体チップ１５を搭載して、半導体装置を完成させる。
なお、半導体装置の製造手順については、上述した一般的な構成例の場合と同様であるため、ここではその説明を省略する。

＜第２の実施の形態＞
次に、本発明の第２の実施の形態を説明する。第２の実施の形態では、多層配線基板の製造手順が、上述した第１の実施の形態の場合とは異なる。

［多層配線基板の製造手順］
図８は、本発明の第２の実施の形態における半導体装置を構成する多層配線基板の製造手順の一具体例を示す説明図である。なお、図中において、上述した一般的な多層配線基板の製造手順の場合（図１参照）または上述した第１の実施の形態の場合（図５参照）と同一の構成要素には、同一の符号を付している。

多層配線基板の製造にあたっては、先ず、図８（ａ）に示すように、コア材４を用いて、貫通孔５およびコア配線層６を形成する。コア配線形成時には、貫通孔５の形成と同時に、全面パネルめっきを施す。そして、ＢＧＡ配線側（半導体チップ１５の搭載面との反対側）のみに、低熱膨張金属層２４の形成材料となる低熱膨張金属箔３５を貼付する。低熱膨張金属箔３５の貼付は、公知のプレス法やラミネート法等を用いて行えばよい。ただし、このときに、密着性を高めるべく、コア材４の表面に粗面化処理が施されていることが好ましい。
低熱膨張金属箔３５としては、低熱膨張金属層２４の熱膨張係数が半導体チップ１５についての熱膨張係数以上で多層配線基板２０全体についての熱膨張係数未満となるものを用いる。例えば、厚み１０μｍのインバー合金（６３．８Ｆｅ―３６．０Ｎｉ―０．２Ｃ）を採用し、腐食液は塩化第２鉄液（濃度：４７ボーメ）を使用することが考えられる。

低熱膨張金属箔３５を貼付したら、その後は、図８（ｂ）に示すように、ポジパターンレジスト３６を形成し、これをエッチングマスクとして、コア配線層６を形成する。
コア配線層６に重なる低熱膨張金属２６は、低熱膨張金属箔３５の貼付によって形成されたもので、単一種もしくは複数種の金属材からなる。低熱膨張金属２６の厚みは貼付する箔厚みに依存するが、コア配線層６の厚みに対して、０．５〜３．０倍の相対膜厚を得ることが好ましい。
これらを形成する際のエッチング条件は、例えば液温５５℃、スプレー圧０．２ＭＰa、エッチングレートを１０μｍ／ｍｉｎとすることが考えられる。また、腐食液は、前述したパネルめっきにも対応していれば、併せてコア配線層６を形成できる。なお、腐食液の種類は、低熱膨張金属２６とコア配線層６との間で換えても問題ないが、生産性の観点からは同一の腐食液および装置を用いることが望ましい。

その後は、ポジパターンレジスト３６を剥離し、図８（ｃ）に示すように、絶縁樹脂層７および盲孔８の形成を行う。
このとき、絶縁層形成温度の負荷で例えば１５０℃が必要とすれば、形成温度時では多層配線基板が平坦でも室温に降温した時には、コア材を挟んだ上下配線層の熱膨張係数差により若干ではあるが反りが発生する。模式図を図６に示す。これはＣｕが低熱膨張金属に比べより縮もうと作用するためである。

盲孔８の形成後は、次いで、図８（ｄ）に示すように、半導体チップ１５の搭載面側（フリップチップ側）のみに対して、ネガパターンレジスト２５を形成する。そして、めっき法により、微細配線１０の形成を行う。
一方、ＢＧＡ配線側については、図８（ｅ）に示すように、パネルめっき３７とする。
さらに、ＢＧＡ配線側には、図８（ｆ）に示すように、ポジパターンレジスト３８を形成する。そして、前述同様にエッチング処理によって、微細配線１０を形成する。これにより、一層−二層−一層構造の多層配線基板が構成されることになる。

その後は、図８（ｇ）に示すように、ネガパターンレジスト２５およびポジパターンレジスト３８を剥離する。
そして、絶縁樹脂の形成／盲孔形成／フォトレジストのネガパターンレジスト形成／めっき法による配線形成を行い、さらに、図８（ｈ）に示すように、ソルダーマスク３１を形成する。これにより、二層−二層−二層構造の多層配線基板が構成されることになる。

このときも、絶縁層形成温度の負荷により多層配線基板が室温に降温すると、コア材を挟んだ上下配線層の熱膨張係数差により反りが残るおそれがある。そのため、フリップチップ配線２９およびＢＧＡ配線３０に低熱膨張金属を適用することも考えられる。ただし、半導体チップ１５およびマザーボードとの接続を行うために、濡れ性が低くなる金属を適用することは避けなければならない。よって、ここでは、接続性の維持のために、表面処理の品質を重視し、低熱膨張金属の適用は避けることが望ましい。

その後は、図８（ｉ）に示すように、フリップチップ配線２９側／ＢＧＡ配線３０側のそれぞれにおけるソルダーマスク３１に開口部を設ける。
そして、フリップチップ配線２９側には、はんだ材１２を設ける。はんだ材１２の供給は、めっき、スクリーン印刷等の方法が考えられる。
また、ＢＧＡ配線３０側には、Ｎｉ／Ａｕ表面処理３２を行う。このときの処理は、電解／無電解めっき法に限らず、図示はしていないが耐熱プリフラックス（ＯＳＰ）での防錆処理でも問題ない。

以上のような手順を経て、低熱膨張金属層２４を内包する多層配線基板２０が構成される。

ただし、上述した第２の実施の形態における手順においても、第１の実施の形態の場合と同様に、例えば絶縁層形成時に、図７の模式図に示すように、多層配線基板２０自体に凹型の反りが発生することが考えられる。この凹型の反り量は、低熱膨張金属層２４の形成材料となる低熱膨張金属箔３５の物性や体積比によって変わる。各々の配線層での配線面積率が７０〜７５％の範囲では、レーザ光による非接触測定（ＢＧＡ面ソルダーマスク上２５点格子状測定、反り＝最大高さ−最小高さ）の結果は、基板全域では７０μｍ程度、チップ搭載領域に限ると４０μｍ程度である。第１の実施の形態の場合との差は、低熱膨張金属層２４の層数の違いに起因するものと考えられる。すなわち、第１の実施の形態の場合が二層であるのに対して、第２の実施の形態の場合は一層であるため、凹型の反り量に差が生じるものと考えられる。
つまり、多層配線基板２０の製造後における当該多層配線基板２０自体の反りは、その製造手順（工法）によらない構造体の問題である。そして、その反りは、局所的な形態をしているのではなく、多層配線基板２０の全面において凹型になっており、チップ搭載領域に限れば反り量は少ないと認められる。

＜第１および第２の実施の形態における構成と従来構成との対比＞
次に、第１および第２の実施の形態で説明した半導体装置、すなわち低熱膨張金属層２４を内包する多層配線基板２０を用いて構成された半導体装置の特性について説明する。ここでは、低熱膨張金属層２４を内包しない構成（以下「従来構成」という。）との比較において、その説明を行う。

例えば、以下に述べる構成条件の半導体装置を考える。半導体チップ１５は、平面形状が１０×１０ｍｍの大きさで、厚みが１００μｍまたは２００μｍのいずれかである。接続端子１６は、平面形状がφ８０μｍで高さ７０μｍ、Ｓｎ−３Ａｇ−０．５Ｃｕ材によって形成されている。多層配線基板２０は、二層−二層−二層構造で配線面積率が７０〜７５％、平面形状が３２×３２ｍｍの大きさで、コア材厚が１００μｍ、基板全体の総厚が３５０μｍである。そして、半導体チップ１５と多層配線基板２０との接続条件は、フラックス材ＲＭ３５００（クックソンアルファ社製）を用い、ピーク温度２４５℃でＩＲ（赤外線）リフローを行う。

そして、以上のような構成条件で、低熱膨張金属層２４を内包する多層配線基板２０を用いて構成した場合と、従来構成の場合とについて、半導体装置に生じる反り量を測定する。反り測定方法は、レーザ光による非接触測定（ＢＧＡ面ソルダーマスク上２５点格子状測定、反り＝最大高さ−最小高さ）とする。
図９は、半導体装置に生じる反り量測定の概要を示す模式図である。図例では、第１の実施の形態で説明したように低熱膨張金属層２４が二層である半導体装置を示しているが、第２の実施の形態で説明して構成および従来構成の場合も、反り量測定は同様に行うものとする。

半導体装置に生じる反り量の測定結果の一具体例を、以下の表に示す。

この測定結果によれば、以下のことがわかる。
従来構成では、チップ搭載面を上側とすれば、多層配線基板単体での反り量が１００μｍであるのに対して、半導体チップ搭載直後の反り量は、半導体装置全面で１８０〜２２０μｍである。また、半導体直下（具体的には、半導体チップの搭載領域と同サイズの下方側エリア。）に限定しても、４０〜６０μｍである。Ｓｎ−３Ａｇ−０．５Ｃｕ材からなる接続端子は７０μｍ高さであるが、１００μｍ厚チップ搭載時は６０μｍの反りが発生する。これは、リフローでの高温時からＳｎ−Ａｇ−Ｃｕ材の接続端子が冷却するまでに、半導体チップと多層配線基板との間での熱膨張係数差に起因したオープン不良が発生することが原因であると考えられる。
これに対して、第１の実施の形態で説明した構成（Ｎｉ−Ｆｅめっき二層の配線層の場合。）および第２の実施の形態で説明した構成（インバー合金一層の配線層の場合。）の半導体装置では、いずれも、従来構成に比べて、反り量が少なくなっている。特に、半導体直下の限定エリアでは、１０以下〜２０μｍといったように、反り量を大幅に抑えることに成功している。
つまり、従来構成では、多層配線基板単体で僅かに凸型に反っているが、半導体チップ搭載時に凸型の反りが助長されてしまう。一方、第１および第２の実施の形態で説明した構成での多層配線基板２０単体における反りの向きは、図７に示したような凹型である。ところが、半導体チップ１５の搭載時には、半導体チップ１５と低熱膨張金属層２４が、多層配線基板２０のコア層２１を挟んで対向しているために、一方的な凸型の反りは抑制されることになる。すなわち、半導体装置の反り量は、従来構成の場合に比べて、大幅に抑制することが可能である。第１の実施の形態の場合と第２の実施の形態の場合との違いは、低熱膨張金属層２４が二層か一層かである。二層である第１の実施の形態の構成によれば、一層である第２の実施の形態の構成よりも、さらに高い抑制効果が得られる。
また、多層配線基板の配線面積率は、７０−７５％と半分以上を占めている。そのため、絶縁層２２よりも配線層２３での反り対策をしたほうが効果的であると考えられる。この点、第１および第２の実施の形態で説明した構成では、配線層２３に重ねて低熱膨張金属層２４を設けているため、反りの発生を抑制する上で非常に有効である。しかも、配線層２３の機能は損なわれることがない。つまり、配線機能を有したまま、反り対策を講じることができる。さらには、外部支持体等を付設せずに、低熱膨張金属層２４を多層配線基板２０に内包させるだけで、反り対策を講じることができるので、工程数増や部材増に伴うコスト増等の問題を招くこともない。

以上に説明したように、第１および第２の実施の形態における半導体装置およびその製造方法によれば、多層配線基板２０上に半導体チップ１５を搭載する際に加熱処理を経る場合であっても、これらの熱膨張係数の差に起因して生じ得る反りが、低熱膨張金属層２４の存在によって抑制されることになる。したがって、当該低熱膨張金属層２４ではなく、外部支持体による補強や金属材を多層配線基板の中心部材とする構造等により反りの発生を抑制する場合に比べて、半導体装置の低背化が実現容易となり、コストデメリットや電気的特性の阻害等を招くこともない。また、多層配線基板２０が低熱膨張金属層２４を内包すればよいため、当該多層配線基板２０を構成するコア層２１等の薄型化にも適切に対応し得るようになり、この点でも低背化が実現容易となる。
つまり、第１および第２の実施の形態における半導体装置およびその製造方法によれば、低背化の要求への対応を実現しつつ、反り発生の抑制をも実現することができるようになる。

このような半導体装置の反り抑制を実現する低熱膨張金属層２４は、３〜１７ｐｐｍ／℃の熱膨張係数を有するように形成することが考えられる。これは、半導体チップ１５についての熱膨張係数（例えば、３〜４ｐｐｍ／℃程度。）と、多層配線基板２０の全体での熱膨張係数（例えば、１５〜１７ｐｐｍ／℃程度。）とに対応したものである。さらに、低熱膨張金属層２４は、半導体チップ１５についての熱膨張係数である３ｐｐｍ／℃に、より近い熱膨張係数を有するものであることが好ましい。
ただし、必ずしも上述した値に限定されるものではなく、低熱膨張金属層２４は、半導体チップ１５についての熱膨張係数以上で、多層配線基板２０全体についての熱膨張係数未満の熱膨張係数を有していればよい。このような熱膨張係数を低熱膨張金属層２４が有していれば、当該低熱膨張金属層２４を多層配線基板２０に内包させれば、当該多層配線基板２０上に半導体チップ１５を搭載した状態の半導体装置全体の反り発生を抑制することができる。

また、第１および第２の実施の形態で説明したように、多層配線基板２０におけるコア層２１よりも当該多層配線基板２０のＢＧＡ面側（電極の形成面側）に低熱膨張金属層２４を配せば、反りの発生を抑制する上で非常に有効である。低熱膨張金属層２４が半導体チップ１５から遠い側に配されることになり、半導体チップ１５と低熱膨張金属層２４が多層配線基板２０のコア層２１を挟んで対向することになるので、半導体装置全体の一方的な凸型の反りが抑制されるからである。その上、コア層２１よりも半導体チップ１５の搭載面側に配された配線層２３について、レイアウト上での制約を与える等の影響を及ぼしてしまうこともない。

また、第１および第２の実施の形態で説明したように、配線層２３に重ねて低熱膨張金属層２４を設ければ、当該配線層２３が配線機能を有したまま、反り対策を講じることができる。したがって、半導体装置全体の反りの発生を抑制する上で非常に有効なものとなる。
ただし、低熱膨張金属層２４は、必ずしも配線層２３に重ねて設ける必要はない。例えば、低熱膨張金属層２４が配線層としての機能を兼ね備えていれば、当該低熱膨張金属層２４を配線層２３に代わって設けるようにすることも考えられる。

さらには、特に第１の実施の形態で説明したように、低熱膨張金属層２４を複数層形成した場合には、当該低熱膨張金属層２４が一層である場合に比べて、半導体装置全体の反りについて高い抑制効果が得られる。
ただし、第２の実施の形態で説明したように、低熱膨張金属層２４が一層である場合であっても、従来構成に比べると、反りの発生を抑制する上では有効なものとなる。

以上に説明した反り抑制効果は、少なくとも半導体チップ１５の搭載領域と平面的に重なる位置に低熱膨張金属層２４が配されていれば得ることができる。すなわち、低熱膨張金属層２４は、少なくとも半導体チップ１５および封止樹脂１７が多層配線基板２０に対して固着される領域の下方側に配されていればよい。
ただし、低熱膨張金属層２４が多層配線基板２０の全領域にわたって配されていてもよいことは勿論である。

なお、上述した実施の形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されるものではなく、その要旨を逸脱しない範囲で適宜変更することが可能である。
例えば、上述した実施の形態では、ＢＧＡ構造の半導体装置を例に挙げたが、多層配線基板上に半導体チップを搭載した構造のものであれば、ＬＧＡ（Land grid array）等のような他構造の半導体装置であっても、全く同様に本発明を適用することが可能である。

一般的なＢＧＡ構造の半導体装置を構成する多層配線基板の製造手順の一具体例を示す説明図である。 一般的なＢＧＡ構造の半導体装置の製造手順の一具体例を示す説明図である。 半導体装置における反り発生の一具体例を示す説明図である。 本発明の第１の実施の形態における半導体装置の概略構成例を示す説明図である。 本発明の第１の実施の形態における半導体装置を構成する多層配線基板の製造手順の一具体例を示す説明図である。 コア材を挟んだ上下配線層の反り発生態様の一具体例を示す模式図である。 多層配線基板単体での反り発生態様の一具体例を示す模式図である。 本発明の第２の実施の形態における半導体装置を構成する多層配線基板の製造手順の一具体例を示す説明図である。 半導体装置に生じる反り量測定の概要を示す模式図である。

符号の説明

１５…半導体チップ、２０…多層配線基板、２１…コア層、２２…絶縁層、２３…配線層、２４…低熱膨張金属層

Claims (7)

1. 半導体チップと、
   少なくともコア層、絶縁層および配線層が積層されて構成され、一面に前記半導体チップの搭載領域を有し、他面に当該半導体チップと導通する電極が形成されてなる多層配線基板と、
   前記多層配線基板の構成層として当該多層配線基板に内包され、前記半導体チップについての熱膨張係数以上で前記多層配線基板全体についての熱膨張係数未満の熱膨張係数を有する低熱膨張金属層と
   を備える半導体装置。
2. 前記低熱膨張金属層は、３〜１７ｐｐｍ／℃の熱膨張係数を有する
   請求項１記載の半導体装置。
3. 前記低熱膨張金属層は、前記コア層より前記電極の形成面側に配されている
   請求項１または２記載の半導体装置。
4. 前記低熱膨張金属層は、少なくとも前記半導体チップの搭載領域と平面的に重なる位置に配されている
   請求項１、２または３記載の半導体装置。
5. 前記低熱膨張金属層は、前記配線層に重ねて配されている
   請求項１〜４のいずれか１項に記載の半導体装置。
6. 前記低熱膨張金属層が複数層形成されている
   請求項１〜５のいずれか１項に記載の半導体装置。
7. 一面に半導体チップの搭載領域を有し、他面に当該半導体チップと導通する電極が形成されてなる多層配線基板について、コア層、絶縁層および配線層に加えて、前記半導体チップについての熱膨張係数以上で前記多層配線基板全体についての熱膨張係数未満の熱膨張係数を有する低熱膨張金属層を内包するように形成し、
   前記低熱膨張金属層を内包する前記多層配線基板の前記搭載領域上に前記半導体チップを搭載してはんだ付けを行い半導体装置を構成する
   半導体装置の製造方法。

Images