JPWO2012073466A1 - 基板、半導体装置および基板の製造方法 - Google Patents

基板、半導体装置および基板の製造方法 Download PDF

Info

Publication number
JPWO2012073466A1
JPWO2012073466A1 JP2012523153A JP2012523153A JPWO2012073466A1 JP WO2012073466 A1 JPWO2012073466 A1 JP WO2012073466A1 JP 2012523153 A JP2012523153 A JP 2012523153A JP 2012523153 A JP2012523153 A JP 2012523153A JP WO2012073466 A1 JPWO2012073466 A1 JP WO2012073466A1
Authority
JP
Japan
Prior art keywords
wiring
substrate
manufacturing
forming
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012523153A
Other languages
English (en)
Other versions
JP5105030B2 (ja
Inventor
保明 三井
保明 三井
小野塚　偉師
偉師 小野塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2012523153A priority Critical patent/JP5105030B2/ja
Application granted granted Critical
Publication of JP5105030B2 publication Critical patent/JP5105030B2/ja
Publication of JPWO2012073466A1 publication Critical patent/JPWO2012073466A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

熱膨張係数と電気抵抗率とのバランスに優れた配線構造を実現する。基板（１００）は、基材（３０）と、基材（３０）上に設けられ、第１金属材料からなる配線（１０）と、配線（１０）の少なくとも上部および側部を覆うように設けられた、第２金属材料からなる配線被覆膜（２０）と、を備え、第１金属材料は、第２金属材料よりも低い熱膨張係数を有し、第２金属材料は、第１金属材料よりも低い電気抵抗率を有する。これにより、熱膨張係数と電気抵抗率とのバランスに優れた配線構造を実現することができる。

Description

本発明は、基板、半導体装置および基板の製造方法に関する。
電子機器に用いられる半導体装置は、小型化、高密度化、高機能化し続けており、例えば、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）やＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＦＣＣＳＰ（Ｆｌｉｐ Ｃｈｉｐ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）等のパッケージ形式が知られている。このような半導体装置の小型化、高密度化の進展に伴い、半導体装置を構成する半導体素子や配線基板に対しても高レベルの小型化、薄型化が要求されるようになってきた。
半導体素子を搭載、接続して半導体装置を構成する配線基板を薄くするための方法として、その支持体である基材を薄くすることが有効である。しかし、半導体素子の熱膨張係数よりも基材の熱膨張係数が大きく、基材の熱膨張係数よりも配線の熱膨張係数のほうが更に大きい場合が多い。このように、各部分の間で生じた熱膨張係数差は、配線基板や半導体装置の内部に応力を発生させる。このため、基材を薄くすると、各部分の熱膨張係数差によって生じる応力が基材の剛性よりも優るようになって、反りが起こり易くなるという問題がある。
このため、半導体装置の素子搭載面とは反対側の面をマザーボードに二次接続する際に接続位置がずれて接続不良が生じるという問題や、冷熱衝撃試験において半導体素子中の配線層の破壊や配線基板と半導体素子を接続する半田ボールにクラックが生じ信頼性が低下する等の問題が生じやすい。
これらの問題を解決するため、半導体素子と基材の熱膨張係数のミスマッチの緩和が求められ、基板材料の低熱膨張化が進んでいる。これに伴い、基材と半導体素子の熱膨張係数の差は小さくなっているが、逆に基材の配線に用いられる銅の熱膨張係数は変わらないため、必然的に基材や半導体素子と配線との間で熱膨張係数のミスマッチが発生し、配線基板の単体反りや半導体素子実装後における配線基板や半導体素子の反りの低減の効果に限界が生じている。
そこで、配線基板の単体反りや半導体素子実装後の配線基板や半導体素子の反りの低減をさらに進めるために、熱膨張係数の小さい金属を配線に用いることが考えられる。例えば、特許文献１に記載の技術は、銅と鉄−ニッケル系合金とからなる複合層を回路導体とすることにより、低熱膨張配線基板を実現するというものである。
その他の導電性金属に関する技術としては、例えば特許文献２、３に記載のものが挙げられる。例えば特許文献２に記載の技術は、バイメタルに関するものである。バイメタルに用いられる一方の導電性金属の層として、電気メッキ方式により形成された鉄−ニッケル（Ｆｅ−Ｎｉ）合金層を用いるというものである。また、特許文献３に記載の技術は、固体酸化物型燃料電池のセパレータ材等に関するものである。具体的には、Ｃｒ−Ｗ−Ｆｅ系合金にＴｉ、Ｚｒ、Ｈｆのうち少なくとも一種を添加することで、安定化ジルコニアとの熱膨張整合性等を実現するというものである。
特開平１１−３５４６８４号公報 特開２００８−１７０４３８号公報 特開２００２−２４９８５２号公報
配線基板に設けられる配線の熱膨張係数は、基材や半導体素子など他の部材の熱膨張係数と比較して相対的に高い場合がある。これに起因して、配線基板や、配線基板を含む半導体装置全体に応力のひずみが発生し、配線基板の単体反りや、半導体素子実装後における配線基板や半導体素子の反りが発生することがある。このため、配線の熱膨張係数の低減を図り、配線基板や半導体装置に発生する応力のひずみを抑制することが望まれている。一方で、半導体装置の高密度、高速信号化のため、電気抵抗率の低い配線構造とし、配線の導電性を向上させることも求められている。
しかし、配線基板に設けられる配線として使用することができる材料の中では、熱膨張係数と電気抵抗率はトレードオフの関係にあることが多い。このため、低熱膨張係数と低電気抵抗率とをバランス良く両立させた配線構造の実現は困難であった。よって、本発明は、熱膨張係数と電気抵抗率とのバランスに優れた配線構造を実現することを課題とする。
本発明によれば、基材と、
前記基材上に設けられ、第１金属材料からなる配線と、
前記配線の少なくとも上部および側部を覆うように設けられた、第２金属材料からなる配線被覆膜と、
を備え、
前記第１金属材料は、前記第２金属材料よりも低い熱膨張係数を有し、
前記第２金属材料は、前記第１金属材料よりも低い電気抵抗率を有する基板が提供される。
本発明によれば、上記の基板と、前記基板上に実装された半導体素子と、を備える半導体装置が提供される。
本発明によれば、上記の基板の製造方法であって、前記基材上に、前記配線を形成する工程と、前記配線の上部および側部を覆う前記配線被覆膜を形成する工程と、を備える基板の製造方法が提供される。
本発明によれば、電気抵抗率が低い第２金属材料からなる配線被覆膜が、熱膨張係数の低い配線の表面側に形成されている配線構造を有する。このため、配線構造の熱膨張係数の低減を図ることができる。また、表皮効果の観点から、効果的に配線構造の低電気抵抗率化を図ることもできる。従って、熱膨張係数と電気抵抗率とのバランスに優れた配線構造を実現することができる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
第１の実施形態に係る基板を示す断面図である。 図１に示す基板を有する半導体装置を示す断面図である。 図１に示す基板の製造方法を示す断面図である。 図１に示す基板の製造方法を示す断面図である。 図１に示す基板の製造方法を示す断面図である。 図１に示す基板の製造方法を示す断面図である。 図１に示す基板の変形例を示す断面図である。 第２の実施形態に係る基板を示す断面図である。 図８に示す基板の製造方法を示す断面図である。 図８に示す基板の製造方法を示す断面図である。 図１に示す基板の変形例を示す断面図である。 第３の実施形態に係る基板を示す断面図である。 図１２に示す基板の製造方法を示す断面図である。 図１２に示す基板の製造方法を示す断面図である。 図１２に示す基板の製造方法を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
図１は、第１の実施形態に係る基板１００を示す断面図である。また、図７は、図１に示す基板１００の変形例を示す断面図である。基板１００は、基材３０と、配線１０と、配線被覆膜２０と、を備えている。
配線１０は、配線被覆膜２０を介して基材３０上に設けられている。また配線１０は、第１金属材料からなる。配線被覆膜２０は、配線１０の少なくとも上部および側部を覆うように設けられている。また配線被覆膜２０は、第２金属材料からなる。第１金属材料は、第２金属材料よりも低い熱膨張係数を有する。第２金属材料は、第１金属材料よりも低い電気抵抗率を有する。なお、本明細書において、配線１０の下部とは配線１０のうち基材３０と対向する部分を示す。すなわち、配線１０の上部とは、配線１０のうち基材３０と対向する部分とは反対側の部分を示す。以下、基板１００の構成について詳細に説明する。
基材３０は、例えば、樹脂組成物を基材に含浸させてなるプリプレグを少なくとも１枚、若しくは複数枚積層した積層体、前記積層体の両面、若しくは片面に、金属箔を重ねた積層体、または内層回路基板の両面、若しくは片面にプリプレグ、若しくは樹脂シートを積層した積層体からなる積層板により形成されている。
前記金属箔は、特に限定されないが、例えば銅及び銅系合金、アルミ及びアルミ系合金、銀及び銀系合金、金及び金系合金、亜鉛及び亜鉛系合金、ニッケル及びニッケル系合金、錫及び錫系合金、鉄および鉄系合金等の金属箔が挙げられる。
前記プリプレグは、後述する樹脂組成物を基材に含浸させてなるものである。これにより、誘電特性、高温多湿下での機械的、電気的接続信頼性等の各種特性に優れたプリント配線板を製造するのに好適なプリプレグを得ることができる。
前記基材は、特に限定されないが、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、プリプレグの強度が向上し、吸水率を下げることができ、また熱膨張係数を小さくすることができる。ガラス繊維基材を構成するガラスとしては、例えばＥガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス等が挙げられる。これらの中でも、特にＥガラス、Ｓガラス、Ｄガラス、Ｔガラスを用いる場合に、ガラス繊維基材の高弾性化を達成することができ、熱膨張係数も小さくすることができる。
前記樹脂組成物を基材に含浸させる方法には、例えば、本発明の樹脂組成物を溶媒に溶解させて樹脂ワニスを調製し、基材を樹脂ワニスに浸漬する方法、各種コーターにより塗布する方法、スプレーにより吹き付ける方法などが挙げられる。これらの中でも、基材を樹脂ワニスに浸漬する方法が好ましい。これにより、シート状基材に対する樹脂組成物の含浸性を向上することができる。なお、基材を樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。
前記樹脂ワニスに用いられる溶媒は、前記樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系などが挙げられる。
前記樹脂ワニス中の固形分含有量は、特に限定されないが、４０〜８０重量％が好ましく、特に５０〜６５重量％が好ましい。これにより、樹脂ワニスの繊維基材への含浸性を更に向上できる。前記繊維基材に前記樹脂組成物を含浸させ、所定温度、例えば８０〜２００℃等で乾燥させることにより基材３０を得ることが出来る。
前記樹脂組成物は、例えば熱硬化性樹脂と充填材などで構成される。
前記熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂などのノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油などで変性した油変性レゾールフェノール樹脂などのレゾール型フェノール樹脂などのフェノール樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などのエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂などのトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、ノルボルネン系樹脂、シアネート樹脂、ベンゾシクロブテン樹脂、ビスマレイミドトリアジン樹脂などが挙げられる。
これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
またこれらの中でも、特に、エポキシ樹脂、シアネート樹脂（シアネート樹脂のプレポリマーを含む）、フェノール樹脂、ベンゾシクロブテン樹脂およびビスマレイミドトリアジン樹脂の中の少なくとも１種の熱硬化性樹脂が好ましい。これらの中でも最もシアネート樹脂が好ましい。これにより、基材３０の熱膨張係数を小さくすることができる。さらに、基材３０の電気特性（低誘電率、低誘電正接）、機械強度などにも優れる。
前記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱などの方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂、ビフェニルアラルキル型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂などのビスフェノール型シアネート樹脂などを挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物などの難燃性を向上することができる。
ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。
前記ノボラック型シアネート樹脂としては、例えば式（１）で示されるものを使用することができる。
Figure 2012073466
前記式（１）で示されるノボラック型シアネート樹脂の平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜７が好ましい。平均繰り返し単位ｎが前記下限値未満であるとノボラック型シアネート樹脂は耐熱性が低下し、加熱時に低量体が脱離、揮発する場合がある。また、平均繰り返し単位ｎが前記上限値を超えると溶融粘度が高くなりすぎ、基材３０の成形性が低下する場合がある。
前記シアネート樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００が好ましく、特に６００〜３，０００が好ましい。重量平均分子量が前記下限値未満であると基材３０を作製した場合にタック性が生じ、基材３０同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、重量平均分子量が前記上限値を超えると反応が速くなりすぎ、基板（特に回路基板）とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。
前記シアネート樹脂などの重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
また、特に限定されないが、前記シアネート樹脂は、１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
前記熱硬化性樹脂の含有量は、特に限定されないが、前記樹脂組成物全体の固形分基準で５〜５５重量％が好ましく、特に２０〜５０重量％が好ましい。含有量が前記下限値未満であると基材３０を形成するのが困難となる場合があり、前記上限値を超えると基材３０の強度が低下する場合がある。
前記熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、エポキシ樹脂（実質的にハロゲン原子を含まない）を用いることが好ましい。前記エポキシ樹脂としては、例えばビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などが挙げられる。
エポキシ樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
これらエポキシ樹脂の中でも特にアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性を向上させることができる。
前記アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂などが挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式（２）で示すことができる。
Figure 2012073466
前記式（２）で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜５が好ましい。平均繰り返し単位ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。
前記エポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の固形分基準で１〜５０重量％が好ましく、特に２〜４０重量％が好ましい。含有量が前記下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。
前記エポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。重量平均分子量が前記下限値未満であると基材３０にタック性が生じる場合が有り、前記上限値を超えると基材３０作製時、シート状基材への含浸性が低下し、均一な製品が得られない場合がある。
前記エポキシ樹脂の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
前記熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、フェノール樹脂を用いることが好ましい。前記フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂などが挙げられる。フェノール樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも特に、アリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
前記アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂などが挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば式（３）で示すことができる。
Figure 2012073466
前記式（３）で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位ｎは、特に限定されないが、１〜１２が好ましく、特に２〜８が好ましい。平均繰り返し単位ｎが前記下限値未満であると耐熱性が低下する場合がある。また、前記上限値を超えると他の樹脂との相溶性が低下し、作業性が低下する場合がある。
前述のシアネート樹脂（特にノボラック型シアネート樹脂）とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、反応性を容易に制御できる。
前記フェノール樹脂の含有量は、特に限定されないが、樹脂組成物全体の固形分基準で１〜５０重量％が好ましく、特に５〜４０重量％が好ましい。含有量が前記下限値未満であると耐熱性が低下する場合があり、前記上限値を超えると低熱膨張の特性が損なわれる場合がある。
前記フェノール樹脂の重量平均分子量は、特に限定されないが、重量平均分子量４．０×１０２〜１．８×１０４が好ましく、特に、５．０×１０２〜１．５×１０４が好ましい。重量平均分子量が前記下限値未満であると基材３０にタック性が生じる場合が有り、前記上限値を超えると基材３０作製時、シート状基材への含浸性が低下し、均一な製品が得られない場合がある。
前記フェノール樹脂の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
更に、前記シアネート樹脂（特にノボラック型シアネート樹脂）と前記フェノール樹脂（アリールアルキレン型フェノール樹脂、特にビフェニルジメチレン型フェノール樹脂）と前記エポキシ樹脂（アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂）との組合せを用いて基板（特に、プリント配線板）を作製した場合、特に優れた寸法安定性を得ることが出来る。
また、前記樹脂組成物は、無機充填材を含むことが好ましい。これにより、基材３０を薄膜化（厚さ０．４ｍｍ以下）にしても強度に優れることができる。さらに、基材３０の低熱膨張化を向上することもできる。
前記無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩、酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカなどの酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物、チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。
無機充填材として、これらの中の１種類を単独で用いることもできるし、２種類以上を併用したりすることもできる。これらの中でも特に、シリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。その形状は破砕状、球状があるが、繊維基材への含浸性を確保するために樹脂組成物の溶融粘度を下げるには球状シリカを使うなど、その目的にあわせた使用方法が採用される。
前記無機充填材の平均粒子径は、特に限定されないが、０．０１〜５μｍが好ましく、特に０．１〜２μｍが好ましい。無機充填材の粒子径が前記下限値未満であるとワニスの粘度が高くなるため、基材３０作製時の作業性に影響を与える場合がある。また、前記上限値を超えると、ワニス中で無機充填材の沈降などの現象が起こる場合がある。この平均粒子径は、例えば粒度分布計（ＨＯＲＩＢＡ製、ＬＡ−５００）により測定することができる。
また前記無機充填材は、特に限定されないが、平均粒子径が単分散の無機充填材を用いることもできるし、平均粒子径が多分散の無機充填材を用いることができる。さらに平均粒子径が単分散および／または、多分散の無機充填材を１種類または２種類以上を併用したりすることもできる。
更に平均粒子径５μｍ以下の球状シリカ（特に球状溶融シリカ）が好ましく、特に平均粒子径０．０１〜２μｍの球状溶融シリカが好ましい。これにより、無機充填材の充填性を向上させることができる。
前記無機充填材の含有量は、特に限定されないが、樹脂組成物全体の固形分基準で２０〜８０重量％が好ましく、特に３０〜７０重量％が好ましい。含有量が前記範囲内であると、特に低熱膨張、低吸水とすることができる。
前記樹脂組成物は、特に限定されないが、カップリング剤を用いることが好ましい。前記カップリング剤は、前記熱硬化性樹脂と、前記無機充填材との界面の濡れ性を向上させることにより、基材に対して熱硬化性樹脂などおよび無機充填材を均一に定着させることができ、樹脂組成物を用いた以下に説明する積層板は、耐熱性、特に吸湿後の半田耐熱性に優れるものとなる。
前記カップリング剤としては、通常用いられるものなら何でも使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる１種以上のカップリング剤を使用することが好ましい。これにより、無機充填材の界面との濡れ性を高くすることができ、それによって樹脂組成物を用いた前記積層板は、耐熱性に優れるものとなる。
前記カップリング剤の含有量は、前記無機充填材の比表面積に依存するので特に限定されないが、無機充填材１００重量部に対して０．０５〜３重量部が好ましく、特に０．１〜２重量部が好ましい。含有量が前記下限値未満であると無機充填材を十分に被覆できないため、積層板の耐熱性を向上する効果が低下する場合があり、前記上限値を超えると反応に影響を与え、積層板の曲げ強度などが低下する場合がある。
前記樹脂組成物には、必要に応じて硬化促進剤を用いても良い。前記硬化促進剤としては公知の物を用いることができる。例えばナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト（ＩＩ）、トリスアセチルアセトナートコバルト（ＩＩＩ）などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタンなどの３級アミン類、２−フェニル−４−メチルイミダゾール、２−エチル−４−エチルイミダゾール、２−フェニル−４−メチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシイミダゾール、２−フェニル−４，５−ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールＡ、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸など、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて１種類を単独で用いることもできるし、これらの誘導体も含めて２種類以上を併用したりすることもできる。
前記硬化促進剤の含有量は、特に限定されないが、前記樹脂組成物全体の固形分基準で０．０５〜５重量％が好ましく、特に０．２〜２重量％が好ましい。含有量が前記下限値未満であると硬化を促進する効果が現れない場合があり、前記上限値を超えると基材３０の保存性が低下する場合がある。
前記樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂などの熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体などのポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマーなどの熱可塑性エラストマー、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエンなどのジエン系エラストマーを併用しても良い。
また、前記樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤などの上記成分以外の添加物を添加しても良い。
また、前記樹脂組成物で用いられる熱硬化性樹脂などは、実質的にハロゲン原子を含まないものであることが好ましい。これにより、ハロゲン化合物を用いることなく、難燃性を付与することができる。
ここで、実質的にハロゲン原子を含まないとは、例えばエポキシ樹脂中のハロゲン原子の含有量が０．１５重量％以下（ＪＰＣＡ−ＥＳ０１−２００３）のものをいう。
基材３０の熱膨張係数は、例えば１〜１０ｐｐｍ／℃である。熱膨張係数は、例えば、上述した積層板の銅箔を全面エッチングし、得られた積層板からテストピースを切り出し、ＴＭＡを用いて１０℃／分の条件で、５０℃〜１５０℃での面方向の熱膨張係数を測定することで求めることができる。
配線１０は、基材３０上の両面または片面に設けられている。また、配線１０は、基材３０の内部に設けられ、積層構造を有する基板１００を形成してもよい。第１金属材料は、例えばＦｅ−Ｎｉ系の合金、ＷまたはＷｏ等である。ここで、Ｆｅ−Ｎｉ系の合金としては、コバール（商標名）、４２アロイ、インバーまたはスーパーインバー等が挙げられる。第１金属材料の熱膨張係数は、例えば０．１〜８ｐｐｍ／℃である。基材の熱膨張係数と第１金属材料の熱膨張係数との差は、例えば０ｐｐｍ／℃〜９．９ｐｐｍ／℃である。
また、第１金属材料の電気抵抗率は、例えば５×１０−８〜１００×１０−８Ω・ｍである。配線１０の厚さは、例えば１〜３０μｍである。また、配線１０の幅は、例えば１〜５０μｍである。配線１０の、配線１０が延在する方向と垂直な断面の形状は、例えば矩形（図１参照）や半円筒形状（図７参照）である。
配線被覆膜２０は、配線１０の下部を覆うように設けられている。配線１０の上部に位置する配線被覆膜２０の厚さは、例えば０．１〜３０μｍであり、配線１０の厚さの０．１〜１．２倍である。配線１０の側面に位置する配線被覆膜２０の厚さは、例えば０．１〜３０μｍであり、配線１０の幅の０．１〜１．２倍である。配線１０の下部に位置する配線被覆膜２０の厚さは、例えば０．１〜３０μｍであり、配線１０の厚さの０．１〜１．２倍である。電気抵抗率と熱膨張係数との優れたバランスを実現するためには、配線被覆膜２０の厚さと、配線１０の厚さまたは幅との比率がこれらの範囲にあることが好ましい。配線１０を配線被覆膜２０により覆った配線構造の、配線が延在する方向と垂直な断面の形状は、例えば矩形（図１参照）や半円筒形状（図７参照）である。
図１１は、図１に示す基板１００の変形例を示す断面図であり、図７に示す例とは異なる例を示している。図１１に示すように、配線１０の延在方向と垂直な配線１０の断面の外形と、配線１０の延在方向と垂直な配線被覆膜２０の断面の外形は、互いに異なっている。
図１１（ａ）に示す例において、配線１０の延在方向と垂直な配線１０の断面の外形は、矩形である。一方、配線１０の延在方向と垂直な配線被覆膜２０の断面の外形は、例えば側面において配線１０の外形に沿う直線であり、かつ上端部において上側に膨らむ半円形状となっている。
このとき、配線１０の延在方向と垂直な配線被覆膜２０の断面の外形は、側面と上端部との間に角を有していない。また、配線１０の延在方向と垂直な配線１０の断面の外形は、側面と上端部との間に角を有している。
また、図１１（ｂ）に示す例において、配線１０の延在方向と垂直な配線１０の断面の外形は、矩形である。一方、配線１０の延在方向と垂直な配線被覆膜２０の断面の外形は、例えば側面が上端側から下端側に向けて広がっており、かつ上端部において上側に膨らむ半円形状となっている。このとき、配線１０の延在方向と垂直な配線被覆膜２０の断面の外形は、側面と上端部との間に角を有していない。また、配線１０の延在方向と垂直な配線１０の断面の外形は、側面と上端部との間に角を有している。
第２金属材料は、例えばＣｕ、Ａｌ、Ａｕである。第２金属材料の熱膨張係数は、例えば１３ｐｐｍ／℃〜２５ｐｐｍ／℃である。第２金属材料の熱膨張係数と、第１金属材料の熱膨張係数の差は、例えば５ｐｐｍ／℃〜２５ｐｐｍ／℃である。
また、第２金属材料の電気抵抗率は、例えば１×１０−８Ω・ｍ〜３×１０−８Ω・ｍである。第１金属材料の電気抵抗率と、第２金属材料の電気抵抗率の差は、例えば２×１０−８Ω・ｍ〜９９×１０−８Ω・ｍである。
図２は、図１に示す基板１００を有する半導体装置１１０を示す断面図である。図２に示すように、基板１００は、その上に半導体素子６０を実装し、半導体装置１１０を構成する。本実施形態における半導体装置１１０は、半導体パッケージである。半導体素子６０を構成するシリコン基板は、例えば３．５ｐｐｍの熱膨張係数を有する。
半導体素子６０は、例えば半田ボール６２を介して基板１００とフリップチップ接続する。半田ボール６２は、錫、鉛、銀、銅、ビスマスなどからなる合金で構成されることが好ましい。半導体素子６０と基板１００とのフリップチップ接続は、フリップチップボンダーなどを用いて基板１００上の接続用電極部と半導体素子６０の半田ボール６２との位置合わせを行ったあと、ＩＲリフロー装置、熱板、その他加熱装置を用いて半田ボール６２を融点以上に加熱し、基板１００と半田ボール６２とを溶融接合することにより接続する。なお、接続信頼性を良くするため、予め基板１００上の接続用電極部に半田ペースト等の比較的融点の低い金属の層を形成しておいても良い。この接合工程に先んじて、半田ボール６２及び／または基板１００上の接続用電極部の表層にフラックスを塗布することで接続信頼性を向上させることもできる。
フリップチップ接続により半導体素子６０と基板１００とを電気的に接続する場合、例えばこれらの接続部分にアンダーフィル樹脂６４を充填する。アンダーフィル樹脂６４は、特に限定されないが、従来からアンダーフィル樹脂として用いられているエポキシ樹脂組成物が好適に用いられる。
また、基板１００の搭載面側の導体回路層上に、ダイアタッチ層を形成し、当該ダイアタッチ層を介して半導体素子を仮接着し、必要に応じて軽度に押圧しながらダイアタッチ層を加熱軟化又は加熱硬化させることにより、半導体素子を固定することもできる。
ダイアタッチ材としては、例えば（メタ）アクリル酸エステル共重合体等の熱可塑性樹脂を含有する熱可塑性樹脂組成物からなるダイアタッチ材フィルムや、エポキシ樹脂等の熱硬化性樹脂を含有する熱硬化性樹脂組成物からなるダイアタッチ材ペーストが用いられる。通常、半導体素子を固定と同時に、又は固定した後、半導体素子６０と基板１００をワイヤボンディング等の公知の方法で電気的接続する。
電気的接続の後、素子搭載面は公知の方法で封止してもよく、例えば封止材によって封止する。封止材は、特に限定されないが、従来から知られている半導体封止用エポキシ樹脂組成物が好適に用いられる。半導体封止用エポキシ樹脂組成物は、エポキシ樹脂、硬化剤、無機充填材、硬化促進剤、その他必要に応じて着色剤、離型剤、低応力成分、酸化防止剤等の添加剤を含有し、これらの材料を混練し、顆粒状又はシート乃至フィルム状に成形したものを封止材として用いることができる。
このように、本実施形態における基板１００は、半導体素子６０を搭載して半導体パッケージを構成するインタポーザである。しかし、基板１００にかえて、例えば半導体パッケージを搭載する回路基板について本実施形態に係る配線構造を適用してもよい。
次に、基板１００の製造方法について説明する。図３および図４は、図１に示す基板１００の第１の製造方法を示す断面図である。まず、図３（ａ）に示すように、基材３０上に第２金属材料からなる金属層２２を形成する。金属層２２は、例えば前記積層板に用いられる金属箔であってもよいし、無電解めっき法、電解めっき法、イオンプレーティング法によって形成されてもよい。次いで、金属層２２の表面を薬液により粗化処理後、金属層２２上にレジスト４０を形成する。その後、レジスト４０に開口７０を形成する。開口７０を有するレジスト４０を形成する方法は、ドライフィルムをラミネートすることによって金属層２２の表面にレジスト４０を形成し露光する方法や、液状レジストを金属層２２上に塗布し露光する方法などが挙げられる。そして、図３（ｂ）に示すように、レジスト４０の開口７０内に、めっき法により配線１０を形成する。配線１０の形成には、ウェットめっき法やドライめっき法が用いられ、例えば金属層２２をシード膜とした電解めっき法が用いられる。次いで、図３（ｃ）に示すように、レジスト４０を除去する。配線１０を形成する方法は、例えば特開２００８−１７０４３８号公報の記載を参考に形成することもできる。
次いで、図４（ａ）に示すように、金属層２２上に、配線１０が露出するように配線１０よりも幅の広い開口７２を有するレジスト４２を形成する。開口７２を有するレジスト４２を形成する方法は、ドライフィルムをラミネートすることによって金属層２２の表面にレジスト４２を形成し露光する方法や、液状レジストを金属層２２上に塗布し露光する方法などが挙げられる。次いで、図４（ｂ）に示すように、配線１０の上部および側部を覆うように、レジスト４２の開口７２内に、めっき法により第２金属材料からなる金属層２４を形成する。開口７２内への金属層２４の形成は、例えば電解めっき法によって行われる。この場合、例えば図４（ａ）に示した工程の前に、無電解めっき法により、金属層２２上および配線１０上にＣｕシード膜を形成する。電解めっきには硫酸銅電解めっきが使用できる。また、特に限定されないが、めっき液中にはレベラー剤、ポリマー、ブライトナー剤等の添加剤が含まれることが好ましい。これにより、配線１０に優先的にめっきが析出し第２金属材料で覆われる。
次いで、図４（ｃ）に示すように、レジスト４２を除去する。そして、金属層２２の一部をエッチングにより除去し、平面視で配線１０と重なる部分および配線１０の周囲に位置する部分を残す。すなわち、金属層２２の一部をエッチングにより除去し、配線１０の上部、側部および下部を覆うように堆積された第２金属材料を残す。このとき、隣接する配線１０間に位置する第２金属材料は除去される。これにより、隣接する配線１０は、互いに分離される。このため、各配線１０が、各配線１０間に位置する第２金属材料により互いに短絡することはない。金属層２２は、例えばフラッシュエッチングにより除去することができる。これにより、図４（ｄ）に示すように、本実施形態に係る基板１００の配線構造が形成される。
なお、このとき、配線１０および配線被覆膜２０の断面形状は、例えば図１１（ｂ）に示すものとなる。
また、基板１００は、次の製造方法によっても得ることができる。図５および図６は、図１に示す基板１００の第２の製造方法を示す断面図である。まず、図５（ａ）に示すように、基材３０上に第２金属材料からなる金属層２２を形成する。次いで、金属層２２上に開口７０を有するレジスト４０を形成する。次いで、図５（ｂ）に示すように、レジスト４０の開口７０内に、めっき法により配線１０を形成する。そして、図５（ｃ）に示すように、レジスト４０を除去する。これらの製造工程については、第１の製造方法と同様である。
次いで、図６（ａ）に示すように、配線１０の上部および側部を覆うように、金属層２２上および配線１０上に、めっき法により第２金属材料からなる金属層２４を形成する。この工程における金属層２４の形成は、例えば金属層２２や配線１０をシード膜とした電解めっき法が用いられる。電解めっきには硫酸銅電解めっきが使用できる。また、特に限定されないが、めっき液中にはレベラー剤、ポリマー、ブライトナー剤等の添加剤が含まれることが好ましい。次いで、図６（ｂ）に示すように、金属層２４上にレジスト４４を形成する。レジスト４４を形成する方法は、ドライフィルムをラミネートすることによって金属層２４の表面にレジスト４４を形成し露光する方法や、液状レジストを金属層２４上に塗布し露光する方法などが挙げられる。次いで、レジスト４４をエッチングマスクとして、金属層２２の一部および金属層２４の一部をエッチングにより除去し、平面視で配線１０と重なる部分および配線１０の周囲に位置する部分を残す。すなわち、配線１０の上部、側部および下部を覆うように堆積された第２金属材料を残す。このとき、隣接する配線１０間に位置する第２金属材料は除去される。これにより、隣接する配線１０は、互いに分離される。このため、各配線１０が、各配線１０間に位置する第２金属材料により互いに短絡することはない。そして、レジスト４４を除去して、図６（ｃ）に示すように、本実施形態に係る基板１００の配線構造が形成される。
なお、このとき、配線１０および配線被覆膜２０の断面形状は、例えば図１１（ａ）に示すものとなる。
次に、本実施形態の効果を説明する。配線基板や半導体装置に発生する応力のひずみを抑制するため、配線の熱膨張係数を低減することが求められる。一方で、半導体装置の高密度、高速信号化のため、基板に用いられる配線の電気抵抗率を低減することも望まれる。しかしながら、熱膨張係数と電気抵抗率はトレードオフの関係にあり、これらをバランス良く両立させた配線構造を実現することは困難であった。
発明者らは、基板上に形成する微細な配線構造においても、電流の表皮効果が働くことを知見し、本実施形態に係る基板１００に至った。すなわち、本実施形態に係る基板１００は、配線１０を構成する第１金属材料は、配線被覆膜２０を構成する第２金属材料よりも低い熱膨張係数を有する。また、第２金属材料は、第１金属材料よりも低い電気抵抗率を有する。そして配線被覆膜２０は、配線１０の上部、側部および下部を覆うように設けられている。
このように、本実施形態に係る基板１００では、電気抵抗率が低い第２金属材料からなる配線被覆膜２０が、熱膨張係数の低い配線１０の上部、側部および下部を覆うように形成されている。このため、配線構造の低熱膨張係数化により、基板の単体反りや半導体素子実装後の基板や半導体素子の反りを低減し、半導体素子の実装信頼性や半導体装置の接続信頼性を高めることができる。また、表皮効果の観点から、効果的に配線構造の低電気抵抗率化を図ることもでき、半導体装置の高密度、高速信号化に効果がある。従って、熱膨張係数と電気抵抗率とのバランスに優れた配線構造を実現することができる。
また、本実施形態によれば、配線被覆膜２０は、配線１０の少なくとも上部および側部を覆うように設けられている。配線構造における表皮効果は、配線被覆膜２０が配線１０の上部および側部を覆うように設けられていることによって、顕著となる。よって、配線構造における電気抵抗率の低減を十分に図ることができる。
また、配線構造が、異なる金属材料からなる複数の金属層によって構成されている場合、金属層間の熱膨張係数の差に起因して、配線構造内で残留応力のひずみが発生する場合がある。この場合、配線構造において反りが発生しやすくなり、金属層間における剥離等の原因となる。これは、半導体装置の長期使用を妨げる要因となる。本実施形態によれば、配線被覆膜２０は、配線１０の少なくとも上部および側部を覆うように形成されている。このような構造を有するため、配線構造において反りが発生しにくく、配線１０と配線被覆膜２０との間において剥離等が生じにくい。よって、半導体装置の長期使用における信頼性を高めることができる。また、本実施形態によれば、配線１０の上部、側部および下部を覆うように配線被覆膜２０が形成されているため、上記効果がより顕著となる。
（第２実施形態）
図８は、第２の実施形態に係る基板１０２を示す断面図である。本実施形態に係る基板１０２は、配線１０下に配線被覆膜２０が設けられていないことを除いて、第１の実施形態に係る基板１００と同様の構成を有する。
図９および図１０は、図８に示す基板１０２の製造方法を示す断面図である。本実施形態に係る基板１０２の製造方法は次のようである。まず、図９（ａ）に示すように、基材３０上に第１金属材料からなる金属層１２を形成する。この金属層１２は、例えば基材３０上に金属箔をプレスすることにより形成される。また、例えば金属箔に樹脂をコーティングしたり、プリプレグをラミネートしたりすることにより形成することもできる。次いで、第１の実施形態と同様に図９（ｂ）に示すように、基材３０上に形成された金属層１２上にレジスト４６を形成する。このレジスト４６をマスクとしてエッチングを行い、基材３０上に配線１０を形成する。そして、図９（ｃ）に示すように、レジスト４６を除去する。
次いで、図１０（ａ）に示すように、基材３０上に配線１０が露出するように配線１０よりも幅の広い開口７４を有するレジスト４８を形成する。次いで、図１０（ｂ）に示すように、配線１０の上部および側部を覆うように、レジスト４８の開口７４内に、めっき法により第２金属材料からなる金属層を形成する。これにより、配線被覆膜２０が形成されることとなる。開口７４内への金属層の形成は、例えば電解めっきによって行われる。この場合、例えば図１０（ａ）に示した工程の前に、無電解めっき法により、基材３０上および配線１０上にＣｕシード膜を形成する。
その後、レジスト４８を除去する。これにより、図１０（ｃ）に示すように、本実施形態に係る基板１０２の配線構造を得ることができる。
また、本実施形態において、配線被覆膜２０は、例えば次のように形成することもできる。
図９（ｃ）に示す工程を経た後、配線１０の上部および側部を覆うように、配線１０上に、めっき法により第２金属材料からなる金属層を形成する（図示せず）。これにより、配線被覆膜２０が形成されることとなる。この場合、配線１０上への金属層の形成は、例えば配線１０をシード膜とした電解めっき法によって行われる。
（第３実施形態）
図１２は、第３の実施形態に係る基板１０４を示す断面図である。本実施形態に係る基板１０４では、配線１０は、配線下地金属層２６を介して基材３０上に設けられている。これらの点を除いて、本実施形態に係る基板１０４は、第１の実施形態に係る基板１００と同様の構成を有する。
次に、本実施形態に係る基板１０４の製造方法を説明する。図１３〜１５は、図１２に示す基板１０４の製造方法を示す断面図である。
まず、図１３（ａ）に示すように、基材３０上に、開口８０を有するレジスト５０を形成する。
次に、図１３（ｂ）に示すように、レジスト５０上、および開口８０の内壁に、配線下地金属層２６を形成する。これにより、開口８０から露出した基材３０上に、配線下地金属層２６が形成されることとなる。配線下地金属層２６は、例えば第２金属材料を用いて無電解めっき法により形成される。ここで、配線下地金属層２６は、配線被覆膜２０と同じ金属により構成されても、異なる金属により構成されてもよい。
次に、図１４（ａ）に示すように、レジスト５０を除去する。これにより、レジスト５０上および開口８０の側壁に形成された配線下地金属層２６は、レジスト５０とともに除去されることとなる。これにより、基材３０上に形成された配線下地金属層２６のみが残る。
次に、図１４（ｂ）に示すように、配線下地金属層２６をシードとした電解めっき法により、配線１０を形成する。これにより、配線１０は、配線下地金属層２６を介して基材３０上に設けられることとなる。
次に、図１４（ｃ）に示すように、配線１０の側部および上部を覆うように、配線被覆膜２０を形成する。配線被覆膜２０は、例えば図１０に示す第２の実施形態に係る製造工程と同様の工程により形成することができる。
これにより、本実施形態に係る基板１０４の配線構造を得ることができる。
また、図１３（ｂ）に示す配線下地金属層２６を形成する工程の後、以下に説明する工程により基板１０４を製造してもよい。
レジスト５０上および開口８０の内壁に配線下地金属層２６を形成した後、図１５（ａ）に示すように、レジスト５０上および開口８０の側壁に形成された配線下地金属層２６を、例えばフラッシュエッチングにより除去する。これにより、基材３０上に形成された配線下地金属層２６のみが残る。ここで、例えば図１３においてレジスト５０に設けられた開口８０の開口幅が非常に狭い場合は、エッチング液が開口部へ浸透し難くなる。このため、フラッシュエッチング処理後における配線下地金属層２６の形状は、結果として図１５（ａ）に示すようになる。
次に、図１５（ｂ）に示すように、配線下地金属層２６をシードとした電解めっき法により、配線１０を形成する。これにより、配線１０は、配線下地金属層２６を介して基材３０上に設けられることとなる。
次に、図１５（ｃ）に示すように、レジスト５０を除去する。
次に、図１５（ｄ）に示すように、配線１０の側部および上部を覆うように、配線被覆膜２０を形成する。配線被覆膜２０は、例えば図１０に示す第２の実施形態に係る製造工程と同様の工程により形成することができる。
これにより、本実施形態に係る基板１０４の配線構造を得ることができる。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
この出願は、２０１０年１２月３日に出願された日本出願特願２０１０−２７０５７７を基礎とする優先権を主張し、その開示の総てをここに取り込む。
本発明によれば、基材と、
前記基材上に設けられ、第１金属材料からなる配線と、
前記配線の少なくとも上部および側部を覆うように設けられた、第２金属材料からなる配線被覆膜と、
を備え、
前記第１金属材料は、前記第２金属材料よりも低い熱膨張係数を有し、
前記第２金属材料は、前記第１金属材料よりも低い電気抵抗率を有し、
前記配線被覆膜は、前記配線の下部を覆うように設けられている基板が提供される。
本発明によれば、上記の基板の製造方法であって、前記基材上に、前記配線を形成する工程と、前記配線の上部および側部を覆う前記配線被覆膜を形成する工程と、を備え、前記配線を形成する前記工程の前において、前記基材上に前記第２金属材料からなる第１金属層を形成する工程を備える基板の製造方法が提供される。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、本発明は、以下の態様を含む。
（付記１）
基材と、
前記基材上に設けられ、第１金属材料からなる配線と、
前記配線の少なくとも上部および側部を覆うように設けられた、第２金属材料からなる配線被覆膜と、
を備え、
前記第１金属材料は、前記第２金属材料よりも低い熱膨張係数を有し、
前記第２金属材料は、前記第１金属材料よりも低い電気抵抗率を有する基板。
（付記２）
付記１に記載の基板において、
前記配線被覆膜は、前記配線の下部を覆うように設けられている基板。
（付記３）
付記１または２に記載の基板において、
前記第１金属材料は、Ｆｅ−Ｎｉ系の合金、ＷまたはＭｏである基板。
（付記４）
付記１ないし３いずれかに記載の基板において、
前記第２金属材料は、Ｃｕである基板。
（付記５）
付記１ないし４いずれかに記載の基板において、
前記配線の上部に位置する前記配線被覆膜の厚さは、前記配線の厚さの０．１〜１．２倍である基板。
（付記６）
付記１ないし５いずれかに記載の基板において、
前記第１金属材料の熱膨張係数は、０．１ｐｐｍ／℃〜８ｐｐｍ／℃である基板。
（付記７）
付記１ないし６いずれかに記載の基板において、
前記第２金属材料の熱膨張係数は、１３ｐｐｍ／℃〜２５ｐｐｍ／℃である基板。
（付記８）
付記１ないし７いずれかに記載の基板において、
前記基材の熱膨張係数は、１ｐｐｍ／℃〜１０ｐｐｍ／℃である基板。
（付記９）
付記１ないし８いずれかに記載の基板において、
前記第２金属材料の熱膨張係数と前記第１金属材料の熱膨張係数との差は、５ｐｐｍ／℃〜２５ｐｐｍ／℃である基板。
（付記１０）
付記１ないし９いずれかに記載の基板において、
前記基材の熱膨張係数と前記第１金属材料の熱膨張係数との差は、０ｐｐｍ／℃〜９．９ｐｐｍ／℃である基板。
（付記１１）
付記１ないし１０いずれかに記載の基板において、
前記配線の厚さは、１μｍ〜３０μｍである基板。
（付記１２）
付記１ないし１１いずれかに記載の基板において、
前記配線被覆膜の厚さは、０．１μｍ〜３０μｍである基板。
（付記１３）
付記１ないし１２いずれかに記載の基板において、
前記第１金属材料の電気抵抗率は、５×１０ −８ Ω・ｍ〜１００×１０ −８ Ω・ｍである基板。
（付記１４）
付記１ないし１３いずれかに記載の基板において、
前記第２金属材料の電気抵抗率は、１×１０ −８ Ω・ｍ〜３×１０ −８ Ω・ｍである基板。
（付記１５）
付記１ないし１４いずれかに記載の基板において、
前記第１金属材料の電気抵抗率と前記第２金属材料の電気抵抗率の差は、２×１０ −８ Ω・ｍ〜９９×１０ −８ Ω・ｍである基板。
（付記１６）
付記１ないし１５いずれかに記載の基板において、
前記配線の延在方向と垂直な前記配線の断面の外形と、前記配線の延在方向と垂直な前記配線被覆膜の断面の外形と、が互いに異なる基板。
（付記１７）
付記１６に記載の基板において、
前記配線の延在方向と垂直な前記配線の断面の外形は、側面と上端部との間に角を有しており、
前記配線の延在方向と垂直な前記配線被覆膜の断面の外形は、側面と上端部との間に角を有していない基板。
（付記１８）
付記１ないし１７いずれかに記載の基板と、
前記基板上に実装された半導体素子と、
を備える半導体装置。
（付記１９）
付記１に記載の基板の製造方法であって、
前記基材上に、前記配線を形成する工程と、
前記配線の上部および側部を覆う前記配線被覆膜を形成する工程と、
を備える基板の製造方法。
（付記２０）
付記１９に記載の基板の製造方法において、
前記配線を形成する前記工程の前において、前記基材上に前記第２金属材料からなる第１金属層を形成する工程を備える基板の製造方法。
（付記２１）
付記２０に記載の基板の製造方法において、
前記第１金属層を形成する前記工程において、前記第１金属層は、前記基材の全面に形成され、
前記配線を形成する前記工程は、
前記第１金属層上に、開口を有する第１レジストを形成する工程と、
前記第１レジストの開口内に、めっき法により前記配線を形成する工程と、
前記第１レジストを除去する工程と、
を含む基板の製造方法。
（付記２２）
付記２１に記載の基板の製造方法において、
前記配線被覆膜を形成する前記工程は、
前記第１金属層上に、前記配線が露出するように前記配線よりも幅の広い開口を有する第２レジストを形成する工程と、
前記配線の上部および側部を覆うように、前記第２レジストの開口内に、めっき法により前記第２金属材料からなる第２金属層を形成する工程と、
前記第２レジストを除去する工程と、
前記第１金属層の一部をエッチングにより除去し、平面視で前記配線と重なる部分および前記配線の周囲に位置する部分を残す工程と、
を含む基板の製造方法。
（付記２３）
付記２１に記載の基板の製造方法において、
前記配線被覆膜を形成する前記工程は、
前記配線の上部および側部を覆うように、前記第１金属層上および前記配線上に、めっき法により前記第２金属材料からなる第２金属層を形成する工程と、
前記第１金属層の一部および前記第２金属層の一部をエッチングにより除去し、平面視で前記配線と重なる部分および前記配線の周囲に位置する部分を残す工程と、
を含む基板の製造方法。
（付記２４）
付記２０に記載の基板の製造方法において、
前記第１金属層を形成する前記工程は、
前記基材上に、開口を有する第３レジストを形成する工程と、
前記第３レジスト上、および前記第３レジストの開口から露出した基板上に、前記第１金属層を形成する工程と、
前記第３レジスト上に形成された前記第１金属層を除去する工程と、
を含む基板の製造方法。
（付記２５）
付記２４に記載の基板の製造方法において、
前記第３レジスト上に形成された前記第１金属層を除去する工程は、前記第３レジストを除去することにより行われ、
前記配線を形成する工程は、前記第１金属層をシードとしためっき法により行われる基板の製造方法。
（付記２６）
付記２４に記載の基板の製造方法において、
前記配線を形成する前記工程は、
前記第１金属層をシードとしためっき法により前記配線を形成する工程と、
前記第３レジストを除去する工程と、
を含む基板の製造方法。
（付記２７）
付記１９に記載の基板の製造方法において、
前記配線を形成する前記工程は、
前記基材上に、前記第１金属材料からなる第３金属層を形成する工程と、
前記第３金属層を選択的にエッチングして、前記配線を形成する工程と、
を含む基板の製造方法。
（付記２８）
付記２７に記載の基板の製造方法において、
前記配線被覆膜を形成する前記工程は、
前記基材上に、前記配線が露出するように前記配線よりも幅の広い開口を有する第４レジストを形成する工程と、
前記配線の上部および側部を覆うように、前記第４レジストの開口内に、めっき法により前記第２金属材料からなる第４金属層を形成する工程と、
前記第４レジストを除去する工程と、
を含む基板の製造方法。
（付記２９）
付記２７に記載の基板の製造方法において、
前記配線被覆膜を形成する前記工程は、前記配線の上部および側部を覆うように、前記配線上に、めっき法により前記第２金属材料からなる第４金属層を形成する基板の製造方法。

Claims (29)

  1. 基材と、
    前記基材上に設けられ、第１金属材料からなる配線と、
    前記配線の少なくとも上部および側部を覆うように設けられた、第２金属材料からなる配線被覆膜と、
    を備え、
    前記第１金属材料は、前記第２金属材料よりも低い熱膨張係数を有し、
    前記第２金属材料は、前記第１金属材料よりも低い電気抵抗率を有する基板。
  2. 請求項１に記載の基板において、
    前記配線被覆膜は、前記配線の下部を覆うように設けられている基板。
  3. 請求項１または２に記載の基板において、
    前記第１金属材料は、Ｆｅ−Ｎｉ系の合金、ＷまたはＭｏである基板。
  4. 請求項１ないし３いずれか１項に記載の基板において、
    前記第２金属材料は、Ｃｕである基板。
  5. 請求項１ないし４いずれか１項に記載の基板において、
    前記配線の上部に位置する前記配線被覆膜の厚さは、前記配線の厚さの０．１〜１．２倍である基板。
  6. 請求項１ないし５いずれか１項に記載の基板において、
    前記第１金属材料の熱膨張係数は、０．１ｐｐｍ／℃〜８ｐｐｍ／℃である基板。
  7. 請求項１ないし６いずれか１項に記載の基板において、
    前記第２金属材料の熱膨張係数は、１３ｐｐｍ／℃〜２５ｐｐｍ／℃である基板。
  8. 請求項１ないし７いずれか１項に記載の基板において、
    前記基材の熱膨張係数は、１ｐｐｍ／℃〜１０ｐｐｍ／℃である基板。
  9. 請求項１ないし８いずれか１項に記載の基板において、
    前記第２金属材料の熱膨張係数と前記第１金属材料の熱膨張係数との差は、５ｐｐｍ／℃〜２５ｐｐｍ／℃である基板。
  10. 請求項１ないし９いずれか１項に記載の基板において、
    前記基材の熱膨張係数と前記第１金属材料の熱膨張係数との差は、０ｐｐｍ／℃〜９．９ｐｐｍ／℃である基板。
  11. 請求項１ないし１０いずれか１項に記載の基板において、
    前記配線の厚さは、１μｍ〜３０μｍである基板。
  12. 請求項１ないし１１いずれか１項に記載の基板において、
    前記配線被覆膜の厚さは、０．１μｍ〜３０μｍである基板。
  13. 請求項１ないし１２いずれか１項に記載の基板において、
    前記第１金属材料の電気抵抗率は、５×１０−８Ω・ｍ〜１００×１０−８Ω・ｍである基板。
  14. 請求項１ないし１３いずれか１項に記載の基板において、
    前記第２金属材料の電気抵抗率は、１×１０−８Ω・ｍ〜３×１０−８Ω・ｍである基板。
  15. 請求項１ないし１４いずれか１項に記載の基板において、
    前記第１金属材料の電気抵抗率と前記第２金属材料の電気抵抗率の差は、２×１０−８Ω・ｍ〜９９×１０−８Ω・ｍである基板。
  16. 請求項１ないし１５いずれか１項に記載の基板において、
    前記配線の延在方向と垂直な前記配線の断面の外形と、前記配線の延在方向と垂直な前記配線被覆膜の断面の外形と、が互いに異なる基板。
  17. 請求項１６に記載の基板において、
    前記配線の延在方向と垂直な前記配線の断面の外形は、側面と上端部との間に角を有しており、
    前記配線の延在方向と垂直な前記配線被覆膜の断面の外形は、側面と上端部との間に角を有していない基板。
  18. 請求項１ないし１７いずれか１項に記載の基板と、
    前記基板上に実装された半導体素子と、
    を備える半導体装置。
  19. 請求項１に記載の基板の製造方法であって、
    前記基材上に、前記配線を形成する工程と、
    前記配線の上部および側部を覆う前記配線被覆膜を形成する工程と、
    を備える基板の製造方法。
  20. 請求項１９に記載の基板の製造方法において、
    前記配線を形成する前記工程の前において、前記基材上に前記第２金属材料からなる第１金属層を形成する工程を備える基板の製造方法。
  21. 請求項２０に記載の基板の製造方法において、
    前記第１金属層を形成する前記工程において、前記第１金属層は、前記基材の全面に形成され、
    前記配線を形成する前記工程は、
    前記第１金属層上に、開口を有する第１レジストを形成する工程と、
    前記第１レジストの開口内に、めっき法により前記配線を形成する工程と、
    前記第１レジストを除去する工程と、
    を含む基板の製造方法。
  22. 請求項２１に記載の基板の製造方法において、
    前記配線被覆膜を形成する前記工程は、
    前記第１金属層上に、前記配線が露出するように前記配線よりも幅の広い開口を有する第２レジストを形成する工程と、
    前記配線の上部および側部を覆うように、前記第２レジストの開口内に、めっき法により前記第２金属材料からなる第２金属層を形成する工程と、
    前記第２レジストを除去する工程と、
    前記第１金属層の一部をエッチングにより除去し、平面視で前記配線と重なる部分および前記配線の周囲に位置する部分を残す工程と、
    を含む基板の製造方法。
  23. 請求項２１に記載の基板の製造方法において、
    前記配線被覆膜を形成する前記工程は、
    前記配線の上部および側部を覆うように、前記第１金属層上および前記配線上に、めっき法により前記第２金属材料からなる第２金属層を形成する工程と、
    前記第１金属層の一部および前記第２金属層の一部をエッチングにより除去し、平面視で前記配線と重なる部分および前記配線の周囲に位置する部分を残す工程と、
    を含む基板の製造方法。
  24. 請求項２０に記載の基板の製造方法において、
    前記第１金属層を形成する前記工程は、
    前記基材上に、開口を有する第３レジストを形成する工程と、
    前記第３レジスト上、および前記第３レジストの開口から露出した基板上に、前記第１金属層を形成する工程と、
    前記第３レジスト上に形成された前記第１金属層を除去する工程と、
    を含む基板の製造方法。
  25. 請求項２４に記載の基板の製造方法において、
    前記第３レジスト上に形成された前記第１金属層を除去する工程は、前記第３レジストを除去することにより行われ、
    前記配線を形成する工程は、前記第１金属層をシードとしためっき法により行われる基板の製造方法。
  26. 請求項２４に記載の基板の製造方法において、
    前記配線を形成する前記工程は、
    前記第１金属層をシードとしためっき法により前記配線を形成する工程と、
    前記第３レジストを除去する工程と、
    を含む基板の製造方法。
  27. 請求項１９に記載の基板の製造方法において、
    前記配線を形成する前記工程は、
    前記基材上に、前記第１金属材料からなる第３金属層を形成する工程と、
    前記第３金属層を選択的にエッチングして、前記配線を形成する工程と、
    を含む基板の製造方法。
  28. 請求項２７に記載の基板の製造方法において、
    前記配線被覆膜を形成する前記工程は、
    前記基材上に、前記配線が露出するように前記配線よりも幅の広い開口を有する第４レジストを形成する工程と、
    前記配線の上部および側部を覆うように、前記第４レジストの開口内に、めっき法により前記第２金属材料からなる第４金属層を形成する工程と、
    前記第４レジストを除去する工程と、
    を含む基板の製造方法。
  29. 請求項２７に記載の基板の製造方法において、
    前記配線被覆膜を形成する前記工程は、前記配線の上部および側部を覆うように、前記配線上に、めっき法により前記第２金属材料からなる第４金属層を形成する基板の製造方法。
JP2012523153A 2010-12-03 2011-11-25 基板、半導体装置および基板の製造方法 Expired - Fee Related JP5105030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012523153A JP5105030B2 (ja) 2010-12-03 2011-11-25 基板、半導体装置および基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010270577 2010-12-03
JP2010270577 2010-12-03
JP2012523153A JP5105030B2 (ja) 2010-12-03 2011-11-25 基板、半導体装置および基板の製造方法
PCT/JP2011/006578 WO2012073466A1 (ja) 2010-12-03 2011-11-25 基板、半導体装置および基板の製造方法

Publications (2)

Publication Number Publication Date
JP5105030B2 JP5105030B2 (ja) 2012-12-19
JPWO2012073466A1 true JPWO2012073466A1 (ja) 2014-05-19

Family

ID=46171440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012523153A Expired - Fee Related JP5105030B2 (ja) 2010-12-03 2011-11-25 基板、半導体装置および基板の製造方法

Country Status (4)

Country Link
JP (1) JP5105030B2 (ja)
KR (1) KR20130129994A (ja)
TW (1) TW201242446A (ja)
WO (1) WO2012073466A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316551B1 (ko) * 2021-01-26 2021-10-22 주식회사 아이에스시 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164476A (ja) * 2000-11-27 2002-06-07 Kyocera Corp 配線基板およびその製造方法
JP2010103385A (ja) * 2008-10-27 2010-05-06 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20130129994A (ko) 2013-11-29
TW201242446A (en) 2012-10-16
JP5105030B2 (ja) 2012-12-19
WO2012073466A1 (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP4802246B2 (ja) 半導体装置
TWI405523B (zh) 積層體、基板之製造方法、基板以及半導體裝置
US20110120754A1 (en) Multilayer wiring board and semiconductor device
KR101502653B1 (ko) 적층판, 회로판 및 반도체 장치
KR101409048B1 (ko) 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
JP5263134B2 (ja) 回路基板用樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板および半導体装置
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
JP5056787B2 (ja) 積層板、多層プリント配線板および半導体装置
JPWO2009051120A1 (ja) 半導体素子搭載基板
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP5493948B2 (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板、および半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法
WO2013021587A1 (ja) プリプレグ、積層板、プリント配線基板、半導体パッケージおよび半導体装置
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP5292847B2 (ja) 半導体素子搭載基板
JP2011071348A (ja) インターポーザ用の金属張積層板とそれを用いた半導体パッケージ
JP2009070891A (ja) 半導体装置
JP4385555B2 (ja) インターポーザ、半導体パッケージおよびその製造方法
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP2010080609A (ja) 半導体装置
JP5353547B2 (ja) 金属箔付きプリプレグ、積層板およびインターポーザ
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2008251891A (ja) 回路基板及びその半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees