JPH07297197A - 実装装置およびその製造方法 - Google Patents

実装装置およびその製造方法

Info

Publication number
JPH07297197A
JPH07297197A JP6089280A JP8928094A JPH07297197A JP H07297197 A JPH07297197 A JP H07297197A JP 6089280 A JP6089280 A JP 6089280A JP 8928094 A JP8928094 A JP 8928094A JP H07297197 A JPH07297197 A JP H07297197A
Authority
JP
Japan
Prior art keywords
pin
substrate
female
male
male pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6089280A
Other languages
English (en)
Other versions
JP2798605B2 (ja
Inventor
Kenichiro Suzuki
健一郎 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6089280A priority Critical patent/JP2798605B2/ja
Publication of JPH07297197A publication Critical patent/JPH07297197A/ja
Application granted granted Critical
Publication of JP2798605B2 publication Critical patent/JP2798605B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】基板に多少の反りが生じてもコンタクトピンど
うしが接触抵抗を小にして信頼性よく接続できる実装装
置およびこの実装装置のピンを簡素化された工程で作製
できる製造方法を提供する。 【構成】第１の基板（３０）のコンタクトパッド（５）
上に設けられた雄ピン（１）の中間部にくびれ（３）を
形成し、第２の基板（４０）のコンタクトパッド（６）
上に設けられた雌ピン（２）の中間部に突起（４）を形
成して両者を嵌合させる。また、Ｘ線に感光する二層の
レジスト（５１，５３），（６１，６３）の間に紫外線
に感光するレジスト（５２），（６２）を設けてＸ線
（５６）と紫外線（５７）を順次照射した後現像し、メ
ッキにより中間部にくびれ（３）もしくは突起（４）を
有する雄ピン（１）もしくは雌ピン（２）を作製する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は実装装置およびその製造
方法に係わり、特に半導体チップとパッケージ基板間、
あるいは半導体チップと他の半導体チップ間の電気的接
続を行うことにより構成された実装装置およびその製造
方法に関し、コンタクトパッド間の間隔が小さい高密度
実装の技術に関する。
【０００２】
【従来の技術】図１１に特開昭６４−８１２６４号公報
に開示されてあるような従来の実装技術を示す。
【０００３】一方のチップの基板に設けられたコンタク
トパッド９５の上に先端が半径方向に張りだした張出し
部９３を有する雄ピン９１が形成されている。また、他
方のチップの基板に設けられたコンタクトパッド９６の
上に先端の開口が狭くなった凹部９４を有する雌ピン９
２が形成されている。そしてこの二つの基板を矢印９に
示すように相対的に近づけ互いに押しつけ張出し部９３
を凹部９４内に噛み合せることによって雄ピン９１が雌
ピン９２の中に嵌合され、雄ピン９１の張出し部９３の
先端面がコンタクトパッド９６に当接することにより、
コンタクトパッド９５と９６が電気的に接続される。
【０００４】またこの構造は、紫外線を利用したフォト
リソグラフィ−によってレジストに開口部を設け、この
開口部に蒸着あるいはスパッタ−により金属を堆積させ
た後、レジストを剥離するという一連の工程を複数回繰
り返すことによって作製されている。特に、雄ピン９１
の先端に形成される張出し部９３および雌ピン９２の先
端に形成される凹部９４を形成するために、ポジレジス
トを用いたフォトリソグラフィ−工程と同時にネガレジ
ストを用いたフォトリソグラフィ−工程を同一ピンを形
成する際に繰り返し使用する作製方法である。
【０００５】
【発明が解決しようとする課題】しかしながら上述した
図１１に示す構造では次に示す欠点があることが明らか
になった。すなわち、１）チップの面積が大きくなるに
従って、基板の反りの影響を受けるため先端部に設けら
れた凹凸構造の嵌合の接触部に大きな力が発生する。こ
の基板の反りは、４インチのシリコン基板の場合は通常
３０μｍ程度であるが、パッケージ基板や化合物基板で
はさらに大きくなる。このために、先端部の破壊が頻繁
に生じるようになった。また、雌ピン９２の先端部に設
けられている凹部９４は図で下方向の力に比べて上方向
の力に対して変形し易いという構造的な問題がある。こ
のような理由により、雄ピンと雌ピンとの嵌合を保持で
きなくなり、接続が離れ易いという欠点がある。２）雄
ピンと雌ピンは主に先端部の凹凸構造において互いに接
触するために、この接触面積が小さいことから、接続に
あたって配線抵抗が大きくなるという問題がある。ま
た、個々のピンの配線抵抗はピンの張出し部９３と凹部
９４との接触面積の大きさに大きく依存するために、個
々のピンの形状のばらつきによって個々の配線抵抗がば
らつくという問題がある。この問題は、ピンの寸法が小
さくなるに従ってますます深刻になった。３）また、反
りの大きな基板ではチップ全体を完全に嵌合することが
困難になるため、チップの面積が大きくなるに従って、
未接続ピンの数が増大した。この嵌合の困難さは、高さ
と紫外線のフォトリソグラフィ−によって作製できるパ
ターンの比（高さ／パターン：アスペクト比）が３−４
程度と小さなものであるという制限から生じる。例え
ば、雄ピンの直径が５μｍ程度、雌ピンの肉厚が１μｍ
としたとき、作製できるピンの高さは雌ピンの高さの制
約から４μｍ以下となる。このように、雌ピンの中に雄
ピンを挿入する遊びが小さいことから完全に雄ピンと雌
ピンを嵌合させることが困難となるため、ピンの間隔が
著しく小さい高密度実装を実現することが不可能であっ
た。４）また、ピンの高さが低いために基板の間の間隔
が狭くなり、これにより基板を冷却する効率が低くな
る。５）さらに、一種類のピンを作製するのに、ポジ型
とネガ型のフォトリソグラフィ−工程を同時に多数回使
用することに加えて蒸着やスパッタ−工程を繰り返し使
用することから、作製方法が複雑となる。以上の欠点か
ら、図１１の従来技術では５０μｍ程度のピッチをもつ
実装装置を提供するのが限度であった。
【０００６】したがって本発明の目的は、基板の反りに
よっても接続が確保でき、かつ接触抵抗を小にすること
ができる実装装置を提供することである。
【０００７】本発明の他の目的は、未接続ピンが発生し
ないように、ピン間隔を小にしてより高密度実装となる
ように、また基板の冷却効率を高めるようにピン構造の
アスペクト比を大きくすることができる製造方法を適用
することが可能な実装装置およびその製造方法を提供す
ることである。
【０００８】本発明の別の目的は、複雑な工程を用いる
ことなく接続ピン構造を得ることができる実装装置の製
造方法を提供することである。
【０００９】
【課題を解決するための手段】本発明の特徴は、第１の
基板のコンタクトパッド上に設けられた雄ピンと第２の
基板のコンタクトパッド上に設けられた雌ピンとを嵌合
することにより電気的接続を行う実装装置において、前
記雄ピンおよび前記雌ピンのうちの一方のピンの高さ方
向の中間部にくびれ構造を設け、他方のピンの高さ方向
の中間部に前記くびれ構造と嵌合可能な突起構造を設け
た実装装置にある。
【００１０】本発明の他の特徴は、Ｘ線に感光する二層
のネガ型レジストの間に紫外線に感光するネガ型レジス
トを設けてＸ線と紫外線を順次照射した後現像し、メッ
キにより中間部に前記くびれ構造を有する雄ピンもしく
は雌ピンを作製し、Ｘ線に感光する二層のポジ型レジス
トの間に紫外線に感光するポジ型レジストを設けてＸ線
と紫外線を順次照射した後現像し、メッキにより中間部
に前記突起構造を有する雌ピンもしくは雄ピンを作製す
る実装装置の製造方法にある。
【００１１】ここで前記くびれ構造もしくは前記突起構
造が設けられた前記雄ピンの外側および前記突起構造も
しくは前記くびれ構造が設けられた前記雌ピンの内側
に、これらピンを構成する主要材料より融点が低い金属
膜が形成されており、前記嵌合後の前記金属膜の溶融に
より互いに接続していることが好ましい。また前記雄ピ
ンは円柱状の形状であり、前記雌ピンは円筒状の形状で
あることができる。あるいは前記雄ピンは基板の表面と
平行方向の断面が長方形の角柱形状であり、前記雌ピン
は基板の表面と平行方向の断面が長方形の一対の角柱形
状であり、前記雌ピンの一対の角柱形状間に前記雄ピン
の角柱形状を嵌合させて電気的接続を行うこともでき
る。また前記第１および第２の基板のうち一方の基板は
半導体チップを構成する半導体基板であり、他方の基板
は前記半導体チップを搭載するパッケージのパッケージ
基板であることができる。あるいは前記第１および第２
の基板のそれぞれは半導体チップを構成する半導体基板
であることもできる。
【００１２】
【実施例】以下、本発明を図面を参照して説明する。
【００１３】図１は本発明の第１の実施例を示す断面図
である。Ｎ型シリコン基体３１に形成されたＰ+ 不純物
領域３２と、この領域にオーミック接続するアルミから
なるコンタクトパッド５と、基体を全体的に被覆しコン
タクトパッド５を露出する開口を形成したシリコン酸化
膜３３とを有してシリコン基板３０が半導体チップとし
て構成されている。またこの半導体チップを搭載するパ
ッケージのパッケージ基板４０は、セラミック基体４１
と、この基体４１の表面上に形成されたアルミ配線と、
アルミ配線を含む基体を全体的に被覆し、アルミ配線の
コンタクトパッド６の部分を露出する開口を形成したコ
ーティング絶縁膜４３とを有して構成されている。そし
てシリコン基板３０のコンタクトパッド５上には雄ピン
１が接続形成され、パッケージ基板４０のコンタクトパ
ッド６上には雌ピン２が接続形成されている。
【００１４】シリコン基板３０の水平方向（以下、Ｘ方
向、と称す）に延在するコンタクトパッド５から垂直方
向（以下、Ｙ方向、と称す）に雄ピン１が延在して接続
形成されている。雄ピン１は主要材料のメッキ部１１と
薄い金属膜１２から構成され、メッキ部の側壁すなわち
雄ピン１の側壁（外側壁）１３のＹ方向の中央部にくび
れ３が形成されている。
【００１５】一方、パッケージ基板４０のＸ方向に延在
するコンタクトパッド６からＹ方向に雌ピン２が延在し
て接続形成されている。雌ピン２は主要材料のメッキ部
２１と薄い金属膜２２から構成され、その内側壁２３す
なわちメッキ部の側壁の中央部に突起４の構造を有して
いる。この突起４の寸法はくびれ３の寸法よりも少し小
さくなるように設計されている。
【００１６】そしてこの二つの基板を矢印９に示すよう
に相対的に近づけ互いに押しつけくびれ３内に突起４を
噛み合せれ、雄ピン３が雌ピン２中に嵌合される。
【００１７】尚、上記図１では半導体チップに雄ピンを
設けパッケージに雌ピンを設けた例を示したが、半導体
チップに雌ピンを設けパッケージに雄ピンを設けてもよ
いことは言うまでもない。
【００１８】図２はこれら二つのピンを互いに接続させ
たときの状態を示す断面図である。尚、図２ではコンタ
クトパッド以外の基板要素は図示を省略してあり、また
図１と同一の構成要素は同じ符号で示している。
【００１９】図２に示すように、突起４の寸法がくびれ
３よりも少し小さいために、両者の間に間隙１８が存在
している。このため、雄ピン１と雌ピン２はそれぞれの
側壁１３，２３において互いに接触することができる。
【００２０】雄ピン１は、例えば直径２μｍの円形の平
面積で高さ（Ｙ方向の寸法）が５００μｍの円柱状であ
り、円筒状の雌ピン２の内壁側も同じ寸法である。この
ようなときには、雄ピン１の先端面とコンタクトパッド
６との接触面積および雌ピン２の先端面とコンタクトパ
ッド５との接触面積の大きさは、両ピンが接触する側壁
１３，２３の大きさに比べて小さなものとなる。
【００２１】このために、従来はコンタクトパッドとピ
ンの先端面とを十分に接触させなければならないという
要求が、本発明では重要なものではなくなった。
【００２２】図３は図１の実施例において、上記寸法例
示したように、雄ピン１が円柱形状で雌ピン２が円筒形
状の場合を示す斜視図である。
【００２３】図４は図１の実施例において、雄ピン１が
長方形断面の長方形の角柱形状であり、対向する二つの
側壁１３にそれぞれ、くびれ３が形成されている。一
方、雌ピン２が長方形断面の長方形の角柱形状である二
つの互いに対向するピン部材から構成されている。この
互いに対向する内側の側壁２３にそれぞれ突起４が形成
され、雄ピン１が雌ピン２の一対のピン部材間に嵌合さ
れ、一対のくびれ３がそれぞれの突起４と嵌合する。図
４の構成は、図３の構成と比較して、雌ピンの変形が容
易であるために、雄ピンを雌ピンの中に小さな力で嵌合
できるという特徴がある。
【００２４】尚、図３および図４においてコンタクトパ
ッド以外の基板要素は図示を省略してあり、また図１と
同一の構成要素は同じ符号で示している。
【００２５】図５は上記実施例の雄ピンを作製する製造
方法の実施例をプロセス順に示す断面図である。
【００２６】まず図５（Ａ）に示すように、シリコン基
板３０全面上に薄い金属膜１２、例えば白金膜を形成す
る。金属膜１２がレジストパターンから露出する箇所か
らメッキを成長させるからこの金属膜はメッキを行う際
のシーズ（種、ｓｅｅｄ）となる。すなわち金属膜１２
は図１のシリコン酸化膜３３上から露出するコンタクト
パッド５の表面上に被着して形成する。この金属膜１２
上に、ネガ型のＸ線レジスト５１、ネガ型の紫外線レジ
スト５２およびネガ型のＸ線レジスト５３の三層レジス
トを塗布法によりを積層形成する。そしてＸ線吸収体パ
ターン５４Ａが設けられたＸ線マスク５４を用いて、シ
ンクロトロンから放射された直線性の優れたＸ線５６を
上記レジスト５１，５２，５３に選択的に照射する。こ
のとき、Ｘ線レジスト５１，５３に加えて紫外線レジス
ト５２も光化学反応が起こるため、Ｘ線吸収体パターン
５４Ａの直下以外のレジストの部分（同図で点線間に実
線を入れて示した）５１Ｘ，５２Ｘ，５３Ｘが感光され
る。
【００２７】次に図５（Ｂ）に示すように、先のＸ線吸
収体パターン５４Ａよりも小さな寸法をもつ紫外線吸収
体パターン５５Ａをもつマスク５５を用いて、紫外線５
７をレジスト５１，５２，５３上に選択的に照射する。
このときＸ線レジスト５１，５３は紫外線５７により感
光されないから、Ｘ線吸収体パターン５４Ａの直下と紫
外線吸収体パターン５５Ａの直下との間に位置する紫外
線レジスト５２の部分５２Ｕのみが新らたに感光され
る。ここが雄ピンのくびれとなる。
【００２８】次に図５（Ｃ）に示すように、この試料を
ネガ型の現像液の中に侵すことにより、未反応部を除去
して、コンタクトパッド５（図１）上に未反応部による
開口部５９を形成したレジスト５１，５２，５３のパタ
ーンを得る。
【００２９】次に図５（Ｄ）に示すように、金属膜１２
をシーズとして電気メッキを行い、開口部５９内に雄ピ
ン１の主要材料であるメッキ部１１を構成する金属材料
を埋め込む。このメッキによる材料は、銅もしくはニッ
ケルであるが場合によってはタングステンもしくはモリ
ブデンであることができる。その後、全てのレジストを
剥離することにより雄ピン１を得る。
【００３０】最後に、イオンミリング法を用いて、雄ピ
ンの金属膜１２となる部分以外の露出する金属膜１２を
除去する。
【００３１】図６は上記実施例の雌ピンを作製する製造
方法の実施例をプロセス順に示す断面図である。
【００３２】まず図６（Ａ）に示すように、パッケージ
基板４０全面上に薄い金属膜２２、例えば白金膜を形成
する。金属膜２２がレジストパターンから露出する箇所
からメッキを成長させるからこの金属膜はメッキを行う
際のシーズ（種、ｓｅｅｄ）となる。すなわち金属膜２
２は図１のシリコン酸化膜４３上から露出するコンタク
トパッド６の表面上に被着して形成する。この金属膜２
２上に、ポジ型のＸ線レジスト６１、ポジ型の紫外線レ
ジスト６２およびポジ型のＸ線レジスト６３の三層レジ
ストを塗布法によりを積層形成する。そしてＸ線吸収体
パターン６４Ａが設けられたＸ線マスク６４を用いて、
シンクロトロンから放射された直線性の優れたＸ線５６
を上記レジスト６１，６２，６３に選択的に照射する。
このとき、Ｘ線レジスト６１，６３に加えて紫外線レジ
スト６２も光化学反応が起こるため、Ｘ線吸収体パター
ン６４Ａの直下以外のレジストの部分（同図で点線間に
実線を入れて示した）６１Ｘ，６２Ｘ，６３Ｘが感光さ
れる。
【００３３】次に図６（Ｂ）に示すように、先のＸ線吸
収体パターン６４Ａよりも小さな寸法をもつ紫外線吸収
体パターン６５Ａをもつマスク６５を用いて、紫外線５
７をレジスト６１，６２，６３上に選択的に照射する。
このときＸ線レジスト６１，６３は紫外線５７により感
光されないから、Ｘ線吸収体パターン６４Ａの直下と紫
外線吸収体パターン６５Ａの直下との間に位置する紫外
線レジスト６２の部分６２Ｕのみが新らたに感光され
る。ここが雌ピンの突起となる。
【００３４】次に図６（Ｃ）に示すように、この試料を
ポジ型の現像液の中に侵すことにより、未反応部を除去
して、コンタクトパッド６（図１）上に反応部による開
口部６９を形成したレジスト６１，６２，６３のパター
ンを得る。
【００３５】次に図６（Ｄ）に示すように、金属膜２２
をシーズとして電気メッキを行い、開口部６９内に雄ピ
ン２の主要材料であるメッキ部２１を構成する金属材料
を埋め込む。このメッキによる材料は、銅もしくはニッ
ケルであるが場合によってはタングステンもしくはモリ
ブデンであることができる。その後、全てのレジストを
剥離することにより突起４が内側壁に形成された有する
雌ピン２を得る。
【００３６】最後に、イオンミリング法を用いて、雌ピ
ンの金属膜２２となる部分以外の露出する金属膜２２を
除去する。
【００３７】尚、電気メッキによる成長を等方的にする
ために、現像により図５（Ｃ）および図６（Ｃ）のレジ
ストパターン形成後、レジストパターン上に膜厚３０ｎ
ｍ程度の薄い金属膜を補助シーズ膜として形成してから
メッキを行うことができる。この新たに追加した金属膜
は図５（Ｄ）および図６（Ｄ）の後のイオンミリングを
少し長時間行うことにより主シーズ膜である金属膜１
２，２２の露出する部分とともに除去されるが、３０ｎ
ｍ程度の薄い金属膜がメッキ部１１，２１のくぼみ３や
突起４の面に付着していても支障はない。
【００３８】図７は本発明の第２の実施例を示す断面図
である。尚、図７においてコンタクトパッド以外の基板
要素は図示を省略してあり、また図１と同一もしくは類
似のの構成要素は同じ符号で示している。本実施例で
は、雄ピン１の外側表面と雌ピン２の内側表面にピンの
主要材料１１，２１よりも融点が低い金属膜７１，７２
がスパッタにより形成されている。雄ピン１を雌ピン２
の中に嵌合させた後、試料を加熱して低融点金属膜７１
と７２を溶融させて結合させる。このとき、雄ピン１と
雌ピン２のメッキによる主要材料１１，２１よりも低い
温度を用いることが重要である。従って、ピン１および
２の横方向の変形が生じないために、高密度の実装を行
うことができる。さらに、ピン１と２が確実に接続され
るために、ピンの機械的結合を強くできること、電気抵
抗を低く下げることができるの長所がある。ピン１およ
び２の主要材料１１，２１は上述のように銅（Ｃｕ）、
ニッケル（Ｎｉ）、タングステン（Ｗ）もしくはモリブ
デン（Ｍｏ）であることが好ましく、低融点金属膜７１
と７２の材料は半田もしくは金（Ａｕ）であることが好
ましい。
【００３９】図８は本発明の第３の実施例を示す断面図
である。尚、図８においてコンタクトパッド以外の基板
要素は図示を省略してあり、また図１と同一もしくは類
似の構成要素は同じ符号で示している。本実施例では雄
ピン１の先端に丸み８１を形成し、雌ピン２の先端に開
口が広くなった張出し部８２を形成している。これによ
り、雄ピン１が雌ピン２の中に容易に嵌合できるように
なる。
【００４０】図９は本発明の第４の実施例を示す断面図
である。尚、図１と同一もしくは類似の構成要素は同じ
符号で示している。図１と異なる点は、雌ピン２も雄ピ
ン１と同様に半導体チップ上に形成され、半導体チップ
と半導体チップとを接続する場合である。すなわち本実
施例では、半導体チップを構成するシリコン基板９０の
Ｎ型シリコン基体９１にＰ+ 不純物領域９２が形成さ
れ、この領域９２にアルミからなるコンタクトパッド６
がオーミック接続している。そして基体を全体的に被覆
したシリコン酸化膜９３の開口に露出したコンタクトパ
ッド６に図１と同じ雌ピン２が接続形成している。一
方、雄ピン１は、図１と同様に、半導体チップを構成す
るシリコン基板３０に形成されている。したがって両ピ
ンを相対的に矢印９の方向に近づけて雄ピン１を雌ピン
２内に挿入嵌合することにより半導体チップ３０と半導
体チップ９０とを接続する。
【００４１】以上の図１乃至図９の実施例では雄ピンの
中間部にくびれ構造を設け雌ピンの中間部に突起構造を
設けた例を述べたが、雌ピンの中間部にくびれ構造を設
け雄ピンの中間部に突起構造を設けてもよいことは言う
までもない。
【００４２】
【発明の効果】雄ピンと雌ピンの嵌合を保持するくびれ
と突起の構造をそれぞれのピンの中間に設けることによ
って、くびれと突起部に働く上下方向の力に対する剛性
を増大させることができる。この結果、上下方向の力に
対してピンの変形が起こりにくくなるため、嵌合を保持
する力が大きくなった。
【００４３】また、高密度実装ピンではピンの平面寸法
が小さく抑制され平面の接触面積が制限される。しかし
本発明ではピンの接触面積を、ピンの高さを高くして互
いのピンの側壁を接触させることにより大きくすること
ができる。これにより接続の配線抵抗が小さくなり、ま
た雄ピンと雌ピンの摩擦が増大するために接続がより機
械的に強固になる。
【００４４】さらに一方のピンの先端面が他方のコンタ
クトパッドに接触する面積に配線抵抗が依存しないか
ら、個々の配線抵抗のばらつきが小さいという利点もあ
る。
【００４５】高密度実装を実現させ接触抵抗を小にし強
固の接続となる本発明の上記ピン構造を得るために、高
アスペクト比（高さ／平面寸法）パターンを作製する本
発明の製造方法が好適である。すなわちシンクロトロン
から放射（ＳＲ）されるＸ線は直進するためにアスペク
ト比が１００以上のパターンを作製するのに利用でき
る。現在市販されているＸ線に強い感度をもつレジスト
（電子線レジストと同じもの）は、紫外線に対して非常
に低い感度をもっている。一方、紫外線レジストは、Ｘ
線に対しても大きな感度を有している。これらの性質を
利用して、雌ピンと雄ピンの本体をＸ線を利用したフォ
トリソグラフィ−により形成された高アスペクト比パタ
ーンから作製し、この中間部に突起あるいはくびれの構
造を紫外線レジストを利用したフォトリソグラフィ−か
ら作製する。中間部の突起あるいはくびれの構造を紫外
線レジストの中にパターニングするとき、Ｘ線レジスト
を通して（Ｘ線レジストには影響を与えることなく）行
うことができるために、作製方法が著しく簡略される。
【００４６】実施例の実装装置の全体を示す図１０にお
いて、シリコン基板３０の高密度にマトリックス状に配
置されたそれぞれのコンタクトパット上の雄ピン１とパ
ッケージ基板４０の高密度にマトリックス状に配置され
たそれぞれのコンタクトパット上の雌ピン２が嵌合した
コネクターピン構造１０により両コンタクトパットが電
気的接続をしている。ピンはＳＲから放射される直線性
の優れたＸ線を利用して作製されるために、著しく大き
なアスペクト比をもつ構造である。例えば、直径が２μ
ｍ、高さが５００μｍの高さをもったものが作製されて
おり、このとき、ピンのピッチｐは５μｍとなる。この
ように本発明では従来例に比べて面密度で１００倍程度
大きな密度をもった高密度実装が可能である。
【００４７】また、ピンの高さが５００μｍにすること
が可能であるから、シリコン基板３０とパッケージ基板
４０と間に大きな空間５０を設けることができる。した
がってこの空間に空気や水を流すことによって、大きな
冷却効率を実現した。このため本発明の実装装置はコン
ピュータのＣＰＵ等の発熱が大きなチップの実装に適し
たものである。
【００４８】さらに本発明の製造方法では、ピン作製の
一連の工程においてポジ型あるいはネガ型の一方の型の
レジストのみを使用することができる。例えば図５の雄
ピンを作製するためにネガ型のレジスト５１，５２，５
３のみを用い、図６の雌ピンを作製するためにポジ型の
レジスト６１，６２，６３のみを用いる。すなわちピン
作製の一連の工程においてポジ型およびネガ型の両方の
型のレジストを使用していない。このために現像液が共
有できる等フォトリソグラフィ−工程を簡素化すること
ができる。さらにフォトリソグラフィ−が終了した後に
電気メッキを一度行うだけという単純なプロセスである
ために、作製工程が簡略化される。
【００４９】以上の効果は顕著なものであり、本発明は
非常に有効なものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例の実装装置を示す断面図
である。
【図２】図１の雄ピンと雌ピンとが嵌合した状態を示す
断面図である。
【図３】図１の実施例のうちの一例の形状を示す斜視図
である。
【図４】図１の実施例のうちの他の例の形状を示す斜視
図である。
【図５】図１の雄ピンを製造する方法の一実施例を示す
断面図である。
【図６】図１の雌ピンを製造する方法の一実施例を示す
断面図である。
【図７】本発明の第２の実施例の実装装置を示す断面図
である。
【図８】本発明の第３の実施例の実装装置を示す断面図
である。
【図９】本発明の第４の実施例の実装装置を示す断面図
である。
【図１０】本発明の実施例の全体を模式的に示し、本発
明の効果の一部を説明するための図である。
【図１１】従来技術の実装装置を示す断面図である。
【符号の説明】
１ 雄ピン ２ 雌ピン ３ 雄ピンのくびれ ４ 雌ピンの突起 ５ シリコン基板のコンタクトパッド ６ セラミック基板のコンタクトパッド ９ 挿入方向 １１ 雄ピンのメッキ部 １２，２２ 金属膜 １３ 雄ピンの側壁 １８ 雄ピンと雌ピン間の間隙 ２１ 雌ピンのメッキ部 ２３ 雌ピンの内側壁 ３０，９０ シリコン基板 ３１，９１ Ｎ型シリコン基体 ３２，９２ Ｐ+ 不純物領域 ３３ シリコン酸化膜 ４０ パッケージ基板 ４１ セラミック基体 ４３ コーティング絶縁膜 ５０ シリコン基板とパッケージ基板との間の間隙 ５１，５３ ネガ型のＸ線レジスト ５１Ｘ、５３Ｘ ネガ型のＸ線レジストがＸ線で感光
した部分 ５２ ネガ型の紫外線レジスト ５２Ｘ ネガ型の紫外線レジストがＸ線で感光した部
分 ５２Ｕ ネガ型の紫外線レジストが紫外線で感光した
部分 ５４ Ｘ線マスク ５４Ａ Ｘ線吸収体パターン ５５ 紫外線マスク ５５Ａ 紫外線吸収体パターン ５６ Ｘ線 ５７ 紫外線 ５９ 開口部 ６１，６３ ポジ型のＸ線レジスト ６１Ｘ、６３Ｘ ポジ型のＸ線レジストがＸ線で感光
した部分 ６２ ポジ型の紫外線レジスト ６２Ｘ ポジ型の紫外線レジストがＸ線で感光した部
分 ６２Ｕ ポジ型の紫外線レジストが紫外線で感光した
部分 ６４ Ｘ線マスク ６４Ａ Ｘ線吸収体パターン ６５ 紫外線マスク ６５Ａ 紫外線吸収体パターン ６９ 開口部 ７１，７２ 融点が低い金属膜 ８１ 雄ピンの先端の丸み ８２ 雌ピンの張出し部 ９１ 雄ピン ９２ 雌ピン ９３ 張出し部 ９４ 凹部 ９５，９６ コンタクトパッド
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｒ 9/09 Ｃ 6901−5Ｅ // Ｈ０１Ｒ 43/16 6901−5Ｅ Ｈ０１Ｌ 21/92 Ｆ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１の基板のコンタクトパッド上に設け
    られた雄ピンと第２の基板のコンタクトパッド上に設け
    られた雌ピンとを嵌合することにより電気的接続を行う
    実装装置において、前記雄ピンおよび前記雌ピンのうち
    の一方のピンの高さ方向の中間部にくびれ構造を設け、
    他方のピンの高さ方向の中間部に前記くびれ構造と嵌合
    可能な突起構造を設けたことを特徴とする実装装置。
  2. 【請求項２】 前記くびれ構造もしくは前記突起構造が
    設けられた前記雄ピンの外側および前記突起構造もしく
    は前記くびれ構造が設けられた前記雌ピンの内側に、こ
    れらピンを構成する主要材料より融点が低い金属膜が形
    成されており、前記嵌合後の前記金属膜の溶融により互
    いに接続していることを特徴とする請求項１記載の実装
    装置。
  3. 【請求項３】 前記雄ピンは円柱状の形状であり、前記
    雌ピンは円筒状の形状であることを特徴とする請求項１
    又は請求項２記載の実装装置。
  4. 【請求項４】 前記雄ピンは基板の表面と平行方向の断
    面が長方形の角柱形状であり、前記雌ピンは基板の表面
    と平行方向の断面が長方形の一対の角柱形状であり、前
    記雌ピンの一対の角柱形状間に前記雄ピンの角柱形状を
    嵌合させて電気的接続を行うことを特徴とする請求項１
    又は請求項２記載の実装装置。
  5. 【請求項５】 前記第１および第２の基板のうち一方の
    基板は半導体チップを構成する半導体基板であり、他方
    の基板は前記半導体チップを搭載するパッケージのパッ
    ケージ基板であることを特徴とする請求項１に記載の実
    装装置。
  6. 【請求項６】 前記第１および第２の基板のそれぞれは
    半導体チップを構成する半導体基板であることを特徴と
    する請求項１に記載の実装装置。
  7. 【請求項７】 Ｘ線に感光する二層のネガ型レジストの
    間に紫外線に感光するネガ型レジストを設けてＸ線と紫
    外線を順次照射した後現像し、メッキにより中間部に前
    記くびれ構造を有する雄ピンもしくは雌ピンを作製し、
    Ｘ線に感光する二層のポジ型レジストの間に紫外線に感
    光するポジ型レジストを設けてＸ線と紫外線を順次照射
    した後現像し、メッキにより中間部に前記突起構造を有
    する雌ピンもしくは雄ピンを作製することを特徴とする
    請求項１、請求項２、請求項３、請求項４、請求項５又
    は請求項６記載の実装装置の製造方法。
JP6089280A 1994-04-27 1994-04-27 実装装置の製造方法 Expired - Fee Related JP2798605B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6089280A JP2798605B2 (ja) 1994-04-27 1994-04-27 実装装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6089280A JP2798605B2 (ja) 1994-04-27 1994-04-27 実装装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07297197A true JPH07297197A (ja) 1995-11-10
JP2798605B2 JP2798605B2 (ja) 1998-09-17

Family

ID=13966312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6089280A Expired - Fee Related JP2798605B2 (ja) 1994-04-27 1994-04-27 実装装置の製造方法

Country Status (1)

Country Link
JP (1) JP2798605B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170849A (ja) * 2008-01-21 2009-07-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101221180B1 (ko) * 2011-09-15 2013-01-21 한국과학기술원 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법
US8575745B2 (en) 2011-01-20 2013-11-05 Mitsubishi Electric Corporation Power semiconductor device, printed wiring board, and mechanism for connecting the power semiconductor device and the printed wiring board
JP2019121519A (ja) * 2018-01-08 2019-07-22 株式会社デンソー 電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481264A (en) * 1987-09-22 1989-03-27 Fujitsu Ltd Semiconductor device
JPH0523452U (ja) * 1991-08-30 1993-03-26 第一電子工業株式会社 電気コネクタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481264A (en) * 1987-09-22 1989-03-27 Fujitsu Ltd Semiconductor device
JPH0523452U (ja) * 1991-08-30 1993-03-26 第一電子工業株式会社 電気コネクタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170849A (ja) * 2008-01-21 2009-07-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8575745B2 (en) 2011-01-20 2013-11-05 Mitsubishi Electric Corporation Power semiconductor device, printed wiring board, and mechanism for connecting the power semiconductor device and the printed wiring board
DE102011087414B4 (de) 2011-01-20 2021-12-09 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung, gedruckte Leiterplatte und Mechanismus zum Verbinden der Leistungshalbleitervorrichtung und der gedruckten Leiterplatte
KR101221180B1 (ko) * 2011-09-15 2013-01-21 한국과학기술원 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법
JP2019121519A (ja) * 2018-01-08 2019-07-22 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
JP2798605B2 (ja) 1998-09-17

Similar Documents

Publication Publication Date Title
JP2552902B2 (ja) 相互接続形成方法
EP0232108B1 (en) Process for manufacturing bumped tape for tape automated bonding and the product produced thereby.
JPH0517708B2 (ja)
JPH07123122B2 (ja) 集積回路チツプ実装構造及びその形成方法
US5358826A (en) Method of fabricating metallized chip carries from wafer-shaped substrates
JPS5839048A (ja) フレキシブル領域接着テ−プ
JP2798605B2 (ja) 実装装置の製造方法
KR100455499B1 (ko) 반도체 장치를 검사하기 위한 프로브 및 그 제조 방법
JPH09283925A (ja) 半導体装置及びその製造方法
JPH09203749A (ja) 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法
JPH0640106B2 (ja) 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法
JP4704702B2 (ja) ブランキングアパーチャアレイおよびその製造方法
JP3482121B2 (ja) 半導体装置
JP2909640B2 (ja) 電気的接続部材の製造方法
JP3260414B2 (ja) バンプ付き半導体装置とその製造方法
JPH02267941A (ja) 突起電極の形成方法
JPS5890728A (ja) 半導体ウエファ上の位置合せ用マ−クの製法
JPH07283113A (ja) アパーチャ及びその製造方法
KR20050109653A (ko) 빌드업 기술을 이용한 반도체 실장기판의 제조방법
JP3108792B2 (ja) 電気的接続部材の製造方法
JPS6015920A (ja) 半導体装置の製造方法
JPH0645400A (ja) 電気的接続部材の製造方法
JP3038361B2 (ja) 電気的接続部材の製造方法
JP3049436B2 (ja) 電気的接続部材及びその製造方法
US20020177085A1 (en) Self-aligned photolithographic process for forming silicon-on-insulator devices

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070703

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080703

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090703

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100703

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110703

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110703

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees