JP2552902B2 - 相互接続形成方法 - Google Patents

相互接続形成方法

Info

Publication number
JP2552902B2
JP2552902B2 JP63149855A JP14985588A JP2552902B2 JP 2552902 B2 JP2552902 B2 JP 2552902B2 JP 63149855 A JP63149855 A JP 63149855A JP 14985588 A JP14985588 A JP 14985588A JP 2552902 B2 JP2552902 B2 JP 2552902B2
Authority
JP
Japan
Prior art keywords
substrate
button
layer
contact
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63149855A
Other languages
English (en)
Other versions
JPS6413734A (en
Inventor
マルコス・カルネゾス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPS6413734A publication Critical patent/JPS6413734A/ja
Application granted granted Critical
Publication of JP2552902B2 publication Critical patent/JP2552902B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2464—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the contact point
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は一般的にはプリント回路（PC）ボードおよび
または集積回路（ICs）どうしを電気的に接続するため
の相互接続形成方法に関する。
（従来技術とその問題点） PCボードは電子回路用の多数の電子部品を電気的に相
互接続するのに用いられる。典型的なPCボードは通常樹
脂状プラスティックから作られた絶縁基板と、回路の種
々の部品間に電力を与えまたその間で信号を運ぶための
いくつかの導電金属路すなわち「トレース」とを含む。
多くの電子システムでは、その全体の回路を多数のPC
ボード間で回路が分離させている。したがってボードど
うしを接続するための有効な手段が必要である。この目
的のための最も一般的な相互接続法は「エッジコネク
タ」であり、これはPCボードの端でその上に形成された
接触パッドに接触させる。
必要な相互接続の数が少ない場合にはエッジコネクタ
技術が適切であるが、相互接続条件が増えると問題が生
ずる。たとえば、エッジコネクタではPCボードの端で全
ての接続を行わねばならず、よってPCボードの設計者は
迷路の様な部品の間を通してPCボードの外縁にまで所望
信号（トレース）を引き回さねばならない。この要求に
より部品配置が最適とはならず、PCボードの大きさが増
加し、それによって電子回路の性能が低下する。さら
に、PCボードの接触パッドは十分大きく作り、エッジコ
ネクタとの適切な接続を保証し、かつ十分な間隔をあけ
てショートしないようにせねばならないので、エッジコ
ネクタ技術のコンタクト密度は全く低く、８接点/cm程
度である。また、接触パッドはボードの端に沿って直線
的に並べるので、エッジコネクタの長さは通す信号の数
に直接比例する。これは信頼性に係わる問題である。な
ぜならPCボードは反り（曲り）易く、エッジコネクタが
長くなるにつれ、いくつかの接触パッドとエッジコネク
タ間の接触が貧弱になる。
エッジコネクタには前述の様な限界があるためにPCボ
ードを効果的に相互接続するための相互接続構造が多数
考案された。たとえば、Reardonらの合衆国特許番号4,1
25,310においてPCボードあるいは電子部品からのワイヤ
ケーブルと一組の化学的にぎざぎざを付けた薄い金属ウ
ェーハとの相互接続構造が述べられている。一方のウェ
ーハは金属ボタンでメッキされるが、もう一方のウェー
ハは接触パッドでメッキされる。２個のウェーハを一緒
にして圧縮し、金属ボタンを隣のウェーハの接触パッド
にしっかりと接触させる。この「金属ボタン」技術では
約1600コンタクト/cm2の二次元相互接続が可能になる。
Smolleyの合衆国特許番号4,581,679には別の相互接続
構造が述べられている。該特許は複数の開口部を備えた
絶縁ボード、および該絶縁ボードの選択された開口部中
に留めた圧縮可能な導電ワイヤの束から成る多数の接続
用素子を開示している。絶縁ボードは一組のPCボードの
間に挟まれ、それによって接続用素子を押しつけてPCボ
ードの接触パッドと接触させ、PCボードどうしを電気的
に接続する。Smolleyの特許に述べられた構造では約25
本/cm2の密度の二次元相互接続が可能になる。
電子部品や電気部品は様々な方法でPCボードに取り付
けられる。最もありふれた方法は予め穴を開けた多数の
コンタクトパッドを備えて部品のリードをそこに受ける
ことである。PCボードの穴にリードを差し込んだ後、リ
ードをはんだ付けしてPCボードと半永久的に電気的接続
する。
PCボードに電気部品をより高密度で相互接続する方法
に「表面実装技術」がある。該「表面実装技術」では電
子部品のリードをドリル穴に挿入せずにPCボード上のパ
ッド表面に直接はんだ付けする。表面実装技術では従来
の穴を用いた実装技術のほぼ２倍の相互接続密度が可能
になり、小さくて高性能のPCボードが実現可能になる。
ICをPCボードに接続する他の技術にはテープ自動化ボ
ンディング（TAB）技術および「はんだバンプ」技術が
ある。テープ自動化ボンディングでは導電トレースを備
えたテープがICおよびPCボード上のコンタクトパッドに
超音波ボンディングされ、約20接点/cmの相互接続密度
が得られる。
はんだバンプ技術ではICをひっくり返し、すなわち
「フリップ」し、その活性面上にはんだバンプを提供し
て、PCボードあるいは他のICのコンタクトに直接ボンデ
ィングする。はんだバンプ技術は現在のところ最も高密
度で商業的に入手可能な相互接続技術であり、約2500接
点/cm2の二次元相互接続容量があるが、熱膨張問題のた
めこの技術を用いるICはかなり小さくなければならない
という欠点がある。また、はんだバンプ技術では、様々
なICを異なる高さで支えるという結果になる。ICは通常
熱放散を高めるために冷却しなければならず、IC面が平
坦でないと精巧で高価な冷却システムが必要になる。さ
らに、はんだバンプで取り付けられたICは組立、および
修理がむずかしい。これらの理由によりはんだバンプ技
術は非常に高価であり、最も適用が必要な場合だけ望ま
しい。
したがって、コンタクト密度が高く、適用するのか容
易で、組立、分解が簡単で、従来の相互接続構造の代わ
りに経済的に実現でき、PCボードどうし、ICどうし、お
よびPCボードとICとを電気的に相互接続するような相互
接続構造体は、従来明らかにされていない。
（発明の目的） 本発明の目的はPCボードおよびICのような２枚の固い
基板の間で超高密度の相互接続の形成方法を提供するこ
とである。
本発明の他の目的は経済的で量産技術にうまく適合す
る相互接続の形成方法を提供する事である。
本発明のもうひとつの目的は製造工場およびフィール
ドの両方で簡単に組立て、分解できる相互接続の形成方
法を提供することである。
（発明の概要） 簡単に言えば、本発明によって形成される相互接続は
基板と、該基板上に形成される導電トレースと、いくつ
かの隆起、すなわち基板の表面から盛り上がり、選択さ
れたトレースに接触する「ボタン」（突起物）とを含
む。各ボタンは弾性プラスティックコアと、該コア上に
拡がり、１個あるいはそれ以上のトレースに接続してい
る金属層とを含む。
相互接続構造を形成するための方法はポリイミド層を
基板に印加すること、フォトリソグラフィック技術を用
いてポリイミド層の一部分を取り除きポリイミドバンプ
を形成すること、バンプに金属コーティングを施し金属
化ボタンを形成することの各段階からなる。典型的に、
該金属コーティングは銅、クロム、および金のような数
種の異なる金属層からなる。
本発明の長所は２個の固い基板の間に高密度相互接続
が出来ることである。
本発明の他の長所は相互接続構造体を簡単に組立た
り、分解したりできることである。このことは相互接続
構造体で組み合わさった回路をフィールドで容易に修理
できるということを意味する。
さらに、本発明の長所は前述のはんだバンプ技術で必
要であった組立および修理の際の高温処理が不要なこと
である。
また、本発明の他の長所は下のPCボードとの熱膨張不
整合によって損傷することなく大きいICを取り付けられ
ることである。というのはポリイミドボタンが曲がりIC
とPCボード間の膨張率が異なることを可能にするからで
ある。
なお、さらに本発明の他の長所は本発明の構造により
相互接続の高密度化が可能になり電気路長、したがって
伝搬遅延が減少することである。さらに、前述のポリイ
ミドのように低い比誘電率物質を用いることにより相互
接続容量がさらに減少し、非常に高速の回路動作が可能
になる。
本発明の他の長所はPCボードおよびICの設計が単純化
できるということである。PCボードあるいはIC上の相互
接続リードをエッジにまで引き回さなくてもよく、むし
ろチップの能動素子近くにリードをもってこれるので、
特別なPCボードやICの製造においては層が少なくて済
み、したがって製造が簡略化される。
さらに、本発明の長所はボタンの形を制御することに
よって組立工程の間、ぬぐい動作が行えることである。
該ぬぐい動作はボタン上に新しい金属面とボタン接触を
供給し、電気的接続を良くする。
さらに、本発明の長所はボタンと表面に形成された接
点をもった基板を複数個積み上げて３次元に拡張できる
ことである。この配置は（たとえば宇宙衛星の中のよう
に）空間が貴重である場合や、あるいは（たとえば高性
能コンピュータの場合の様に）高速動作のため電気路長
を非常に短く維持しなければならない場合に非常に有益
である。
（実施例） 第１図は本発明によって形成された相互接続構造体の
一方の基板を示した斜視図である。第１図を参照する
と、本発明に従った相互接続構造10は基板12、多数の導
電路、すなわちトレース14、および突起、すなわちボタ
ン16を含む。ボタン16は図示したように、しばしば二次
元マトリックスの形に並べられる。
基板12は典型的には絶縁物質から成る平面材である。
共通基板は、PCボード、多層セラミック、および銅−ポ
リイミド多層薄膜フィルムを含む。集積回路の場合、基
板は典型的にはシリコンあるいはガリウム砒素から成
る。いずれにしても、相互接続の接触を良好にするため
に、基板12は寸法的に安定で、出来る限り平坦でなけれ
ばならない。
トレース14は典型的には（銅や金のような）金属の薄
膜フィルムから成るが、ケイ化物のような他の導電物質
を用いる場合もある。PCボードの場合には、トレース14
はほとんどいつも銅、あるいは金めっきされた銅である
が、一方ICの場合はトレース14は銅か、金か、アルミニ
ウムか、あるいはケイ化物である。
第２図を参照すると、３個のボタン16′、16″、16
の断面図が示されている。各ボタンはポリイミドのよう
な有機物質で出来た弾力性コアから18を含み、金属コー
ティング20で被われている。金属コーティング20はしば
しば層22や24のように単一、あるいはそれ以上の層から
成る。金属コーティング20は関連するトレースに接触さ
れる。換言すれば、ボタン16′、16″、16の金属コー
ティング20のそれぞれに対応するトレース14′、14″、
14に電気的に接続される。
第３図を参照すると第２基板26が示されており、該基
板は第１基板12のボタン16′、16″、16のそれぞれに
接触するように接合されたいくつかのコンタクトパッド
28′、28″、28を含む。ここでコンタクトパッド28は
第２基板26上のトレース（図示せず）に接続されてお
り、そしてこのトレースは、様々な電子部品および電気
部品（これら図示せず）に接続されている。
本発明の相互接続構造体の動作を図示するために、基
板26の内部面30を誇張してゆがめて示してある。さら
に、基板12の中心線A1および基板26の中心線A2は同じ理
由で平行に描いていない。
基板12および26を共に約2000PSIの力Ｆで押し付ける
とボタン16′、16″、および16はそれぞれのコンタク
トパッド28′、28″、および28に押しつけられる。力
Ｆは十分強くて、ボタン16を変形させ、ボタン16および
トレース28間の良好な電気的接続を確実にする。しかし
ながら、一枚、あるいはそれ以上の基板におけるゆが
み、すなわち局所的な非平坦性のような因子のために、
あるいは基板の軸のアライメントが平行でないためにボ
タン16の内のいくつかは他のボタンより大きく変形す
る。
たとえば、第３図では、ボタン16″が最も変形し、一
方ボタン16の変形が最小となるように示した。さら
に、ボタン16が柔軟なので、微粒子32のような粒状物質
がボタン16とコンタクト28の間に入っても適切な電気接
続が可能になる。とにかく、最初に接触するボタン16が
ある点まで弾性変形し、続いて塑性変性し、それによっ
て残りのボタン16がそれぞれのコンタクト28と接触する
まで一定の力を維持する。最初に接触したボタン16の塑
性変形は永久であり、ボタン16を平坦化する傾向あるの
で、その基板の次の組立ではそれほどの力を必要としな
い。
伝統的なリソグラフィ技術では中心から中心までのピ
ッチが約40マイクロ メートルのボタン16を製造できる
ことがわかった。したがって、伝統的な写真製版技術を
用いて250コンタクト/cmの線コンタクト密度および62,5
00コンタクト/cm2の面コンタクト密度が達成できる。歩
留りの低下を許容し、より優れたリソグラフィ技術を用
いれば、もっと高いコンタクト密度でも達成できる。
ここで第4a図を参照すると、ボタン16aに対する他の
実施例はコア18aと、および第１層22aと第２層24aを含
む金属コーティング20aとを含む。ボタン16aは基板12a
で支えられ、金属コーティングを20aを通してトレース1
4aと電気的に接触している。ボタン16aの形は実質的に
は半球状をしているが、頭頂部を平坦にして隣接基板
（図示せず）のコンタクトパッドとの接触面積を増大さ
せている。
第4b図を参照すると、ボタン16bは円錐台、もしくは
角錐台の形で示してある。ボタン16bはポリイミドコア1
8b、および金属コーティング20bを含み、金属コーティ
ング20bはトレース14bと接触する。トレース14bとボタ
ン16bの両方は基板12bで支えられる。またボタン16b
は、隣合った基板のコンタクトパッドと大きな表面積で
接触できるように、平坦にした頭頂部36を含むことがで
きる。
第4c図において、ボタン16cは第一絶縁層38c、導電層
40c、および第２絶縁層42cを含む多層基板12cに結合し
ている。第２絶縁層42c内に導電層40cまでの接続孔44c
を形成し、絶縁層42cの表面と接続孔44cの内面に導電ト
レース46cを沈積する。
ボタン16cはポリイミドコア18cおよび金属コーティン
グ20cを含む。基板12c上にポリイミドコア18cが形成さ
れるとき、その下に接続孔44cがあるためにコア18c内に
窪み48cが形成される。コア18cと導電トレース部分46c
上に金属コーティング20cを施した後もこの窪み48cが存
続する。
窪み48cのためにボタン16cの平らな頭頂部分50cは隣
接基板のコンタクトパッド上で矢印52cで示したように
拭い動作（wiping action）を行う。頭頂部分50cが隣接
基板のコンタクトパッドを拭う時、ボタンおよびコンタ
クトの両方から酸化物が削り取られ、新しくて清浄な金
属が露出し、良好な接触が保証される。
ここで第4d図を参照すると、第１絶縁層38d、導電層4
0d、および第２絶縁層42dから成る多層基板12d上にボタ
ン16dが形成される。第２絶縁層42d内に導電層40dまで
接続孔44dを形成する。前と同様に導電トレース46dを絶
縁層42dの上と接続孔44dの内面につける。ボタン16dは
コア18dおよび金属コーティング20dを含み、角錐台もし
くは円錐台が逆さまになった形をしている。また、接続
孔44dがあるためにボタン16dの中央に窪みができ、ボタ
ン16dの平坦な頭頂部分50dが隣接基板のコンタクトパッ
ドに押し付けられるとき、窪みがあることで矢印52dで
示したような拭い動作が可能になり、良好な電気的接続
が保証される。
第１図から第４図に示したようなボタン16を作るには
一般に写真製版技術を用いる。上述の説明から明らかな
ように最初に準備する材料はコンタクトパッドで終わる
電気路あるいはトレースを持った基板である。
第１ステップとして、ポリイミドの厚膜フィルムが所
望のボタン高さ、たとえば25マイクロメータ、にほぼ等
しい厚みになるまで基板上に回転付けしたり、積層す
る。次に薄いアルミニウムフィルムをポリイミド上に沈
積し、フォトレジストの層をアルミニウムフィルム上に
回転付けし、軽く焼結する。次に、ボタンのパターンを
決める写真製版マスクを通して、レジストを紫外線のよ
うなエネルギー源に露光する。露光後、レジストを現像
し、次に固く焼結する。
レジストを現像し、固く焼結するプロセスによって固
化させた後、薄いアルミニウムフィルムを酸性液の中で
エッチングする。次に、アルミニウムをエッチングマス
クとして用いて、ポリイミド層をCF4およびO2のプラズ
マチャンバ内でエッチングする。ポリイミドをパターン
化してボタンを形成した後、残ったレジストおよびアル
ミニウム層を基板から剥がす。
プロセスのこの点で、ボタンのポリイミドコアが基板
の適切なコンタクトパッド上、あるいはその近くに形成
される。ボタンの形成を完了するために、たとえば当業
者によく知られた蒸着技術、あるいはスパッタリング技
術によってボタン表面に金属をコーティングする。通常
は、性能、および耐久性を高めるために、いくつかの金
属層を用いる。たとえば、第１層にクロム（Cr）を付
け、次にクロムの上に金（Au）の第２層を付けてボタン
用の二層金属コーティングを形成する。他の金属コーテ
ィング構成にはクロム／銅／金、チタン／金、ベリリウ
ム／銅／金、および銀／金がある。金属コーティング20
の全体の厚みは典型的には約１マイクロメータである。
金属をパターン化するために別のフォトレジスト層を
基板およびポリイミドコア上に回転付けし、基板をプレ
ーナ化して基板を軽く焼結する。次に、写真製版マスク
を通してフォトレジストをエネルギー源に露光し、現像
し、固く焼結してフォトレジストマスクを形成する。最
後に、フォトレジストマスクを通して金属層をウェット
エッチングする。
金属層をエッチングした後、レジストを剥がし、ボタ
ン上のコンタクトメタライゼーションを見せる。隣接基
板用のコンタクトパッドは伝統的な写真製版技術によっ
て作られる。そして相互接続構造の組み立て準備ができ
る。
ボタンコアをメタライズするための代替方法は、基板
上にレジストを回転付けする前に基板およびコア上に薄
いクロム層を沈積するステップを含む。レジストを軽く
焼結し、露光し、現像し、そして固く焼結した後、クロ
ム層をメッキベースとして用い、現像したレジストパタ
ーンをステンシルとして用いて、メタライゼーションが
上方にメッキされてコンタクトを形成するようにする。
適当なフォトマスクとプラズマエッチングプロセスを
制御することにより、異なった形のプラスチックボタン
が得られる。たとえば、プラズマチャンバ内の圧力／ガ
ス組成を変えることによってポリイミドコアの壁面傾斜
をオーバーカット構造からアンダーカット構造に変える
ことができる。
ポリイミド以外の物質をボタンコア用に用いることが
できる。たとえば、硫化ポリフェニレン化合物、および
フッ化ポリマは適切な弾性と本プロセスに有用なプロセ
スパラメータを持っている。しかしながら、写真製版条
件下でのポリイミドの特性はよく知られており、またポ
リイミドは比誘電率が低いので、本発明のプロセスによ
くあっていると考えられる。
また、金属層、すなわちボタンコア上に形成される層
は必ずしもそれらを完全に被う必要はないということに
も注意すべきである。実際のところ金属層によるボタン
コアの部分カバーだけが望ましい、というのはその方
が、印加された圧力下でそれらに張り付けられた金属を
破砕する危険なく、自由に膨張することができるからで
ある。これは、ポリイミドのヤング係数がそれを被う金
属より低いため、膨張するための余地を必要とするから
である。さらに、もし金属が適当にうまくパターン化さ
れれば、圧力が加えられた状態で、可塑的に変形される
よりむしろ弾性的に曲がる傾向がある。
以上はいくつかの実施例に関して述べたが、当業は上
述の説明を読み、図を研究することにより様々な変更、
追加および代替がわかるだろう。たとえば、ボタンの過
剰圧縮や、起こりうる損傷を防ぐために２枚の固い基板
の間にストッパを用いることができる。
（発明の効果） 以上説明したように、本発明による相互接続構造体は
PCボードやICのような２個の隣接した、堅い部材上の導
電通路を電気的に接続するものであり、第１部材上に形
成された複数個のボタンと第２部材上に形成された複数
個の接触部を有する。そしてボタンは弾性変形可能であ
り、ポリイミドのような有機物質より作った弾性コアと
その上に形成した金属コーテイングを含んでいる。よっ
て２個の部材が押圧されると、ボタンが対向する接触部
と接触し、電気的接触が得られる。
従って、高密度相互接続が可能、組立分解が簡単であ
り、よって修理も簡単である、接続用の電気路長を短く
できる、高周波動作が可能となる、PCボードやICの設計
も簡単化できる、接点の清浄動作が自動的に行われる、
３次元構造にも拡張できる等の極めて多大な効果を有す
るものである。
【図面の簡単な説明】
第１図は本発明によって形成された相互接続構造体の一
方の部材で、その表面にボタンを有する基板の斜視図、
第２図は第１図の線２−２に沿った断面図、第３図は２
個の部材を電気的に相互接続した状態を示した２個の基
板の断面図、第4a図から第4d図は第１図に示したボタン
の種々の変形を有する基板の断面図である。 12:基板、14:導電トレース、16:ボタン、18:弾力性コ
ア、 20:金属コーテイング、22,24:金属層、26:基板、 12c、12d:多層基板

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】以下のステップ（ａ）及び（ｂ）を含み、
    第１の基板上の第１の導電径路と第２の基板上の第２の
    導電径路との間に相互接続を形成する相互接続形成方
    法： （ａ）前記第１の基板の表面に、柔軟な材料でできたコ
    アと、前記コアの表面に形成されて前記第１の導電径路
    に接続された導電性コーティングを含む突起を形成する
    ステップ：前記突起を形成するステップは、前記柔軟な
    材料の層を前記第１の基板の表面に与え、前記層の一部
    を除去して前記突起を残すことにより行われる； （ｂ）前記第２の導電径路に接続されたコンタクト手段
    を前記突起に接触することができるように前記第２の基
    板に設けるステップ。
  2. 【請求項２】前記ステップ（ａ）は以下のステップ（ａ
    −１）ないし（ａ−５）を含むことを特徴とする請求項
    １記載の相互接続形成方法： （ａ−１）前記柔軟な材料の層の上にレジスト層を形成
    する； （ａ−２）前記レジスト層に対し所定のパターンの照射
    を行う； （ａ−３）前記レジスト層を現像してマスクを形成す
    る； （ａ−４）前記マスクを介して前記柔軟な材料をエッチ
    ングし、前記層の一部を残す； （ａ−５）前記マスクを除去する。
  3. 【請求項３】前記ステップ（ａ）は以下のステップを含
    むことを特徴とする請求項２記載の相互接続形成方法： 前記ステップ（ａ−１）の前に、前記マスクの一部とな
    るアルミニウムの層を前記柔軟な材料の層の上に形成す
    る。
JP63149855A 1987-06-19 1988-06-17 相互接続形成方法 Expired - Lifetime JP2552902B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/064,411 US4813129A (en) 1987-06-19 1987-06-19 Interconnect structure for PC boards and integrated circuits
US64,411 1987-06-19

Publications (2)

Publication Number Publication Date
JPS6413734A JPS6413734A (en) 1989-01-18
JP2552902B2 true JP2552902B2 (ja) 1996-11-13

Family

ID=22055803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63149855A Expired - Lifetime JP2552902B2 (ja) 1987-06-19 1988-06-17 相互接続形成方法

Country Status (3)

Country Link
US (1) US4813129A (ja)
EP (1) EP0295914A3 (ja)
JP (1) JP2552902B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276792B2 (en) 2004-06-14 2007-10-02 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
JP2010114326A (ja) * 2008-11-07 2010-05-20 Hitachi Cable Ltd フレキシブルプリント配線板
US8142602B2 (en) 2004-04-27 2012-03-27 Seiko Epson Corporation Method for mounting semiconductor device

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243363A (en) * 1988-07-22 1993-09-07 Canon Kabushiki Kaisha Ink-jet recording head having bump-shaped electrode and protective layer providing structural support
US5071359A (en) 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5245751A (en) 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
US5172473A (en) * 1990-05-07 1992-12-22 International Business Machines Corporation Method of making cone electrical contact
US5118299A (en) * 1990-05-07 1992-06-02 International Business Machines Corporation Cone electrical contact
US5105537A (en) * 1990-10-12 1992-04-21 International Business Machines Corporation Method for making a detachable electrical contact
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
US5158466A (en) * 1991-03-04 1992-10-27 Hughes Aircraft Company Metallically encapsulated elevated interconnection feature
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
WO1993007659A1 (en) * 1991-10-09 1993-04-15 Ifax Corporation Direct integrated circuit interconnection system
JP2731471B2 (ja) * 1991-11-05 1998-03-25 アルプス電気株式会社 電気的接続構造
US5230632A (en) * 1991-12-19 1993-07-27 International Business Machines Corporation Dual element electrical contact and connector assembly utilizing same
US5245135A (en) * 1992-04-20 1993-09-14 Hughes Aircraft Company Stackable high density interconnection mechanism (SHIM)
US5345365A (en) * 1992-05-05 1994-09-06 Massachusetts Institute Of Technology Interconnection system for high performance electronic hybrids
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
US5326412A (en) * 1992-12-22 1994-07-05 Hughes Aircraft Company Method for electrodepositing corrosion barrier on isolated circuitry
JP2867209B2 (ja) * 1993-08-27 1999-03-08 日東電工株式会社 フレキシブル回路基板と接触対象物との接続方法およびその構造
US5378160A (en) * 1993-10-01 1995-01-03 Bourns, Inc. Compliant stacking connector for printed circuit boards
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6624648B2 (en) 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
DE4410947C1 (de) * 1994-03-29 1995-06-01 Siemens Ag Halbleiterbauelement für vertikale Integration und Herstellungsverfahren
EP0827190A3 (en) * 1994-06-24 1998-09-02 Industrial Technology Research Institute Bump structure and methods for forming this structure
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5578527A (en) * 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6007349A (en) * 1996-01-04 1999-12-28 Tessera, Inc. Flexible contact post and post socket and associated methods therefor
US5938455A (en) * 1996-05-15 1999-08-17 Ford Motor Company Three-dimensional molded circuit board having interlocking connections
US5738530A (en) * 1996-05-28 1998-04-14 Packard Hughes Interconnect Company Contact pad having metallically anchored elastomeric electrical contacts
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
EP1189271A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Wiring boards and mounting of semiconductor devices thereon
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
US5781413A (en) * 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
SE516011C2 (sv) * 1996-12-19 2001-11-05 Ericsson Telefon Ab L M Tätpackade elektriska kontaktdon
EP0953210A1 (en) * 1996-12-19 1999-11-03 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Flip-chip type connection with elastic contacts
SE9604678L (sv) * 1996-12-19 1998-06-20 Ericsson Telefon Ab L M Bulor i spår för elastisk lokalisering
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JP4025885B2 (ja) * 1998-02-06 2007-12-26 協伸工業株式会社 コネクタチップ及びテーピングコネクタチップ
US6705876B2 (en) * 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
US6365967B1 (en) * 1999-05-25 2002-04-02 Micron Technology, Inc. Interconnect structure
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
WO2000079589A1 (de) * 1999-06-17 2000-12-28 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US7435108B1 (en) 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US6815252B2 (en) * 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP3596864B2 (ja) * 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
US6840777B2 (en) * 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
DE10063914A1 (de) 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE10126296B4 (de) * 2001-05-30 2008-04-17 Qimonda Ag Verfahren zur Herstellung eines elektronischen Bauelements
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
DE10135308B4 (de) * 2001-07-19 2006-01-12 Infineon Technologies Ag Elektronisches Bauelement und entsprechendes Herstellungsverfahren
JP2003124593A (ja) * 2001-10-15 2003-04-25 Interconnection Technologies Kk 接続部品
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
DE10233641B4 (de) 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10238582B4 (de) * 2002-08-22 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
DE10240921B4 (de) * 2002-09-02 2007-12-13 Qimonda Ag Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE60329857D1 (de) * 2002-10-24 2009-12-10 Ibm HERSTELLUNG EINES LAND GRID ARRAY MITTELS ELASTOMERKERN UND LEITENDER METALLHüLLE ODER -GITTER
DE10258094B4 (de) * 2002-12-11 2009-06-18 Qimonda Ag Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
KR100443999B1 (ko) 2003-02-28 2004-08-21 주식회사 파이컴 인쇄회로기판용 상호 접속체, 이의 제조방법 및 이를구비한 상호 접속 조립체
DE10320561B4 (de) 2003-05-07 2007-12-06 Qimonda Ag Verfahren zur Herstellung einer leitfähigen Verbindung zwischen einem Halbleiterchip und einer äußeren Leiterstruktur
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
US7294919B2 (en) * 2003-11-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Device having a complaint element pressed between substrates
US20050128948A1 (en) * 2003-12-11 2005-06-16 Chen-Chi Kuo Locally stored portion of a calendar structure indicating when interfaces will become available to transmit packets
US7380338B2 (en) * 2005-06-22 2008-06-03 Gigno Technology Co., Ltd. Circuit board and manufacturing method thereof
JP3841087B2 (ja) * 2004-03-17 2006-11-01 セイコーエプソン株式会社 電気光学装置用パネル及びその製造方法、電気光学装置、並びに電子機器
JP4971181B2 (ja) * 2004-12-21 2012-07-11 エレス・セミコンダクター・エクイップメント・エッセ・ピー・アー 電子装置と接触するためのシステムとその製造方法
EP1851798B1 (en) * 2005-02-25 2016-08-03 Tessera, Inc. Microelectronic assemblies having compliancy
JP4142041B2 (ja) 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP2007048971A (ja) * 2005-08-10 2007-02-22 Seiko Epson Corp 半導体装置の製造方法
US7331796B2 (en) * 2005-09-08 2008-02-19 International Business Machines Corporation Land grid array (LGA) interposer utilizing metal-on-elastomer hemi-torus and other multiple points of contact geometries
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
KR20090117097A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 재배선 탐침 구조물을 갖는 프로브 카드 및 이를 이용하는프로브 카드 모듈
JP5280108B2 (ja) * 2008-05-29 2013-09-04 京セラ株式会社 端子部品及び携帯電子機器
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
US8187006B2 (en) 2009-02-02 2012-05-29 Apex Technologies, Inc Flexible magnetic interconnects
JP5386302B2 (ja) * 2009-10-27 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP4949507B2 (ja) 2010-08-20 2012-06-13 シャープ株式会社 イオン発生装置および電気機器
US9832887B2 (en) * 2013-08-07 2017-11-28 Invensas Corporation Micro mechanical anchor for 3D architecture
US9876298B2 (en) * 2014-08-04 2018-01-23 Te Connectivity Corporation Flexible connector and methods of manufacture
US10679866B2 (en) 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
US10172484B2 (en) 2015-06-24 2019-01-08 Edward L. Maldonado Stackable/wall mountable headwear storage and display cabinet system with variable lighting (CapPalace)
TWI567846B (zh) * 2015-08-19 2017-01-21 創意電子股份有限公司 測試單元與使用其的測試裝置
US10750614B2 (en) * 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core
DE102021127734A1 (de) 2021-10-26 2023-04-27 HARTING Electronics GmbH Leiterplatteneinheit und Leiterplattenverbindungselement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032872B2 (de) * 1970-07-02 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
US3880486A (en) * 1973-03-05 1975-04-29 Epis Corp Apparatus and system for interconnecting circuits and electronic components
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
US4125310A (en) * 1975-12-01 1978-11-14 Hughes Aircraft Co Electrical connector assembly utilizing wafers for connecting electrical cables
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
US4403272A (en) * 1980-06-02 1983-09-06 Oak Industries Inc. Membrane switch interconnect tail and printed circuit board connection
US4581679A (en) * 1983-05-31 1986-04-08 Trw Inc. Multi-element circuit construction
US4548451A (en) * 1984-04-27 1985-10-22 International Business Machines Corporation Pinless connector interposer and method for making the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8142602B2 (en) 2004-04-27 2012-03-27 Seiko Epson Corporation Method for mounting semiconductor device
US7276792B2 (en) 2004-06-14 2007-10-02 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US7741712B2 (en) 2004-06-14 2010-06-22 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US7888799B2 (en) 2004-06-14 2011-02-15 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
JP2010114326A (ja) * 2008-11-07 2010-05-20 Hitachi Cable Ltd フレキシブルプリント配線板

Also Published As

Publication number Publication date
EP0295914A3 (en) 1990-09-26
JPS6413734A (en) 1989-01-18
EP0295914A2 (en) 1988-12-21
US4813129A (en) 1989-03-21

Similar Documents

Publication Publication Date Title
JP2552902B2 (ja) 相互接続形成方法
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
US5707902A (en) Composite bump structure and methods of fabrication
US5515604A (en) Methods for making high-density/long-via laminated connectors
KR101297915B1 (ko) 회로 기판, 회로 기판을 포함하는 조립품 및 회로 기판의 형성 방법
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
JP2000512083A (ja) バイアマトリックス層間接続を有する多層回路及びその製造方法
JP2002314257A (ja) 多層回路基板、その製造方法および電気アセンブリ
KR19980064450A (ko) 전자 회로에 금속제 스탠드-오프를 형성하는 공정
EP0838685A2 (en) Probe card with needle-like probes resiliently supported by rigid substrate and process for fabricating thereof
US7911048B2 (en) Wiring substrate
JPH09283925A (ja) 半導体装置及びその製造方法
US5744284A (en) Method for fabricating resilient z-axis contacts for electrically interconnecting integrated circuits on a plurality of stacked carriers
KR20070001110A (ko) 패턴화된 회로 및 그 제조 방법
JP2977124B2 (ja) 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッド
JP2003188205A (ja) 半導体装置、積層型半導体装置及び半導体装置の製造方法
JP2001007252A (ja) 半導体装置およびその製造方法
JP2001053191A (ja) 電極突起を導出した基板及びその製造方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP4077665B2 (ja) コンタクトプローブの製造方法
US7335591B2 (en) Method for forming three-dimensional structures on a substrate
JP7555206B2 (ja) 印刷配線板の製造方法
JP3172267B2 (ja) 大規模配線基板及びその製造方法
JP3003344B2 (ja) 突起電極の形成方法
JPS62128132A (ja) 電子部品実装回路およびその製作方法