SE516011C2 - Tätpackade elektriska kontaktdon - Google Patents

Tätpackade elektriska kontaktdon

Info

Publication number
SE516011C2
SE516011C2 SE9604677A SE9604677A SE516011C2 SE 516011 C2 SE516011 C2 SE 516011C2 SE 9604677 A SE9604677 A SE 9604677A SE 9604677 A SE9604677 A SE 9604677A SE 516011 C2 SE516011 C2 SE 516011C2
Authority
SE
Sweden
Prior art keywords
path
groove
bulge
metal
contact
Prior art date
Application number
SE9604677A
Other languages
English (en)
Other versions
SE9604677D0 (sv
SE9604677L (sv
Inventor
Lillebror Hjalmar Hesselbom
Jan Peter Bodoe
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9604677A priority Critical patent/SE516011C2/sv
Publication of SE9604677D0 publication Critical patent/SE9604677D0/sv
Priority to TW086100959A priority patent/TW315518B/zh
Priority to AU55055/98A priority patent/AU5505598A/en
Priority to US08/994,985 priority patent/US6042391A/en
Priority to DE69736488T priority patent/DE69736488T2/de
Priority to CNB971808694A priority patent/CN1145216C/zh
Priority to JP52763098A priority patent/JP3954111B2/ja
Priority to EP97951404A priority patent/EP0951739B1/en
Priority to CA002275632A priority patent/CA2275632A1/en
Priority to KR1019997005197A priority patent/KR20000069419A/ko
Priority to PCT/SE1997/002178 priority patent/WO1998027596A1/en
Publication of SE9604677L publication Critical patent/SE9604677L/sv
Publication of SE516011C2 publication Critical patent/SE516011C2/sv

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Wire Bonding (AREA)

Description

516 011 2 innefattande chip som är fastlimmade vid varandra; för det tredje system med vertikala anslutningar längs sidan av ett torn byggt av chip är i en mening tredimensionella. Dessa tredimensionella konstruktioner löser inte problemet med korta vägar mellan alla komponenterna. Detta kan inte åstadkommas när komponenter som ligger varandra i rymden är anslutna medelst långa ledningar. Detta blir uppenbart när två komponenter är anslutna enligt det första av de ovan beskrivna förfarandena, t ex sammankoppling av två centralt placerade komponenter på två intilliggande multichipmoduler, vilka i sin tur är anslutna genom en lateral ledningsbana, en kort vertikal ledningsbana vid sidan av chipen och sedan en sista lateral ledningsbana på det andra chipet. Om mer än en stapel av chip används möjliggör det andra beskrivna förfarandet inte heller korta sammankopplingsledningar mellan intilliggande chip. Detta inses enkelt om man betraktar fallet med två chip placerade bredvid varandra men högst upp i varje stapel, vilka skall kommunicera med varandra.
När de elektroniska kretsarnas komplexitet ökar, ökar behovet av tätpackade in/ut-anslutningar med egenskaper som inte försämrar * prestanda, dvs impedansanpassning eller försumbar induktans/kapacitans. När tätheten ökar, ökar också kravet på inriktning och ju större detta krav är, desto viktigare blir användningen av självinriktande procedurer pga de ökande kostnaderna för aktiv inriktning med hög precision.
När delar hos ett komplext system ansluts till varandra ökar risken för att behöva byta en eller flera av dessa delar för att erhålla ett fungerande system med komplexiteten hos systemet.
Svårigheterna ökar att fullständigt testa de ingående delarna vid relevanta frekvenser och driftsförhållanden.
Det finns koncept som använder tätpackade mikrobulor, men dessa är inte impedansanpassade, vilket också medför kvasiimpedansanpassning.
Den europeiska patentansökan 0 295 914 A3, Maracos Karnezos, beskriver elastiska bulor som metalliseras. Bulorna används för 516, 011 3 att elektriskt ansluta två ytor genom klämanslutning. Genom elasticiteten kan nästan alla termiskt orsakade mekaniska spänningar elimineras. Ledningsytor kan separeras utan oordning.
REDOGÖRELSE FÖR UPPFINNINGEN Denna uppfinning beskriver en teknologi för att åstadkomma elastiska elektriska kontaktdon vilka är impedansanpassade, har hög hopkopplingstäthet och är högprecisionssjälvinriktande under montering och under arbete. Inriktningsfunktionen och den elektriska anslutningen finns i samma struktur. Inriktningen baseras på utstående V-formade bulor i en del och V-spår i en annan del. Spåret kan vara i form av en 5-hörns-pentaeder eller pyramidform och bulan"kan vara i form av en stympad 5-hörnig pentaeder eller en stympad pyramidform. Bulorna och spåren har mot varandra svarande anslutningsledningar.
Den grundläggande idén med denna uppfinning är att den använder inriktningen av strukturen i sig själv. Detta betyder att stället med multipla kontaktpunkter kan uppnås med impedansanpassade tätpackade kontakter, medan inriktningsstrukturen är relativt sett mycket större. Detta leder till hög precision och samtidigt elastiska anslutningar.
Uppfinningen klarar av mindre imperfektioner i metallen eller andra lager och eventuella termiska skillnader när den används.
Samtidiga multipla, fler än tre, anslutningar kräver individuell kontaktpunktsflexibilitet eller deformabilitet annars blir kravet på precision, dvs att alla kontaktpunkter skall vara i samma plan, enormt och svårt att åstadkomma.
Denna uppfinning har en flerlednings impedansanpassad buss med hög täthet, gjord av mönstrade metalledningar, t.ex ledningsbanor, på en precisionsformgjuten elastisk bula som passar mot på liknande sätt mönstrade ledningar på väggarna hos ett precisionsetsat spår.
Denna uppfinning kan åstadkomma impedansanpassade tätpackade flerledningsanslutningsdon utan fysisk utspridning genom att använda billig litografi och Si mikrostrukturteknologi. Den är också ett självinriktande koncept som inte kräver någon separat .516 011 4 kropp och utförs väsentligen samtidigt med mönstringen av metallhopkopplingarna hos substratet genom användning av en i förväg gjord ändring av strukturen hos substratet.
Denna uppfinning skulle kunna användas i olika mikro- elektroniska system, t ex tätpackade miniatyrmoduler, mellan moduler och moderkort, mellan IC-kretsar och moduler och kort, mellan olika nivåer i 3D-strukturer eller allmänt som en mycket tätpackad löstagbar anslutning mellan substrat.
I många fall är det ett krav att kunna ta isär elektroniska system och plocka ihop dem igen utan att använda lödning eller motsvarande. Detta medför användning av kontaktdon. Det finns ett antal tillgängliga kontaktdon, men inget av dessa har en täthet som svarar mot detta, som både är impedansanpassat, för frekvenser upp till flera GHz, samt har mycket hög täthet, dvs utan att kräva fysisk utspridning. Elasticiteten är en viktig egenskap som säkerställer tillräckligt kontakttryck för alla ledningsbanor även om det finns en liten fysisk defekt eller variation i storlek pga olika termiska eller andra expansioner.
Vad gäller inriktning så utnyttjar många kontaktdon ' kontaktpunkterna för inriktning. För mycket små storlekar hos individuella kontaktpunkter skulle detta kräva en hög grad av förinriktning eller kanske leda till förstörelse när inriktningen frambringas. I stället är elastiska inriktningsstrukturer och motsvarande passande spår mönstrade med liknande metalledningar vilka är en del av de metalledningar som sträcker sig från kretsen. Detta medför att en robust inriktning som samtidigt har mycket hög precision uppnås och vilken inte upptar extra yta. Genom att göra jordledningar eller jordplan och anslutna ledningsbanor i spåren och också göra liknande jordledningar på substratet och kontaktledningarna på bulorna så åstadkoms en kontaktdonsstruktur. Med undantag för bildandet av bulan och spåret, vilket kräver enkla extrasteg är kontaktpunkterna och anslutningen av elektriska ledningar integrerad i de allmänna sammankopplingsmönstringsprocesserna.
En fördel med föreliggande uppfinning är att den erbjuder en lösning för system där mycket korta ledningsbanor krävs. 516 011 5 En annan fördel hos föreliggande uppfinning är att den erbjuder ett kompakt packningssystem.
Ytterligare en fördel hos föreliggande uppfinning är att hela systemet är enkelt att reparera och att, tack vare detta, enskilda delar enkelt kan bytas ut och detta kan göras utan några egentliga kostnader eller potentiella skador som hör samman med borttagandet av felaktiga delar. En anslutning innebär inte lödning eller limning etc.
Uppfinningen kommer nu att beskrivas ytterligare med hjälp av en detaljerad beskrivning av de föredragna utföringsformerna och de bilagda ritningarna.
KORTFATTAD BESKRIVNING AV RITNINGARNA Figur 1 visar ett snitt genom en tredimensionell multichipmodul.
Figur 2 visar ett schematiskt snitt genom ett självinriktat och impedansanpassat kontaktdon.
Figur 3 visar ett alternativt schematiskt snitt genom ett självinriktat och impedansanpassat kontaktdon med dubbelt tätpackade kontaktdon. ' 4 visar ett alternativt schematiskt snitt genom ett självinriktat och impedansanpassat kontaktdon med jordledningsbanor som följer signalledningsbanorna genom kontaktdonet.
Figur 5 visar en schematisk vy från ovan av figur 3.
Figurerna 6a-b visar ett snitt genom ett alternativt kontaktdon.
Figur 7 visar ett snitt genom ett alternativt kontaktdon med dubbel täthet och med ledare.
DETALJERAD BESKRIVNING AV UTFÖRINGSFORMEN Denna uppfinning kan användas i olika mikro-elektroniska system, vilka används för elastiska elektriska kontakter och inbyggd chipinriktning. Den skulle kunna användas i multichipmoduler, särskilt där det är svårt att bestämma chipens kvalitet innan de monteras. Uppfinningen skulle kunna användas där det för närvarande finns olika problem, t ex med flip-chip eller på kort pga stora skillnader i termiska expansionskoefficienter mellan 4516 011 6 kort och chip. Reparationer kan ofta vara riskfyllda och dyra och i några typer av MCM:er, väsentligen omöjliga.
Den första figuren visar ett exempel där denna uppfinning kan användas, men inte begränsad till detta omrâde. Denna uppfinning kan naturligtvis användas i alla typer av mikro- eller t.o.m submikrosystem. Figur 1 visar ett snitt genom en tredimensionell, 3D, multichipmodul 100. 3D-modulen är bildad av tvådimensionella, 2D, multichipmoduler bestående av kiselsubstrat 106-114 med integrerade kretschip 122 - 136 monterade därpå. Si-substraten 106-114 är försedda med jordplan varigenom en god skärmning uppnås mellan de olika planen hos modulen samt för hela-3D multichipmodulen 100. På substraten 106-114, särskilt på de som inte är placerade överst 106 eller underst 114 i stapeln av tvådimensionella, 2D multichipmoduler, finns också monterat passiva chip, via chip eller víor 116-121 som utgör sammankopplingar mellan intilliggande nivåer hos 3D multichipmodulen 100.
I syfte att åstadkomma impedansanpassade kontaktdon, se figur 2, används V-spårsetsade kontaktspår 202. Ovanför viachipen 116-121 ^ finns elastiska bulstrukturer 206 anordnade och på baksidan av substraten är V-formade kontaktspår 202 gjorda, vilka är anordnade för att åstadkomma en god kontaktering som är enkel att sätta ihop/ta isär och för att åstadkomma en god inriktning, se den samtidigt inlämnade patentansökan "Packaging structure for integrated circuits“. ' IC-chipen 122-136 och viachipen 116-121 är i den föredragna utföringsformen flip-chip monterade på substraten 106-114. Detta arrangemang gör det möjligt att åstadkomma en god termisk kontakt mellan baksidorna på de flip-chip monterade IC-chipen 122-136 och baksidan på de intilliggande substraten 106-114.
Varje nivå av IC-chip 122-136 och varje enskilt viachip 116-121 i 3D multichipmodulen 100 hålls endast samman genom en sammanpressande kraft 142 som anbringas på det översta planet 138 hos det övre kylelementet 102 och bottenplanet 140 hos de undre kylelementet 104 i strukturen. 516.011 7 I syfte att åstadkomma denna staplade struktur finns elastiska bulor anordnade vilka sammankopplar viachip 116-121 med intilliggande plan av substraten 106-114 och kontakt uppnås genom att pressa samman modulen vid det övre planet 138 och det undre planet 140 hos kylelementen 102, 104. Den sammanpressande kraften 142 åstadkoms med hjälp av klämmor som ansluts till de yttersta delarna av modulen 100.
Mönstrade metallager används för att åstadkomma icke permanenta anslutningar av multipelelektrisk trycktyp, vilka är impedansanpassade för höghastighets dataöverföring.
Figur 2 visar ett snitt genom en sådan kontaktdonstruktur 200.
Den första delen 204 består av två metallagerstrukturer, en första signalledningsbana 212 och en första jordledningsbana eller -plan 210 med ett dielektrika mellan dem som täcker det anisotropiskt etsade V-spåret 202. En andra del 208 består av motsvarande metallager, ett andra jordplan 226 och en andra signalledningsbana 224 som täcker den elastiska bulan 206, vilken passar i V-spåret 202. De första och andra signalledningsbanorna 212 och 224 är i kontakt med varandra när - den första och den andra delen 204 och 208 bringas samman.
Kontakten är självinriktande när den sätts samman, se en samtidigt inlämnad patentansökan "Bulor och spår för elastisk positionering". Tack vare den elastiska bulan 206 kommer den elektriska kontakten att bestå även om förskjutning, pga, t ex, den termiska expansionen inträffar. De första och de andra signalledningsbanorna 212, 224 placerade som i figur 2 medför dubbel säkerhet eftersom båda sidoväggarna på den elastiska bulan 206 respektive V-spåret 202 är täckta med samma ledningsbanor. Med andra ord så kommer den elektriska kontakten att förfarande upprätthållas om en stor förskjutning inträffar och endast en sida av väggen på bulan 206 vidrör V-spåret 202.
De första och de andra jordledningsbanorna eller -planen 210, 226 består av en vilken lämplig metall som helst. Den första signalledningsbanans 212 metall behöver vara en metall som är fri från alla isolerande ytoxidlager, dvs någon ädelmetall. Den andra signalledningsbanans 224 metall behöver vara en tänjbar metall utan något isolerande ytoxidlager, t ex guld. '516 011 8 Ledningsbanorna och jordmetallagren är separerade av dielektriska lager 214 och 216. Det första dielektriska lagret 214 består av vilket dielektriskt lager som helst och täcker V- spårväggarna, t ex Parylene. Det andra dielektriska lagret består av vilket dielektriskt lager som helst, eller är av samma elastiska material som i bulan 206.
Denna uppfinning är baserad på högprecisionselastisk inriktning av två delar med vilken funktion som helst, där elastiska bulor samtidigt används för högprecisionsinriktning och som flexibla, elastiska, elektriska kontaktdon. Mönstrade metallager används för att åstadkomma multipla icke-permanenta elektriska anslutningar av trycktyp. Dessa anslutningar är impedansanpassade för höghastighets dataöverföring.
Inriktning med högsta precision kommer att åstadkommas när inriktningsspåret 202 görs medelst anisotropetsning av t ex» kisel (100) skivor. På liknande sätt kommer en elastisk bula 206 med högsta precision att bildas genom att använda: en anisotropiskt etsad (100) kiselskiva och högprecisionslitografi, ett konformt täckande släppmedellager och ett härdande > silikonmaterial. I de samtidigt inlämnade ansökningarna "Method for making elastic bumps" och "Bumps in grooves for elastic positioning" beskrivs på ett mer detaljerat sätt hur bulor och spår görs och inriktning av dessa. När V-spåret 202 och den stympade bulan 206 har gjorts kommer delarna att placeras med hjälp av någon förinriktning så att den övre delen på bulan 206 befinner sig innanför periferin på spåret 202. Genom att försiktigt anbringa ett tryck 218, 220, möjligtvis gravitation, kommer bulans lutande väggar 230, 232 att glida på de lutande väggarna 222, 228 för att ge en mycket precis inriktning i de riktningar som är parallella med bulans 206 fasyta eller spårets 202 och sedan inrikta bulan 206 i spåret 202. Ledningsbanorna 212, 224 vilka placerats med hög precision med hjälp av litografi relativt bulan 206 i spåret 202 inriktas automatiskt och genom att utnyttja bulans 206 elasticitet kommer ledningsbanorna 212 och 224 att kontaktera sin motpart oavsett små tjockleksskillnader, metallojämnheter pga mikrokristallisering etc. Dessutom kan tack vare elasticiteten 516011 9 små skillnader i expansionen mellan delarna 224, 208 inträffa utan att kontaktering förloras eller att delarna 204, 208 utsätts för svåra påfrestningar.
Hur kontaktdonet 200 görs beskrivs nu. En polerad (100) kiselskiva vilken framöver kommer att betecknas gjutskivan täcks med SiN varefter ett resist deponeras och mönstras med användning av en mask som är väl inriktad relativt kristallaxelriktningarna hos gjutskivan. öppningar som definieras av masken etsas sedan i SiN-lagret, sedan exponeras gjutskivan för en anisotropisk etsning vilken ger spår vars sidoväggar begränsas av kisel (111) plan.
Etsningen kan fortskrida tills en fullständig utsträckt struktur har etsats eller företrädesvis avslutas innan detta så att en stympad långsträckt struktur bildas.
En liknande, men speglad, mask som med mycket hög precision gör en replika av den första masken används sedan för att genom en ekvivalent process åstadkomma liknande men speglade spår i en skiva som innehåller de delar som skall inriktas. Dessa spår ' måste dock vara lika djupa eller djupare än de i den första skivan. Gjutskivan kan också innehålla några ytterligare inriktningsstrukturer för att göra det möjligt för den att självinriktas mot substratet på vilket de elastiska bulorna är gjutna. Gjutskivan är täckt med något släppmedel som är deponerat mycket tunt och konformt i syfte att bevara den precisa geometrin. För den del som skall förses med bulor är den mest rationella processen att först skapa metall- och dielektrikalagren som vanligt. Därefter täcks antingen plattan med de oseparerade substraten eller gjutskivan med ett härdande elastiskt material till en reglerad tjocklek med användning av spinning, skrapning eller sprayning. Sedan pressas skivan och de oseparerade substraten med hjälp av inriktningsdelarna för precisionsinriktning av bulorna mot substratstrukturerna vilket tillåter materialet att väta de motstående ytorna. Paketet kan sedan placeras i vakuum för att ta bort luftbubblor och sedan i en hög temperatur för att härda materialet. Gjutskivan separeras sedan från substratet. Vid användning av stela gjutskivor och 516011 10 substrat görs detta i vakuum pga den hermetiska passningen av materialet i gjutformen. För speciella tillämpningar skulle substratet kunna vara gjort av ett flexibelt material vilket skulle förenkla separationen.
För bulstrukturdelen är den mest rationella processen att först skapa metallagret 126 och det dielektriska lagret 214 som vanligt och sedan göra bulan, och därefter mönstras en separat metalledningsbana 224 över bulan och kommer i kontakt med de tidigare metallagren genom vior. Det skulle i princip vara möjligt att först göra jordledningsbanan eller -planet och sedan fortsätta med deponering av metall och dielektrika på bulan.
Detta skulle emellertid ta bort möjligheten att dra ledningar eller jordplan under bulan och det är inte alltid möjligt att de olika ledningsbanorna av dielektrika och metall är flexibla nog att klara sig på den böjliga bulan.
Genom att använda fotolitografisk maskning inriktad med redan existerande strukturer på t ex lasrar eller IC-kretsar eller substrat innan de har separerats görs spår antingen medelst anisotropisk etsning eller andra tekniker. Den spårförsedda ' delen 204 processas normalt, dvs deponering av metallagret 210 och det dielektriska lagret 214 förutom att det dielektriska lagren 214 och mönstringen av metalledningsbanan 212 måste deponeras konformt i syfte att bevara inriktningsegenskaperna hos spåret 202. Dessutom måste resistet deponeras tillräckligt konformt för att tillåta upplösning av det exponerade mönstret i resistet och fokusdjupet hos den exponerande utrustningen måste vara tillräckligt stort.
Efter separation av spåren etc kan dessa nu placeras på den bulförsedda delen, självinriktade spår med bulorna. Beroende på formen och storleken hos bulorna och spåren varierar graden av förinriktning. Det skulle i princip vara möjligt att först göra den allmänna deponeringen och mönstringen av det dielektriska lagret och metalledningsbanan och sedan etsa bort metall och dielektrika från spårområdet, mönstra och etsa spåret och vidare åter deponera och mönstra metalledningsbanan och dielektrikat och resistet som endast skulle användas lokalt. 516' 011 ll När delarna sammanfogas medelst ett yttre tryck görs ingen permanent sammanfogning vilket tillåter delen att enkelt separeras från dess inriktningsstruktur för byte eller reparation.
I de tunna delarna hos det gjutna materialet utanför bulan är vior bildade på metalledningsbanorna vilka är anslutna mycket nära bulan.
I figur 3 är en första alternativ utföringsform beskriven. Denna figur visar en möjlighet att ha kontaktdon packade med dubbel täthet. Tillverkningsprocesstegen och materialen som ingår är identiska med det fall som beskrivits i figur 2. I det fall som beskrivs i figur 3 finns emellertid två olika ledningsbanor på varje sida av bulan liksom i spåret. Ledningsbansmönstret visas också i den schematiska vyn från ovan av en busskontakt i figur 5.
En andra alternativ utföringsform av föreliggande uppfinning beskrivs i figur 4. Tillverkningsprocesstegen och materialen som ingår är identiska med fallet som beskrivs i figur 2 förutom det ' att jordplanet är anslutet till nivån med signalledningar genom vior. Figur 4 visar schematiskt ett snitt genom ett självinriktat och impedansanpassad kontaktdon med jordledningar som följer signalledningar genom kontaktdonet.
För att uppnå dessa elektriska prestanda är både signalledningen och jordplanet anslutna vid väsentligen samma läge med användning av samma elastiska bula.
Figur 5 visar schematiskt en vy från ovan över ett självinriktat och impedansanpassat kontaktdon med kontaktdon packade med dubbel täthet enligt den alternativa utföringsformen, figur 3.
Figurerna 6a-b visar ett snitt genom ett alternativt kontaktdon 600. Kontaktdonet 600 har en första del 602 och en andra del 604. Den första delen har signalledningsbanor 606 längs kanten på delen 602, se figur 6b, anslutna till kontaktkuddar 612 vid underdelen på den första delen. Den andra delen 604 har en styrram 610 på ett substrat 614 och signalledningsbanor 608 516“Û11 12 längs styrramen 610. De två delarna har en struktur så att minst en kant på var och en av de tvâ delarna har lutande väggar 616, 618. Om chip är anordnade med lutande väggar kan de normala kuddarna bytas mot ledningsbanor som sträcker sig över de lutande väggarna och passar med styrramen med mönstrade metalledningsbanor såsom tidigare beskrivits.
Den tidigare beskrivna föredragna utföringsformen skulle kunna modifieras men med viss precisionsförlust. Bulorna skulle kunna ha en annan form än spåret. För att uppnå detta skulle man inte använda anisotropisk etsning utan snarare någon annan etsning eller bearbetning. För att uppnå detta har inte spåren och bulorna samma form så'länge som bulorna passar i spåret på ett självcentrerande sätt och kontakter erhålls. Materialet skulle kunna vara något annat silikon, t ex polyuretan eller något annat elastiskt semielastiskt material. 1 Genom att göra replikor i flera steg skulle en flexibel gjutform kunna göras vilket skulle underlätta borttagning av gjutformen från substratet utan att noggrannheten försämras.
' Under antagande att metallmönstringsupplösningen är bättre än bulornas minsta storlek ger den föredragna föredragningsformen den högsta kontaktenheten i en dimension, dvs den tätast möjliga ledningssepareringen. Om bulornas minsta storlek är samma som metallmönstringsupplösningen skulle det vara möjligt att ernå högre kontakttäthet per ytenhet. I detta fall skulle självcentrerade multipelsupermíkrobulor tätt packade på en yta där metall är mönstrad utanför bulan i stället för på bulan användas.
I detta fall skulle kontakterna också verka impedansanpassade tack vare den mycket lilla storleken hos bulorna. Detta skulle emellertid vara mycket svårare att förinrikta eftersom toppen på bulan måste befinna sig innanför omkretsen på det nu mycket lilla spåret, såvida det inte också finns nâgra grovinriktningselement i strukturen.
Om ett elastiskt material skulle kunna deponeras, "perfekt" 516 011 13 konformt på väggarna hos spåret skulle en stel bula kunna användas i stället. Ett sätt att åstadkomma detta skulle troligen kunna vara att använda en gjutform som skulle fylla ut en del men inte hela spåret för att lämna en kort sträcka till spârväggarna där det elastiska materialet skulle kunna härdas.
Det finns flera möjliga tillämpningar för den föreliggande typen av kontakter. Busskontakter mellan MCM:er i samma plan, eller också vertikal signalöverföring mellan travade MCM:er kan uppnås i kombination med genomgående vior. I kombination med olika utbredningsscheman som krävs kan dessa användas som allmänna högfrekvenskontaktdon med liten delning. De skulle uppta mycket mindre plats per kontakt än konventionella elektriska kontakter och samtidigt upprätthålla korrekt impedanskarakäristik. Detta beror på den lilla delningen och höga inriktningen och det faktum att jordplanet bringas in i kontaktpunkten.
Förutom standardprocessteknologi för tillverkning av elektroniska anordningar, kräver detta kontaktdon processer som en V-spår etsning, gjutning av bulor, deponering av konforma isolationslager och litografi över stora steg. Alla dessa kan ' åstadkommas med existerande eller modifierade halvledar/tunn- films-processer.
I syfte att få högsta precision måste det finnas organ för att täcka gjutformen med släppmedel som mycket konforma och tunna lager. Förfaranden för detta har beskrivits ovan. För detta fall med högst precision är enstaka kristaller med ytor väl inriktade med kristallriktningarna som kan användas för anisotropisk etsning tillgängliga som kommersiella kiselskivor.
De dielektriska metall- och resistlagren behöver deponeras relativt konformt i jämförelse med spårets och bulans tjocklek och topografi. För metallagerdeponeringen är detta normalt fallet vid användning av standardtunnfilmsdeponeringstekniken.
För dielektrikat kan troligen inte spinntäckning användas vilket begränsar materialvalet. Det finns emellertid ett antal material och processer att välja från, t ex Parylen-metoden. Valet av resist blir mindre eftersom de flesta resist görs för att 516 011 14 deponeras med spinnbeläggning vilket inte anses möjligt i detta fall. Det finns dock två kända alternativ. Ett är att använda nya resistmaterial som deponeras med förgasning i vakuum. För denna metod finns ingen riktig kommersiell process tillgänglig men det finns kommersiellt tillgängliga material som har resistegenskaper och kan deponeras på detta sätt. Det andra alternativet är en typ av resist som galvanopläteras. Den är kommersiellt tillgänglig och används i första hand för att skydda metall i genompläterade hål på kretskort. Dessa galvanopläterade resist kräver att det finns ett metallager som kan förspännas för att kunna växa, vilket kommer att vara fallet eftersom de enda lagren som behöver mönstras på bulorna och i hålen är metallagren. Dielektrikat behöver också mönstras för att erhålla vior, detta kommer dock inte att ske på bulorna eller i spåren utan i stället bredvid dessa där mer konventionella resist kan användas förutsatt att de täcker hålet eller spåret för att möjliggöra mönstring även om de är alltför ojämnt tjocka. Det är också möjligt att deponera och mönstra en metallhårdmask för mönstring av dielektrika.
Vid användning av mikrobearbetningsteknologier har kontaktdon ' med mycket hög täthet visat sig skapa mikrodelar som mycket liknar konventionella kontaktdon men som är mycket mindre i storlek. Dessa är kontaktdon av kanttyp och kan, i princip, göras så små att de inte kräver någon fysisk utbredning av linjemönstret. De görs emellertid inte som en integral del av metalliseringen. I stället är de separata delar som kräver lödning eller motsvarande för att användas. Litet kunskap finns om deras robusthet och nötningstålighet.
Elastiska bulor har visat sig kunna användas för ändamål med enstaka ledningsbanor. Här har varje ledningsbana en separat bula som passar en yta på det motstående substratet. I princip skulle dessa kunna göras så små att de inte kräver någon fysisk utbredning. I detta fall skulle de också kunna betraktas som impedansanpassade. Dessa scheman saknar emellertid något inbyggt organ för inriktning.
Lösningar som kräver separata mikrodelar måste hanteras med '516 011 15 individuell precision kommer aldrig att bli billiga jämfört med tunnfilmsliknande processer där många föremål som förplaceras åstadkoms med litografiska förfaranden.
Figur 7 visar ett snitt genom en alternativ kontaktdonsbula 700.
Kontaktdonsbulan består av två metallagerstrukturer, ett dielektriskt medium 704 och en elastisk struktur 216.
Metallagerstrukturen kan vara en jordledningsbana eller ett plan 702 och en signalledningsbana 706. Jordplanet 702 har åstadkommits på bulan 206 där bulan är inkluderad i den elastiska strukturen 216. Jordplanet har också en kontakt genom det dielektriska mediumet 704 upp över och täcker det dielektriska mediet 704. Den andra metallagerstrukturen, signalledningsbanan 706, är utförd på det dielektriska mediumet 704.
Uppfinningen som beskrivits ovan kan utföras i ytterligare andra specifika former utan att frångå andan eller de väsentliga kännetecknen av denna. Således skall föreliggande utföringsformer betraktas i alla avseenden som illustrationer och inte begränsande, varvid uppfinningens omfång ges av de bilagda kraven och inte av den ovanstående beskrivningen och alla ändringar som görs inom kravens mening och ekvivalensram anses därför ingå i dessa.

Claims (4)

'516 011 16 PATENTKRAV
1. Kontaktdon innefattande minst en första del och en andra del, varvid den första och andra delen var och en har minst en lutande vägg, varvid den första delens lutande vägg och den andra delens lutande vägg har samma lutning och att den första delen har minst en ledningsbana och att den andra delen har minst en ledningsbana, där ledningsbanorna är i kontakt med varandra när den första och andra delen passas mot varandra och, där den första delen har V-spår och den andra delen har bulor, varvid V-spåret har minst en ledningsbana och att bulstrukturen har minst en ledningsbana och att bulan passar i V-spåret, varvid ledningsbanorna är i kontakt med varandra när den första och den andra passas mot varandra, känneteoknat av att den första delen (204) har en tvåmetallagerstruktur, minst en första ledningsbana (212) och minst ett första jordplan (210), varvid metallager täcker V-spåret (202), och/eller att den andra delen (208) har en tvåmetallagerstruktur, minst en andra signalledningsbana (224) och minst ett andra jordplan (226), varvid signalledningsbanan delvis täcker bulan (206).
2. Kontaktdon enligt krav 1, kännetecknat av att den andra delen (208) har en tvåmetallstruktur, bestående av minst en ledningsbana (706) minst ett jordplan (702) och ett dielektriskt medium (704), varvid jordplanet och ledningsbanan är utförda ovanpå bulan (206) och det dielektriska mediet separerar ledningsbanan från jordplanet.
3. Kontaktdon enligt krav 1, kännetecknat av att ledningsbanorna består av metallager, vilka har dubbel täthet, varvid den första delen (204) har minst en första signalledningsbana (306), minst en tredje signalledningsbana (310) och minst ett första jordplan (302), varvid metallagren täcker V-spåret (202), och att den andra delen (208) har minst en andra signalledningsbana (308), minst en fjärde signalledningsbana (312) och minst ett andra jordplan (304), och varvid signalledningsbanorna delvis täcker bulan (206) samt att de första och tredje signalledningsbanorna (306, 304) och de andra och fjärde signalledningsbanorna (310, 312) är i kontakt med varandra när den första och den andra delen passas samman. . « - ~ f» 516 011 17
4. Kontaktdon enligt krav 1, kännetecknat av att ledningsbanorna består av metallager, vilka har dubbel täthet, varvid den första delen (204) har minst en första síqnalledníngsbana (402), och minst en första jordledningsbana (406), varvid den första signalledningsbanan delvis täcker V-spåret (202), och att den andra delen (208) har minst en andra signalledningsbana (408), och minst en andra jordledningsbana (408), varvid metallagret täcker bulan (206), och att därigenom den andra jordledningsbanan täcker V-spåret samt att den första och den andra signalledníngsbanan och den första och den andra jordledningsbanan är i kontakt med varandra när den första och den andra delen passas samman. --; .x
SE9604677A 1996-12-19 1996-12-19 Tätpackade elektriska kontaktdon SE516011C2 (sv)

Priority Applications (11)

Application Number Priority Date Filing Date Title
SE9604677A SE516011C2 (sv) 1996-12-19 1996-12-19 Tätpackade elektriska kontaktdon
TW086100959A TW315518B (en) 1996-12-19 1997-01-29 High density electrical connectors
PCT/SE1997/002178 WO1998027596A1 (en) 1996-12-19 1997-12-19 High density electrical connectors
DE69736488T DE69736488T2 (de) 1996-12-19 1997-12-19 Elektrische verbinder mit hoher dichte
US08/994,985 US6042391A (en) 1996-12-19 1997-12-19 High density electrical connectors
AU55055/98A AU5505598A (en) 1996-12-19 1997-12-19 High density electrical connectors
CNB971808694A CN1145216C (zh) 1996-12-19 1997-12-19 高密度电连接器
JP52763098A JP3954111B2 (ja) 1996-12-19 1997-12-19 高密度電気コネクタ
EP97951404A EP0951739B1 (en) 1996-12-19 1997-12-19 High density electrical connectors
CA002275632A CA2275632A1 (en) 1996-12-19 1997-12-19 High density electrical connectors
KR1019997005197A KR20000069419A (ko) 1996-12-19 1997-12-19 고밀도 전기 커넥터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9604677A SE516011C2 (sv) 1996-12-19 1996-12-19 Tätpackade elektriska kontaktdon

Publications (3)

Publication Number Publication Date
SE9604677D0 SE9604677D0 (sv) 1996-12-19
SE9604677L SE9604677L (sv) 1998-06-20
SE516011C2 true SE516011C2 (sv) 2001-11-05

Family

ID=20405043

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9604677A SE516011C2 (sv) 1996-12-19 1996-12-19 Tätpackade elektriska kontaktdon

Country Status (11)

Country Link
US (1) US6042391A (sv)
EP (1) EP0951739B1 (sv)
JP (1) JP3954111B2 (sv)
KR (1) KR20000069419A (sv)
CN (1) CN1145216C (sv)
AU (1) AU5505598A (sv)
CA (1) CA2275632A1 (sv)
DE (1) DE69736488T2 (sv)
SE (1) SE516011C2 (sv)
TW (1) TW315518B (sv)
WO (1) WO1998027596A1 (sv)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166437A (en) * 1999-04-12 2000-12-26 International Business Machines Corporation Silicon on silicon package with precision align macro
US6411754B1 (en) 2000-08-25 2002-06-25 Corning Incorporated Micromechanical optical switch and method of manufacture
US6495396B1 (en) * 2001-08-29 2002-12-17 Sun Microsystems, Inc. Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices
US7936176B2 (en) * 2004-06-21 2011-05-03 Capres A/S Method for providing alignment of a probe
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
DE102007027434A1 (de) * 2007-06-14 2008-12-18 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske
KR100951456B1 (ko) * 2007-12-26 2010-04-28 아이볼타(주) 전기 접속 시스템
US7741652B2 (en) * 2008-03-07 2010-06-22 Visera Technologies Company Limited Alignment device and application thereof
US9136259B2 (en) 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
US9786584B2 (en) 2012-09-04 2017-10-10 Infineon Technologies Ag Lateral element isolation device
US9017092B1 (en) 2014-05-07 2015-04-28 Microsoft Technology Licensing, Llc Electronic connector
US9728915B2 (en) 2015-05-19 2017-08-08 Microsoft Technology Licensing, Llc Tapered-fang electronic connector
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US9660380B1 (en) 2016-01-22 2017-05-23 Microsoft Technology Licensing, Llc Alignment tolerant electronic connector
US9705243B1 (en) 2016-02-12 2017-07-11 Microsoft Technology Licensing, Llc Electronic connector with C-shaped tapered extension
US10750614B2 (en) * 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
US10511127B2 (en) 2018-03-20 2019-12-17 Microsoft Technology Licensing, Llc High-speed electronic connector
KR102544375B1 (ko) * 2018-06-21 2023-06-15 시트로닉스 테크놀로지 코퍼레이션 범프 구조물

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553633A (en) * 1966-02-28 1971-01-05 Albert A Ondrejka Multi-contact separable electrical connector
US3465435A (en) * 1967-05-08 1969-09-09 Ibm Method of forming an interconnecting multilayer circuitry
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5071363A (en) * 1990-04-18 1991-12-10 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
US5118299A (en) * 1990-05-07 1992-06-02 International Business Machines Corporation Cone electrical contact
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
US5097101A (en) * 1991-02-05 1992-03-17 Tektronix, Inc. Method of forming a conductive contact bump on a flexible substrate and a flexible substrate
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
DE4438053C2 (de) * 1994-10-25 2002-05-02 Harting Elektrooptische Bauteile Gmbh & Co Kg Verfahren zum Herstellen einer elektrisch leitfähigen Struktur
US5743747A (en) * 1997-01-13 1998-04-28 Hughes Electronics Dimpled connector

Also Published As

Publication number Publication date
EP0951739A1 (en) 1999-10-27
US6042391A (en) 2000-03-28
JP3954111B2 (ja) 2007-08-08
AU5505598A (en) 1998-07-15
CN1241297A (zh) 2000-01-12
DE69736488T2 (de) 2007-03-15
WO1998027596A1 (en) 1998-06-25
SE9604677D0 (sv) 1996-12-19
DE69736488D1 (de) 2006-09-21
SE9604677L (sv) 1998-06-20
JP2001506414A (ja) 2001-05-15
CN1145216C (zh) 2004-04-07
EP0951739B1 (en) 2006-08-09
KR20000069419A (ko) 2000-11-25
CA2275632A1 (en) 1998-06-25
TW315518B (en) 1997-09-11

Similar Documents

Publication Publication Date Title
SE516011C2 (sv) Tätpackade elektriska kontaktdon
US5262351A (en) Process for manufacturing a multilayer integrated circuit interconnection
US5515604A (en) Methods for making high-density/long-via laminated connectors
US5373627A (en) Method of forming multi-chip module with high density interconnections
US5998875A (en) Flip-chip type connection with elastic contacts
US6310484B1 (en) Semiconductor test interconnect with variable flexure contacts
US6819001B2 (en) Interposer, interposer package and device assembly employing the same
US6285203B1 (en) Test system having alignment member for aligning semiconductor components
US8218334B2 (en) Multi-chip module with multi-level interposer
US20070023923A1 (en) Flip chip interface including a mixed array of heat bumps and signal bumps
KR20030010549A (ko) 웨이퍼로부터 반도체 다이를 분리하는 방법
KR980012296A (ko) 반도체 소자 실장 보드, 그 보드용 제조 방법, 반도체 장치 및 그 장치용 제조 방법
JP2006189430A (ja) マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用
JP2001506417A (ja) 集積回路用パッケージ構造
EP2493273A1 (en) Device-mounting structure and device-mounting method
KR20010022894A (ko) 절연 분리를 갖는 실리콘 세그먼트용 수직 인터커넥트 프로세스
CN115527871A (zh) 多芯片封装方法及封装结构
EP1187211A2 (en) Stacked Semiconductor Device
EP2006911B1 (en) Wiring substrate
SE516748C2 (sv) Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat
JP3450417B2 (ja) 高密度積層形のコネクタ及びその製造方法
JP3625314B2 (ja) 超小型電子部品実装用基板の製造方法
EP0306890A1 (en) A semiconductor module having active devices disposed in substrate cavities
JP2024535997A (ja) 電子基板スタッキング
JP2024516083A (ja) 極低温プローブカード

Legal Events

Date Code Title Description
NUG Patent has lapsed