JP2001506414A - 高密度電気コネクタ - Google Patents

高密度電気コネクタ

Info

Publication number
JP2001506414A
JP2001506414A JP52763098A JP52763098A JP2001506414A JP 2001506414 A JP2001506414 A JP 2001506414A JP 52763098 A JP52763098 A JP 52763098A JP 52763098 A JP52763098 A JP 52763098A JP 2001506414 A JP2001506414 A JP 2001506414A
Authority
JP
Japan
Prior art keywords
circuit
groove
bump
signal
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP52763098A
Other languages
English (en)
Other versions
JP3954111B2 (ja
Inventor
ヘッセルボム,リレブロル,フヤルマル
ボド,ヤン,ペテル
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2001506414A publication Critical patent/JP2001506414A/ja
Application granted granted Critical
Publication of JP3954111B2 publication Critical patent/JP3954111B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 本発明は、微小電子システムに用いられる自己整合した、可撓性の高密度のインピーダンス調整された電気的コネクタに関する。本発明は、電気接続と整合を同時に達成する問題を解決する。コネクタ(200)は金属2層構造、すなわち第1の信号回路(212)とV溝(202)をカバーする第1の接地回路(210)よりなる第1の部分(204)をもつ。コネクタはまた対応する金属層、すなわち弾性バンプ(206)をカバーする第2の信号回路(224)および第2の信号接地面(226)よりなり、前記V溝に適合する第2の部分(208)をもつ。前記第1、第2の部分(204、208)が一緒に組み合わされるとき、前記第1、第2の信号回路(212、224)は互いに接触する。その接触は一緒にされるとき自己整合する。電気的接続は熱膨張により変位しても維持される。

Description

【発明の詳細な説明】 高密度電気コネクタ 技術分野 本発明は電気装置の相互接続に関し、特に自己整合、可撓性の高密度の、かつ インピーダンスの調整された電気コネクタに関する。 関連技術の説明 集積回路ICsの分野における技術発展は、より速く、よりコンパクトなシス テムの要求を起こした。多くの応用において、軽い重量をもったコンパクトな構 成は、それ自身必要条件である。技術発展はまた、相互に通信することの必要な 非常に多数の要素を含んだより複雑なシステムに向かう傾向を生じる。新しいシ ステムが、異なる要素間の早いアクセスという要求を充たすためには、異なる要 素間の回路の長さをある制限内に維持しなければならない。 システムの複雑性が大きくなると、要素間の回路の長さもまた大きくなる。そ のような要素間の最大使用可能距離を越えないようにするために、これらの要素 は一層小さく作られ、またより密に組み込まれる。このようにして、カプセルに 包まれないICsの非常に密度の高いパッケージを可能にする多チップモジュー ルが開発された。 実際、異なる能動的要素間の距離は、全システムが同じ平面のモノリス上に集 積されるならば、非常に大きくなることはない。複雑なシステムにおいて相互に 通信することの必要な要素間の要求される機能により決まる最大距離は、もし結 合されるチップ/要素について1つの平面のみが使用可能であるなら不必要に大 きくなる。それは、同じ平面にある要素のみが前記最大距離内に置くことができ るからである。 この問題を解決するため、3次元構造が用いられる。これは、1つの要素から 延びる通信線は、同じ平面の要素に到達できるのみでなく、その要素の上方や下 方に位置する平面の要素にも直接アクセスできる、ことを意味する。これは、幾 つかの異なる方法で達成できる。すなわち、第1に、背面に結合されたモジュー ルをもったシステム、第2に一緒に取り付けられたチップをもつシステム、第3 にチップの形成された塔の側面に垂直の接続をもったシステムは、ある意味にお いて3次元である。これらの3次元構造は全ての要素間に短い回路を設けるとい う問題を解決するものでない。これは、要素が空間的に密接しているが、長い線 で結合されるときは達成できない。これは、2つの要素が上記の第1の方法で結 合されるとき明らかである。例えば、2つの異なる近接した多重チップモジュー ルの中心に置かれた2つの要素の接続が、それぞれのターンにおいて横方向回路 により、チップの側面にいおいて短い垂直回路により、最後に他のチップにおい て横方向回路により接続されとき明らかである。もし、チップの複数の積み重ね が用いられると、第2の方法は隣接するチップ間の相互接続線を短くすることが できない。これは、互いに交信すべき2つのチップが隣接し、かつ各積み重ねの 上に位置するように置かれる場合を考慮すると容易に理解できる。 電子回路の複雑性が増加するにつれて、機能、すなわちインピーダンスの調整 、無視できるインダクタンス/キャパシタンスという機能を低下しないような性 質をもった内/外接続の密度についての要求が高くなる。密度が増加するにつれ 、整合の要求も大きくなり、この要求が大きくなる程、高い精度での能動的整合 のコストの増加により自己整合手順の使用が一層重要となる。 複雑なシステムの部品を接続するとき、システムを機能させるためこれ等部品 の1つまたは複数を置き換えねばならない危険の可能性はシステムの複雑性と共 に増加する。困難性は、関連する周波数と作動条件において構成要素を充分に試 験するためより大きくなる。 高密度の微小バンプを使用するという考えもある。しかし、これらは実際にイ ンピーダンスが制御されず、疑似インピーダンス制御を意味する。 マルコス カルネゾス(Maracos Karnezos)のヨーロッパ特許出願0 295 914 A3は金属製の弾力性バンプを開示している。バンプは2つの表面を クランプ結合により電気的に接続するのに使用される。弾性により殆ど全ての熱 的に誘導される機械的応力が除去される。接続表面は傷付くことなく分離できる 。 概要 本発明は、インピーダンスが制御され、高い相互接続密度をもち、取付けおよ び作動時に高い精度で自己整合される弾性的の電気コネクタを得る技術を開示す る。整合と電気的相互接続の機能は同じ構造による。整合は一つの部分にV型バ ンプを突出させ、他の部分にV溝を設けることに基づいている。溝は5つの隅部 をもった5面体またはピラミッド状の形状のものであり、バンプは截頭の5つの 隅部をもった5面体または截頭のピラミッド状の形状のものである。バンプと溝 は対応するコネクタ回路をもつ。 本発明の基本的考えは、構造自身の整合を用いることである。これは、多重接 触点の場所が高密度のインピーダンス制御された接触により得られ、一方整合構 造はこれと比較して非常に大きい、ということを意味する。これにより、高い精 度と同時に弾性的接続が得られる。本発明は、金属または他の層における僅かな 不完全性および使用時に起こり得る熱的不整合を処理する。多数の、例えば4以 上の同時接続は、個々の接触点が可撓性であるか、または変形可能か、等を必要 とし、精度の要求、すなわち全ての接触点が同一面上にあるという要求は厳しく 実現が困難である。 本発明は、金属線、例えば回路を正確にモールドされた弾性バンプ上にパター ン形成して作られ、正確にエッチングされた溝の壁の上に同様にパターン形成さ れた線に適合する多重回路のインピーダンス制御された非常に高い密度のバスを 備える。 本発明はインピーダンス調整された高い密度の多重回路のコネクタを、低コス トのリソグラフィとSi微小構造技術を用いて物理的ファンアウトなしに得るこ とができる。本発明はまた、別個の固体を必要としない自己整合という考え方で あって、基板の構造の予め存在する変化を利用して基板上に金属相互接続をパタ ーニングするのと本質的に同時に作られる。 本発明は、モジュールとマザーボード間、ICsとモジュールまたはボード間 、3次元構造における異なるレベル間の各種の微小電子システム、例えば微小高 密度モジュールに、あるいは一般に基板間の非常に高密度の取り外し可能な接続 として使用できる。 多くの場合、電子システムを分解して、再びはんだまたはそれに類するものを 用いることなく元に戻すことが要求される。これは、コネクタの使用を意味する 。 利用できる多くのコネクタがあるが、数GHzまでの周波数に対してインピーダ ンス制御され、かつ物理的ファンアウトを必要とせず非常に高密度であるような コネクタに相当する密度をもったものは無い。例え僅かな物理的欠陥や熱的また は他の理由による異なる膨張による大きさの変化があっても、全ての回路に対し て充分な接触力を保証するため弾性は重要な性質である。整合に関して、多くの コネクタは整合のための接触点を利用している。個々の接触点の大きさは非常に 小さいので、非常に高度の予備整合が必要となり、さもないと無理に整合させる とき破壊することもある。あるいは代わりに、弾性整合構造と対応する適合溝を 回路から延びる金属線の一部である同様の金属線でパターン形成する。これは、 強固な整合が非常に高い精度、特別の空間を必要とせずに得られることを意味す る。溝の中に接地回路または接地面と接触回路を形成し、基板に同様の接地面を 形成しバンプに接触回路を形成することにより、コネクタ構造が得られる。簡単 な特別のスッテプを必要とするバンプおよび溝の形成を除外すると、接触点と電 気回路の接続が、一般の相互接続パターニング処理に一体化される。 本発明の1つの利点は、非常に短い電気的回路が要求されるシステムに対する 解決を提供することである。 本発明の他の利点は、コンパクトなパッケージシステムを提供することである 。 本発明のさらに別の利点は、全システムが容易に修理できることである。その ため個々の部品は容易に取り替えることができ、故障部品の除去に関連する実質 的のコストや潜在的損害無しに実行できる。また取付けにハンダとか接着剤を用 いることもない。 本発明をさらに、好ましい実施例の詳細な説明および添付図面に基づき説明す る。 図面の簡単な説明 図1は、3次元の多数チップモジュールの断面を示す。 図2は、自己整合されインピーダンス調整されたコネクタの断面を概略的に示 す。 図3は、自己整合されインピーダンス調整されたコネクタの2倍密度の導線を もった別の実施例の断面を概略的に示す。 図4は、自己整合されインピーダンス調整されたコネクタであって、コネクタ を通る信号回路に続く接地回路をもった別の実施例の断面を概略的に示す。 図5は、図3の概略的上面図を示す。 図6a〜6bは、別のコネクタの断面を示す。 図7は、2倍密度の導線コネクタの別の実施例の断面を示す。 実施例の詳細な説明 本発明は各種の微小電子システムにおいて弾性的電気接点と組み込まれたチッ プの整合に用いられる。多数チップモジュールにおいて、特に取り付ける前には チップの品質が良く分からないような場合に用いられる。本発明はまた、例えば フリップチップまたはボード上のフリップチップについての、ボードとチップの 間の熱膨張係数の不適合による各種問題が存在する場合に用いられる。修理は危 険性があり高価であることが多く、ある形式のMCMにおいては本質的に不可能 である。 図1は本発明が使用される例を示すが、本発明はこの分野に限定されるもので ない。本発明は勿論、任意の種類の微小システムにおいて、また準微小システム においても使用できる。図1は3次元、3D,の多重チップモジュール100の 断面を示す。3Dモジュールは、集積回路チップ122−136が取り付けられ たSi基板106−114を含む2次元、2D、多重チップモジュールにより形 成される。Si基板106−114には接地面が設けられ、それによりモジュー ルの異なる面の間、および全3D多重チップモジュール100に対する良好な遮 蔽が得られる。基板106−114の上に、特に2次元、2D,多重チップモジ ュールの積み重ねの最上106または最低114に位置しない基板の上には、3 D多重チップモジュール100の隣接レベル間の相互接続を構成する受動的チッ プ、接続(ビア)チップまたは接続路(vias)116−121が取り付けられる 。 インピーダンス適合されたコネクタを得るためには、図2に示すように、V溝 のエッチングされた接触溝202が用いられる。接続(ビア)チップ116−1 21の上部には弾性のバンプ構造206が設けられ、基板の裏側にはV−形状の 接触溝202を形成して、組立、分解の容易な接続ができ、良好な整合が得られ るようにしている。これについては、同時に出願された特許出願「集積回路のパ ッケージ構造」を参照されたい。 ICチップ122−136と接続チップ116−121は好ましい実施例にお いて、基板106−114の上に設けられたフリップ・チップである。この構造 は、ICチップ122−136の取り付けられたフリップ・チップの裏側と隣接 する基板106−114の裏側との間に良好な熱接触を与えることを可能にする 。 3D多重チップモジュール100のICチップ122−136の各レベルと各 個々の接続チップ116−121とは、構造の上部クーラ102の上面138と 底部クーラ104の底面140とに与えられる圧縮力142により一緒に保持さ れているのみである。 この積み重ね構造を完成するため、弾性バンプが設けられ接続チップ116− 121を基板106−114の隣接する面に結合し、接触はモジュールを一緒に クーラ192、104の上面138と低面140において圧力を加えることによ り得られる。押圧力142はモジュール100の最外部に適用されるクランプに より得られる。 パターン形成された金属層は、高速度データ通信用のインピーダンス調整され た、多重の電気的の圧力型、非永久の接続を形成するのに用いられる。 図2は、そのようなコネクタ構造200の断面を示す。第1の部分204は2 つの金属層構造、すなわち第1の信号回路212と第1の接地回路または面21 0およびそれらの間の誘電体よりなり、異方向性エッチングされたV型溝202 をカバーしている。第2の部分208は対応する金属層、すなわち第2の接地面 226と弾性バンプ206をカバーする第2の信号回路224よりなる。弾性バ ンプ206はV型溝202に適合する。前記第1、第2の信号回路212、22 4は、第1、第2の部分204、206が一緒にされたとき互いに接触する。こ の接触は一緒にされたとき自己整合的に形成される。同時出願の特許出願「弾性 的位置付けのための溝のなかのバンプ(Bumps in grooves for elastic positio ning)」を見よ。弾性バンプ206のために、例えば、熱膨張による変位が起き ても、電気的接触が維持される。第1、第2の信号回路212、224は図2の 如き形状に作られ、弾性バンプ206とV型溝202の両側壁がそれぞれ同じ回 路によりカバーされているので、二重安全性を与える。換言すれば,も し大きな変位が起きて、バンプ206の一方の側壁のみがV型溝に接触したとし ても、電気的接触は依然として維持される。第1、第2の接地回路または面21 0、226は任意の適当な金属で作られる。第1の信号回路金属212は如何な る絶縁性表面酸化膜も生じない金属、すなわち任意の貴金属であることが必要で ある。第2の信号回路金属224は如何なる絶縁性表面酸化膜も生じない柔軟な 金属、例えば金であることが必要である。回路と接地金属層は誘電体層214、 216により分離されている。第1の誘電体層214はV型溝の壁を形状に合わ して(コンフォーマルに)カバーする任意の誘電体層、例えばパリレンである。 第2の誘電体層224は任意の誘電体層またはバンプ206におけると同じ弾性 材料である。 本発明は、任意の機能の2つの部分の高い精度の弾性整合に基づいており、弾 性バンプは同時に高精度の整合および可撓性、弾性の電気的コネクタ用として用 いられる。パターン成形された金属層が多重電気的圧力型、非永久性コネクタを 形成するために用いられる。これらコネクタは高速度データ通信用にインピーダ ンス調整されている。 最も正確な整合(アライメント)は、整合溝202が例えばSi(100)ウ エファの異方性エッチングを用いて作られるとき得られるであろう。同様に、最 も完全な弾性バンプ206は、異方性エッチングされた(100)Siウエファ 、高い精度のリソグラフィ、形状に合わして被覆される分離剤の層、および硬化 性シリコン化合物を用いて形成される。同時出願の特許出願「弾性バンプを作る 方法(Method for making elastic bumps)」と「弾性位置付けのための溝の中の バンプ(Bumps in grooves for elastic positioning)」はバンプと溝をどのよう に作るか、およびその整合についてさらに詳細に開示している。V型溝202と 截頭バンプ206が形成されると、バンプ206の頭が溝202の周辺内に位置 するように各部が予備整合状態に置かれる。注意深く圧力218、220、でき れば重力を付加することにより、バンプの傾斜した壁230、232は傾斜した 壁222、228の上を滑ってバンプ206または溝202の基礎面に平行な方 向に非常に正確に整合して、バンプ206が溝202に整合する。リソグラフィ を用いて溝202の中のバンプ206に関して非常に正確に位置付けされている 回 路212、224は自動的に整合される。また回路212、224はバンプの弾 性を利用して、ミクロの結晶によるその微小な厚み、金属粗さの違いに関係なく 、対応する部分に接触する。また弾性により、部分204、208の間の膨張の 僅かの違いが起きても、接触が破れることも、部品204、208に厳しい応力 が付加されることもない。 コネクタをどのように作るかについて以下説明する。研磨された(100)シ リコンウエファ、以下モールドウエファと呼ぶ、をSiNで被覆した後、レジス トが付着され、モールドウエファの結晶軸方向に対して良く整合したマスクを用 いてパターン形成される。 マスクで画定される開口がSiN層にエッチングされ、ついでモールドウエフ ァを異方性エッチング剤にさらして溝を形成する、溝の側面はシリコン{111 }面により限定される。エッチングは完全な延長した構造がエッチングされるま で続けても良いが、好ましくはその前に截頭の延長された構造が形成されるよう に終了する。 前記第1のマスクの非常に正確なコピーである、同様の、しかし鏡面対称のマ スクを用いて、対応する手順により、同様のしかし鏡面対称の溝を、整合される べき部分を含むウエファに形成する。これらの溝は第1のウエファの溝と同じ深 さ、またはより深くあらねばならない。モールドウエファはさらに弾性バンプの モールドされた基板に自己整合させるための整合用構造を含んでも良い。モール ドウエファは適宜の分離剤で、正確な形状を維持するように非常に薄くかつ形状 に合わして被覆される。バンプの形成されるべき部分に対して最も合理的な手順 は、先ず金属および誘電体の層を通常の如く形成することである。非分離の基板 をもった板またはモールドウエファはスピニング、スクレーピングまたは噴霧に より、硬化性弾性化合物が制御された厚みに被覆される。ついで、モールドウエ ファと非分離の基板は整合構造を用いて、バンプと基板の正確な整合を得るよう に押圧され、前記化合物が対向する表面を濡らすようにする。ついで、パッケー ジはできれば真空中に置いて空気の泡を除去し、温度を上げて化合物を硬化する 。ついでモールドウエファは基板から分離される。硬いモールドウエファと基板 を用いて、化合物のモールドに対する密着性によりこれを真空中で行っても良い 。 特別の応用に対して、基板は分離の容易な可撓性材料で作っても良い。 バンプ構造部分についての最も合理的手順は先ず通常の如く金属層226と誘 電体層214を作り、ついでバンプを作り、ついで別の金属回路224をバンプ の上にパターン形成し、前に形成した金属層に回路を介して接触するようにする 。原理的に、最初接地回路または面を作り、それに続けて金属と誘電体をバンプ の上に付着することも可能である。しかしこれは、バンプの下に線路または接地 面を通すことができず、各種の誘電体回路及び金属回路は可撓性バンプ上に残存 できるに充分なほど可撓性であるとは限らない。 基板を分離する前に、例えばレーザ、ICs,または基板上の既存の構造に整 合するホトリソグラフィのマスクを用いて、溝が異方性エッチングまたは他の技 術を用いて形成される。溝の形成された部分204はついで通常の如く処理、す なわち金属層210と誘電体層214を付着するが、誘電体層214と金属層2 12は、溝202の整合(アライメント)特性を保持するため形状に合わして( コンフォーマルに)付着(デポジット)される。また、レジストにおけるパター ンの分解能を充たすようにレジストは充分に形状に合わして付着されねばならず 、露出装置の焦点深さは充分であることが必要である。 溝等の分離の後、溝等をバンプ部分の上に置き、溝をバンプと自己整合させる 。予備整合の程度はバンプと溝の形状と大きさに依存して変化する。 原則的に、最初誘電体層と金属回路の全体的付着(デポジッション)とパター ニングを行い、ついで金属と誘電体を溝の領域からエッチング除去し、溝をエッ チングによりパターン形成し、さらに局部的に用いられる金属回路と誘電体とレ ジストを再付着してパターン形成することも可能である。 上記部分を外部圧力を用いて一緒に組み合わすとき、永久的に接合せずに、取 り替えや修理のため該部分を容易にその整合構造から分離することができるよう にする。 バンプの外側のモールド材料の薄い部分に、接続路が金属回路に形成され、接 続路はバンプに非常に密に接触している。 図3に第1の別の実施例を示す。この図面は2倍密度のコネクタをもつことの 可能性を示す。製造処理のステップと用いる材料は図2に示す場合と同じである 。 しかし、図3に示す場合は、バンプと溝の各側面に2つの異なる回路が存在する 。回路の形状は図5のバス接続の概略上面図に示される。 本発明の第2の別の実施例を図4に示す。製造処理のステップと用いる材料は 図2に示すものと、接地面が信号線のレベルに接続路を用いて接続されているこ とを除いて同じである。図4は、コネクタを通り信号回路に続く接地回路をもっ た、自己整合され、インピーダンス調整されたコネクタの断面を概略的に示す。 最終的の電気機能を達成するため、信号線と接地面は共に本質的に同じ弾性バン プを用いて同じ位置に結合される。 図5は、図3の実施例の2倍密度導線をもち、自己整合され、インピーダンス 調整されたコネクタの上面図を概略的に示す。 図6a−bは別のコネクタ600の断面を示す。第1の部分602と第2の部 分604をもつ。第1の部分は図6bに示すように部分602の縁部に沿って延 び、第1の部分の底部において接続パッド612に接続された信号回路606を もつ。第2の部分604は、基板614の上の案内フレーム610と、案内フレ ーム610に沿った信号回路608をもつ。上記2つの部分は、各部分の少なく とも1つの縁部が傾斜した壁616、618をもつような構造をもつ。もしチッ プが傾斜した壁をもつなら、通常のパッドを傾斜した壁の上に延びる回路に取り 替え、案内フレームを前に述べたようにパターンに形成された金属回路に組み合 わすことができる。 先に説明した好ましい実施例は、ある程度精度が低くなるが変形することがで きる。バンプは溝とは異なる形状にしても良い。このため、異方性エッチングを 用いずに、他のエッチングあるいは機械研磨を用いても良い。このため、バンプ が自己センタリングにより溝に適合し接触が形成される限り、溝とバンプは同じ 形状をもつ必要がない。化合物はシリコン以外のもの、例えばポリウレタンまた はその他の弾性、または準弾性の化合物とすることができる。 いくつかのステップを繰り返すことにより、可撓性モールドが作られ、モール ドを基板から取り外すことも精度は低下するが容易にできる。 金属パターン形成の分解度がバンプの最小大きさより優れているとすると、好 ましい実施例は1つの寸法、すなわち最も狭い可能な線間隔において、最高の接 触密度を与える。もしバンプの最小大きさが金属パターン形成の分解度に同じで あれば、面積当たりより高い接触密度を得ることが可能であろう。この場合、金 属がバンプの上でなく外側にパターン形成されている表面に密にパックされた自 己センタリングの多重超微小バンプが使用されるであろう。 この場合、バンプの大きさが非常に小さいので接続もまたインピーダンス制御 されるであろう。しかしこれは、バンプの頂点が非常に小さい溝の周辺内に位置 しなければならないので、構造にある大きな整合特徴がされるのでなければ、予 備整合させることは非常に困難である。 もし弾性材料が溝の壁の上に完全に形状に合わして付着できるならば、代わり に硬いバンプを使用できるであろう。これを達成するための1つの方法は溝の全 てでなく一部を充たすモールドを用いて、弾性化合物が硬化される場所として溝 の壁に薄い隙間を残すようにすることである。 本発明の形式の接続は各種の可能な応用がある。同一平面におけるMCMs間 のバス接続、または積み重ねられたMCMs間の垂直信号伝送が貫通孔回路との 組み合わせで得られる。要求される異なるファンアウト配列と組み合わして、一 般的の精密ピッチ、高周波数コネクタとして使用できる。その場合、従来の電気 コネクタに較べて、1接続当たり占める領域が非常に小さくなり、かつインピー ダンス特性が正しく保持される。これは精密なピッチ、高い整合度および接地面 が接触点にくるという事実による。 電気装置の製造の標準的処理技術の他に、このコネクタ装置はV溝エッチング 、バンプの鋳造、コンフォーマルな絶縁物被覆の付着、オーバスッテプでのリソ グラフィのような処理を必要とする。これらは全て既存の、または変形した半導 体/薄膜処理技術により達成できる。 最大の精度を得るためには、モールドを分離剤で非常に形状に合った薄い層と して被覆する手段がなければならない。この為の方法は既に説明した。最大の精 度を得るためには、異方性エッチングに使用される表面が全て結晶方向に整合し ている単結晶が市販のSi−ウエファとして利用できる。 誘電体金属の層およびレジスト層は溝およびバンプの層厚みとトポグラフィに 比較して、比較的に形状と整合して付着することが必要である。金属層の付着に は、標準の薄膜付着技術を使うのが一般的である。誘電体については、スピン塗 装は材料の選択を限定するので、余り用いられないようである。しかし、それで もなお選ぶべき多数の材料と処理、例えばパリレン方法がある。レジストの大多 数が本件の場合使用できないスピン塗装により付着されるように作られているの で、レジストの選択は更に狭くなる。それでもなお2つの公知の代案がある。1 つは真空蒸着で付着できる新規のレジスト材料を使用することである。この方法 については実際に利用できる商用の方法が存在しないが、レジストの特性をもち 、この方法で付着できる商用的に利用可能な材料が存在する。他の代案は電気メ ッキされる型式のレジストである。それは商用的に利用可能であり、基本的にプ リント回路板のメッキされた貫通孔の中の金属を保護する。これらの電気メッキ レジストについては、その成長にバイアスをかけることのできる金属層の存在が 必要であり、それはバンプの上および溝の中でパターン形成される必要のある唯 一の層が金属層の場合である。誘電体はまた接続路を形成するためパターン形成 しなければならないが、しかしそれはバンプの上や溝の中でなく、むしろバンプ や溝の外側であり、そこではもっと通常のレジストが使用できる。ただし、それ らレジストが孔や溝をカバーして、その厚みが不均一に厚くても、パターン形成 が可能であるという前提である。誘電体のパターン形成について金属の硬いマス クを付着し、パターン形成することも可能である。 弾性バンプが単一回路の目的に使用されることが分かった。そこでは、各回路 は対向する基板の表面に適合する1つの別のバンプを備えている。基本的にこれ らは物理的ファンアウトを必要としないように、出来るだけ小さく作られる。こ の場合、それらはインピーダンス制御されたものと見られる。しかし、これらの 構成は何等本質的な整合手段をもたない。 個々に精密に処理されるべき別の微小部品を必要とする解決策は、多くの予め 配置された部品がリソグラフィの方法で作られる薄膜のような処理に較べて決し て安価でない。 図7は別のコネクタバンプ700の断面を示す。コネクタバンプは2層の金属 層構造、誘電体媒体704および弾性構造216からなる。金属層構造は接地回 路または面702と信号回路706よりなる。接地面702は弾性構造216に 形成されたバンプ206の上に作られる。接地面はまた上部の誘電体媒体704 に接続され、部分的に誘電体媒体704をカバーしている。他の金属層構造、信 号回路706は誘電体媒体704の上に形成される。 上述の本発明は、その精神および本質的特徴から逸脱することなくさらに別の 特定の形に実現できる。従って、本実施例は全ての点において説明的なものであ り、それに限定されるものでなく、本発明の範囲は上記の説明よりはむしろ添付 の請求項に示され、請求項の意味および均等の範囲に含まれる全ての変更はそれ に含まれると理解すべきである。
【手続補正書】特許法第184条の8第1項 【提出日】平成11年1月13日(1999.1.13) 【補正内容】 請求の範囲 1. 少なくとも第1の部分と第2の部分を備え、前記第1、第2の各部分が少 なくとも1つの傾斜した壁をもっており、第1の部分の傾斜した壁と第2の部分 の傾斜した壁が同じ傾斜をもち、前記第1の部分が少なくとも1つの導通回路を もち、前記第2の部分が少なくとも1つの導通回路をもち、前記第1の部分と第 2の部分が一緒に組み合わされたとき、前記導通回路が互いに接触し、前記第1 の部分がV溝をもち、前記第2の部分がバンプをもち、前記V溝が少なくとも1 つの導通回路をもち、前記バンプ構造が少なくとも1つの導通回路をもち、前記 バンプが前記V溝の中に適合し、前記第1の部分(204)が前記第2の部分と 一緒に組み合わされたとき前記導通回路が互いに接触する、ようにしたコネクタ において、 前記第1の部分(204)が金属2層構造、すなわち少なくとも1つの第1の 導通回路(212)と少なくとも1つの第1の接地面(210)をもち、前記金 属層が前記V溝(202)をカバーしていること、および/または、 前記第2の部分(208)が金属2層構造、すなわち少なくとも1つの第2の 信号回路(224)と少なくとも1つの第2の接地面(226)をもち、前記信 号回路が前記バンプ(206)を部分的にカバーしていること、 を特徴とする、前記コネクタ。 2. 前記第2の部分(208)が、少なくとも1つの導通回路(706)、少 なくとも1つの接地面(702)および誘電体媒体(704)よりなる金属2層 構造をもち、前記接地面と導通回路がバンプ(206)の上部に形成され、前記 誘電体媒体が前記導通回路を前記接地面から分離していることを特徴とする、請 求項1に記載のコネクタ。 3. 前記導通回路が二重密度の金属層からなり、前記第1の部分(204)が 少なくとも1つの第1の信号回路(306)と少なくとも1つの第3の信号回路 (310)、および少なくとも1つの第1の接地面(302)をもち、前記金属 層が前記V溝(202)をカバーし、前記第2の部分(208)が少なくとも1 つの第2の信号回路(308)と少なくとも1つの第4の信号回路(312)お よび少なくとも1つの第2の接地面(304)をもち、前記信号回路は部分的に 前記バンプ(206)をカバーし、前記第1の部分と第2の部分が組み合わされ たとき、前記第1、第3の信号回路(306、304)と前記第2、第4の信号 回路(310、312)が互いに接触する、ことを特徴とする請求項1に記載の コネクタ。 4. 前記導通回路が2重密度の金属層からなり、前記第1の部分(204)が 少なくとも1つの第1の信号回路(402)および少なくとも1つの第1の接地 回路(406)をもち、前記第1の信号回路が部分的に前記V溝(202)をカ バーし、前記第2の部分(208)が少なくとも1つの第2の信号回路(408 )と少なくとも1つの第2の接地面(408)をもち、前記金属層が前記バンプ (206)をカバーし、前記第2の接地回路が前記V溝をカバーし、前記第1の 部分と第2の部分が組み合わされたとき、前記第1、第2の信号回路と前記第1 、第2の接地回路が互いに接触する、ことを特徴とする請求項1に記載のコネク タ。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,GM,KE,LS,M W,SD,SZ,UG,ZW),EA(AM,AZ,BY ,KG,KZ,MD,RU,TJ,TM),AL,AM ,AT,AU,AZ,BA,BB,BG,BR,BY, CA,CH,CN,CU,CZ,DE,DK,EE,E S,FI,GB,GE,GH,HU,ID,IL,IS ,JP,KE,KG,KP,KR,KZ,LC,LK, LR,LS,LT,LU,LV,MD,MG,MK,M N,MW,MX,NO,NZ,PL,PT,RO,RU ,SD,SE,SG,SI,SK,SL,TJ,TM, TR,TT,UA,UG,UZ,VN,YU,ZW

Claims (1)

  1. 【特許請求の範囲】 1. 少なくとも第1の部分と第2の部分を備え、前記第1、第2の各部分が少 なくとも1つの傾斜した壁をもっているコネクタにおいて、 第1の部分の傾斜した壁(228、616)と第2の部分の傾斜した壁(23 0、418)が同じ傾斜をもち、前記第1の部分が少なくとも1つの導通回路( 212、606)をもち、前記第2の部分が少なくとも1つの導通回路(224 、608)をもち、前記第1の部分と第2の部分が一緒に組み合わされたとき、 前記導通回路が互いに接触することを特徴とする、前記コネクタ。 2. 前記第1の部分がV溝をもち、前記第2の部分がバンプをもち、前記V溝 (202)が少なくとも1つの導通回路(212)をもち、前記バンプ構造(2 06)が少なくとも1つの導通回路(224)をもち、前記バンプが前記V溝の 中に適合し、前記第1の部分(204)が前記第2の部分(208)と一緒に組 み合わされたとき前記導通回路が互いに接触する、請求項1に記載のコネクタ。 3. 前記第1の部分(204)が金属2層構造、すなわち少なくとも1つの第 1の導通回路(212)と少なくとも1つの第1の接地面(210)をもち、前 記金属層が前記V溝(202)をカバーしていることを特徴とする、請求項2に 記載のコネクタ。 4. 前記第2の部分(208)が金属2層構造、すなわち少なくとも1つの第 2の信号回路(224)と少なくとも1つの第2の接地面(226)をもち、前 記信号回路が前記バンプ(206)を部分的にカバーしていることを特徴とする 、請求項2に記載のコネクタ。 5. 前記第2の部分(208)が、少なくとも1つの導通回路(706)、少 なくとも1つの接地面(702)および誘電体媒体(704)よりなる金属2層 構造をもち、前記接地面と導通回路がバンプ(206)の上部に形成され、前記 誘電体媒体が前記導通回路を前記接地面から分離していることを特徴とする、請 求項2に記載のコネクタ。 6. 前記導通回路が二重密度の金属層からなり、前記第1の部分(204)が 少なくとも1つの第1の信号回路(306)、少なくとも1つの第3の信号回路 (310)、および少なくとも1つの第1の接地面(302)をもち、前記金属 層が前記V溝(202)をカバーし、前記第2の部分(208)が少なくとも1 つの第2の信号回路(308)、少なくとも1つの第4の信号回路(312)、 および少なくとも1つの第2の接地面(304)をもち、前記信号回路は部分的 に前記バンプ(206)をカバーし、前記第1の部分と第2の部分が組み合わさ れたとき、前記第1、第3の信号回路(306、304)と前記第2、第4の信 号回路(310、312)が互いに接触する、ことを特徴とする請求項2に記載 のコネクタ。 7. 前記導通回路が2重密度の金属層からなり、前記第1の部分(204)が少 なくとも1つの第1の信号回路(402)と少なくとも1つの第1の接地面(4 06)をもち、前記第1の信号回路が部分的に前記V溝(202)をカバーし、 前記第2の部分(208)が少なくとも1つの第2の信号回路(408)と少な くとも1つの第2の接地面(408)をもち、前記金属層が前記バンプ(206 )をカバーし、前記第2の接地回路が前記溝をカバーし、前記第1の部分と第2 の部分が組み合わされたとき、前記第1、第2の信号回路と前記第1、第2の接 地回路が互いに接触する、ことを特徴とする請求項2に記載のコネクタ。
JP52763098A 1996-12-19 1997-12-19 高密度電気コネクタ Expired - Fee Related JP3954111B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9604677A SE516011C2 (sv) 1996-12-19 1996-12-19 Tätpackade elektriska kontaktdon
SE9604677-6 1996-12-19
PCT/SE1997/002178 WO1998027596A1 (en) 1996-12-19 1997-12-19 High density electrical connectors

Publications (2)

Publication Number Publication Date
JP2001506414A true JP2001506414A (ja) 2001-05-15
JP3954111B2 JP3954111B2 (ja) 2007-08-08

Family

ID=20405043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52763098A Expired - Fee Related JP3954111B2 (ja) 1996-12-19 1997-12-19 高密度電気コネクタ

Country Status (11)

Country Link
US (1) US6042391A (ja)
EP (1) EP0951739B1 (ja)
JP (1) JP3954111B2 (ja)
KR (1) KR20000069419A (ja)
CN (1) CN1145216C (ja)
AU (1) AU5505598A (ja)
CA (1) CA2275632A1 (ja)
DE (1) DE69736488T2 (ja)
SE (1) SE516011C2 (ja)
TW (1) TW315518B (ja)
WO (1) WO1998027596A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503734A (ja) * 2004-06-21 2008-02-07 カプレス・アクティーゼルスカブ プローブの位置合せを行なう方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166437A (en) * 1999-04-12 2000-12-26 International Business Machines Corporation Silicon on silicon package with precision align macro
US6411754B1 (en) 2000-08-25 2002-06-25 Corning Incorporated Micromechanical optical switch and method of manufacture
US6495396B1 (en) * 2001-08-29 2002-12-17 Sun Microsystems, Inc. Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
DE102007027434A1 (de) * 2007-06-14 2008-12-18 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske
KR100951456B1 (ko) * 2007-12-26 2010-04-28 아이볼타(주) 전기 접속 시스템
US7741652B2 (en) * 2008-03-07 2010-06-22 Visera Technologies Company Limited Alignment device and application thereof
US9136259B2 (en) 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
US9786584B2 (en) 2012-09-04 2017-10-10 Infineon Technologies Ag Lateral element isolation device
US9017092B1 (en) 2014-05-07 2015-04-28 Microsoft Technology Licensing, Llc Electronic connector
US9728915B2 (en) 2015-05-19 2017-08-08 Microsoft Technology Licensing, Llc Tapered-fang electronic connector
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US9660380B1 (en) 2016-01-22 2017-05-23 Microsoft Technology Licensing, Llc Alignment tolerant electronic connector
US9705243B1 (en) 2016-02-12 2017-07-11 Microsoft Technology Licensing, Llc Electronic connector with C-shaped tapered extension
US10750614B2 (en) * 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
US10511127B2 (en) 2018-03-20 2019-12-17 Microsoft Technology Licensing, Llc High-speed electronic connector
TWI708333B (zh) * 2018-06-21 2020-10-21 矽創電子股份有限公司 凸塊結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553633A (en) * 1966-02-28 1971-01-05 Albert A Ondrejka Multi-contact separable electrical connector
US3465435A (en) * 1967-05-08 1969-09-09 Ibm Method of forming an interconnecting multilayer circuitry
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5071363A (en) * 1990-04-18 1991-12-10 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
US5118299A (en) * 1990-05-07 1992-06-02 International Business Machines Corporation Cone electrical contact
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
US5097101A (en) * 1991-02-05 1992-03-17 Tektronix, Inc. Method of forming a conductive contact bump on a flexible substrate and a flexible substrate
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
DE4438053C2 (de) * 1994-10-25 2002-05-02 Harting Elektrooptische Bauteile Gmbh & Co Kg Verfahren zum Herstellen einer elektrisch leitfähigen Struktur
US5743747A (en) * 1997-01-13 1998-04-28 Hughes Electronics Dimpled connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503734A (ja) * 2004-06-21 2008-02-07 カプレス・アクティーゼルスカブ プローブの位置合せを行なう方法

Also Published As

Publication number Publication date
US6042391A (en) 2000-03-28
CN1145216C (zh) 2004-04-07
EP0951739A1 (en) 1999-10-27
DE69736488D1 (de) 2006-09-21
SE516011C2 (sv) 2001-11-05
JP3954111B2 (ja) 2007-08-08
SE9604677D0 (sv) 1996-12-19
TW315518B (en) 1997-09-11
DE69736488T2 (de) 2007-03-15
CN1241297A (zh) 2000-01-12
AU5505598A (en) 1998-07-15
EP0951739B1 (en) 2006-08-09
CA2275632A1 (en) 1998-06-25
SE9604677L (sv) 1998-06-20
WO1998027596A1 (en) 1998-06-25
KR20000069419A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
JP2001506414A (ja) 高密度電気コネクタ
US8218334B2 (en) Multi-chip module with multi-level interposer
US7351660B2 (en) Process for producing high performance interconnects
KR100403064B1 (ko) 3차원 집적 회로 어셈블리 및 이의 제조 방법
US5055907A (en) Extended integration semiconductor structure with wiring layers
EP0690490B1 (en) Method of making a flip chip using electrically conductive polymers and dielectrics
US6242279B1 (en) High density wire bond BGA
US5382757A (en) Multilayer printed wiring board and process for manufacturing the same
JP2001506417A (ja) 集積回路用パッケージ構造
US20080119061A1 (en) Semiconductor chip having bumps of different heights and semiconductor package including the same
JP2006189430A (ja) マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用
JPH04313247A (ja) 同一平面の接触バンプを有する相互接続装置及びその製造方法
JP2002503033A (ja) 電気的接続要素および電気的接続要素を作る方法
JP2001506415A (ja) 弾性位置決め用溝に入れる隆起
WO2003030252A2 (en) Process for producing interconnects
CN117276232A (zh) 一种芯片封装结构及制作方法
WO1990009093A1 (en) Extended integration semiconductor structure and method of making the same
US20030030455A1 (en) Test probe having a sheet body
JP2001506413A (ja) 弾性接点を備えたフリップチップタイプの接続装置
US20240203965A1 (en) Method for bonding and interconnecting micro-electronic components
JP3625314B2 (ja) 超小型電子部品実装用基板の製造方法
JP3598189B2 (ja) チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法
JP2003513456A (ja) 積層印刷回路板の製造方法
JPH0638464B2 (ja) 薄い可撓性基板構造体
JPH0474863B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees