CN1241297A - 高密度电连接器 - Google Patents

高密度电连接器 Download PDF

Info

Publication number
CN1241297A
CN1241297A CN97180869A CN97180869A CN1241297A CN 1241297 A CN1241297 A CN 1241297A CN 97180869 A CN97180869 A CN 97180869A CN 97180869 A CN97180869 A CN 97180869A CN 1241297 A CN1241297 A CN 1241297A
Authority
CN
China
Prior art keywords
projection
path
signal path
metal
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97180869A
Other languages
English (en)
Other versions
CN1145216C (zh
Inventor
L·H·赫瑟尔波姆
J·P·博德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1241297A publication Critical patent/CN1241297A/zh
Application granted granted Critical
Publication of CN1145216C publication Critical patent/CN1145216C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及用于微电子系统中的自对准的可变形的高密度并且阻抗可调节的电连接器。本发明解决了同时进行电连接和对准的问题。有一第一部分(204)的连接器(200)由两个金属层结构,一第一信号通路(212)和覆盖着V形凹槽(202)的一第一接地通路(210)构成。该连接器也有一第二部分(208),它由相应的金属层结构,覆盖着弹性突起(206)的一第二信号通路(224)和一第二信号接地平面(226)构成,把它装配进V形凹槽(202)中。当把第一部分与第二部分(204,208)装配在一起时,第一与第二信号通路(212,224)彼此接触。当放在一起时,此接触是自对准的。即使由于热膨胀出现移动时,仍将保持电接触。

Description

高密度电连接器
本发明的技术领域
本发明涉及电装置的相互连接，更具体地说，涉及自对准的可变形的高密度并阻抗可调的电连接器。
相关技术的描述
在集成电路(IC)领域内的技术发展已经形成对更快并更紧凑的系统的要求。在许多应用中重量轻的紧凑结构自身就是一个要求。技术发展也趋向于更复杂的系统，它们包括越来越多的部件，这些部件需要彼此连接起来。为了使新系统满足不同部件之间快速访问的要求，在该系统的不同部件之间的通路的长度必须保持在一定限度以内。
当系统的复杂程度增加时，部件之间的路径的长度也增加。为了不超过这些部件之间的最大可用距离，把这些部件做得越来越小，并且，把它们装得越来越紧密。因此，已经发展了多芯片模块，这使得把未封装的集成电路非常紧密地组装起来成为可能。
事实上，在不同的有源部件之间的距离变得不比如果把整个系统集成在相同的平面单块上从整体上看大很多。如果只能使用连接起来的芯片/部件的一个平面，由性能要求决定需要在一个复杂的系统中彼此连通的部件之间的最大距离将变得不必要地大，这是因为在该最大距离以内只能达到在相同平面中的部件。
可以使用三维结构克服这一问题。这意谓着由一个部件伸展的连接线不仅可以达到在相同平面内的部件，而且可以达到位于该部件可以直接接近的平面的上方或下方的平面中的部件。可以以几种不同的方式实现这一点：首先，系统有连接到一个底平面的模块；第二，系统由粘在一起的芯片构成；第三，系统在芯片的一个塔状构造的侧面上有竖直的连接，这些系统都在一定意义上是三维的系统。这些三维结构没有解决在所有部件之间短通路的问题。当部件在空间上靠近并被长的连线连接时，不能解决此问题。当按照上述方法中的第一种方法连接两个部件时，例如在两个相邻的不同的多芯片模块上两个位于中心的部件的连接，此二模块在其转向处通过一个横向通路，通过在芯片的侧面上的一个短的竖直通路，然后通过在另外的芯片上的最后横向通路连接起来，这一点变得更明显。如果使用多于一个芯片堆，所述的第二种方法同样不能实现相邻的芯片之间短的相互连接的连线。如果考虑彼此靠着而不是在彼此连接的两个堆的顶部上的两个芯片的情况，就会容易地相信这一点。
随着电路的复杂性增加，要求进/出连接的密度增加，并要求这种连接不会使性能变坏，即阻抗可以调节，或电感/电容可以忽略。随着密度的增加，对对准的要求也提高，并且，这一要求越高，使用自对准就越重要，这是因为高精度主动对准加速成本增加。
当连接复杂系统的不同部分时，随着系统的复杂性增加，不得不替换这些部分中的一部分或更多部分以便获得有效的系统的危险也在增加。以相关的频率和操作条件充分地试验组成的部分的困难加大。
已经有了使用高密度微突起的概念，但是它们实际上不是阻抗可控的，这也包括阻抗的准控制。
Maracos Karnezos的欧洲专利申请0295914 A3描述了金属化的弹性突起。使用这些突起通过夹子连接把两个表面在电路上连接起来。通过弹性可以消除几乎所有由于热引起的机械应力。可以把导电表面分开，而不会变得无序。
本发明的概述
本发明描述了获得弹性电连接器的一种技术，这些连接器是阻抗可控的，有高的连接密度，并且在安装过程中和在使用中是高精度自对准的。对准和电连接的作用是在同一结构中。对准是以在一部分中的伸出的V形突起和在另一部分中的V形凹槽为基础。凹槽可以为5个角部的五面体或棱锥的形状，而突起可以为截断的5个角部的五面体或截断的棱锥的形状。突起和凹槽有相应的连接器通路。
本发明的基本思想在于，采用它自身的结构对准。这意谓着可以由阻抗可控的高接触密度得到多接触点的位置，而对准结构相对而言要大得多。这产生在高精度的同时是弹性的连接。本发明解决了当使用时金属层或其它层中微小的缺陷的问题和可能的由热造成的不匹配问题。同时多个(多于三个)连接需要单个接触点的柔性或可变形能力或其它能力，如对精度的要求，即要求所有接触点在同一平面中的要求将是极高和很难实现的。
本发明有多通路阻抗可控的高密度总线，通过在一个精密模塑的弹性突起上形成金属线例如通路的图样，把它制作出来，该突起装配到在高精度刻蚀的凹槽的壁上类似地形成图样的线上。
本发明可以采用低成本平板印刷术和硅微结构技术得到没有物理的扇形分支的阻抗可调节的高密度多通路连接器。也正是自对准的概念不要求分开的本体，并利用基底的结构的一个预先制作出的改变，基本上与在基底上形成金属连接的图样的同时制作出来。
可以在多种微电子系统中使用本发明，例如，使高密度模块小型化，在模块与母板之间使用，在集成电路与模块或板之间使用，在三维(3D)结构中不同的高度之间使用，或者，一般地做为基底之间非常高密度的可拆下的连接使用。
在许多情况下，要求能拆开电子系统，并再次把它们装在一起，而不用焊接或类似操作。这意谓着使用连接器。有大量的连接器可供使用，但是，没有一个有与本发明的连接器对应的密度，本发明的连接器对于高达几兆赫(GHz)的频率有可控的阻抗，同时有非常高的密度，即不需要物理的扇形分支。弹性是一个重要的特点，即使有小的物理缺陷或由于不同的热膨胀或其它的膨胀使尺寸有变化，对于所有通路保证足够的接触压力。关于对准，许多连接器利用接触点用来对准。对于非常小尺寸的单个接触点来说，这可能要求高程度的预先对准，或者当强迫对准时，可能导致毁坏。相反，用类似的金属线使弹性的对准结构和相应的装配凹槽形成图样，这些金属线是由电路伸展的金属线的一部分。这意谓着以非常高的精度得到了坚固的对准，并且，不占据额外的空间。通过在凹槽中制作出接地通路或接地平面和接触通路，也在基底上制作出类似的接地通路和在突起上制作出接触通路，将形成连接器结构。除了形成突起和凹槽以外，这要求简单的额外的加工步骤，电连接线的接触点和连接也可以与一般的形成连接图样的过程为一体。
本发明的一个优点在于，它对于需要非常短的电通路的系统给出了一个解决方案。
本发明的另一个优点在于，它给出了一种紧凑的包装系统。
本发明的又一个优点在于，整个系统容易修理，并因此，单个的部件容易更换，并且，可以没有任何实际成本也没有与除去坏了的部件有关的潜在的损坏地进行这种更换。安装不包括焊接或粘接等。
现在将在对优选实施例的详细描述和附图的帮助下进一步描述本发明。
附图的简要描述
图1示出了一个三维多芯片模块的一个剖面；
图2示出了自对准并阻抗可调节的连接器的一个示意性剖面；
图3示出了带有两倍密度连接器的自对准并阻抗可调节的连接器的另一个示意性剖面；
图4示出了自对准并阻抗可调节的连接器的另一个示意性剖面，该连接器带有通过连接器连到信号通路的接地通路；
图5示出了图3的示意性顶视图；
图6a-b示出了另一种连接器的剖面；
图7示出了另一种带有导电装置的两倍密度连接器的剖面。
实施例的详细描述
可以在多种微电子系统中使用本发明，这些系统用于弹性的电接触件和装在内部的芯片的对准。本发明可以用在多芯片模块中，特别是在安装芯片之前难以确定芯片的质量的情况下使用。本发明可以用在现在有许多问题的情况，例如，有倒焊芯片的情况，或在线路板上的情况，在该板与芯片之间热膨胀系数极为不匹配。修理常常可能是危险的和费钱的，并且，在某些类型的MCM器件中基本上是不可能的。
图1示出了可以使用本发明的一个示例，但是本发明不限于这一领域。本发明当然可以用于任何种类的微系统中，甚至亚微系统中。图1示出了一个三维(3D)多芯片模块100的一个剖面。此三维模块由二维(2D)多芯片模块构成，这些模块由硅(Si)基底106-114组成，这些基底有装在其上的集成电路芯片122-136。这些硅基底106-114设有一个接地平面，从而在模块的不同平面之间以及对于整个三维(3D)多芯片模块100得到了良好的屏蔽。在基底106-114上，特别是不在二维(2D)多芯片模块的堆的顶面106和底面114上的那些基底上，也装有无源芯片、通路芯片或通路116-121，这些通路构成三维(3D)多芯片模块100的相邻高度之间的连接。
为了得到阻抗匹配的连接器，见图2，使用了V形凹槽刻蚀的接触凹槽202。在通路芯片116-121的顶面使用了弹性的突起结构206，而在基底的底面上制作出V形接触凹槽202，设置这些凹槽是为了得到容易组装/拆开和为了好的对准，见同时注册的专利申请″对于集成电路的包装结构″。
在优选实施例中，集成电路芯片122-136和通路芯片116-121是装在基底106-114上的倒焊芯片。这种设置使得可以在安装倒焊芯片的集成电路芯片122-136与相邻的基底106-114的底面之间提供好的热接触。
只靠施加在顶部冷却器102的顶平面138和该结构的底部冷却器104的底平面140上的压缩作用力把三维(3D)多芯片模块100的每个高度的集成电路芯片122-136和每个单个的通路芯片116-121保持在一起。
为了得到这种堆积起来的结构，设置有弹性的突起，它们把通路芯片116-121连接到基底106-114的相邻的平面上，并靠把模块在冷却器102、104的顶平面138和底平面140上一起压成模块得到接触。借助于加在模块100的最外面部分上的夹子的装置提供压缩作用力142。
使用形成图样的金属层，以建立多重压力型非永久的电连接，这种连接对于高速数据传输是阻抗可调节的。
图2示出了一个这样的连接器结构200的一个剖面。一第一部分204由两个金属层结构组成：覆盖着非各向同性刻蚀出来的V形凹槽202的一第一信号通路212和第一接地通路或接地平面210，在它们之间有介电层。一第二部分208由相应的金属层组成：覆盖着弹性突起206的一第二接地平面226和一第二信号通路224，弹性突起装配进V形凹槽202中。当把第一和第二部分204和205装在一起时，第一和第二信号通路212和224彼此接触。当放在一起时，此接触是自对准的，见同时注册的专利申请″用于弹性定位的凹槽中的突起″。由于弹性的突起206，即使由于例如出现热膨胀而有移动，仍将保持电接触。如图2中构形的第一和第二信号通路212、224意谓着双重的安全性，这是因为弹性的突起206和凹槽202的两侧壁分别用相同的通路覆盖着。换句话说，如果出现大的移动并且只有突起206的一侧壁与V形凹槽022接触，仍将保持电接触。第一和第二接地通路或接地平面210、226由任何适当的金属构成。第一信号通路金属212需要是一种没有任何绝缘表面氧化物层的金属，即任何稀有金属。第二信号通路金属224需要是一种没有任何绝缘表面氧化物层的可延展金属，例如金。这些通路和接地金属层被介电层214和216分开。第一介电层214由共形地覆盖着V形凹槽壁的任何介电层构成，例如聚对苯二甲基。第二介电层224由任何介电层构成，或由与突起206相同的弹性材料构成。
本发明是以有任何功能的两部件的高精度弹性对准为基础的，其中，弹性突起同时用于高精度的对准和可变形的弹性电连接器。使用形成图样的金属层建立多重电压力型非永久的电连接。这些连接对于高速数据传输是阻抗可调节的。
当对准凹槽202采用例如硅晶片(100)的非各向同性刻蚀制作时，将得到最精密的对准。同样，最理想的弹性突起206将通过采用一个非各向同性刻蚀(100)的硅晶片和高精度平板印刷术，共形地覆盖的脱开剂层和可固化的硅酮化合物形成。在同时提交的专利申请″用来制作弹性突起的方法″和″用于弹性定位的凹槽中的突起″中描述了如何制作突起和凹槽并把它们对准的更详细的方法。当制作出V形凹槽202和截断的突起206时，将通过某种预先对准来放置这些部分，使得突起206的顶部在凹槽202的周边以内。通过小心地施加压力218、220，可能是重力，突起的倾斜的壁230、232将滑到倾斜的壁222、228上，以在平行于突起206或凹槽202的基底表面的方向上得到非常严格的对准，因此使突起206在凹槽202中对准。采用平板印刷术相对于突起206在凹槽202中以高精度设置通路212、224，这些通路自动地对准，并且，利用突起206的弹性，通路212、224将与它们的对应物相接触，而不管微小的厚度上的差别，也不管由于微结晶等出现的金属粗糙度的差别。另外，由于这种弹性，部件204、208之间可以出现膨胀的小差别，而不损害接触或使部件204、208经受大的应力。
这里将描述如何制作连接器200。使用硅覆盖一块抛光的(100)硅晶片，此晶片在下面将称为模具晶片，此后，使用一个掩模沉积保护层，并形成图样，该掩模正好与模具晶片的晶轴方向对准。随后，在硅层中刻蚀出由掩模确定的开孔，随后，把模具晶片暴露给非各向同性的刻蚀剂，它产生凹槽，此凹槽的侧壁被硅平面(111)限定。可以继续进行刻蚀，直到刻蚀出完全的细长结构为止，或最好可以在此之前停止，使得形成截断的细长的结构。
随后，通过相同的步骤使用一个类似的但是是镜像的掩模，此掩模以非常高的精度复制第一个掩模，来在一个晶片中得到类似的但是成镜像的凹槽，该晶片包括将被对准的部件。这些凹槽必须是像在第一晶片中的凹槽那样陡，或更陡。模具晶片也可以包括某些进一步的对准机构，使它可以与基底自对准，在该基底上模塑出弹性的突起。用某种脱开剂覆盖模具晶片，把这些脱开剂非常薄并完全共形地涂布，以便保持严格的几何形状。对于设有突起的部分，最合理的步骤是首先如通常那样产生金属层和介电层。随后，使用旋转、刮削或喷涂，用可固化的弹性化合物，把带有未分开的基底的平板或者把模具晶片覆盖到一个可控的厚度。随后，为了使突起对于基底结构严格地对准，使用对准特点对晶片和未分开的基底加压，使得化合物可以把相对的表面变温。随后，可能把包装物放在真空中，除去空气气泡，再在升高的温度下使化合物固化。随后，使模具晶片与基底分开。通过使用刚硬的模具晶片和基底，可以在真空中这样做，由于该化合物可以气密地装配到模具上。对于特殊的应用，基底可以由可变形的材料制作，这种材料可以使分开变得容易。
对于突起结构部分，最合理的步骤是首先如通常那样产生金属层226和介电层214，随后制作突起，之后，在凸起之上构成单独金属通路224的图案，并通过通路使与以前的金属层接触。在原理上，可以首先制作接地通路或接地平面，随后，继续在突起上沉积金属和介电层。然而，这可能排除了在突起下面通过线路或接地平面的可能性，并且，情况不总是各种介电的路径和金属的通路可以足够地变形，使得在变形的突起上可以保持完好。
通过在把它们分开之前采用与在例如激光器或集成电路或基底上已经存在的结构对准的光平板印刷掩模，或者采用非各向同性刻蚀或者采用其它技术制作凹槽。随后，正常地加工凹下的部分204，即沉积金属层210和介电层214，只是介电层214和金属通路212的图样必须共形地沉积，为的是保存凹槽202的对准性能。另外，必须足够共形地沉积保护层，使得在保护层中曝光的图样可以分辨，并且，曝光装置的焦深应该足够。
在把凹槽等分开之后，现在可以把它们放在突起部分上，凹槽与突起自对准。取决于突起和凹槽的形状和尺寸，预先对准的程度可以改变。
原则上，可以首先制作出介电层和金属通路的一般性的沉积和图样，然后由凹槽的区域把金属和介电物质刻蚀掉，形成图样，并刻蚀出凹槽，进一步重新沉积并形成金属通路，介电层和只局部地使用的保护层的图样。
当使用外部压力把部件装配到一起时，不作任何永久的安装，使得为了替换和修理可以把部件容易地与它的对准的结构分开。
在突起的外面的被模塑材料的薄部件中，形成通到金属通路的通路，这些金属通路可以非常紧密地与突起接触。
在图3中示出了一第一替代实施例。此图示出了有加倍密度的连接器的一种可能性。制作过程的步骤和所包括的材料与在图2中所描述的情况相同。然而，在图3所示的情况下，在突起和凹槽的每一侧面上有两个不同的通路。通路的图样也在图5的总线接触件的示意性顶视图中示出。
在图4中示出了本发明的一第二替代实施例。制作过程的步骤和所包括的材料与在图2中所描述的情况相同，区别是采用通路把接地平面连接到信号线的高度。图4示意性地示出了自对准并阻抗可调的连接器的一个剖面，此连接器带有通过该连接器连在信号路径上的接地路径。为了得到最终的电性能，采用同一弹性突起把信号线和接地平面都连接到本质上相同的位置。
图5示意性地示出了自对准并阻抗可调的连接器的顶视图，该连接器带有图3的替代实施例的加倍密度的导电装置。
图6a-b示出了替代连接器600的一个剖面。该连接器600有一第一部分602和一第二部分604。第一部分有沿着部分602的边缘的信号路径606，见图6b，它们在第一部分的底部连接到接触垫612上。第二部分604有在基底614上的一个引导框架610和沿着该引导框架610的信号路径608。两部分的结构使得每一部分的至少一个边缘有倾斜的壁616、618。如果芯片设有倾斜的壁，正常的垫可以与在倾斜的壁上伸展并如前面所描述的那样把引导框架与成图样的金属路径装配起来的路径交换。
可以改变前面描述的优选实施例，但是对精度有某些损失。突起可以有与凹槽不同的形状。为此，可以不采用非各向同性的刻蚀，而采用某种其它的刻蚀，或机械加工。为此，凹槽和突起不必须有相同的形状，只要突起可以以自取中心的方式装配进凹槽并且实现接触即可。化合物可以不是硅酮化合物，例如是聚氨酯，或某种其它的弹性或半弹性化合物。
通过重复使用几个步骤，可以制作出一个可变形的模具，使得该模具与基底的脱开变得容易，但是，仅只在损失精度的条件下才能作到这一点。
假设金属图样的分辨率比突起的最小尺寸好，优选实施例给出一维的最高密度，即可能的最紧密线间隔。如果突起的最小尺寸等价于金属图样分辨率，得到每单位面积较高的接触密度将是可能的。在这种情况下，可以采用紧密地排列在一个表面上的自取中的多个超微型突起，在该表面上金属不是在突起上形成图样而是在突起的外面形成图样。
在这种情况下，由于突起的尺寸非常小，连接也可以是阻抗可控的。然而，因为突起的峰必须在现在是非常小的凹槽的周边以内，所以预先对准可能困难得多，除非在该结构中也有某些粗对准的特点。
如果弹性材料能够″理想地″共形沉积在凹槽的壁上，可以另外地使用一个硬的突起。实现这一点的一种方式可能是使用一个模具，它可以充满部件，而不是所有凹槽，从而留下到凹槽壁的一个短的距离，弹性组份可以在此距离内固化。
这种类型的连接有多种可能的应用。与通孔的通路相结合，可以实现在同一平面中MCM之间的总线接触。如所要求的那样与不同的扇状分支的方案相结合，这些连接可以用做通常的小节距高频连接器。它们可能比传统的电连接器每个连接占用少得多的空间，同时保持正确的特征阻抗。这是由于小的节距和高精度的对准，以及由于把接地平面带到接触点的结果。
除了对于制作电子装置的标准过程技术以外，此连接器装置需要一些过程，比如V形凹槽刻蚀、突起的浇铸、共形的绝缘涂层的沉积以及在大的台阶上的平板印刷术。所有这些可以由现有的或改进的半导体/薄膜过程实现。
为了得到最大的精度，必须有用脱开剂覆盖模具的装置，这些脱开剂为共形得非常好和非常薄的层。上面已经描述了这样做的方法。对于这种最大精度的情况，带有与晶体方向对准的表面凹坑的单晶可以用做商业的硅晶片，这些晶体方向可以用于非各向同性刻蚀。
与凹槽和突起的层厚度和外形相比，需要相当共形地沉积介电金属层和保护层。对于金属层的沉积来说，通常是采用标准的薄膜沉积技术。对于介电层来说，最可能不能用旋转涂布，限制了对材料的选择。然而，仍然有许多材料和过程，例如由聚对苯二甲基方法中选择。保护层的选择变得更窄，这是因为绝大多数保护层是由旋转涂布沉积出来的。而旋转涂布在这种情况下认为是不可能的。仍然有两个已知的替代物。一种是采用新颖的保护材料，通过在真空中蒸发沉积它们。对于这种方法，没有实际的商业过程可供使用，但是商业上可购到的材料，它们有保护性能，并可以用这种方法沉积。另一种替代物是一种类型的电镀保护层。这在商业上是可购到的，并主要用于在印刷线路板上保护穿过平板的孔中的金属。这些电镀的保护层要求有一个金属层，可以把此金属层偏置，为的是使增量出现，这将是只有在突起上和在凹槽中需要形成图样的层是金属层的情况。介电层也需要形成图样，以便得到通路，然而，这将不是在突起上，或在凹槽中，而是在它们的外面，在这些位置可以使用更多的传统保护层，以使它们盖住孔或凹槽，以形成图样，即使这些保护层的厚度不太均匀也行。也可以沉积一个金属硬掩模，并使它形成图样，用来使介电层形成图样。
使用微机械加工技术，已经表明非常高密度的连接器产生了微型部件，看上去与传统的连接器相同，但是，尺寸小得多。这些是边缘型连接器，原则上，可以把它们制作成小到它们不需要任何线图样的物理扇形分支。然而，不能把它们做成金属化的一个整体部分。相反，它们是分开的部件，它们需要焊接或等价操作才能使用。关于它们的强度和耐磨损性能知道得极少。
已经表明，弹性突起可以用于单通路的目的。在这里，每个通路有一个分开的突起，把一个表面装配在相对的表面上。原则上，可以把这些突起做成小到不需要物理上的扇形分支。在这种情况下，也可以把它们看作阻抗可控的。然而，这些方案没有任何固有的对准装置。
与薄膜状的过程相比，在此种过程中，用平板印刷的方法生产出许多预先设置的物品需要分开的微型部件的解决方法将绝不是非常便宜的，这些部件必须单个地精密处理。
图7示出了替代连接器突起700的一个剖面。该连接器突起包括两个金属层结构，一个介电介质704和一个弹性结构216。该金属层结构可以是一个接地通路或接地平面702和一个信号通路706。把接地平面702制作在突起206上，该突起包括弹性结构216。接地平面也有穿过介电介质704向上的一个连接，并部分地覆盖住介电介质704。把信号通路706的其它金属层结构制作在介电介质704上。
上面描述的本发明还可以以另外的具体形式实施，而不偏离本发明的精神和基本特点。因此，可以认为这里的实施例在所有的方面是说明性的，而不是限制性的，本发明的范围由所附的权利要求书而不是由上面的描述所规定，因此，意图是在其中包括在权利要求的等价物的含义和范围内的改变。

Claims (7)

1.一种连接器，其包括至少一第一部分和一第二部分，每个第一部分和第二部分有至少一个倾斜的壁，其特征在于，一第一部分的倾斜的壁(228，616)和一第二部分倾斜的壁(230，418)有相同的倾斜，其特征还在于，第一部分有至少一个导电通路(212，606)，其特征还在于，第二部分有至少一个导电通路(224，608)，其中当把第一部分与第二部分装配在一起时，这些导电通路彼此接触。
2.按照权利要求1中所述的连接器，第一部分有V形凹槽而第二部分有突起，其特征还在于，V形凹槽(202)有至少一个导电通路(212)，其特征在于，突起结构(206)有至少一个导电通路(224)，其特征还在于，突起装配进V形凹槽中，其中当把第一部分(204)与第二部分(208)装配在一起时，这些导电通路彼此接触。
3.按照权利要求2中所述的连接器，其特征在于，第一部分(204)有两个金属层结构，至少一个第一导电通路(212)和至少一个第一接地平面(210)，其中金属层覆盖着V形凹槽(202)。
4.按照权利要求2中所述的连接器，其特征在于，第二部分(208)有两个金属层结构，至少一个第二信号通路(224)和至少一个第二接地平面(226)，其中信号通路部分地覆盖着突起(206)。
5.按照权利要求2中所述的连接器，其特征在于，第二部分(208)有两个由至少一个导电通路(706)构成的金属层结构，至少一个接地平面(702)和一个介电介质(704)，其中把接地平面和导电通路制作在突起(206)的顶面上，并且，介电介质把导电通路与接地平面分开。
6.按照权利要求2中所述的连接器，其特征在于，导电通路由金属层构成，这些金属层有双倍密度，第一部分(204)有至少一个第一信号通路(306)，至少一个第三信号通路(310)和至少一个第一接地平面(302)，其中金属层覆盖着V形凹槽(202)，其特征在于，第二部分(208)有至少一个第二信号通路(308)，至少一个第四信号通路(312)和至少一个第二接地平面(304)，其中信号通路部分地覆盖着突起(206)，其特征还在于，当把第一部分与第二部分装配在一起时，第一与第三信号通路(306，304)和第二与第四信号通路(310，312)彼此接触。
7.按照权利要求2中所述的连接器，其特征在于，导电通路由金属层构成，这些金属层有双倍密度，第一部分(204)有至少一个第一信号通路(402)和至少一个第一接地通路(406)，其中第一信号通路部分地覆盖着V形凹槽(202)，其特征还在于，第二部分(208)有至少一个第二信号通路(408)和至少一个第二接地通路(408)，其中金属层覆盖着突起(206)，从而，第二接地通路盖着V型槽，其特征还在于，当把第一部分与第二部分装配在一起时，第一与第二信号通路和第一与第二接地通路彼此接触。
CNB971808694A 1996-12-19 1997-12-19 高密度电连接器 Expired - Fee Related CN1145216C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE96046776 1996-12-19
SE9604677A SE516011C2 (sv) 1996-12-19 1996-12-19 Tätpackade elektriska kontaktdon

Publications (2)

Publication Number Publication Date
CN1241297A true CN1241297A (zh) 2000-01-12
CN1145216C CN1145216C (zh) 2004-04-07

Family

ID=20405043

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971808694A Expired - Fee Related CN1145216C (zh) 1996-12-19 1997-12-19 高密度电连接器

Country Status (11)

Country Link
US (1) US6042391A (zh)
EP (1) EP0951739B1 (zh)
JP (1) JP3954111B2 (zh)
KR (1) KR20000069419A (zh)
CN (1) CN1145216C (zh)
AU (1) AU5505598A (zh)
CA (1) CA2275632A1 (zh)
DE (1) DE69736488T2 (zh)
SE (1) SE516011C2 (zh)
TW (1) TW315518B (zh)
WO (1) WO1998027596A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681592A (zh) * 2012-09-04 2014-03-26 英飞凌科技股份有限公司 横向元件隔离装置
TWI483379B (zh) * 2008-04-11 2015-05-01 Micron Technology Inc 用於小直徑、高密度晶圓貫通孔的晶片堆疊時建立對準／對心導引的方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166437A (en) * 1999-04-12 2000-12-26 International Business Machines Corporation Silicon on silicon package with precision align macro
US6411754B1 (en) 2000-08-25 2002-06-25 Corning Incorporated Micromechanical optical switch and method of manufacture
US6495396B1 (en) * 2001-08-29 2002-12-17 Sun Microsystems, Inc. Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices
EP1782078B2 (en) * 2004-06-21 2019-10-16 Capres A/S Method and apparatus for providing probe alignment relative to supporting substrate
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
DE102007027434A1 (de) * 2007-06-14 2008-12-18 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske
KR100951456B1 (ko) * 2007-12-26 2010-04-28 아이볼타(주) 전기 접속 시스템
US7741652B2 (en) * 2008-03-07 2010-06-22 Visera Technologies Company Limited Alignment device and application thereof
US9017092B1 (en) 2014-05-07 2015-04-28 Microsoft Technology Licensing, Llc Electronic connector
US9728915B2 (en) 2015-05-19 2017-08-08 Microsoft Technology Licensing, Llc Tapered-fang electronic connector
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US9660380B1 (en) 2016-01-22 2017-05-23 Microsoft Technology Licensing, Llc Alignment tolerant electronic connector
US9705243B1 (en) 2016-02-12 2017-07-11 Microsoft Technology Licensing, Llc Electronic connector with C-shaped tapered extension
US10750614B2 (en) * 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
US10511127B2 (en) 2018-03-20 2019-12-17 Microsoft Technology Licensing, Llc High-speed electronic connector
TWI708333B (zh) * 2018-06-21 2020-10-21 矽創電子股份有限公司 凸塊結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553633A (en) * 1966-02-28 1971-01-05 Albert A Ondrejka Multi-contact separable electrical connector
US3465435A (en) * 1967-05-08 1969-09-09 Ibm Method of forming an interconnecting multilayer circuitry
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5071363A (en) * 1990-04-18 1991-12-10 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
US5118299A (en) * 1990-05-07 1992-06-02 International Business Machines Corporation Cone electrical contact
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
US5097101A (en) * 1991-02-05 1992-03-17 Tektronix, Inc. Method of forming a conductive contact bump on a flexible substrate and a flexible substrate
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
DE4438053C2 (de) * 1994-10-25 2002-05-02 Harting Elektrooptische Bauteile Gmbh & Co Kg Verfahren zum Herstellen einer elektrisch leitfähigen Struktur
US5743747A (en) * 1997-01-13 1998-04-28 Hughes Electronics Dimpled connector

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483379B (zh) * 2008-04-11 2015-05-01 Micron Technology Inc 用於小直徑、高密度晶圓貫通孔的晶片堆疊時建立對準／對心導引的方法
US9136259B2 (en) 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
CN103681592A (zh) * 2012-09-04 2014-03-26 英飞凌科技股份有限公司 横向元件隔离装置
CN103681592B (zh) * 2012-09-04 2017-04-12 英飞凌科技股份有限公司 横向元件隔离装置
US9786584B2 (en) 2012-09-04 2017-10-10 Infineon Technologies Ag Lateral element isolation device

Also Published As

Publication number Publication date
US6042391A (en) 2000-03-28
JP2001506414A (ja) 2001-05-15
CN1145216C (zh) 2004-04-07
EP0951739A1 (en) 1999-10-27
DE69736488D1 (de) 2006-09-21
SE516011C2 (sv) 2001-11-05
JP3954111B2 (ja) 2007-08-08
SE9604677D0 (sv) 1996-12-19
TW315518B (en) 1997-09-11
DE69736488T2 (de) 2007-03-15
AU5505598A (en) 1998-07-15
EP0951739B1 (en) 2006-08-09
CA2275632A1 (en) 1998-06-25
SE9604677L (sv) 1998-06-20
WO1998027596A1 (en) 1998-06-25
KR20000069419A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
CN1145216C (zh) 高密度电连接器
US6242279B1 (en) High density wire bond BGA
US5998875A (en) Flip-chip type connection with elastic contacts
US5262351A (en) Process for manufacturing a multilayer integrated circuit interconnection
US6255726B1 (en) Vertical interconnect process for silicon segments with dielectric isolation
US6080596A (en) Method for forming vertical interconnect process for silicon segments with dielectric isolation
GB2313713A (en) High-density mounting method for and structure of electronic circuit board
US6020750A (en) Wafer test and burn-in platform using ceramic tile supports
TW201533869A (zh) 半導體元件及其製作方法
CN1905175A (zh) 半导体装置及其制造方法
KR20020046966A (ko) 반도체장치 및 그 제조방법
WO1999009599A2 (en) Vertical interconnect process for silicon segments with dielectric isolation
US6485999B1 (en) Wiring arrangements having electrically conductive cross connections and method for producing same
CN1392598A (zh) 电路装置的制造方法
WO2022232467A1 (en) Packaging substrate and semiconductor device comprising the same
TW527698B (en) Method to produce semiconductor-modules and said module produced by said method
CN117276232A (zh) 一种芯片封装结构及制作方法
KR100455499B1 (ko) 반도체 장치를 검사하기 위한 프로브 및 그 제조 방법
WO1990009093A1 (en) Extended integration semiconductor structure and method of making the same
CN1156003C (zh) 一种组件结构
CN1522950A (zh) 制造具有微机械结构芯片壳体的方法
US7375434B2 (en) Semiconductor chip with flexible contacts at a face
CN118039606A (zh) 一种埋入基板的芯片结构及其制作方法
TWM659681U (zh) 解決半導體壓縮模塑產生的晶粒偏移的補償標記載體以及使用所述補償標記載體所形成的模塑面板
JPH04230067A (ja) 精密に形成したチップを近接して配設することによりウェーハのスケールを集積化する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20041022

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20041022

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1024782

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee