CN1522950A - 制造具有微机械结构芯片壳体的方法 - Google Patents
制造具有微机械结构芯片壳体的方法 Download PDFInfo
- Publication number
- CN1522950A CN1522950A CNA2003101028059A CN200310102805A CN1522950A CN 1522950 A CN1522950 A CN 1522950A CN A2003101028059 A CNA2003101028059 A CN A2003101028059A CN 200310102805 A CN200310102805 A CN 200310102805A CN 1522950 A CN1522950 A CN 1522950A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- photolithography
- micro mechanical
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Wire Bonding (AREA)
Abstract
一种制造具有微机械结构(22)之芯片用之壳体的方法,主要以包括位于一主表面之至少一部分区域上之一光学微影结构层(12)之一第一基底(10)为基础,并用以获得该微机械结构(22)用之一盖。此外,包含该微机械结构(22)之一芯片(20)被提供。一第二光学微影结构层(28)产生一凹陷(32),并且用以曝光该第一接触组件(24,26)。之后,该第一基底(10)与该芯片(20)被结合在一起,因此该凹陷(32)由该盖(16)所封闭。除去该第一基底(10)导致包含芯片上空洞之一芯片(20)。之后,一第二基底(40)与该芯片(20)被结合在一起,使得该等第一接触经由一导电结构(34,36)被连接至该第二基底。之后,该第二基底(40)为曝光该导电结构(34,36)而被移除。本方法承受比已知壳体技术少之成本及尺寸限制。
Description
技术领域
本发明是关于制造具有微机械结构(micromechanical structure)的芯片用的壳体的方法。
背景技术
具有微机械结构,或称为微机械电路,的芯片具有与高频电路及频率滤波器成正比的上升市场。具有微机械结构的芯片的一种主要市场是行动通信市场。具有微机械结构,也称为微机械电路,的芯片是一种表面具有微机械结构的半导体装置。为此种电路需要个别的壳体技术,其中壳体需要决定在微机械结构周围的空洞(cavity)。
习知用以收纳具有微机械结构的芯片的一般方法是使用带有由陶瓷构成的空洞的壳体组件。这些陶瓷壳体结构太昂贵,且对今日所需的技术而言太大。此种具有微机械结构的芯片用的陶瓷壳体结构一般的尺寸大约是3mm×3mm×1.3mm。这些尺寸不可能使用一般的陶瓷壳体技术而被进一步降低。
另一种方法由WO9952209A1所揭示,其揭露一种没有设置于芯片主表面上的一主动区域(active region)的污染(contamination)的收纳声波装置用的方法。一基板,其包括位于其上侧的导电焊点及堤(dyke)26,其被连接至该声波装置,因此声波装置10的主要表面以及该基板的上侧相对,藉此围绕该主动区域的一空洞被形成,且该等导电焊点被连接至声波装置上的接触凸起。所产生的壳体结构包括该声波装置,该基板以及位于二者之间的空洞,其连续地被下方填充材料包围。由于附着基板的出现产生的相当的高度对所产生的结构而言是不利的。
发明内容
基于此习知技术,本发明因此基于此目的在于提供制造具有微机械结构的芯片的壳体的方法,其不再受到已知壳体技术的成本及尺寸的限制。
此目的藉由本发明申请的权利要求1而达成。
依据本发明的方法,一第一光学微影结构层(photolithographicallystructurable layer)的一第一基底被施加于该第一基底的主表面的一部份区域内,并由光学微影形成结构以便获得微机械结构的盖。一第二光学微影结构化层被施加至具有微机械结构的芯片的主表面的一部份区域,其被设置于第一接触组件之间的芯片主表面,并且以适合的方式被形成光学微影处理的结构以便产生由该微机械结构的区域内的该第二光学微影结构层中的一墙所包围的凹陷,并且曝露该第一接触组件。接着,该第一基底及该芯片以一方式被结合在一起,以使微机械结构与该盖互相面对并且互相对齐,因此一凹陷由该盖所封闭,藉此获得一在芯片上的空洞(on-chip cavity)。藉由移除该基底而获得具有在芯片上的凹陷的芯片。第二基底与因此获得的具有芯片上凹陷的芯片结合,以第一接触组件经由一导电结构连接至该第二基底的方式。最后该第二基底被移除以便曝光该导电结构。
附图说明
于下文,本发明实施例将参照所属附图式被详细解释,其中:
图1A及1B表示在依据本发明实施例的两个方法步骤中,一第一基底,其被当成围绕微机械结构的空洞用的盖的支撑;
图2A-2C表示经由在依据本发明实施例的壳体制造用的三个进一步方法步骤的微机械结构的芯片;
图3A-3C表示于加入图2A-2B的依据本发明实施例制造壳体的三个进一步方法步骤后的图1A及1B制造的第一基底;
图4A-4C表示于加入依据本发明一实施例的制造壳体三个进一步方法步骤中的一第二基底之后从图3A-3B的方法步骤所产生的结构;
图5表示在对应依据本方法转换实施例的图4B方法步骤的一步骤中的结构;
图6A表示依据本发明另一实施例制造壳体用的具有金属岛(metal islands)的一第二基底;
图6B表示一结构,依据对应图4C步骤之一方法步骤而被设定,当使用依据图6A的第二基底时;
图7A及7B表示依据本发明另一实施例在对应图4B步骤的二个方法步骤所产生的结构之前视及底视图。
具体实施方式
于参照所附图式详细说明本发明较佳实施例之前,应说明的是类似组件或具有相同功能的组件在图式中分别被提供相同的或类似的参考标号,并且是为了防止被省略组件被重复重新描述。
在图1A及1B的方法步骤中,首先描述一支撑晶圆(support wafer)或一第一基底的准备,其被当成围绕一芯片的微机械结构的一空洞用的一盖的支撑之用,该芯片将被产生一壳体。
如图1A所示,首先提供支撑晶圆10,其由例如半导体材料所组成,例如Si。或者是,任何其它的材料也可被用于第一基底,其与将于下文讨论的处理步骤兼容。一光敏环氧树酯(photosensitive exposy)层12被设置在晶圆10的一主要表面上,其中于该环氧树酯层12与该晶圆10之间设置一牺牲层14。该牺牲层14是用以分离晶圆10与从该环氧树酯层12形成的一盖,如以下所讨论。
如图1B所示,在下一方法步骤中,该光敏环氧树酯层12的光学微影结构被执行以获得一环氧树酯区域16,其被用以当成微机械结构的盖。以此光学微影,至少光敏环氧树酯层12的这些区域需要被曝光,因此它们在显影之后依然维持,其相对围绕壳体配置之后的芯片的微机械结构的「主动」区域。
现在将参照图2A-2C而被解释的方法步骤在包含微机械结构的芯片20上实施。「芯片」一词如本发明所定义,是任何可于其上实施微机械结构的半导体。做为微机械结构,例如BAW滤波器(BAW=bulk acoustic wave,巨大声波)是可以理解的。
如图2A示,芯片包含一位于其下方的微机械结构22,其被连接于也位于芯片20底部的接触凸起24,26。只要被提供的包含微机械结构的芯片20不包括这些接触凸起24,26,一对应的产生底部接触凸起24,26用的金属化步骤是需要的(「下方凸起金属化」)。
在图2B所示的方法中,在芯片或半导体晶圆20上表面的一涂布由例如,使用一光敏环氧树酯的旋转涂布,而被执行。此旋转涂布可以被重复数次以建立想要的层厚度,该层厚度决定之后将被实施的空洞的厚度,直到想要的厚度的一第二光敏环氧树酯层28已被建立在芯片20的底部为止。
如图2C所示,现在一第二环氧树酯层28的光学微影结构为产生由一墙或堤(dyke)30包围的一凹陷32,以及为了接触凸起24,26的曝光而被执行。墙30包围围绕微机械结构22的「主动区域」。
以下参照图3A-3B所示的方法步骤是关于结合(joining)如以上所述而被准备的晶圆以及如以上所述而被准备的基底,以及关于在所产生结构上实行的处理。
如图3A所示,芯片20及基底10的准备之后,一第一结合步骤发生,其中该基底10及芯片20以微机械结构22及盖16互相面对且互相对齐的方式被结合,因此由墙30所限定的凹陷32被盖16包围,藉此获得芯片20上的包围微机械结构22的一芯片上空洞32。因此,墙30与第一环氧树酯层12从凹陷32中产生包围微机械结构22的封闭的空洞。
在图3B所示的以下方法步骤中,支撑晶圆10藉由以适合的方法蚀刻移除牺牲层14而从形成该盖的环氧树酯区域被移开。此结果为图3B所示的芯片,包括包围微机械结构22的芯片上空洞。但是为了移除,可以使用另一种方法,例如研磨,其中该牺牲层14可被放弃。
在图3C所示的方法步骤中,锡球34,36被施加至接触凸起24,26。此锡球被用在导电结构的至少一部份,以便将接触凸起24,26连接至由铜形成的一基底,其接着再次被移除,藉此导电结构提供接触凸起24,26与壳体底部或焊点侧之间的导电连接路径。连接的另一处理方式是产生一钉凸起,如同参照图7的简要解释。
以下参照图4A-4C解释的方法步骤是关于在芯片上的空洞的芯片的处理,如以上所准备,用以封闭此结构,其中,为此使用另一铜基底做为牺牲基板,当封闭此结构并将于最后被移除时,以限定最终壳体的较低焊点。
如图4A所示,首先,具有芯片上空洞的芯片,在图3C中所准备,以及一铜基底40被结合,因此锡球34,36形成从接触面24,26向上至铜基底40的主表面的一导电结构,其面对芯片20。接触凸起24,26至铜基底40的主要表面的连接是由焊接或一热压缩处理所形成。在本实施例中,此结合被执行,因此在结合之后,芯片20以芯片上空洞32的盖16接触铜基板40。用于焊接或热压缩处理中的温度应该高于后续如图4B步骤所使用的用以封闭迄今所产生的结构用的温度。
图4B表示当其于下一方法步骤,亦即在以盖层42封闭迄今为止所产生的图4A结构,之后被设定的状态。此方法步骤最好在增加的温度等级(level)上发生,形成盖层42的塑料材料于该温度被液化。在温度等级的最后下降中,塑料材料的收缩产生,其在目前所制造的结构的固化中起作用。
在图4C所示的最后方法步骤中,基底40藉由一铜蚀刻处理被移除,藉此可获得由锡球34,36所形成的为后续的在包含盖层42的结构的曝露主表面与包含芯片上空洞34的芯片20的接触的导电结构。因此所产生的壳体大致上由图4C中的44所指示。一般被当成一附加面或一接触面使用的壳体44的底部由46指示。底部46由三部份构成,亦即其是由盖16的环氧树酯的一部份,一球34,36的部份以及由盖层42的塑料所形成的一部份所形成。
在执行参照图4C所描述的铜蚀刻步骤的执行之后,导电结构34,36的曝露接触区域的镀金步骤于壳体44的底部46被执行,其现在被曝光。
依据以上制造壳体用的方法的一种变化中,在图4A的步骤中,亦即芯片与芯片上空洞及铜基板的结合,此结合被执行因此在结合的后锡球34,36产生从接触凸起24,25至面对芯片的铜基板40的主表面的导电结构,且维持形成盖的环氧树酯区域16与面对芯片20的铜基板40的主表面之间的间隙,因此,如图5所示,在封闭之后,因此,由盖层42产生的结构,图5所示的结构产生。藉由从温度降低所产生的收缩,于封闭时使用的塑料材料使墙30坚固地施压至当成一盖使用的相对环氧树酯部份。为完成依据图5的壳体,只有参照图4C所描述的步骤将被执行。依据图5的变化制造的壳体与依据图4C的壳体的底部不同在于其仅被分为二部份,亦即由盖层42的塑料材料形成的一部份以及由锡球34,36所限定的接触结构所形成的一部份。
以上参照图1A-4C描述的方法的另一种变化参照图6A及6B而被描述。在此实施例中,取代纯粹的铜基板40,当其被用于本方法步骤4A时,一个已经准备的基底40被使用,其中在一主要侧边,其随后应该面对在结合期间具有芯片上空洞的芯片,金属岛50,52被形成。较佳者,金属岛被形成为铜基底40上的镀镍平板岛,其以镀金被涂布。这些岛50,52的安排的方式及这些岛50,52的尺寸被选择因此它们对应芯片20底部的接触凸起24,26。在此变化中,如图6A已准备的铜基板40与包含芯片上空洞的芯片如图4A所述般结合,因此它们主要的表密互相面对且个别相对的金属岛50,52及接触凸起24,26经由锡球34,36以焊锡或热压缩处理互相连接,以此方式,形成盖的环氧树酯部份16接触铜基底板40,如图4A所示,或部份16与基板40之间维持一间隙,如图五所示。依据此变化在执行图4A及4B的步骤之后所产生的壳体表示于图6B。此处理的优点在于焊点的交叉点或接触区域的形式,在壳体底部,可依需要变化,这使其能够设置具有相同接触区域排列的不同芯片于此壳体内。金属岛50,52,例如在一般的方式中藉由在铜基板40上的光学处理,而被产生或构成。
依据本发明方法制造的壳体的一特别实施例表示于图7A及7B。图7A表示壳体之前投射视图,而图7B表示其底部或附着侧。壳体一般以44’指示。其系依据具有图5,6A,6B的变化的图1A-4C的方法而被制造,亦即一间隙存在于形成盖的环氧树酯16与壳体44′的底部或主要附着表面46之间,而形成芯片20底部上的接触凸起24,26用的对壳体44′底部或附着侧的导电连接的导电结构更包括金属岛50,52。做为对图3C的焊锡施加步骤的变化,在图7A,7B的壳体44′中,使用一钉凸起。提供从芯片20底部的接触凸起24,26至壳体44′的附着侧46的导电连接路径的导电结构因此包括钉凸起60,62,镍及金的钉64,66以及如上所述的镍金属岛50,52。在图7A,壳体44′被表示为已被附加至一引导框或一印刷电路板70的状态。为了调整在壳体44′底部产生的对板70上所提供的端点结构的接触区域安排,并制造具有均匀端点结构的印刷电路板70,金属岛50,52或50′,52′(仅可于图7B中看见)被适当地在铜基底40上被安排并决定尺寸。此外,一哑金属岛72于建构铜基板40上的金属时被形成,其不与芯片20底部的一接触凸起连接,而只当成被焊接于板70上的哑端点。依据图7A及7B的实施例,后续可达成每一芯片20的端点结构,如图7B所示,且其被当成,例如一标准结构。换句话说,为每一芯片而言,具有端点结构的每一壳体,其被调整至想要的板70上的目标端点结构,与将被收纳的芯片的端点数目及型态无关。
如所示之前述实施例,本发明因此可能制造端点兼容的壳体而不需要额外的必要重新布局。此外,调整壳体底部的端点结构,亦即足印(footprint),至客户的需求是可能的。此外,基于本发明方法,尤其是小尺寸中,例如侧向尺寸1.5mm及高度方向0.4-0.6mm。同时,焊点结构本身可以有变化地实施,藉由提供金属岛及互相连接钉,而被调整至关于板70的个别连接技术,例如焊接,打线(bonding)或黏合。在依据图7A及7B的钉打线情况中,不具有或具有过度成长的钉是可能的。与陶瓷壳体相比较,可达成较佳的壳体稳定的固定可能性,以及较佳的可靠度,例如在JEDEC阶层时(JEDEC=JointElectronic Device Engineering Council,联合电子装置工程协会)。
分别参照图6A或7A的金属岛,注意的是它们可能包括具有突起或凹下或过度成长的一外部轮廓,为了盖层金属中的较佳固定。外部轮廓提供盖层材料中的金属岛的较佳固定。
以上所述的方法是以包含铜的基板为基础。因为此基板仅为说明一牺牲结构,取代铜,可以使用任何容易被移除的材料做为基板40,较好是可使用蚀刻被移除的材料。类似的事情对图1A及1B的支撑晶圆也是真实的,如以上所述。
对于金属岛及接触凸起而言,取代做为盖的使用镍做为具有镀金的基底材料,可使用任何其它接触材料。
在所描述的较佳实施例中,光学微影结构化的层包括一光敏环氧树酯材料,其藉由曝光或不曝光而分别被移除或维持部份环氧树酯材料。同样地,藉由任何被光罩覆盖并可被蚀刻的任何材料形成光学微影结构层也是可能的。偏离以上所述实施例,被制造的壳体结构的揭露可使用真空扫描印刷或铸造而被提供。
参考标号表
10 晶圆
12 环氧树酯层
14 牺牲层
20 芯片
22 结构
24 接触凸起
26 接触凸起
28 环氧树酯层
30 堤
32 凹陷
34 焊锡球
36 焊锡球
40 铜基底
42 盖层
44 壳体
46 底侧
50 金属岛
52 金属岛
60 钉凸起
62 钉凸起
70 板
72 哑金属岛
Claims (13)
1.一种制造具有微机械结构(22)芯片(20)壳体的方法,包括以下步骤:
(a)提供一第一基底(10),其包括一位于一主表面的至少一部份区域上的光学微影结构层(12);
(b)对该第一光学微影结构层(12)进行光学微影结构化以获得该微机械结构(22)用的一盖(16);
(c)提供包括该微机械结构(22)的一芯片(20),其被设置于该等第一接触组件(24,26)之间的该芯片(20)的一主表面上;
(d)施加一第二光学微影结构层(28)于该芯片(20)的该主表面的至少一部份区域上;
(e)对该第二光学微影结构层(28)进行光学微影结构化,用以产生由该微机械结构(22)的区域内的光学微影结构层(28)中的一墙(30)所包围的一凹陷(32),并用以曝光该第一接触组件(24,26);
(f)以一方式结合该第一基底(10)与该芯片(20),以使该微机械结构(22)与该盖(16)互相面对并且互相对齐,因此该凹陷(32)由该盖(18)封闭,藉此获得一芯片上空洞(32);
(g)移除该第一基底(10)以获得包括一芯片上空洞的一芯片(20);
(h)以该第一接触组件经由一导电结构(34,36;60,62,64,64;50,52)连接至该第二基底的方式结合一第二基底(40)与包含该芯片上空洞的该芯片(20);以及
(i)移除该第二基底(40)以曝光该导电结构(34,36;60,62,64,64;50,52)。
2.如权利要求1的方法,其中该第二基底(40)包括位于该第二基底(40)的该主表面上的第二接触组件(50,52),其中该步骤(h)被执行因此该第一及第二接触组件(34,36,50,52)分别互相连接。
3.如权利要求1或2的方法,其中该第二接触组件(50,52)由镍岛(50,52)组成。
4.如权利要求1至3任一项的方法,其中更包括于步骤(h)之前施加焊锡球(34,36)至该第三接触组件(24,26)上。
5.如权利要求1至4任一项的方法,其中该第二基底(40)由铜组成。
6.如权利要求5的方法,其中该步骤(i)包括蚀刻掉该第二基底(40)。
7.如权利要求1至6任一项的方法,其中该第一及/或第二光学微影结构层(12,28)由光敏环氧树酯所组成。
8.如权利要求1至7任一项的方法,其中该步骤(a)包括施加该第一光学微影结构层(12)于一第一基底(10)的一主表面的至少一部份区域上,于其上已设置一牺牲层(14)且其中该步骤(g)包括蚀刻掉该牺牲层(14)。
9.如权利要求1至8任一项的方法,其中步骤(h)被执行,因此在结合之后,产生该盖(16)与该第二基底(40)之间的一间隙。
10.如权利要求1至8任一项的方法,其中其中步骤(h)被执行,因此在结合之后,该盖(16)与该第二基底(40)互相接触。
11.如权利要求1至10任一项的方法,更包括在步骤(h)之后,产生以一盖层(42)封闭包含该芯片上空洞及该第二基底(40)的该芯片结构的步骤,藉此在步骤(i)之后,该导电结构在由该封闭步骤所封闭的结构的一曝露主表面上被曝光。
12.如权利要求1至11任一项的方法,其中该盖层(14)由塑料材料构成。
13.如权利要求1至12任一项的方法,其包括在步骤(h)之前,提供一钉凸起结构于该第一接触组件之上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10246101A DE10246101B4 (de) | 2002-10-02 | 2002-10-02 | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur |
DE10246101.5 | 2002-10-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1522950A true CN1522950A (zh) | 2004-08-25 |
CN1244489C CN1244489C (zh) | 2006-03-08 |
Family
ID=31984369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101028059A Expired - Fee Related CN1244489C (zh) | 2002-10-02 | 2003-10-08 | 制造具有微机械结构芯片壳体的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7037844B2 (zh) |
EP (1) | EP1405822A2 (zh) |
CN (1) | CN1244489C (zh) |
DE (1) | DE10246101B4 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10353767B4 (de) * | 2003-11-17 | 2005-09-29 | Infineon Technologies Ag | Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben |
JP4477966B2 (ja) * | 2004-08-03 | 2010-06-09 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
DE102006005994A1 (de) * | 2006-02-08 | 2007-08-16 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile |
US7851333B2 (en) * | 2007-03-15 | 2010-12-14 | Infineon Technologies Ag | Apparatus comprising a device and method for producing it |
KR20100061731A (ko) * | 2007-09-14 | 2010-06-08 | 퀄컴 엠이엠스 테크놀로지스, 인크. | Mems 제조에 이용되는 에칭 방법 |
DE102007058951B4 (de) * | 2007-12-07 | 2020-03-26 | Snaptrack, Inc. | MEMS Package |
US8743207B2 (en) * | 2010-07-27 | 2014-06-03 | Flir Systems Inc. | Infrared camera architecture systems and methods |
CN205159286U (zh) | 2012-12-31 | 2016-04-13 | 菲力尔系统公司 | 用于微辐射热计真空封装组件的晶片级封装的装置 |
US11437563B2 (en) * | 2017-07-17 | 2022-09-06 | Samsung Electro-Mechanics Co., Ltd. | Acoustic wave device and method of manufacturing the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2953199B2 (ja) | 1992-06-23 | 1999-09-27 | 三菱電機株式会社 | フリップチップ実装用バンプの形成方法 |
KR970002140B1 (ko) * | 1993-12-27 | 1997-02-24 | 엘지반도체 주식회사 | 반도체 소자, 패키지 방법, 및 리드테이프 |
US6969635B2 (en) * | 2000-12-07 | 2005-11-29 | Reflectivity, Inc. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
EP0794616B1 (en) * | 1996-03-08 | 2003-01-29 | Matsushita Electric Industrial Co., Ltd. | An electronic part and a method of production thereof |
JP3514361B2 (ja) * | 1998-02-27 | 2004-03-31 | Tdk株式会社 | チップ素子及びチップ素子の製造方法 |
US5969461A (en) * | 1998-04-08 | 1999-10-19 | Cts Corporation | Surface acoustic wave device package and method |
US6489178B2 (en) * | 2000-01-26 | 2002-12-03 | Texas Instruments Incorporated | Method of fabricating a molded package for micromechanical devices |
DE10031204A1 (de) * | 2000-06-27 | 2002-01-17 | Infineon Technologies Ag | Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile |
JP4497683B2 (ja) * | 2000-09-11 | 2010-07-07 | ローム株式会社 | 集積回路装置 |
US6800210B2 (en) * | 2001-05-22 | 2004-10-05 | Reflectivity, Inc. | Method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants |
US6622380B1 (en) * | 2002-02-12 | 2003-09-23 | Micron Technology, Inc. | Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards |
-
2002
- 2002-10-02 DE DE10246101A patent/DE10246101B4/de not_active Expired - Fee Related
-
2003
- 2003-09-30 EP EP03022169A patent/EP1405822A2/de not_active Withdrawn
- 2003-10-02 US US10/679,170 patent/US7037844B2/en not_active Expired - Lifetime
- 2003-10-08 CN CNB2003101028059A patent/CN1244489C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7037844B2 (en) | 2006-05-02 |
DE10246101A1 (de) | 2004-04-15 |
DE10246101B4 (de) | 2005-12-01 |
CN1244489C (zh) | 2006-03-08 |
US20040067650A1 (en) | 2004-04-08 |
EP1405822A2 (de) | 2004-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8674498B2 (en) | MEMS package and method for the production thereof | |
TWI460798B (zh) | 三維導電元件之非平版印刷生成方法 | |
EP1757556A2 (en) | Packaging a semiconductor device | |
CN1158757C (zh) | 封装的表面声波部件及其制造方法 | |
CN1545484A (zh) | 制造微机电构件的方法 | |
CN1495999A (zh) | 声波器件及其制作方法 | |
CN1254914C (zh) | 声表面波器件及其生产方法 | |
JP4245499B2 (ja) | マイクロデバイスのためのウェーハレベルパッケージ及び製造方法 | |
US7396478B2 (en) | Multiple internal seal ring micro-electro-mechanical system vacuum packaging method | |
CN1677705A (zh) | 电子元件、电子元件模块以及制造电子元件的方法 | |
CN1244489C (zh) | 制造具有微机械结构芯片壳体的方法 | |
US7189962B2 (en) | Semiconductor relay apparatus and wiring board fabrication method | |
CN202705026U (zh) | 具有mems器件的装置 | |
CN1949527A (zh) | 图像传感器的晶片级芯片规模封装件及其制造方法 | |
CN101078663A (zh) | 制造使用soi晶片的压力传感器的方法 | |
JP2008078475A (ja) | 電子部品装置 | |
JP2006246112A (ja) | 弾性表面波デバイスおよびその製造方法 | |
CN1145216C (zh) | 高密度电连接器 | |
US7829993B2 (en) | Semiconductor apparatus | |
JP2003218150A (ja) | モジュール部品 | |
JP2008277927A (ja) | 表面実装用の圧電発振器 | |
TW200423354A (en) | Package structure having cavity | |
CN1440074A (zh) | 半导体装置及其制造方法、电路板和电子仪器 | |
CN1488169A (zh) | 半导体模块的中间载体、用它制造的半导体模块及制造方法 | |
JP2004147220A (ja) | Sawチップの構造、その製造方法、表面実装型sawデバイス、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060308 Termination date: 20181008 |