CN103681592A - 横向元件隔离装置 - Google Patents

横向元件隔离装置 Download PDF

Info

Publication number
CN103681592A
CN103681592A CN201310454608.7A CN201310454608A CN103681592A CN 103681592 A CN103681592 A CN 103681592A CN 201310454608 A CN201310454608 A CN 201310454608A CN 103681592 A CN103681592 A CN 103681592A
Authority
CN
China
Prior art keywords
layer
ground floor
projection
lip
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310454608.7A
Other languages
English (en)
Other versions
CN103681592B (zh
Inventor
J·赫格劳尔
R·奥特伦巴
K·席斯
X·施勒格尔
J·施雷德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103681592A publication Critical patent/CN103681592A/zh
Application granted granted Critical
Publication of CN103681592B publication Critical patent/CN103681592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及横向元件隔离装置。装置和技术的代表性实施方式在载体和安装到所述载体的部件之间提供了隔离。具有横向元件的多层装置在预设的隔离电压下提供电气隔离，同时保持元件和载体之间的预先选定的热导率。

Description

横向元件隔离装置
技术领域
本发明涉及横向元件隔离装置。
背景技术
电气和电子部件在运行过程中易于产生热量。通常，所产生的热量对部件的性能造成负面影响，还可能会缩短部件的使用寿命。因此，不论部件是被封闭在封装中还是直接安装到电路板，都希望尽可能有效地将所产生的热量传导远离部件。例如，部件或者封装的一些表面可以是金属的，以提高热导率。
在某些情况下，绝缘材料(例如，模塑料)可能被应用到部件或封装的配合表面，以避免将部件与安装表面、散热器等短路。特定厚度的绝缘材料可被用来实现部件和安装表面之间的所需阻断或隔离电压。一般地，通过增加绝缘材料的厚度来达到更大的隔离电压。
然而，向部件或封装增加绝缘材料通常降低了部件或封装的热性能。例如，绝缘材料可能具有差的热导率。另外，绝缘材料的厚度的增加可能进一步降低部件或封装的消散所产生的热量的能力。换言之，热性能易于依赖所需的电气隔离电压。
附图说明
参照附图来陈述详细的说明。在附图中，参考编号的最左侧的数字标识参考编号第一次出现的图。不同附图中使用的相同的参考编号表示类似或者相同的项目。
为了这里的讨论，附图中所示的装置和系统被示出为具有多种部件。正如本文所述，装置和／或系统的各种实施方式可包括更少的部件，并仍在本公开的范围内。或者，装置和／或系统的其它实施方式可包括另外的部件，或者所说明的部件的各种组合，并仍在本公开的范围内。
图1是根据实施方式的实例电气部件的剖面图，该电气部件在封装内安装到表面并包括绝缘层。图1的图示表示可应用本文所讨论的技术和装置的实例环境。
图2A是可被应用到图1的部件的实例绝缘层结构的一部分的剖面图。
图2B是根据实施方式的具有横向部件的实例隔离装置的一部分的剖面图。
图3A是根据另一实施方式的另一实例隔离装置的一部分的剖面图。图3A的实例隔离装置被示出为预期用于较大的隔离电压应用。
图3B是根据另一实施方式的另一实例隔离装置的一部分的剖面图。图3B的实例隔离装置被示出为预期用于较小的隔离电压应用。
图4示出了根据两个实例实施方式的隔离装置的实例应用的图示。上方的实例示出了经由隔离装置安装到散热器的集成电路(IC)封装。下方的实例示出了IC封装经由隔离装置安装到印刷电路板(PCB)的实施方式。
图5为说明根据实施方式的用于隔离部件和导电载体的实例方法的流程图。
具体实施方式
概述
由于电气和电子部件在运行期间产生热量，所以期望尽可能有效地将产生的热量传导远离部件。还经常期望的是将部件与导电表面隔离，通常在预设的阻断电压下隔离。说明了一种提供不依赖于选定的阻断电压的热传导特性的隔离装置。
装置和技术的代表性实施方式提供了载体和安装到载体的部件之间的隔离。具有横向部件的多层隔离装置在预设隔离电压下提供电气隔离，同时保持了部件和载体之间的预先选定的热导率。
在一个实施方式中，顶部导电层相对于底部导电层被设置为使得顶层的表面上的突起面向底层的表面上的槽并与之对齐。在一个实施方式中，顶层不与底层接触。在实施方式中，绝缘第三层位于突起和槽之间的间隙中。
在替代的实施方式中，第三层的厚度和／或间隙的尺寸确定了隔离装置的电气阻断电压。例如，阻断电压可基于间隙的最窄的部分。在实施方式中，隔离装置的热性能是基于隔离装置的总体厚度。在其它的实施方式中，热性能可能是基于隔离装置的各个层厚度(和相关联的热导率)。
在实施方式中，隔离装置的顶层和底层均包含多个突起，其中这些突起间隔开一定的距离。由于该间距，在每个层的突起之间形成多个槽。在实施方式中，各个层的突起与相对层的槽对齐。
参照电气和电子部件和各种载体来讨论各种实施方式和结构。虽然提到了具体的部件，但是这并不旨在是限制性的，而是为了易于讨论和图示方便。参照隔离装置讨论的技术和装置可应用到任何类型或者数量的分立部件(例如，晶体管、二极管、晶闸管等)、电路(例如，集成电路、模拟电路、数字电路、混合电路等)、部件组、封装部件、结构等等。为了便于讨论，本文以相同的含义采用通用术语“半导体器件”和“部件”来描述上述的任何一个。
而且，参照隔离装置讨论的技术和装置可应用于任何类型的载体(例如，板、芯片、晶片、基板、印刷电路板(PCB)、封装、容器、罐、模块等等)。为了方便讨论，本文采用通用术语“载体”。
下面利用多个实例更加详细地解释实施方式。尽管这里和下文讨论了各种实施方式和实例，但是通过组合各个实施方式和实例的特征和部件，更多的实施方式和实例可以是可能的。
实例环境
图1是实例电气部件102的实例环境100的剖面图。环境100代表其中可以应用本文所讨论的技术和装置的实例环境。本文关于环境100描述的技术、部件和装置不限于图1中的图示，并且可应用于其它的设计、类型和结构，而不脱离本公开的范围。在某些情况下，更少的、附加的或替代性的部件可以被用来实施本文说明的技术。
在实施方式中，如图1所示，部件102可被封闭在封装104内。在替代的实施方式中，部件102可被安装到不同类型的载体(例如，背板)，其可能具有集成的载体等等。在不同的实施方式中，封装104包括被设置来将部件102耦合到其它的电路和／或部件的一个或多个电连接106。在一些实施方式中，电连接106还被设置来将封装104固定到安装表面108(即，一些实施方式中的另一类型的载体)。
根据实施方式，实例部件102(和封装104)被示出为由绝缘层110与安装表面108绝缘。在实施方式中，绝缘层110将部件102与表面108电气隔离。例如，绝缘层110可提供基于绝缘层110的厚度的隔离或阻断电压。在替代的实施方式中，绝缘层110可由各种非导电性材料、电介质材料等等中的任何一个构成。
在实施方式中，随着绝缘层110的厚度的增加，绝缘层110不断降低部件102到表面108的热导率。例如，较薄的给定材料的绝缘层110通常比相同材料的较厚的绝缘层110具有更好的热导率，尤其是对于传导性差的材料。
图2A是实例绝缘层结构200的一部分的剖面图，例如，该绝缘层结构可被应用到图1中的部件102。如图2A所示，绝缘层结构200由多个层构成。例如，绝缘层结构200可包括第一导电层202、第二导电层204、和第三层-绝缘层110。
在部件102包含例如晶体管的实施方式中，第一导电层202可以为晶体管的漏极或集电极接触。在替代的实施方式中，第一导电层202可包括部件102的另一导电接触或元件。
在实施方式中，第二导电层204可以是载体的导电部分、导电底板、导电安装表面(例如，表面108)等等。在一个实施方式中，期望借助预设的阻断电压将第一层202与第二层204电气隔离。
在实施方式中，第三绝缘层110的厚度确定了第一和第二导电层之间的隔离或阻断电压。在实施方式中，第三绝缘层110越厚，绝缘层结构200的热导率越差。换句话说，当绝缘层结构被用来为部件102提供电压隔离时，热性能(即，部件102消散产生的热量的能力)取决于所需的阻断电压(包括绝缘层110的厚度)。
实例隔离装置
图2B是如可被应用于图1中的部件102的实例隔离装置220的一部分的剖面图。如图2B所示，根据一些实施方式，隔离装置220可由多个层构成，并可以具有横向部件。在各种实施方式中，隔离装置220可具有比图2B的实例中示出的更少的部件和层，或者它可以具有比图2B中所示的那些更多的或者替代性的部件和层。
例如，隔离装置220可包括第一导电层202和第二导电层204。在其中部件102包含例如晶体管的实施方式中，第一导电层202可以是晶体管的漏极或集电极接触。在替代的实施方式中，第一导电层202可包含部件102的另一导电接触或部件。
在实施方式中，第二导电层204可以是载体的导电部分、导电底板、导电安装表面(例如，表面108)等等。
在实施方式中，第一层202和／或第二层204是导电性的和导热性的。在替代的实施方式中，第一层202和第二层204中的一个是导电性的，而不是导热性的，或者是导热性的而不是导电性的。
在替代的实施方式中，第一层202和第二层204是作为隔离装置220的组成部分的导电层。在这种实施方式中，例如，第一层202或第二层204中的一个耦合到部件102的一个或多个部分，第一层202和第二层204中的另外一个耦合到载体。
在实施方式中，第一层202包括第一层202的表面上的至少一个突起206。在替代的实施方式中，突起206耦合到第一层202或者作为第一层202的组成部分。例如，在一个实施方式中，突起206可以电气和／或物理性地耦合到第一层202。在该实施方式中，突起206可被形成为横向层，例如，作为隔离装置202的一部分。例如，突起206可由与第一层202相同的材料构造，或者由另一导电材料构造。在另一实施方式中，突起206可以是第一层202的组成部分并且与第一层202是连续的。在该实施方式中，例如，突起206可在第一层202的形成的情况下被形成。
在实施方式中，第二层204包括位于第二层204的表面上的至少一个槽208。在替代的实施方式中，槽208产生于与第二层204耦合的一个或多个元件210，或者是第二层204的组成部分。在实施方式中，一个或多个元件210可包含突起206。例如，在一个实施方式中，槽208可电气地和／或物理性地耦合到第二层204。在实施方式中，槽208可形成为一个或多个横向层，例如，作为隔离装置220的一部分。例如，槽208可由与第二层204相同的材料构造，或者由另一导电材料构造。在另一实施方式中，槽208可以是第二层204的组成部分并且与第二层204是连续的。例如，在该实施方式中，槽208可在第二层204的形成的情况下被形成。
在各种实施方式中，突起206可包含凸块、肋、脊、凸起的部分、条带等等。在这些实施方式中，突起206可具有基本上的直线段、曲线段、单一段、单点、多个段、多个点、不规则外形、迷宫状外形、多角外形、椭圆外形、上述的组合等等。而且，突起206的剖面可具有不规则形状、多角形、椭圆形、上述的组合，等等。
在实施方式中，槽208具有与突起206互补的形状和剖面，使得突起206至少部分地配合在槽208内。在实施方式中，突起206部分地延伸进入槽208中，如图2B所示。在替代的实施方式中，槽208的形状与突起206的形状不完全匹配，使得突起206的一部分不会延伸进入槽208中和／或槽208的一部分不会使突起206延伸进入其中。
在实施方式中，如图2B所示，第二层204被设置为使得槽208面向突起206，并且槽208与突起206基本上对齐。在一个实施方式中，第二层204基本上与第一层202平行。
在一个实施方式中，期望通过预设的阻断电压将第一层202与第二层204电气隔离。在实施方式中，预设的阻断电压是基于突起206和槽208之间的间隙的尺寸212。例如，提高的阻断电压产生于突起206和槽208之间的较大的距离，并且减小的阻断电压产生于突起206和槽208之间的较小的距离。在各种实施方式中，尺寸212可处于沿着突起206和槽208的多种位置处。例如，阻断电压可处于沿着突起206和槽208的尺寸212最小的位置处。
在实施方式中，通过调整突起206的长度或调整槽208的深度来调整隔离装置220的电气阻断电压。这又改变了突起206和槽208之间的间隙的一个或多个尺寸(例如，尺寸212)。在一个实施方式中，在不改变隔离装置220的厚度或者隔离装置220的热导率的情况下调整电气阻断电压。
在实施方式中，隔离装置220包括位于突起206和槽208之间的间隙中的绝缘第三层214。在各种实施方式中，根据突起206和槽208的形状，绝缘第三层214可具有波纹剖面等。在替代的实施方式中，绝缘第三层214可由一段或多段绝缘材料构成。例如，在一个实施方式中，绝缘第三层214可由设置在第一层202和第二层204之间的单个层形成。在另一实施方式中，绝缘第三层214可由多个横向的和垂直的段或层形成。换言之，绝缘第三层214可由在第一层202和第二层204侧面的多个段或层以及与第一层202和第二层204平行的多个段或层形成。
在实施方式中，突起206和槽208之间的间隙(和绝缘第三层214)的厚度尺寸212是基于第一层202和第二层204之间所需的电气阻断电压。在一个实施方式中，所需的电气阻断电压由第三层214的横向部分的厚度尺寸确定。
在实施方式中，中间隔离部分216包含突起206、槽208和绝缘第三层214。在一个实施方式中，隔离装置220的中间隔离部分216是将要利用部件102的第一层202(例如，漏极或集电极接触)和载体的第二层204等实现的独立的隔离装置。在该实施方式中，突起206与第一层202和第二层204中的一个电耦合，槽208与第一层202和第二层204中的另一个电耦合。
在各种实施方式中，隔离装置220(或者部分216)的厚度基于隔离装置220的所需的热导率结合制造隔离装置220或部分216的元件的热特性。隔离装置220的厚度包括第一层202的厚度、第二层204的厚度、第三层214的厚度、和突起206的长度和槽208的深度中的至少一个。或者，部分216的厚度包括第三层214的厚度，和突起206的长度和槽208的深度中的至少一个。
在实施方式中，在阻断电压值变化的情况下，隔离装置(或者部分216)的厚度能够保持恒定，提供基本上恒定的热导率。换句话说，热导率不依赖于阻断电压。这进一步关于图3A和3B被讨论。
图3A和3B为根据两个实施方式的实例隔离装置的一部分的剖面图。隔离装置220的两个图示都示出了具有多个突起206和多个槽208的实施方式。
在实施方式中，第一层202包括位于第一层202的表面上的多个突起206，第二层204包括位于第二层204的表面上的多个突起206。在实施方式中，每个层上的多个突起206被间隔开，以便形成每个层(202，204)上的突起206之间的多个槽208。
在该实施方式中，绝缘第三层214位于突起206和槽208之间的间隙中。
在实施方式中，第二层204被设置为平行于第一层202，使得第二层204的表面上的多个突起206面向第一层202的表面上的多个突起206之间的多个槽208，并且第一层202的表面上的多个突起206面向第二层204的表面上的多个突起206之间的槽208。在各种实施方式中，突起206与相对的层上的槽208对齐，并部分地延伸进入相对的层上的槽208。
在一个实施方式中，如图3A和3B所示，第一层202的表面上的多个突起206基本上平行于第二层204上的表面上的多个突起206。在实施方式中，突起206从相应的层(202，204)垂直延伸(也就是90度)。在替代的实施方式中，突起206以其它的角度延伸(即，大于或者小于90度)，并且槽208具有容纳突起206的互补角度。
在替代的实例中，中间部分216可由导电材料和绝缘材料的交替横向层形成。例如，绝缘材料的横向层可设置在导电材料(例如形成突起206)的横向层之间，在此处导电材料不延伸部分216的全部厚度。绝缘材料可被用来向部分216的整个厚度填充该层。每个连续的导电材料层可以以交替的方式电耦合到第一层202和第二层204，如图3A和3B所示。
图3A的实例隔离装置220被示出为期望用于更大的隔离电压应用(例如，10kV)。这由突起206和槽208之间的间隙中的较大的尺寸212示出。图3B中的实例隔离装置220被示出为期望用于较低的隔离电压应用(例如，1kV)。这由突起206和槽208之间的间隙中的较小的尺寸212示出。
在实施方式中，可通过改变间隙的一个或多个尺寸(例如，尺寸212)或者间隙的一部分、而不改变第二层204距第一层202的距离来调整第一层202和第二层204之间的电气隔离电压(即，阻断电压)。例如，这可通过改变突起206的一个或多个尺寸(例如，长度，宽度，形状等)和／或槽208的一个或多个尺寸(例如，长度，宽度，形状等)来实现。这样，隔离电压可被调整，而不会对隔离装置220的热性能造成实质上的影响。因此，相对于针对预先选定的热导率的隔离电压，隔离装置220是可伸缩的。
实例实施方式
在各种实施方式中，隔离装置220(或者中间部分216)可与其它的装置和／或部件一起使用，以提供电气隔离和热导率。图4示出根据两个实例实施方式的隔离装置220的实例应用的图示。在其它的实施方式中，各种其它的组合和系统也在本公开的范围内。
图4的上方实例示出了封闭在集成电路(IC)封装104中的部件102(例如，半导体器件、分立部件、具有多个部件的电路等)，该集成电路封装通过隔离装置220安装到散热器402。如上所述，隔离装置220包含第一层202、第二层204和中间部分216。而且，如上所述，中间部分216包括一个或多个突起206、一个或多个槽208和位于突起206和槽208之间的间隙中的第三绝缘层214。
在实施方式中，如上所述，隔离装置220在预设的隔离电压下在所述部件(例如，半导体器件)102和载体元件之间提供电气隔离。在该实施方式中，隔离装置220还在所述部件(例如，半导体器件)102和载体元件之间提供预先选定的热导率。
在上方的实例中，隔离装置220的第一层202可耦合到部件的漏极或者集电极，或者第一层202可以是部件102的漏极或集电极连接。而且，第二层204可耦合到载体元件，或者第二层204可以是可电气和热耦合到散热器402的隔离金属元件(也就是，载体)。
在另一实施方式中，第二层204可为IC封装104的一部分。例如，用于部件102的载体可包括第二层204和构成IC封装104的密封材料。在替换的实施方式中，例如，载体可以是金属芯片载体或者陶瓷芯片载体。
在替换的实施方式中，隔离装置220可设置在IC封装104的内部或者IC封装104的外部。在一些情形中，隔离装置220的位置可由封装的构成(例如，金属的，陶瓷的等)来确定。例如，在一个实施方式中，隔离装置220设置在IC封装104的内部，并且第一层202或第二层204中的一个电耦合到IC封装104的至少一个外部表面(例如，底部表面)。在图4的上方图示中，例如，底层204可电耦合到IC封装104的底部表面。在一个实施方式中，例如，底层204可为IC封装104的底部表面。在该实施方式中，底层204可耦合到(至少热耦合到)散热器402。
在另一实例实施方式中，隔离装置220设置在IC封装104的外部。在该实施方式中，隔离装置220的至少一部分(例如，第一层)包含至少一个表面(例如，底部表面)或者IC封装的表面的一部分。例如，IC封装104的底部表面可包括第一层202，或者第一层202可耦合到IC封装104的底部表面。
虽然上方的图示示出了IC封装104、部件102、散热器402等等的具体取向，但是这仅是用于说明并且不旨在是限制性的。其它的取向、设计、构造等也在本公开的范围内。在具有其它的取向、设计、构造等的替代性实施方式中，隔离装置220也可同等地用在IC封装104的顶侧、后侧、前侧等等。所讨论的技术和装置能够以它们各自的形式用在替代性的实施方式中。在一些实施方式中，多个隔离装置220或者中间部分216可独立使用或组合使用。
图4的下方实例示出了其中IC封装104通过隔离装置220安装到印刷电路板(PCB)404(即，载体)的实施方式。在实施方式中，PCB与参照图1讨论的表面108等效。在替代的实施方式中，PCB404为基板、晶片、芯片表面、布线板等等。
在一个实施方式中，隔离装置220耦合到PCB404。例如，PCB404可包括被布置用来安装部件102、封装104等等的一个或多个隔离装置220。在替代的实施方式中，隔离装置220如上所述那样耦合到IC封装104(或者与其集成)，或者是被布置成用在IC封装104和PCB404之间的独立装置。
代表性方法
图5示出了根据各种实施方式的将部件(例如，部件102)与导电表面或者载体隔离的代表性方法500。实例方法500包括将部件与载体电气隔离同时保持预先选定的热导率。在各种实施方式中，可将具有横向部件的多层部分用在部件和表面或者载体之间。方法500将参照图1-4来说明。
说明该方法的顺序并不旨在被理解为限制，并且为了实施该方法或者替代性的方法，可结合任何数目的所说明的步骤方框。另外，在不脱离本文说明的主题的精神和范围的情况下，可从该方法中删除各个方框。而且，在不脱离本文说明的主题的范围的情况下，可以用任何适当的材料或者它们的组合来实施该方法。
在方框502，该方法包括在第一层的表面上设置具有至少一个突起(例如，突起206)的第一导电层(例如，第一层202)。
在方框504，该方法包括在第二层的表面上设置具有至少一个槽(例如，槽208)的第二导电层(例如，第二层204)。在实施方式中，第二层被设置为与第一层平行。在一个实例中，这些层被设置为使得至少一个槽面对至少一个突起，并且该至少一个槽基本上与该至少一个突起对齐。
在方框506，该方法包括在至少一个突起和至少一个槽之间的间隙中设置绝缘第三层(例如，第三层214)。
在方框508，该方法包括通过隔离装置的第一层和第二层中的至少一个将半导体器件(例如，部件102)耦合到导电载体。换言之，隔离装置位于半导体器件和载体之间。这样，隔离装置在半导体器件和载体之间提供了隔离(或者阻断)电压，而且还保持了半导体器件和载体之间的热导率。半导体器件能够不依赖于所需的隔离电压而将所产生的热量分散到载体。
在实施方式中，该方法包括通过改变第二层距第一层的距离来调整半导体器件到载体的热导率。例如，根据隔离装置的材料，隔离装置的热导率取决于隔离装置的厚度。一般地，隔离装置越厚(并且尤其是绝缘第三层或者中间部分)，装置的热导率越差。
在一个实施方式中，该方法包括通过改变间隙的一个或多个尺寸、而不改变第二层距第一层的距离来调整第一层和第二层之间的电气隔离电压。例如，可改变突起和／或槽的一个或多个尺寸(长度、宽度、深度等等)来改变隔离电压电平，而不改变第一层和第二层之间的距离(即不改变中间部分的厚度)。改变突起或者槽的一个或多个尺寸改变了间隙的一个或多个尺寸。在实施方式中，由于突起和槽电耦合到第一层和第二层，所以隔离电压基于间隙的最小尺寸。
在实例中，改变间隙的一个或多个尺寸包括改变绝缘第三层的至少一部分的厚度。在一个实施方式中，绝缘第三层填充突起和槽之间的间隙。因此，改变间隙的尺寸改变了第三层的尺寸。在替代的实施方式中，第三层可不完全填充间隙。例如，在间隙中也可存在真空。在另一实施方式中，第三层至少部分地由空气、另一种气体、或者多种元素的组合构成。
在替代的实施方式中，其它技术可以以各种组合被包括在方法500中，并且仍在本公开的范围内。
结论
虽然采用结构特征和／或方法动作的特定语言说明了本公开的实施方式，但是，应当理解实施方式不必局限于所描述的特定特征或动作。更确切地说，所述特定特征和动作被公开作为实施实例装置和技术的代表性形式。

Claims (25)

1.一种装置，包括：
导电第一层，其具有位于所述第一层的表面上的至少一个突起；
导电第二层，其具有位于所述第二层的表面上的至少一个槽，所述第二层被设置为使得所述至少一个槽面向所述至少一个突起，并且所述至少一个槽与所述至少一个突起基本上对齐；和
位于所述至少一个突起和所述至少一个槽之间的间隙中的绝缘第三层。
2.根据权利要求1所述的装置，所述第一层还包含位于第一层的表面上的多个突起，并且所述第二层还包含位于第二层的表面上的多个突起，所述第二层被设置为与所述第一层平行，使得所述第二层的表面上的多个突起面向所述第一层的表面上的多个突起之间的多个槽，并且所述第一层的表面上的多个突起面向所述第二层的表面上的多个突起之间的多个槽；所述绝缘第三层位于突起和槽之间的间隙中。
3.根据权利要求2所述的装置，其中所述第一层的表面上的多个突起与第二层的表面上的多个突起基本上平行。
4.根据权利要求1所述的装置，其中所述装置的厚度基于所述装置的所需的热导率，并包括所述第一层的厚度、所述第二层的厚度、所述第三层的厚度、以及所述突起的长度和所述槽的深度中的至少一个。
5.根据权利要求1所述的装置，其中所述间隙的厚度尺寸基于所述第一层和第二层之间的所需的电气阻断电压。
6.根据权利要求5所述的装置，其中所述第一层平行于第二层，并且所述第三层包括位于第一和第二层的侧面的部分，所述所需的电气阻断电压由第三层的横向部分的厚度尺寸确定。
7.根据权利要求1所述的装置，其中通过调整所述至少一个突起的长度或者所述至少一个槽的深度来调整所述装置的电气阻断电压。
8.根据权利要求7所述的装置，其中在不改变所述装置的厚度或者所述装置的热导率的情况下来调整所述电气阻断电压。
9.根据权利要求1所述的装置，其中所述第一层和第二层中的至少一个是导电性的和导热性的。
10.一种系统，包括：
被设置来支撑半导体器件的载体元件；和
耦合到所述载体元件且被设置来将半导体器件与载体元件隔离的隔离装置，所述隔离装置，包括：
导电第一层，其具有位于所述第一层的表面上的至少一个突起；
导电第二层，其具有位于所述第二层的表面上的至少一个槽，所述第二层被设置为平行于所述第一层，使得所述至少一个槽面向所述至少一个突起，并且所述至少一个槽与所述至少一个突起基本上对齐；和
位于所述至少一个突起和所述至少一个槽之间的间隙中的绝缘第三层。
11.根据权利要求10所述的系统，其中所述载体元件包括被设置来容纳半导体器件的集成电路(IC)封装。
12.根据权利要求11所述的系统，其中所述隔离装置设置在IC封装的外部，所述隔离装置的至少一部分包含IC封装的至少一个表面。
13.根据权利要求11所述的系统，其中所述隔离装置设置在IC封装的内部，所述第一层和第二层中的一个电耦合到所述IC封装的至少一个外表面。
14.根据权利要求10所述的系统，其中所述载体元件包含印刷电路板(PCB)或者半导体基板中的一个。
15.根据权利要求10所述的系统，其中所述隔离装置在预设隔离电压下为半导体器件和载体元件之间提供电气隔离。
16.根据权利要求10所述的系统，其中所述隔离装置为半导体器件和载体元件之间提供预先选定的热导率。
17.根据权利要求10所述的系统，其中所述第一层或者第二层包含半导体器件的集电极或者漏极中的至少一个。
18.根据权利要求10所述的系统，其中所述半导体器件包括由多个部件构成的电路。
19.一种方法，包括：
设置导电第一层，其具有位于所述第一层的表面上的至少一个突起；
设置导电第二层，其具有位于所述第二层的表面上的至少一个槽，所述第二层被设置为与第一层平行，使得所述至少一个槽面向所述至少一个突起，并且所述至少一个槽与所述至少一个突起基本上对齐；
在所述至少一个突起和所述至少一个槽之间的间隙中设置绝缘第三层；和
通过所述第一层和第二层中的至少一个将半导体器件耦合到导电载体。
20.如权利要求19所述的方法，还包括通过改变第二层距第一层的距离来调整半导体器件的热导率。
21.如权利要求19所述的方法，还包括通过改变所述间隙的一个或多个尺寸、而不改变第二层距第一层的距离来调整所述第一层和第二层之间的电气隔离电压。
22.如权利要求21所述的方法，其中改变所述间隙的一个或多个尺寸包括改变所述绝缘第三层的至少一部分的厚度。
23.一种电气部件，包含：
用于半导体器件的载体；
耦合到载体的隔离装置，所述隔离装置包括：
导电第一层，其具有位于所述第一层的表面上的多个突起；
导电第二层，其具有位于所述第二层的表面上的多个槽，所述第二层被设置为平行于所述第一层，使得第二层的表面上的多个突起面向第一层的表面上的多个突起之间的多个槽，并且第一层的表面上的多个突起面向第二层的表面上的多个突起之间的多个槽；和
位于所述突起和所述槽之间的间隙中的绝缘第三层；和
耦合到所述隔离装置的半导体器件。
24.根据权利要求23所述的电气部件，其中所述载体包含金属芯片载体和陶瓷芯片载体中的一个。
25.根据权利要求23所述的电气部件，其中所述载体包含集成电路(IC)封装，并且所述隔离装置耦合到所述IC封装的顶侧和底侧中的至少一个。
CN201310454608.7A 2012-09-04 2013-09-04 横向元件隔离装置 Active CN103681592B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/602,597 2012-09-04
US13/602,597 US9786584B2 (en) 2012-09-04 2012-09-04 Lateral element isolation device
US13/602597 2012-09-04

Publications (2)

Publication Number Publication Date
CN103681592A true CN103681592A (zh) 2014-03-26
CN103681592B CN103681592B (zh) 2017-04-12

Family

ID=50098712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310454608.7A Active CN103681592B (zh) 2012-09-04 2013-09-04 横向元件隔离装置

Country Status (3)

Country Link
US (1) US9786584B2 (zh)
CN (1) CN103681592B (zh)
DE (1) DE102013217292B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104192790A (zh) * 2014-09-15 2014-12-10 华东光电集成器件研究所 一种mems器件热应力隔离结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812375B2 (en) * 2015-02-05 2017-11-07 Ii-Vi Incorporated Composite substrate with alternating pattern of diamond and metal or metal alloy
KR20180044725A (ko) * 2016-10-24 2018-05-03 주식회사 엘지화학 전류 측정을 위한 션트 저항기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
CN1241297A (zh) * 1996-12-19 2000-01-12 艾利森电话股份有限公司 高密度电连接器
US6232177B1 (en) * 1999-10-08 2001-05-15 United Microelectronics Corp. Method for increasing surface area of a bottom electrode for a DRAM
CN101120446A (zh) * 2005-01-24 2008-02-06 丰田自动车株式会社 半导体模组及半导体装置
US20110101394A1 (en) * 2007-11-08 2011-05-05 Photonstar Led Limited Ultra high thermal performance packaging for optoelectronics devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1152293A (en) 1967-05-05 1969-05-14 Ass Elect Ind Improvements in or relating to Mounting Arrangements for Semi-Conductor Power Devices
JPS6167248A (ja) * 1984-09-10 1986-04-07 Hitachi Ltd モジユ−ル冷却体構造
DE69617100T2 (de) * 1995-05-31 2002-07-18 Matsushita Electric Ind Co Ltd MOSFET-Kanalzone und Herstellungsverfahren
US6927824B1 (en) * 1999-09-16 2005-08-09 Fujitsu Display Technologies Corporation Liquid crystal display device and thin film transistor substrate
JP2002064168A (ja) * 2000-08-17 2002-02-28 Toshiba Eng Co Ltd 冷却装置、冷却装置の製造方法および半導体装置
US7003970B2 (en) * 2001-07-09 2006-02-28 Daikin Industries, Ltd. Power module and air conditioner

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
CN1241297A (zh) * 1996-12-19 2000-01-12 艾利森电话股份有限公司 高密度电连接器
US6232177B1 (en) * 1999-10-08 2001-05-15 United Microelectronics Corp. Method for increasing surface area of a bottom electrode for a DRAM
CN101120446A (zh) * 2005-01-24 2008-02-06 丰田自动车株式会社 半导体模组及半导体装置
US20110101394A1 (en) * 2007-11-08 2011-05-05 Photonstar Led Limited Ultra high thermal performance packaging for optoelectronics devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104192790A (zh) * 2014-09-15 2014-12-10 华东光电集成器件研究所 一种mems器件热应力隔离结构

Also Published As

Publication number Publication date
US9786584B2 (en) 2017-10-10
CN103681592B (zh) 2017-04-12
DE102013217292B4 (de) 2020-12-17
US20140063766A1 (en) 2014-03-06
DE102013217292A1 (de) 2014-03-06

Similar Documents

Publication Publication Date Title
US9585241B2 (en) Substrate, chip arrangement, and method for manufacturing the same
US7847395B2 (en) Package and package assembly of power device
KR101744408B1 (ko) 전자 부품
US20140211421A1 (en) Circuit Board Assembly
CN105575954A (zh) 系统和方法
US8569770B2 (en) Light emitting device package
US9559047B2 (en) Passive component as thermal capacitance and heat sink
US20170018501A1 (en) Via structures for thermal dissipation
EP2835829B1 (en) Method for manufacturing an integrated circuit device
CN103681592A (zh) 横向元件隔离装置
CN104854965A (zh) 器件载体和器件载体装置
US20220293489A1 (en) Compact power electronics module with increased cooling surface
CN102160174B (zh) 传导发射保护
CN106537589B (zh) 半导体装置
US6940720B2 (en) Integrated circuit having a thermally shielded electric resistor trace
KR101020993B1 (ko) 발광소자 패키지 및 그 제조방법
US20230291369A1 (en) Power amplifier modules, systems, and substrates containing field trapper structures
KR101525653B1 (ko) 3차원 집적회로 구조체
US10251256B2 (en) Heat dissipating structure
CN103983911A (zh) 用于测试半导体芯片或半导体芯片模块的方法
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
KR20160105266A (ko) 방열판 일체형 전력 모듈 패키지
CN108028242B (zh) 包括附加迹线的半导体功率器件及制造半导体功率器件的方法
US20200258851A1 (en) Electronic module
CN105575932B (zh) 电子部件、系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant