KR20000069419A - 고밀도 전기 커넥터 - Google Patents

고밀도 전기 커넥터 Download PDF

Info

Publication number
KR20000069419A
KR20000069419A KR1019997005197A KR19997005197A KR20000069419A KR 20000069419 A KR20000069419 A KR 20000069419A KR 1019997005197 A KR1019997005197 A KR 1019997005197A KR 19997005197 A KR19997005197 A KR 19997005197A KR 20000069419 A KR20000069419 A KR 20000069419A
Authority
KR
South Korea
Prior art keywords
path
bump
groove
metal layer
signal
Prior art date
Application number
KR1019997005197A
Other languages
English (en)
Inventor
허셀봄릴레브롤흐잘마
보도잔페터
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20000069419A publication Critical patent/KR20000069419A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 마이크로 전자시스템에 이용된 자기정열되고, 플렉시블한 고밀도 및 임피던스 조정된 전기 커넥터에 관한 것이다. 본 발명은 동일한 시간에 전기접속 및 정렬을 하는 문제점을 해결하는 것이다. 제1부분(204)을 갖는 한개의 커넥터(200)는 상기 V홈을 커버하는 2개의 금속층 구조, 즉, 제1신호경로(212) 및 제1접지경로(210)로 이루어진다. 또한, 상기 커넥터는 해당하는 금속층으로 이루어진 제2부분(208), 상기 탄성범프(206)를 커버하는 제2신호경로(224) 및 제2신호 접지평면(226)으로 이루어지며, 이것은 V홈(202)에 고정된다. 상기 제1 및 제2신호경로(212, 224)는 상기 제1 및 제2부분(204, 208)이 함께 될 때 서로 접촉한다. 이러한 접촉은 함께 놓일 때 자기정렬 된다. 이러한 전기적인 접촉은 열팽창에 의하여 변위될 때 조차도 유지될 것이다.

Description

고밀도 전기 커넥터{HIGH DENSITY ELECTRICAL CONNECTORS}
집적회로(IC:s) 분야의 기술적인 혁신은 고속의 컴팩트한 시스템의 요청에 부응하고 있다. 여러 방면에 경량의 컴팩트한 구조는 요구되고 있다. 또한, 서로 통신하기 위하여 많은 소자를 구비한 복합 시스템쪽으로 기술적인 혁신은 이루어지고 있다. 상기 신규 시스템이 다른 소자사이에 빠른 액세스 요청을 충족하기 위해서, 상기 시스템의 다른 소자사이의 경로 길이는 임의의 한도내에서 유지되어야 한다.
시스템의 복잡도가 증가할 때, 소자사이의 경로길이도 증가한다. 상기 소자사이의 최대 사용가능 거리를 초과하지 않기 위해서, 이러한 소자들은 작고 조밀하게 설치되었다. 따라서, 멀티 칩 모듈은 개발되어 캡슐화 안된 IC:s의 고밀도 패키징을 만든다.
실제로, 다른 활성소자 사이의 거리는 전체의 시스템이 동일한 평면 모노리식상에 집적되는 경우보다 훨씬 크게 되지 않는다. 상기 성능 요건에 의해 결정된 복합 시스템에서 서로 통신하는데 필요한 소자 사이의 최대거리는 칩/소자들이 접속된 단지 한개의 평면이 이용될 수 있는 경우보다 불필요하게 커지는데, 그 이유는 동일한 평면안에 한개의 소자가 최대의 거리내에 도달할 수 있기 때문이다.
3 차원 구조는 이러한 문제점을 극복하기 위하여 이용될 수 있다. 이것은 한소자에서 연장하는 통신선이 동일한 평면의 소자에 도달할 뿐만아니라 상기 소자상에 그리고 아래에 위치된 평면의 소자들은 직접 액세스 될 수 있다. 이것은 몇가지 다른 방법으로 얻어질 수 있다. 즉, 첫째, 뒤 평면에 접속된 모듈을 구비한 시스템, 둘째, 아교로 접착된 칩으로 구성한 시스템, 셋째, 칩으로 만들어진 타우어의 측면에 수직 접속한 시스템은 어떤 의미에서는 3차원이다. 이러한 3차원 구조는 모든 소자사이의 경로가 짧게됨으로써 상기 문제점을 해결할 수 없다. 이것은 소자들이 공간에 밀폐되고 긴 선에 의해서 접속될 때 이루어 질 수 없다. 이것은 2개의 소자가 상기 언급한 방법에 의해 접속될 때, 예컨대, 2개의 다른 인접 멀티 칩 모듈상의 중심에 위치된 2개의 소자가 접속될 때, 그들이 차례로 측면경로, 상기 칩의 측면에서 수직경로, 및 최종적으로 상기 다른 칩의 측면경로를 통하여 접속되는 것에 의해 명백해진다. 칩의 한개 파일이상을 이용할 때, 상기 두번째 기술한 방법은 인접한 칩사이의 상호 접속 라인을 양쪽다 짧게 만들수 없다. 이것은 서로의 옆에 위치된 2개의 칩의 경우를 고려한다면 쉽게 실현될 수 있지만, 각 파일의 상부에서는 서로 통신할 수 있다.
전자회로의 복잡도가 증가함으로써 그 성능, 즉, 임피던스 조정 또는 무시할 수 있는 인덕턴스/커패시턴스를 떨어뜨리지 않는 특성을 가진 인/아웃 접속 밀도상에 필요성이 커지고 있다. 그 밀도가 증가함으로써, 또한, 정렬상의 요구는 증가되고, 이러한 요구가 크면 클수록 그 중요성은 높은 정밀도에서 정렬 비용을 증가시키기 때문에 자기정렬 절차를 이용하게 된다.
복합 시스템의 부품을 접속할 때, 기능 시스템을 얻기 위하여 이러한 한개 이상의 부품을 대체하는 것은 상기 시스템의 복잡도를 증가시킬 위험성이 있다. 그 어려움은 관련 주파수 및 동작상태에서 구성부품의 완전한 시험을 추진하기 어렵다는 것이다.
고밀도 마이크로 범프를 이용하지만, 이것은 진실로 임피던스 제어를 하지않고, 준 임피던스 제어를 하는 개념이다.
Maracos Karnezos에 의한 유럽특허 출원 제0 295 914 A3호는 금속화되는 팽창 범프를 설명한다. 상기 범프는 클램프 접속을 통하여 전기적으로 2개의 표면을 접속하는데 이용된다. 그 탄성이 있을지라도, 거의 모든 열 전도 기계적 응력은 제거된다. 전도 표면은 정연하게 분리될 수 있다.
본 발명은 전기 소자에 관한 것으로써, 특히, 자기 정렬되고 플렉시블한 고밀도 및 임피던스 조정된 전기 커넥터에 관한 것이다.
도 1은 3차원 멀티 칩 모듈의 절단도.
도 2는 자기정렬 및 임피던스 조정 커넥터의 계략 절단도.
도 3은 2배 밀도 컨덕터(double density conductor)를 가진 자기 정렬 및 임피던스 조정 커넥터의 다른 계략 절단도.
도 4는 커넥터를 통한 신호경로 다음에 접지경로를 구비한 자기 정렬 및 임피던스 조정 커넥터의 다른 계략 절단도.
도 5는 도 3의 상부 계략도.
도 6a 내지 b는 다른 커넥터의 절단도.
도 7은 컨덕터를 구비한 다른 2배 밀도 커넥터의 절단도.
본 발명은 임피던스가 제어되고, 고밀도의 상호접속을 하며, 장착하는 동안 성능하에 높은 정밀도로 자기정렬되는 탄성 전기 커넥터를 이루는 기술을 설명한다. 정렬 및 전기적인 상호접속의 기능은 동일한 구조이다. 상기 정렬은 일부에 돌출하는 V형 범프 및 다른 부분의 V홈을 기초로 한다. 상기 홈은 5개 모서리 오면체 또는 피라미드형이 될 수 있고, 상기 범프는 오각면체 또는 각뿔대가 될 수 있다. 상기 범프 및 홈은 해당하는 접속경로를 갖는다.
본 발명의 기본적인 사상은 그 구조의 정렬을 이용하는 것이다. 이것은 여러개의 접촉점의 사이트가 고 임피던스로 제어된 접촉밀도에 의해 얻어질 수 있는 반면, 그 정렬구조는 상당히 커질수 있다는 것을 의미한다. 이것은 정밀도를 높이고 동일한 시간에 탄성 접속을 한다. 본 발명은 금속 또는 다른 층의 최소의 결함 또는 이용할 때 열의 오정합을 조정한다. 동시에 다양한 3개 이상의 접속은 개별 접촉점 유연성 또는 변형을 요구한다. 정교성의 요건, 즉, 모든 접속점이 동일한 평면에 있을 요건은 거대하고 거의 실현할 수 없을 것이다.
본 발명은 멀티 경로 임피던스를 고밀도 버스로 제어하고, 즉, 정교하게 에칭된 홈의 벽상에 비슷하게 패턴형성된 라인에 정합하는 정교하게 몰딩된 탄성 범프상의 경로, 예컨대, 금속라인을 패턴형성함으로써 이루어진다.
본 발명은 저렴한 비용의 리소그래피 및 실리콘 마이크로 구조 기술을 이용하여 물리적으로 팬 아웃(fan out)하지 않고 임피던스를 조정한 고밀도 멀티경로 접속기를 얻을 수 있다. 또한, 개별 몸체가 필요없고, 상기 기판의 구조를 변경한 기판상에 금속을 상호접속하여 패턴형성 함으로써 동시에 만들어지는 자기정렬이다.
본 발명은 다양한 마이크로 전자시스템, 예컨대, 모듈과 마더보드 사이, IC's와 모듈 또는 보드사이, 3D 구조의 다른 레벨사이, 또는 기판사이의 고밀도로 장착 불가능한 접속과 같은 최소의 고밀도 모듈에 이용될 수 있다.
많은 경우에, 납땜같은 것을 이용하지 않고도 전자 시스템을 분해하고 다시 조립할 수 있다. 이것은 커넥터를 이용하는 것을 암시한다. 다양한 커넥터를 이용할 수 있지만, 수 GHz까지의 주파수에 대하여 양 임피던스가 제어되는 이러한 커넥터에 해당하는 밀도 및 매우 높은 밀도를 가지지 않는다, 즉, 물리적인 팬 아웃이 필요없다. 상기 탄성은 다른 열적 또는 다른 팽창에 기인한 크기의 변화나 약간의 물리적인 결함이 있는것 조차도 모든 경로에 대하여 충분한 접촉압력을 확보하는 중요한 특징이 있다. 정렬에 관하여, 많은 커넥터는 정렬용 접촉점을 이용한다. 개별적인 접촉점이 매우 작기 때문에, 이것은 사전 정렬의 높은 등급을 필요로 하거나 정렬에 힘을 가할 때 파괴될 수 있다. 대신에, 탄성 정렬구조 및 해당하는 정합 홈은 상기 회로로부터 연장하는 금속 라인의 일부분인 작은 금속 라인으로 패턴형성 된다. 이것은 매우 정확한 정렬이 얻어지고, 여분의 공간을 점유하지 않는 것을 암시한다. 접지경로 또는 상기 홈의 평면과 접촉경로를 만들고, 상기 기판상에 비슷한 접지경로 및 상기 범프상에 접촉 경로를 만들어서 커넥터 구조가 될 것이다. 간단한 여분의 단계가 필요한 상기 범프 및 홈을 형성하는, 상기 전기선의 접속 및 접촉 점은 일반적인 상호접속 프로세스의 복합체이다.
본 발명의 장점은 매우 작은 전기 경로가 필요한 시스템에 대하여 해법을 제공하는 것이다.
본 발명의 다른 장점은 컴팩트한 패키징 시스템을 제공하는 것이다.
본 발명의 또 다른 장점은 홀 시스템을 수선하기 쉽고, 그럼으로 인하여, 개별 부품을 손쉽게 대체할 수 있고 불량부품을 제거할 때 실 비용이 필요없고, 다른 부품을 손상시키지 않고도 행할 수 있다.
본 발명은 지금부터 양호한 실시예 및 수반하는 도면의 상세한 설명을 토대로 상세히 설명될 것이다.
본 발명은 다양한 마이크로 전자 시스템에 이용될 수 있는데, 이 시스템은 탄성 전기 접촉 및 내장 칩 정렬에 이용된다. 특히 본 발명은 칩을 장착하기 전에 칩의 품질을 결정하기 어려운 멀티 칩 모듈에 이용된다. 본 발명은 보드와 칩사이의 열팽창 계수의 큰 오정합 때문에 플립 칩 또는 보드상에 몇가지 문제점이 있는 곳에 이용될 수 있다. 가끔 수선할 때 위험성이 있고 비용이 많이 들며, MCM의 어떤 타입은 필수적으로 수선이 불가능하다.
도 1은 본 발명을 이용하지만, 이러한 영역에 한정되지 않는 예를 도시한다. 물론, 본 발명은 마이크로 또는 서브 마이크로 시스템에 이용될 수 있다. 도 1은 3차원(3D) 멀티 칩 모듈(100)에 대한 절단도를 도시한다. 상기 3D 모듈은 기판에 장착된 집적회로 칩(112-136)을 구비한 실리콘 기판(106-114)으로 구성하는 2차원(2D) 멀티 칩 모듈에 의해 형성된다. 상기 실리콘 기판(106-114)은 상기 다른 모듈 평면사이 뿐만아니라 전체의 3D 멀티 칩 모듈(100)에 대하여 양호한 스크린을 얻는 접지 평면에 제공된다. 상기 기판(106-114), 특히, 2차원(2D) 멀티 칩 모듈의 적층 상부(106) 또는 하부(114)에 위치되지 않은 기판상에, 상기 3D 멀티 칩 모듈 (100)의 인접 레벨사이에 상호 접속하는 칩 또는 비어(vias)(116-121)를 경유하여 수동 칩이 장착된다.
임피던스 정합 커넥터를 얻기 위해서, 도 2는 V홈을 에칭한 접촉 홈(202)을 이용한다. 상기 비어 칩(via chip)(116-121)의 상부에 탄성 범프 구조(206)가 적용되고, 상기 기판 V 형 접촉 홈(202)의 뒤쪽에 만들어져서 조립/분해를 손쉽게 하는 접속을 얻고, 양호한 정렬을 얻을 수 있게 적용되는데, 이것은 동시에 출원된 특허출원 "집적회로용 패키징 구조"를 보아라.
상기 IC 칩(122-136) 및 비어 칩(116-121)은 양호한 실시예에 있어서 상기 기판(106-114)상에 장착된 플립 칩이다. 이러한 배치는 상기 플립 칩이 장착된 IC 칩(122-136)의 뒤쪽과 상기 인접한 기판(106-114)의 뒤쪽사이에 양호한 열 접촉을 제공할 수 있다.
상기 3D 멀티 칩 모듈(100)의 상기 IC 칩(122-136)과 각각의 개별 비어 칩 (116-121)은 상기 구조의 상부 냉각기(102)의 상부 평면(138) 및 하부 냉각기(104)의 하부 평면(140)상에 제공된 압력(142)에 의해 유지된다.
이러한 적층 구조를 이루기 위해서, 탄성 범프는 비어 칩(116-121)을 상기 구조(106-114)에 인접한 평면에 접속하여 제공되고, 상기 냉각기(102, 104)의 상부 평면(138)과 상부 평면(140)에서 모듈을 눌러 접촉시킨다. 상기 압력(142)은 상기 모듈(100)의 가장 바깥쪽 부분에 적용된 클램프 수단에 의해 제공된다.
패턴 형성된 금속층은 고속 데이터 송신을 수행하기 위하여 임피던스를 조정한 다수의 전기 압력형태인 비영구적인 접속을 이루는데 이용된다.
도 2는 상기 접속기 구조(200)의 절단면을 도시한다. 제1부분(204)은 이방성 에칭한 V홈(202)을 커버하는 2개의 금속층 구조, 즉, 제1신호경로(212) 및 이들사이를 절연한 제1접지경로 또는 평면(210)으로 구성한다. 제2부분(208)은 금속층, 제2접지 평면(226) 및 탄성 범프(206)를 커버하는 제2신호경로(224)로 구성하여 상기 V홈(202)에 고정한다. 상기 제1 및 제2신호경로(212 및 224)는 상기 제1 및 제2부분(204 및 208)을 합칠 때 서로 접촉한다. 이러한 접촉은 함께 놓일 때 자기정렬 되는데, 이것에 대하여는 동시에 출원된 특허출원 "탄성용 홈의 범프"를 보아라. 상기 탄성 범프(206) 때문에, 전기적인 접촉은 열팽창에 기인한 변위가 발생하여도 접촉은 유지될 것이다. 도 2에 도시된 상기 제1 및 제2신호경로(212, 224)는 상기 탄성 범프(206)와 V홈(202)의 양측벽이 동일한 평면으로 덮여지기 때문에 2배로 안전하다는 것을 암시한다. 다르게 말해서, 큰 변위가 발생하고 상기 범프(206)의 일측벽이 V홈(202)에 접촉한다면, 전기적인 접촉은 여전히 유지될 것이다. 상기 제1 및 제2접지경로 또는 평면(210, 226)은 알맞은 금속으로 이루어 진다. 상기 제1신호경로 금속(212)은 절연표면 산화층으로부터 자유로운 금속, 즉, 귀금속으로 될 필요가 있다. 상기 제2신호경로 금속(224)은 절연표면 산화층으로부터 자유로운 가소성 금속, 예컨대, 금으로 될 필요가 있다. 상기 경로 및 접지 금속층은 절연층(210)에 의해 분리된다. 상기 제1절연층(214)은 V홈벽을 확실하게 커버하는 절연층, 예컨대, 파릴렌(parlene)으로 구성한다. 상기 제2절연층(224)은 절연층, 또는 범프(206)와 동일한 탄성재료로 이루어진다.
본 발명은 임의로 작용하는 2개 부분에 대한 고정밀도 탄성 정렬을 토대로 하는데, 탄성 범프는 고정밀도 정렬 및 플렉시블한 탄성 전기 커넥터에 이용된다. 패턴형성된 금속층은 다수의 전기압력형 비영구적인 접속을 하는데 이용된다. 이러한 접속은 고속 데이터 송신을 위하여 조정된 임피던스이다.
가장 정확한 정렬은 정렬 홈(202)이 실리콘(100) 웨이퍼의 이방성 에칭을 이용하여 만들어진다. 유사하게, 가장 완전한 탄성 범프(206)는 이방성 에칭(100) 실리콘 웨이퍼와 고정밀도 리스그래피, 확실하게 커버하는 분리 매개층(conformally covering release agent layer) 및 치료가능한 실리콘 혼합물을 이용하여 형성될 것이다. 동시에 출원된 특허출원 "탄성 범프를 만드는 방법" 및 "탄성 위치결정용 홈의 범프"는 상기 범프와 홈이 만들어지고 정렬되는 방법이 더욱 상세히 기술된다. 상기 V홈(202) 및 절단된 범프(206)를 만들 때, 부분은 이전에 정렬한 곳에 위치되어 상기 범프(206)의 상면은 상기 홈(202)의 주변내에 있게 된다. 조심스럽게 압력(218, 220)을 제공함으로써, 상기 범프의 가능한 중력 경사벽(230, 232)은 상기 범프(206) 또는 홈(20)의 베이스 표면에 평행한 방향으로 고정밀도 정렬을 한다음 상기 홈(202)의 범프(206)를 정렬하는 경사벽(222, 228)상에 슬라이드 할 것이다. 상기 홈(202)의 범프(206)에 관한 리소그래피를 이용하는 고정밀도로 위치되는 경로(212, 224)는 자동으로 정렬되고, 상기 범프(206)의 탄성을 이용하는 상기 경로(212, 224)는 마이크로 결정화에 의한 미세한 두께, 금속 거칠기에 상관없이 그것의 한쪽에 접촉할 것이다. 또한, 상기 탄성 때문에, 상기 부품(204, 208)사이의 팽창의 적은 차이는 접촉을 잃지 않게 하거나 상당한 힘에 의하여 부품(204, 208)을 노출시키지 않게 할 수 있다.
상기 커넥터(200)를 만드는 방법은 본원에 기술된다. 폴리싱된(100) 실리콘 웨이퍼, 즉, 이러한 웨이퍼는 상기 주형 웨이퍼(mould wafer)로 언급되고, 상기 주형 웨이퍼의 결정축 방향에 관하여 잘 정렬되는 마스크를 이용하여 레지스트가 도포되고 패턴형성되는 SiN을 이용하여 덮여진다. 상기 마스크에 의해 정의된 구멍이 상기 SiN층에 에칭되면, 상기 주형 웨이퍼는 이방성 에칭제로 노출되어, 측벽이 상기 실리콘{111} 평면에 의해 제한되는 홈을 만든다. 상기 에칭은 완전하게 연장된 구조로 에칭될 때 까지 계속되거나 이것에 앞서 중지되어, 절단된 연장구조를 형성한다.
비슷하지만 미러된 고도의 정밀도로 상기 제1마스크를 복사한 마스크는 동일한 절차에 의해 정렬된 부분을 포함하는 웨이퍼의 비슷하지만 미러된 홈을 얻는데 이용된다. 이러한 홈들은 상기 제1웨이퍼의 홈보다 깊게 되어야 한다. 또한, 상기 주형 웨이퍼는 탄성 범프를 주형하는 기판에 자기정렬될 수 있는 정렬구조를 포함한다. 상기 주형 웨이퍼는 탈형제(release agent)로 덮여서, 정교한 형상을 보존하기 위하여 매우 얇게 증착된다. 범프에 제공될 부품에 대한 가장 합리적인 절차는 일반적으로 처음에 금속층 및 절연층을 생성하는 것이다. 비분리 기판으로써 평판 또는 주형 웨이퍼중 한개는 스피닝, 스크래핑(scraping) 또는 분무를 이용하여 제어된 두께로 치유가능한 탄성 화합물로 덮여진다. 상기 주형 웨이퍼 및 비분리 기판은 상기 화합물로 기판 반대표면을 습윤할 수 있는 상기 범프 대 기판구조를 정확하게 정렬하기 위한 정렬특징을 이용하여 압축 성형된다. 상기 패키지는 공기 거품을 제거하기 위하여 진공상태로 되고, 상기 화합물을 치료하기 위하여 상승온도에 위치된다. 상기 주형 웨이퍼는 상기 기판으로부터 분리된다. 경화 주형 웨이퍼 및 기판을 이용하는 것은 상기 주형으로 화합물을 밀폐 고정하기 때문에 진공상태로 행해질 것이다. 특별한 어플리케이션에 대하여 상기 기판은 플렉시블한 재료로 만들어져서 분리를 용이하게 할 것이다.
상기 범프 구조 부분에 대하여 가장 합리적인 절차는 상기 금속층(226) 및 절연층(214)을 처음에 만든 다음, 범프를 만들고, 각각의 금속 경로(224)는 상기 범프에 걸쳐 패턴형성되고, 비어를 통하여 이전의 금속층에 접촉한다. 원리적으로, 처음에 상기 접지경로 또는 평판을 만든 다음, 상기 범프상에 금속 및 절연의 증착을 계속할 것이다. 그러나, 이것은 상기 범프 아래로 라인 또는 접지 평면이 통과할 가능성을 배제하고, 다양한 절연 및 금속 경로가 상기 플렉싱한 범프상에 생존하기에 충분히 플렉시블하게 되는 케이스는 아니다.
분리되기 전에 레이저 또는 IC:s 또는 기판상에 이미 현존하는 구조로 정렬된 포토리소그래피 마스킹을 이용함으로써, 홈은 이방성 에칭 또는 다른 기술을 이용하여 만들어진다. 상기 홈이 파인 부분(204)은 정상적으로 처리된다. 즉, 상기 절연층(214)과 금속 경로(212)를 증착하는 것 이외에 상기 금속층(210)과 절연층 (214)을 증착하여, 상기 홈(202)의 정렬 특성을 보존한다. 상기 레지스트는 상기 레지스트에 노광된 패턴의 해상도를 얻기 위해서 충분히 노광되어야 하고, 상기 노광 장비의 촛점 깊이도 충분해야 한다.
상기 홈등을 분리한 후, 홈은 상기 범프된 부분, 즉, 상기 범프를 가진 자기정렬 홈상에 위치되어야 한다. 상기 범프 및 홈의 형성과 크기에 따라, 사전 정열한 정도는 변한다.
원칙적으로, 상기 절연층 및 금속 경로의 증착과 패턴형성을 한 다음, 상기 홈영역으로부터 금속과 절연을 에칭하고, 상기 홈을 패턴형성하여 에칭한 다음, 상기 금속 경로와 절연 및 레지스트를 다시 증착하고 패턴형성시켜 단지 국부적으로 이용될 것이다.
상기 부분이 외부의 압력을 이용하여 결합함으로써, 상기 부품을 대체 또는 수선하기 위한 정렬구조로 쉽게 분리될 수 있게 영구적인 부착을 하지 않는다.
상기 범프의 바깥쪽에 주형된 재료의 얇은 부분에 있어서, 비어는 금속경로로 형성되어 상기 범프에 매우 밀접하게 접촉된다.
도 3은 제1의 변경 실시예이다. 도 3은 2배 밀도 커넥터를 갖는 가능성을 도시한다. 상기 제조 공정단계 및 재료는 도 2에 기술한 경우와 일치한다. 그러나, 도 3에 도시한 경우에, 상기 범프 및 홈의 각 측면상에 2개의 다른 경로가 있다. 상기 경로 패턴은 도 5의 버스접촉에 대한 계략 상부도가 도시된다.
본 발명의 제2의 변경 실시예는 도 4에 도시된다. 상기 제조공정 및 재료는 상기 접지평면이 비어를 이용하는 신호라인의 레벨에 접속되는 것 이외에 도 2에 기술한 경우와 일치한다. 도 4는 상기 커넥터를 통한 신호경로 다음에 접지경로를갖는 자기정렬되고 임피던스 조정된 커넥터의 계략 절단도를 도시한다. 신호라인과 접지평면상에 최대의 전기적인 성능을 얻기 위해서 동일한 탄성범프를 이용하여 동일한 위치에 접속된다.
도 5는 도 3의 실시예의 2배 밀도 커넥터로써 자기정렬되고 임피던스 조정된 커넥터의 계략 상부도를 도시한다.
도 6a-b는 변경 커넥터(600)의 절단도를 도시한다. 상기 커넥터(600)는 제1부분(602) 및 제2부분(604)을 갖는다. 상기 제1부분은 상기 부분(602)의 모서리를 따라 신호경로 (606)를 갖고, 도 6b를 보면, 상기 제1부분의 하부의 접촉 패드 (612)에 접속된다. 상기 제2부분(604)은 상기 안내 프레임(610)을 따라 기판(614)과 신호경로(608)상에 안내 프레임(610)을 갖는다. 상기 2개의 부분은 상기 각 부분의 적어도 한개의 모서리가 경사벽(616, 618)을 갖는 구조를 갖는다. 칩이 경사벽에 제공된다면, 정상 패드는 상기 경사벽을 걸쳐 연장하고 상기 안내 프레임을 초기에 기술된 바와 같이 패턴형성된 금속 경로에 정합하는 경로로 바꾸어 질 수 있다.
이전에 기술한 양호한 실시예는 수정되었지만, 정확도에 약간의 손실은 있다. 상기 범프는 상기 홈과 다른 형태를 갖는다. 이러한 이유 때문에, 이방성 에칭을 이용하지는 않고, 오히려 다른 에칭이나 정합을 이용한다. 이러한 이유 때문에, 상기 홈 및 범프는 자기 중심화 방법(self centring fashion)으로 상기 홈에 고정하여 접촉한다. 상기 화합물은 실리콘, 예컨대, 폴리우레탄 또는 다른 탄성 또는 반탄성 화합물이 될 수 있다.
몇가지 단계를 반복함으로써, 플렉시블 주형은 기판으로부터 주형을 분리하기 쉽지만 정확도가 떨어지게 만들어진다.
상기 금속 패턴화 해상도가 상기 범프의 최소 크기보다 좋다고 가정하면, 상기 양호한 실시예는 1차원의 최고 접촉밀도, 즉, 가장 밀접한 라인 간격을 제공한다. 상기 범프의 최소 크기가 금속 패턴화 해상도와 같다면, 영역당 보다 큰 접촉밀도를 얻는 것이 가능해질 것이다. 이러한 경우에 자기 중심화하는 많은 슈퍼 마이크로 범프는 표면상에 조밀하게 패키징되는데, 상기 금속은 상기 범프상에 패턴화되지는 않지만 상기 범프 바깥쪽에 이용될 수는 있다.
이러한 경우에, 상기 접속은 상기 범프의 매우 작은 크기 때문에 임피던스가 제어될 수 있다. 그러나, 이것은 상기 구조에 대량의 정렬 특성이 없다면 매우 작은 홈의 주변에 상기 범프의 피크로써 사전정렬하기에 훨씬 어렵게 될 것이다.
탄성재료가 상기 홈의 벽에 확실하게 증착될 수 있다면, 단단한 범프는 대신에 이용된다. 이것을 수행하는 한가지 방법은 주형을 채우지만 모든 홈을 채우지 않는 주형을 이용하여, 탄성 화합물이 치유할 수 있는 홈 벽에 미세한 거리를 남김으로써 가능해질 것이다.
현재와 같은 형태의 접속을 하는데 몇가지의 가능한 어플리케이션이 있다. 버스는 동일한 평면의 MCM:s 사이를 접촉하거나, 적층된 MCM:s 사이의 수직신호 전송은 통과 홀(through-hole) 비어와 접속하여 이루어 질 수 있다. 필요한 다른 팬 아웃 방법과 결합으로, 이것은 미세한 피치 고주파 커넥터로써 이용될 수 있고, 정확한 특성 임피던스를 유지하는 동안 일반적인 전기 접속보다 훨씬 작은 공간을 차지할 것이다. 이것은 미세한 피치와 높은 정렬 및 상기 접지 평면이 접촉점을 이루는 사실 때문이다.
전자소자를 제조하는 표준 공정기술 이외에, 이러한 커넥터 소자는 V홈 에칭, 범프의 주조, 절연체 피복의 증착 및 여러단계에 걸친 리소그래피와 같은 공정을 요구한다. 이러한 모든 것은 현존하거나 수정된 반도체/박막 공정에 의해 이루어 진다.
최대의 정확도를 얻기 위해서, 매우 비슷하고 얇은 층으로써 상기 주형을 탈형제로 덮는 수단이 있어야 한다. 이러한 방법은 앞서 기술한 바 있다. 이러한 최대의 정확도 때문에 비등방성 에칭에 이용될 수 있는 결정방향으로 정렬된 표면에 단결정은 상업용 실리콘 웨이퍼로 이용할 수 있다.
절연체 금속 및 레지스트 층은 층 두께 및 상기 홈과 범프의 지형과 비교하여 상당히 유사하게 증착시킬 필요가 있다. 이러한 금속층 증착에 대하여, 이것은 표준 박막 증착 기술을 이용하는 케이스이다. 상기 절연체에 대하여, 스핀 코팅은 재료를 한정하여 이용할 수 없다. 그러나, 여전히 많은 재료들이 있고, 예컨대, 파릴렌 방법으로부터 선택하여 처리한다. 레지스트의 상기 선택은 대다수의 레지스트가 스핀코팅으로 증착되는 것과 같이 더욱 협소해져서 이러한 경우에는 상상이 되지 않는다. 지금까지 2개의 공지된 대안이 있다. 한가지는 신규한 레지스트 재료를 이용하여 진공증착으로 증착하는 것이다. 이러한 방법은 상업용 공정에 이용할 수 없지만, 레지스트 특성을 가지고 이러한 방법으로 증착될 수 있는 상업적으로 이용가능한 재료가 있다. 다른 대안은 전기 도금이 되는 레지스트의 타입이다. 프린트 배선판상에 통로 평판 구멍을 보호하기 위하여 상업적이고 기본적으로 이용할 수 있다. 이렇게 전기 도금한 레지스트는 성장을 위하여 바이어스 될 수 있는 금속층이 필요하고, 상기 범프와 홈상에 패턴형성될 필요가 있는 유일한 층인 금속층이 될 것이다. 또한, 절연체는 비어를 얻기 위하여 패턴형성될 필요가 있다. 그러나, 레지스트의 두께가 불균일할지라도 패턴형성하기 위하여 구멍 또는 홈을 덮는데 레지스트를 이용할 수 있는 범프위에나 홈안에 레지스트가 있지 않고, 오히려 외부에 있을 수 있다.
마이크로 머시닝 기술을 이용하는 고밀도 커넥터는 종래의 커넥터와 매우 동일하게 보이지만 훨씬 작은 크기로 되는 마이크로 부품을 만들기 위하여 도시된다. 이것은 에지형 커넥터이고, 원칙적으로, 너무 작아서 상기 라인 패턴의 물리적인 팬 아웃이 필요없다. 그러나, 고밀도 커넥터들은 메탈라이제이션의 집적부분에 만들어 지지 않는다. 대신에, 상기 커넥터는 납땜이나 사용되는 것과 동일하게 필요한 개별부품이다. 이것에 대한 강도 및 마모 저항에 관하여는 공지되어 있지 않다.
탄성 범프는 한개의 경로에 이용되는 것이 도시된다. 여기서 각 경로는 반대 기판상의 표면을 정합하는 한개의 개별 범프를 가진다. 원칙적으로, 탄성범프는 물리적인 팬 아웃이 필요없을 만큼 작게 만들어 질 수 있다. 이러한 경우에, 탄성 범프들은 제어된 임피던스로 간주될 수 있다. 그러나, 이러한 방법은 고유의 정렬 수단이 부족하다.
개별적으로 조정된 정확도를 갖는 개별 마이크로 부품을 필요로 하는 해법은 이전에 위치된 많은 항목이 리소그래피 방법으로 만들어지는 공정처럼 박막과 비교하여 결코 저렴하지 않다.
도 7은 다른 커넥터 범프(700)의 절단도를 도시한다. 상기 커넥터 범프는 2개의 금속층 구조, 즉, 유전 매체(704) 및 탄성구조(216)로 이루어진다. 상기 금속층 구조는 접지경로 또는 평면(702) 및 신호경로(706)가 될 수 있다. 상기 접지 평면(702)은 상기 범프가 탄성구조(216)에 포함하는 범프(206)상에 만들어진다. 또한, 상기 접지평면은 상기 절연체(704)를 부분적으로 커버하는 절연체(704)를 통하여 접속한다. 상기 다른 금속층 구조, 즉, 상기 신호경로(706)는 상기 유전 매체(704)상에 만들어진다.
상기 기술된 본 발명은 본 발명의 특징 및 정신에 벗어남이 없이 특정 형태로 구현될 수 있다. 따라서, 본 실시예는 도시되고 제한되지 않은 모든 관점에서 고려되고, 본 발명의 범위는 상세한 설명보다 첨부한 청구범위에 의해 기술되고, 상기 청구범위 내에 모든 변경도 포함된다.

Claims (7)

  1. 적어도 한개의 경사벽을 갖는 적어도 한개의 제1부분 및 제2부분을 구비한 커넥터에 있어서,
    상기 제1부분의 경사벽(228, 616) 및 제2부분의 경사벽(230, 418)은 동일한 경사이고, 상기 제1부분은적어도 한개의 전도경로(212, 606)를 갖고, 상기 제2부분은 적어도 한개의 전도경로(224, 608)를 갖으며, 상기 전도경로들은 제1부분 및 제2부분이 함께 결합될 때 서로 접촉하는 것을 특징으로 하는 커넥터.
  2. V홈을 갖는 제1부분 및 범프를 갖는 제2부분을 구비한 제1항에 있어서, 상기 V홈(202)은 적어도 한개의 전도경로(212)를 갖고, 상기 범프 구조(206)는 적어도 한개의 전도경로(224)를 갖고, 상기 범프는 상기 V홈에 고정하며, 상기 전도경로는 상기 제1부분(204) 및 제2부분(208)이 함께 결합될 때 서로 접촉되는 것을 특징으로 하는 커넥터.
  3. 제2항에 있어서, 상기 제1부분(204)은 2개의 금속층 구조, 즉, 적어도 한개의 제1전도경로(212) 및 적어도 한개의 제1접지평면(210)을 갖는데, 상기 금속층은 상기 V홈(202)을 커버하는 것을 특징으로 하는 커넥터.
  4. 제2항에 있어서, 상기 제2부분(208)은 2개의 금속층 구조, 적어도 한개의 제2신호경로(224) 및 적어도 한개의 제2접지평면(226)을 갖는데, 상기 신호경로는 부분적으로 상기 범프(206)를 커버하는 것을 특징으로 하는 커넥터.
  5. 제2항에 있어서, 상기 제2부분(208)은 적어도 한개의 전도경로(706), 적어도 한개의 접지평면(706) 및 절연체(704)로 구성하는 2개의 금속층 구조를 갖는데, 상기 접지평면 및 전도경로는 상기 범프(206)의 상부에 만들어지고, 상기 절연체는 상기 접지평면으로부터 상기 전도경로를 분리하는 것을 특징으로 하는 커넥터.
  6. 제2항에 있어서, 상기 전도경로는 2배 밀도 금속층으로 구성하고, 상기 제1부분(204)은 적어도 한개의 제1신호경로(306), 적어도 한개의 제3신호경로(310) 및 적어도 한개의 제1접지평면(302)을 갖는데, 상기 금속층은 상기 V홈(202)을 커버하고,
    상기 제2부분(208)은 적어도 한개의 제2신호경로, 적어도 한개의 제4신호경로(312) 및 적어도 한개의 제2접지평면(304)을 갖고, 상기 신호경로들은 상기 범프(206)를 부분적으로 커버하고,
    상기 제1 및 제3신호경로(306, 304) 및 제2 및 제4신호경로(310, 312)는 상기 제1부분과 제2부분이 결합할 때 서로 접촉하는 것을 특징으로 하는 커넥터.
  7. 제2항에 있어서, 상기 전도경로는 2배 밀도 금속층, 적어도 한개의 제1신호경로(402)를 갖는 제1부분(204) 및 적어도 한개의 제1접지경로(406)로 이루어지는데, 상기 제1신호경로는 상기 V홈(202)을 부분적으로 커버하고,
    상기 제2부분(208)은 적어도 한개의 제2신호경로(408) 및 적어도 한개의 제2접지경로(408)를 갖는데, 상기 상기 금속층은 상기 범프(206)를 커버하고, 그 결과, 상기 제2접지경로는 상기 V홈을 커버하며,
    상기 제1 및 제2신호경로 및 상기 제1 및 제2접지경로는 상기 제1 및 제2부분이 결합할 때 서로 접촉하는 것을 특징으로 하는 커넥터.
KR1019997005197A 1996-12-19 1997-12-19 고밀도 전기 커넥터 KR20000069419A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9604677A SE516011C2 (sv) 1996-12-19 1996-12-19 Tätpackade elektriska kontaktdon
SE9604677-6 1996-12-19

Publications (1)

Publication Number Publication Date
KR20000069419A true KR20000069419A (ko) 2000-11-25

Family

ID=20405043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997005197A KR20000069419A (ko) 1996-12-19 1997-12-19 고밀도 전기 커넥터

Country Status (11)

Country Link
US (1) US6042391A (ko)
EP (1) EP0951739B1 (ko)
JP (1) JP3954111B2 (ko)
KR (1) KR20000069419A (ko)
CN (1) CN1145216C (ko)
AU (1) AU5505598A (ko)
CA (1) CA2275632A1 (ko)
DE (1) DE69736488T2 (ko)
SE (1) SE516011C2 (ko)
TW (1) TW315518B (ko)
WO (1) WO1998027596A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166437A (en) * 1999-04-12 2000-12-26 International Business Machines Corporation Silicon on silicon package with precision align macro
US6411754B1 (en) 2000-08-25 2002-06-25 Corning Incorporated Micromechanical optical switch and method of manufacture
US6495396B1 (en) * 2001-08-29 2002-12-17 Sun Microsystems, Inc. Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices
EP1782078B2 (en) * 2004-06-21 2019-10-16 Capres A/S Method and apparatus for providing probe alignment relative to supporting substrate
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
DE102007027434A1 (de) * 2007-06-14 2008-12-18 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske
KR100951456B1 (ko) * 2007-12-26 2010-04-28 아이볼타(주) 전기 접속 시스템
US7741652B2 (en) * 2008-03-07 2010-06-22 Visera Technologies Company Limited Alignment device and application thereof
US9136259B2 (en) 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
US9786584B2 (en) 2012-09-04 2017-10-10 Infineon Technologies Ag Lateral element isolation device
US9017092B1 (en) 2014-05-07 2015-04-28 Microsoft Technology Licensing, Llc Electronic connector
US9728915B2 (en) 2015-05-19 2017-08-08 Microsoft Technology Licensing, Llc Tapered-fang electronic connector
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US9660380B1 (en) 2016-01-22 2017-05-23 Microsoft Technology Licensing, Llc Alignment tolerant electronic connector
US9705243B1 (en) 2016-02-12 2017-07-11 Microsoft Technology Licensing, Llc Electronic connector with C-shaped tapered extension
US10750614B2 (en) * 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
US10511127B2 (en) 2018-03-20 2019-12-17 Microsoft Technology Licensing, Llc High-speed electronic connector
TWI708333B (zh) * 2018-06-21 2020-10-21 矽創電子股份有限公司 凸塊結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553633A (en) * 1966-02-28 1971-01-05 Albert A Ondrejka Multi-contact separable electrical connector
US3465435A (en) * 1967-05-08 1969-09-09 Ibm Method of forming an interconnecting multilayer circuitry
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5071363A (en) * 1990-04-18 1991-12-10 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
US5118299A (en) * 1990-05-07 1992-06-02 International Business Machines Corporation Cone electrical contact
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
US5097101A (en) * 1991-02-05 1992-03-17 Tektronix, Inc. Method of forming a conductive contact bump on a flexible substrate and a flexible substrate
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
DE4438053C2 (de) * 1994-10-25 2002-05-02 Harting Elektrooptische Bauteile Gmbh & Co Kg Verfahren zum Herstellen einer elektrisch leitfähigen Struktur
US5743747A (en) * 1997-01-13 1998-04-28 Hughes Electronics Dimpled connector

Also Published As

Publication number Publication date
US6042391A (en) 2000-03-28
JP2001506414A (ja) 2001-05-15
CN1145216C (zh) 2004-04-07
EP0951739A1 (en) 1999-10-27
DE69736488D1 (de) 2006-09-21
SE516011C2 (sv) 2001-11-05
JP3954111B2 (ja) 2007-08-08
SE9604677D0 (sv) 1996-12-19
TW315518B (en) 1997-09-11
DE69736488T2 (de) 2007-03-15
CN1241297A (zh) 2000-01-12
AU5505598A (en) 1998-07-15
EP0951739B1 (en) 2006-08-09
CA2275632A1 (en) 1998-06-25
SE9604677L (sv) 1998-06-20
WO1998027596A1 (en) 1998-06-25

Similar Documents

Publication Publication Date Title
KR20000069419A (ko) 고밀도 전기 커넥터
US5515604A (en) Methods for making high-density/long-via laminated connectors
US5998875A (en) Flip-chip type connection with elastic contacts
US6060893A (en) Carrier having slide connectors for testing unpackaged semiconductor dice
US7129725B2 (en) Semiconductor test interconnect with variable flexure contacts having polymer material
US4813129A (en) Interconnect structure for PC boards and integrated circuits
US6242932B1 (en) Interposer for semiconductor components having contact balls
US5373627A (en) Method of forming multi-chip module with high density interconnections
US6242279B1 (en) High density wire bond BGA
US6002180A (en) Multi chip module with conductive adhesive layer
KR101018419B1 (ko) 싱글 마스크 비아 방법 및 장치
US9281268B2 (en) Method for fabricating multi-chip module with multi-level interposer
JP2001506417A (ja) 集積回路用パッケージ構造
US4377316A (en) High density interconnection means for chip carriers
KR20000016520A (ko) 비아 매트릭스 중간층을 갖는 다층 회로 및 그 제조 방법
JPH05205832A (ja) フレキシブルテープ構造及びフレキシブルテープ形成プロセス
US7911048B2 (en) Wiring substrate
US6819127B1 (en) Method for testing semiconductor components using interposer
US20080099232A1 (en) Three-dimensional printed circuit board for use with electronic circuitry
KR20000069626A (ko) 탄성 접촉하는 플립칩형 접속
US20030030455A1 (en) Test probe having a sheet body
JP3450417B2 (ja) 高密度積層形のコネクタ及びその製造方法
CA1228179A (en) Packaging microminiature devices
JPH10209216A (ja) チップサイズパッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application