KR20000069626A - 탄성 접촉하는 플립칩형 접속 - Google Patents

탄성 접촉하는 플립칩형 접속 Download PDF

Info

Publication number
KR20000069626A
KR20000069626A KR1019997005628A KR19997005628A KR20000069626A KR 20000069626 A KR20000069626 A KR 20000069626A KR 1019997005628 A KR1019997005628 A KR 1019997005628A KR 19997005628 A KR19997005628 A KR 19997005628A KR 20000069626 A KR20000069626 A KR 20000069626A
Authority
KR
South Korea
Prior art keywords
chip
flip chip
substrate
bump
elastic
Prior art date
Application number
KR1019997005628A
Other languages
English (en)
Inventor
헤셀봄릴레브롤흐잘말
보되잰페터
헨트젤한스
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20000069626A publication Critical patent/KR20000069626A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 탄성 접촉부를 가지는 자기 정렬 플립칩의 장착 구조에 관한 것이다. 본 발명은 자동 정렬 구조와 결합되는 비영구적인 접합을 달성하기 위해 문제점을 해결한다. 본 발명은 부품들의 연속적인 중심 집중을 확실하게 하는 대칭적인 탄성 정렬을 제공한다. 이것은 원형으로서 이방성 에칭 실리콘을 사용하여 성형된 탄성체 범프 구조(204)를 가지는 기판(202)에 기초하는 플립칩 구조(200)를 사용함으로써 달성된다. 기판상의 탄성 범프(204)의 패턴은 플립칩(214)상의 패드 패턴 (210)에 대응한다. 범프(204)는 금으로 코팅될 수 있고, 전기 접촉부(206)로서 및 수직 배치를 위해 작용한다. 범프(204) 근처에는, 플립칩(214)의 경사진 벽(222)과 동일한 형상의 경사진 프레임 벽(220)을 가지는 탄성 물질의 안내 프레임(212)이 존재한다.

Description

탄성 접촉하는 플립칩형 접속{FLIP-CHIP TYPE CONNECTION WITH ELASTIC CONTACTS}
전자 분야의 기술적인 혁신으로 말미암아 빠르고 컴팩트한 시스템을 가능하게 하였다. 많은 분야에서 경량의 컴팩트한 구조는 본질적으로 필요하다. 또한, 이러한 기술적인 혁신은 서로 통신할 필요가 있는 다수의 부품을 설치한 매우 복잡한시스템쪽으로 진행해 갔다. 상기 신규 시스템이 다른 부품사이에 빠른 액세스 요청을 충족하기 위해서, 상기 시스템의 다른 부품간에 경로의 길이는 임의의 한도내에서 유지되어야 한다. 시스템이 복잡화될수록, 부품 사이의 경로의 길이도 길어진다. 그러한 부품사이의 최대 허용 길이를 초과하지 않기 위해서, 이 부품들은 점점 더 작게 제조되어 왔고, 또한 더욱 조밀하게 패키징되었다. 따라서, 멀티 칩 모듈이 개발됨으로써 캡슐화되지 않은 집적 회로(IC)를 매우 조밀하게 패키징하게 되었다.
IC 칩을 다양한 기판에 장착할 때, 몇가지 요건을 충족시켜야 한다. 이러한요건에는 개선된 전기 성능; 확실한 접촉; 기계적인 피로; 분리 가능 칩 조립 및 냉각이 있다.
전기 성능은 와이어 접착을 땜납 범프(bump) 및 가능하다면 마이크로 범프로 대체함으로써 개선될 수 있다. 플립칩 기술을 사용하는 문제점은 간접수단을 이용하는 것 이외에 칩을 위치시킬 때 정렬을 확인하고 제어할 수 없다는 것이다. 이로 말미암아 정렬 문제 때문에 소형화시킬 수 있는 정도가 제한된다.
다른 문제점은 수축성 접착제와 결합하는 입자 또는 금속 범프를 이용하여 금속접촉, 납땜, 영구적인 압력접촉에 영구적인 금속중 한개로 연결하는 경우에 신뢰할 수 있는 접촉이 얻어진다는 것이다.
또 다른 문제점은 접착 와이어들이 기계적인 피로에 대한 요건을 충족시킬지라도, 최적의 주파수 성능을 낼 수 없다는 것이다. 플립칩에 대하여, 부분적인 해결안만이 존재한다. 다른 땜납 조성물은 다소의 탄성 또는 내구성을 가질 수 있다. IC와 기판 사이의 나머지 공간을 채우는 것은 힘을 균등하게 하고 칩상의 범프측 및 범프로부터 변형을 경감시킨다. 또한, 반도체의 열 팽창 계수에 가까운 열 팽창 계수를 가지는 기판 재료를 선택하는 것이 실질적으로 도움이 되지만, 비용이 많이 들고 다른 시스템과 호환이 되지 않을 수 있다. 상기 변형을 감소시키는 방법은 특히 분해를 어렵게 만든다. 땜납 제거는 시스템의 나머지 부분에 위험을 초래할 수 있다.
통상의 칩들은 기판 및 용도에 따라 공융 땜납, 은 에폭시 또는 다른 접착제를 사용하여 칩 후방에 부착함으로써 장착되어 왔다. 칩 부착 후에, 전기 접속은 와이어 본딩을 이용하여 이루어졌다. 최초에 단일 칩을 캡슐화하기 위하여 특정 이송기 또는 리드 프레임(lead frame)상에만 부착되는 것으로부터, 멀티 칩 모듈(MCM)/하이브리드와 같은 대형 조립내에 또한 보드상에 직접 칩을 장착하는 것이 개발되어 왔다. 특히 보드에 대하여, 칩과 보드 사이에 열 팽창이 일치하지 않는 문제점이 존재한다. 이것은 많은 경우에 충분히 유연성을 가진 접착제를 사용함으로써 해결된다. 전기 접속이 와이어에 의해 이루어짐으로써, 이들은 열 이동을 조종할 수 있다. 와이어는 칩상의 패드 피치가 보드용 기판상에서 이용할 수 있는 것보다 훨씬 미세한 물리적인 팬 아웃을 수행할 목적으로 제공한다. 그러나, 와이어를 사용하여 칩을 접속하는 칩이 여분의 인덕턴스를 포함하고, 많은 경우에, 유효하게 시스템 성능을 제한하여 실현된다. 또한, 많은 접속을 하는 칩에 대하여 와이어 본딩은 와이어씩 동작하기 때문에 비용이 많이 들게 될 수 있다.
그러므로, 다른 칩 접속방법이 개발되어 왔다. 한가지 방향은 모든 칩 패드에 동시에 부착되는 필름에 의해 제공된 사전 형상 전도경로를 이용하는 것, 이른바, 테이프 자동 본딩(tape automated bonding)(TAB)을 이용하는 것이다. 이것은 접지면이 필름 구조내에 포함되지 않는 경우 인덕턴스를 개선할 필요가 없다.
다른 주요 방향은 소위 플립칩 접속을 이용하는 것이다. 여기에서, 상기 칩은 기판에 직면하는 패드 측면을 기판에 직접 접속한다. 이것은 땜납의 범프 또는 전도성 접착제를 사용함으로써, 상기 칩 패드를 기판 패드에 영구적으로 부착한다.
다른 방법으로는, 땜납 범프는 예컨대, 전해 침전을 사용하여 제조된다. 그 후 칩은 장착될 위치에 배치되고, 유기 접착제가 칩과 기판 사이에 유입되기 전이나 후에, 경화할 때 수축의 성질을 갖는다. 따라서, 상기 칩과 기판은 서로를 향해 압축되고, 전기 접촉이 범프와 정합하는 패드 사이에 형성된다. 이것은 인덕턴스를 매우 작게 만들지만, 기판이 칩의 패드 피치와 동일한 분해능을 갖도록 요구한다.
열적으로 유도된 피로는 덜 중요한 범위에 작업하는 경우 땜납을 변경하거나 하부 충전재(underfill)를 사용함으로써, 즉 전체 칩 및 기판 사이에 경화성 접착제를 주입함으로써, 열적 오정합의 응력을 분배하여 그 범프의 변형 부분을 경감시키는 것으로 알려졌다. 그러나, 상기 칩상에 유도된 새로운 변형은 유해할 수 있다.
플립칩은 와이어 접착 및 TAB를 행하는 것과 같이 상기 패드가 칩주변에 있을 필요가 없기 때문에, 상기 팬 아웃은 이러한 영역에 걸쳐 패드를 분포시킴으로써 해결될 수 있고, 따라서 훨씬 큰 공간을 가진 동일한 양의 패드를 배치할 수 있다. 이것에는 특별히 제조된 칩이 필요하다. 또한, 땜납 범프는 보드(/기판) 사이에 탄성 열팽창 차이는 없고, 이러한 칩은 상기 본드의 피로 및/또는 상기 칩에 가능한 손상을 일으킨다.
플립칩에 대한 또 다른 문제점은 불투명한 칩을 통해 상기 범프 및 정합 패드를 볼수 없기 때문에 상기 칩을 기판에 정렬하는 것이다. 칩 재료에 투명한 IR 광을 사용하는 몇 가지 예에서, 그 IR 광이 기판 재료에 투명한 경우 및 너무 많은 금속 라인을 가지지 않는 경우가 이용될 수 있다. 통상의 절차는 칩 및 기판을 분리할 때 정렬 및 장착 장치에 그 칩과 기판을 정렬한 다음, 매우 정밀한 소정의 병진운동을 실행하는 것이다. 땜납의 경우에 있어서, 주조된 땜납 범프의 표면 장력은 임의의 한도내에서 사전 정렬이 된 경우 정렬을 향상시킬 수 있다. 접착제의 경우에 있어서, 이것은 상기 시스템에 의존하여 다소의 가능성이 있다. 기판이 현재 MCM에 대해 대부분의 경우와 같이 충분한 분해능을 갖는 경우, 그 패드 분해능의 한도는 땜납 표면 장력을 이용하지 않는 경우 배치 정밀도에 의해 설정된다. 땜납은 또한 환경적인 요건에 기인하여 대부분 단계적으로 제거되기 쉽다.
땜납 플립칩은 또한 매우 높은 배치 정밀도를 산출하는 것으로 보고된 바 있다. 그러나, 이것은 표면 장력 정렬 능력과 땜납 볼 크기 사이의 관계가 있을 때, 범프가 매우 소형으로 제조될 수 있음을 의미하는 것은 아니다.
종래의 방법은 위험하고 교체시 비용이 비싸다는 또 다른 결점을 갖는다. 다수의 개량된 시스템에서, 여러번 완전하게 테스트된 노출된 칩을 얻는 것은 매우 어렵다. 예컨대, 10개의 IC를 포함하는 MCM에 대해, 상기 칩의 수율이 90%인 경우 상기 MCM의 수율은 단지 35%만을 얻음으로써, 완전하게 테스트되지 않은 칩은 많이 있다. 그러한 낮은 수율에서, 교체에 의한 수선은 경제적으로 필수적이다. 기능을 하지 못하는 칩을 제거하기 위한 땜납 제거 또는 접착제 연화는 제거된 칩 아래의 패드 및 주변 칩 또는 다른 수동 소자를 더욱 수선하여 손상시킬 수 있는 위험한 절차이다.
수축성 접착제가 칩 범프와 기판 패드를 정합하는데 사용되는 강성 범프 방법에서, 매우 높은 정도의 편평도 및 범프 높이 정밀도는 모든 접촉 포인트가 확실하게 정합하는데 필요하다.
홈이 있는 패드와 정합하는 강성 범프를 사용하여 자기 정렬 접속을 설명하는 방법들이 있다. 이것은 정렬시에 도움이 되지만, 피치가 감소될 때 미리 정렬한 것의 허용 오차가 패드 크기의 일부분이기 때문에, 조악한 사전 정렬을 하는 않는다.
탄성막은 접촉 칩을 테스트하는데 사용된다. 여기에서, 범프는 강성이지만, 그 지지부는 가요성이며, 따라서 완전하게 편평하지 않은 칩에 대해서도 양호한 접촉을 가능하게 한다. 또한 이 막들상에 임피던스 제어 송신 라인을 생성할 수 있게 함으로써, 전속력으로 테스트가 실행될 수 있다.
Shy-Ming Chang 등에게 특허 허여된 미국 특허 5,393,697호는 합성 범프 구조 및 합성 범프를 형성하는 방법을 개시하고 있다. 범프들은 물질 증착, 리소그래피 및 에칭 기술을 사용하여 형성된다.
Frank K. Kulesza 등에게 특허 허여된 미국 특허 제5,196,371호는 전기 전도성 중합체에 의해 기판의 접착 패드와 플립칩의 접착 패드를 상호 접속하는 것을 개시하고 있다.
Noriko Kakimoto에 의해 특허 출원된 일본 특허 출원 제2-141 167 A호는 탄성 도전성 입자보다 직경이 작은 스페이서를 개시하고 있다. 스페이서의 높이는 범프 및 탄성 도전성 입자를 과도한 힘의 인가로부터 보호하기 위해 설정된다.
Aiichiro Umezuki에 의해 특허 출원된 일본 특허 출원 제63-59476호는 압축 중에 기계적인 힘을 방지하기 위한 범프와 금속 패드 중간의 탄성층을 개시하고 있다.
Nobuyoshi Onchi에 의해 특허 출원된 일본 특허 제61-137208호는 칩들을 함께 압축할 때 사용되는 범프를 포함하는 탄성 필름을 개시하고 있다. 압축 칩은 전극 칩이 탄성적으로 변형될 수 있고, 그 반발력은 전기 접속을 실행하기 위해 전극편들이 패드 부분을 향해 압축될 수 있게 한다.
본 발명은 전계장내에 부품을 정렬하는 장착 구조에 관한 것으로써, 특히 탄성 접촉하는 자기 정렬된 제거 가능한 플립칩형 칩의 접속에 관한 것이다.
도 1은 3차원 멀티칩 모듈의 단면도.
도 2는 탄성 전기 접촉부 및 내장 칩 정렬을 가지는 플립칩 구조를 도시하는 도면.
도 3은 웨이퍼의 단면을 절단하는 변형 톱날의 단면도.
본 발명이 해결한 한가지 문제점은 플립칩을 조립하는 동안 칩을 정렬하는 것이다. 칩을 기판에 정렬할 때, 일반인은 불투명 칩을 통해 범프 및 그 정합하는 패드를 보지 못한다.
본 발명은 분리 가능 접속, 즉 자동 정렬 구조와 결합되는 비영구적인 접합에 대한 문제점을 해결한다. 이것은 칩의 교체를 매우 쉽게 만드는데, 그 의미는 칩이 패드, 기판 패드, 다른 칩 또는 구성 요소에 손상을 가하지 않고 여러번 교체될 수 있음을 의미한다. 조악하고 정밀한 정렬은 모든 칩에 대해 동시에 얻어진다.
본 발명은 또한 열적인 불일치에 기인한 열적 피로에 대한 문제점을 해결한다.
탄성 및 쉽게 분리 가능한 플립칩의 자기 정렬은 본 발명에 의해 달성된다. 특히, 자기 정렬은 값싸게 교체할 수 있으며 동작시 위험이 없음으로, 이 방법은 실제 환경에서 완전히 테스트할 때 이용하는 것이 바람직하다.
금으로 배선된 탄성 범프에 대한 자기 정렬 탄성 플립칩형 칩 접속 해결안은 분리 가능한 전기 접속을 제공한다. 정렬 구조는 패드 피치를 매우 정밀하게 하는 고정밀도 자기 정렬을 제공하고, 여기에서 전체 탄성은 기계적인 피로 없이 열적 으로 불일치할 수 있다. 칩 조립은 시스템의 나머지 부분을 손상시킬 위험을 최소화하여 상당히 저렴한 비용으로 장착을 해제시킬 수 있다. 이것은 적절한 주파수에서 전체 개별 IC 테스트가 부분적으로만 가능한 더욱 복잡한 시스템에 대해 특히 중요하다.
범프 뿐만 아니라 정렬 구조는 탄성적이다. 대칭적인 탄성 정렬은 부품들이 또 다른 동시에 출원된 특허 출원 「탄성 배치를 위한 홈내의 범프」에 개시되어 있는 바와 다르게 전개할 지라도 부품들의 연속된 중앙 집중화를 보장한다. 칩 후면은 열 전도성을 향상시키지만 슬라이딩할 수 있도록 오일, 그리스(grease) 또는 액체 금속을 가질 수 있는 냉각판에 의해 압축된다. 칩 및 판의 동일하지 않은 팽창이 어느 하나의 부품에 응력을 가하지 않고 가능하며, 정렬 구조는 대칭적으로 생성되고, 가능한 수직 팽창은 탄성 범프에 의해 조절된다.
본 발명에서, 범프와 동시에 주조하는 정렬 특징이 존재한다. 실행되는 웨이퍼/칩 처리량에 의존하여, 과도하게 높은 패드 분해능은 칩 배치를 자동 정렬에 의해 얻을 때 얻어질 수 있다. 정밀 톱질이 실행되는 경우, 배치 정확도는 절단의 정밀도에 의존한다. 리소그래피에 의해 정의된, 즉, 서브 미크론의 정밀도를 가진 특수 구조 에칭을 잠재적으로 실행하는 경우, 배치는 임의의 특수 배치 장치 없이 대략 1 미크론의 정밀도로 행해질 수 있다.
본 발명에 사용되는 칩은 적당한 환경에서 사용되며 쉽게 교체된다. 이것은 또한 칩들이 일시적인 고체 부착없이 실제적인 환경에서 완전히 테스트될 수 있음을 의미한다. 그것은 현재 광범위하게 사용되는 TAB 프레임 및 칩 스케일 패키징만큼의 칩 이송기가 완전한 테스트를 가능하게 할 목적으로 사용하며, 노출된 칩과 비교하여 칩 접속의 성능을 향상시키거나 용이하게 하지는 않음으로써 경제적으로 그 결과가 클 수 있다.
본 발명에서, 범퍼는 기판상에 존재하고 편평도에 대한 요구를 경감할 수 있는 배선된 탄성 범프이다.
본 발명의 하나의 이점은 전기 접촉이 탄성 범프로 이루어져서, 임의의 땜납 또는 아교 접착하지 않고 칩의 배치 및 접촉을 가능하게 한다는 것이다.
본 발명의 다른 이점은 칩이 장착 중에 자기 정렬되는 것이다.
본 발명의 또 다른 이점은 수직 배치가 또한 자기 정렬되고 탈열제가 효율적인 냉각을 위해 칩상에 압착될 수 있도록 가요성이라는 것이다.
본 발명의 또 다른 이점은 땜납 또는 아교 접착이 없다는 것이다. 따라서, 칩은 쉽게 제거 및 교체될 수 있다.
본 발명의 또 다른 이점은 양호한 성능: 즉, 칩 접속부의 감소된 커패시턴스 및 인덕턴스; V형 홈 및 V형 범프 구조로 달성될 수 있는 양호한 높은 측면 정렬; 매우 정밀한 피치; 및/또는 매우 소형의 패드 및 범프를 얻는 것이다.
본 발명은 이제 바람직한 실시예의 상세한 설명 및 첨부되는 도면을 참조하여 더욱 상세하게 설명된다.
본 발명은 탄성 전기 접촉 및 내장 칩 정렬용으로 사용되는 여러 가지 마이크로 전자 시스템에 사용될 수 있다. 특히 칩들이 장착되기 전에 칩들의 품질을 결정하기 어려운 경우에 멀티 칩 모듈에 사용될 수 있다. 본 발명은 보드와 칩 사이의 열 팽창 계수의 높은 불일치에 기인하여 예컨대, 보드상의 플립칩에 대해 여러 가지 문제점이 있는 경우에 사용된다. 수선은 위험하고 비용이 많이 들며, 어떤 형태의 MCM에서는 근본적으로 불가능할 수도 있다.
도 1은 본 발명이 사용될 수 있는 예를 도시하지만, 이 영역으로 제한되지는 않는다. 본 발명은 물론 임의의 종류의 마이크로미터 또는 더욱 초마이크로미터 시스템에 사용될 수도 있다. 도 1은 3차원(3D) 멀티칩 모듈(100)의 단면도를 도시한다. 3D 모듈은 Si 또는 이 물질들에 제한되지는 않지만 다른 회로 기판, 예컨대, 다이아몬드, Ge, GaAs, Al2O3또는 SiC로 이루어지는 자체상에 장착되거나 성장되는 집적 회로 칩(122-136)(IC)를 가지는 2차원(2D) 멀티칩 모듈에 의해 형성된다. Si 기판(106-114)에는 접지면이 제공되어, 상기모듈의 상이한 면들 사이에서 뿐만 아니라 전체 3D 멀티칩 모듈(100)에 대해서 양호한 스크리닝(screening)이 얻어진다. 특히 2차원(2D) 멀티칩 모듈(106-114)의 스택의 상부(106) 또는 하부(114)에서 위치되지 않은 상기 기판(106-114)상에, 3D 멀티칩 모듈(100)의 인접 레벨 사이에 상호 접속을 구성하는 수동 칩들, 비어 칩들(116-121)이 또한 장착되어 있다.
IC 칩(122-136) 및 비어 칩(116-121)은 바람직한 실시예에서 기판(106-114)상에 장착된 플립칩이다. 이러한 배열은 플립칩 장착 칩(122-136)의 후면 및 인접 기판(106-114)의 후면 사이에 양호한 접촉을 제공할 수 있게 만든다.
3D 모듈(100)의 각각의 개별 칩(116-121) 및 IC(122-136)의 각 레벨은 상기 구조의 상부 냉각기(102)의 상부면(138) 및 하부 냉각기(104)의 하부면(140)에 인가되는 압축력(142)에 의해서만 함께 유지된다.
이러한 전퇴(電堆) 구조를 달성하기 위해, 탄성 범프가 제공되어 비어 칩(116-121) 및 IC(122-136)를 인접 기판(106-114)에 접속시키고, 냉각기(102, 104)의 상부면(138) 및 하부면(140)에서 상기 모듈을 함께 압축함으로써 접촉이 얻어진다. 압축력(142)은 모듈(100)의 최외각부에 인가되는 클램프에 의해 제공된다.
도 2에서, 플립칩 구조(200)는 도 1의 일부일 수 있을 뿐만 아니라 일반적인 IC 접속 소켓으로 작용한다. 플립칩 구조(200)는 원형으로서 이방성 에칭된 실리콘을 사용함으로써 성형되는 탄성체 범프 구조(204)를 갖는 기판(202)에 기초한다. 범프는 절단된 5개의 모서리를 갖는 5면체 또는 절단된 피라미드형으로 이루어질 수 있다. 전기 접촉 패드(206) 및 경로(208)는 바람직하게는 양호한 전기 접촉 및 범프(204)의 확실한 기계적 특성을 달성하도록 금으로 이루어진다. 금과 다른 물질이 산화로부터 충분히 큰 자유도, 연성을 가지는 임의의 물질 또는 동일한 특성을 가지는 임의의 다른 물질로서 사용될 수 있다.
기판상의 탄성 범프(204)의 패턴은 실제 칩(214)상의 패드 패턴(210)에 대응한다. 범프(204)는 금으로 코팅될 수 있고, 전기 접촉부(206)로서 그리고 수직 배치를 위해 사용할 수 있다. 범프(204) 근처에, 도 2에 도시되어 있는 바와 같이 측면 정렬을 위해 사용되는 플립칩(214)의 경사진 플립칩 벽(222)과 동일한 형상의 경사진 프레임 벽(220)을 가지는 탄성 물질의 안내 프레임(212)이 존재한다.
일반적으로, 칩(214)의 치수의 정확도는 웨이퍼를 입방체로 절단하는 공정에 의해 제한된다. 절단하기 전에 웨이퍼내의 각 다이 근처의 V형 홈을 생성하면, 그 에지의 치수는 잘 정의된다. 임의의 탄성 물질의 대응하는 안내 프레임(212)이 원형으로서 이방성 에칭 실리콘을 사용하여 성형된 경우, 정렬은 매우 정확하게 된다. 이러한 구조에서, 플립칩(214)은 하향 압축되는 것이 필요하고, 이 도면에서 도시되어 있지 않은 기계적 구조로부터 임의의 외력(218)에 의해 적절하게 유지되는 것이 필요하다. 이것은 예컨대, 바람직하게는 플립칩(214)의 후면과의 부동 접촉시에, 도 1에 도시한 상부 냉각기(102)에 의해 가해진다. 이 상부 냉각기(102)는 임의의 열적 불일치가 범프(204) 뿐만 아니라 안내 프레임(212)의 탄성에 의해 처리될 때 기판(202)에 확실하게 장착될 수 있다. 원하는 경우, 안내 프레임(212)의 치수는 플립칩(214)이 기판(202)에 향해 힘이 가해질 때 범프(204)의 수직 변형을 제한하거나 감소시키도록 선택될 수 있다.
분리되기 전에 칩(214)상의 기존 구조에 이미 정렬된 리소그래피 마스킹을 사용함으로써, 이방성 에칭 또는 다른 기술을 사용하여 홈이 절단 영역에 형성된다. 유사한 V형 홈 뿐만 아니라 범프(204)용 홈들이 원형으로 사용되는 유사하거나 유사하지 않은 물질로 또한 형성된다. 이러한 원형 또는 탄성 범퍼(204)가 부착되는 부분 중 하나는 미리 경화된 형태의 탄성 물질로 덮여진 후, 상기 부분 및 원형은 함께 진공으로 압축된다. 그것에 의해 탄성 물질은 원형내의 홈을 채운다. 이후에, 탄성 물질은 상기 원형 또는 부분이 경화 광에 대해 반투명이고 탄성 물질로부터 분리된 원형인 경우 열 또는 가능하다면 광을 사용하여 경화된다.
IC가 배치되는 기판(202)의 상부상에서 성형되는 성형된 탄성부, 즉 범프(204)에서, 기판(202)상의 비어 대 접촉 금속 커넥터는 리소그래피 마스킹 및 반응성 이온, 플라즈마, 에칭 또는 직접 레이저 삭마(削磨)를 사용하여 에칭된다. 이후에, 탄성부는 배선되고, 사진 석판 방법 또는 직접 레이저 삭마를 사용하여 금속이 패턴화된다. 칩들은 홈의 폭보다 협폭의 톱날을 사용하여 홈의 중심에서 절단함으로써 분리된다. 다른 방법으로는, 에칭된 홈들은 웨이퍼를 제어 가능하게 파단하기 위한 노치로서 사용될 수 있다.
상기 플립 칩(214)은 상기 탄성 범프 구조(204)위에 직면하게 위치된다. 상기 필요한 사전 정렬은 프레임 경사벽(220)의 돌출 폭과 같아서, 밀리미터의 몇 1/10의 범위로 될 수 있다. 전체의 정렬은 약간의 힘(중력)으로 결합된 압력 또는 진동에 의해 이루어 질 수 있다. 그런 후, 상기 플립 칩(214)은 플립 칩이 상기 힘 (218)으로 위치되는 것과 같이 상기 탄성 범프 구조(204)안으로 눌려진다. 이것은 그리스, 오일 또는 열 접촉하는 액체 금속를 갖는 냉각 판을 이용하여 행해진다. 상기 냉각 판은 상기 기판에 강하게 조여진다. 상기 탄성 범프 구조(204)상에 상기 플립 칩(214)을 지지함으로써 상기 플립 칩(214)에 납땜 피로 및 변형없이 전기적으로 양호하게 접속한다. 상기 플립 칩(214)에 고장이 생긴다면, 우선, 상기 냉각판을 제거함으로써 손쉽게 대체한 다음, 상기 불량 칩을 제거하고, 새로운 칩을 삽입한 다음, 상기 냉각 판을 다시 장착한다.
상기 칩을 접촉할 때, 상기 칩의 패드는 비산화 금속, 양호하게, 금으로 덮여져서 양호한 접촉을 한다. 상기 금으로 배선된 탄성 범프가 표면 산화막을 통과할 수 없기 때문에, 상기 금속으로 배선된 범프는 어떠한 손상도 발생하지 않고 또한, 상기 칩 패드를 고치지 않아도 되며, 시험용으로 이용할 때 커다란 장점을 가진다.
상기 실리콘을 에칭하여 잘 제어된 치수의 V 홈을 가질 다른 가능성은 상기 IC 주위를 조밀하게 밀폐하여 얻는다. 왜냐하면 상기 플립 칩(214)의 면과 상기 안내 프레임의 면은 지극히 편평한 표면이기 때문이다.
상기 안내 프레임(212)을 포함하는 상기 범프(204)는 상기 멀티 층 구조 (216)의 상부에서 처리되어, 각각의 범프(204)에서 접촉 점을 통하여 전기적으로 접촉된다. 상기 멀티 층 구조(216)에 비어(vias)를 만들기 위하여 상당히 얇은 실리콘 탄성체를 처리하는 것은 표준 리소그래피 방법 및 반응성 이온 에칭에 의해 이루어 진다. 이러한 기술로 가능한 작은 치수로 각 범프 아래에 직접 잘 형성된 컨덕터와 접지 평면 구조를 이용할 수 있기 때문에, 상당한 고주파(GHz의 1/10)까지 이용할 수 있는 양호한 임피던스 정합 접속 또는 상당히 축소된 인덕턴스 및 커폐시턴스 접속을 이룰 수 있다.
상기 범프(204)의 영역 전체에 금속층(216)의 패턴을 형성하는 리소그래피는 상기 범프(204)의 상부에 미세한 패턴을 형성하는 경우 특별한 기술이 필요하다. 상기 플립 칩(214) 메탈라이제이션은 금층(gold layer)에 의하여 종료된다. 또한, 특별한 메탈리제이션은 모든 다른 신뢰할 수 있는 플립 칩 및 마이크로 범프 방법이 필요하다. 특히, 티타늄/텅스텐 + 금 메탈라이제이션은 실제로 TAB 장착용으로 알루미늄 메탈라이제이션에 부가하여 잘 설정된다.
가장 정확한 정렬은 상기 안내 프레임(212)의 경사벽(220) 및 상기 플립 칩(214)의 경사 벽(222)을 이용할 때 얻어질 수 있다. 상기 플립 칩(214)의 경사 벽을 만들 때, 이방성 에칭은 상기 실리콘 웨이퍼상의 (100) 표면상에 이용된다. 가장 완벽한 안내 프레임 및 탄성 범프는 동시에 출원된 특허출원 "탄성범프를 만드는 방법"에 기술된 바와 같이, 이방성 에칭된 (100) 실리콘 웨이퍼 및 고정밀 리소그래피, 균일하게 덮힌 탈형제 층, 및 경화 실리콘 화합물을 이용하여 형성된다. 상기 기판(202)에 정렬된 구조(200), 즉, 상기 안내 프레임(212)의 경사 프레임 벽(220) 및 절단된 범프(204)를 얻기 위하여, 상기 플립 칩(214)은 사전 정렬에 의해 위치되어, 상기 경사 프레임벽(220)은 상기 경사 플립 칩 벽(222)의 주변내에 위치한다. 상기 플립 칩(214)에 압력, 힘(218), 예컨대, 중력을 주의깊게 적용함으로써, 상기 경사 플립 칩 벽(222)은 상기 경사 프레임 벽(220)상에 슬라이드하여 상기 범프 또는 홈의 기본 표면과 평행한 방향으로 매우 정교하게 정렬한다. 따라서, 상기 기판(202) 및 플립 칩(214)을 정렬함으로써, 모든 접속 범프 (204)는 미세한 결정화등 때문에 미세한 두께 차이 또는 금속 거칠기에 상관없이 상기 패드 패턴(210)과 일치할 것이다. 또한, 탄성도 때문에, 상기 부품 사이에 작은 팽창 차이로 접촉하지 않거나 그 부품이 심각한 응력으로 노출되지는 않을 것이다.
상기 경사 프레임 벽(220)을 만들기 위하여, 연마된 (100) 실리콘 웨이퍼, 예컨대, 원형은 SiN을 이용하여 덮여진 다음, 레지스트를 증착하여, 결정 방향으로 잘 정렬된 마스크를 이용하여 패턴형성 한다. 그 다음, 상기 SiN은 에칭되는데, 이것은 상기 웨이퍼가 상기 마스크에 의해 제한된 (111) 평면에 의해 제한된 홈을 만드는 이방성 에칭제에 노광된 후 일어난다. 결론적으로, 상기 정렬구조에 대하여, 상기 정렬구조는 상기 경사 칩 벽(222)과 일치하는 반면 상기 접속 범프(204)는 상기 칩(214)의 패드 패턴(210)과 일치하는 것과 같이 상기 접속 범프(204)보다 상기 기판(202)으로부터 훨씬 멀리 연장한다.
상기 접속 범프 홈이 없는 상기 제1마스크를 매우 정교하게 복사하는 비슷하지만 미러된 마스크는 동등한 절차에 의하여 사용될 IC:s를 포함하는 웨이퍼의 스크라이빙 영역(scribing areas)에 비슷하지만 미러된 홈을 얻는다. 이러한 홈은 상기 정렬구조를 한정하는 원형 웨이퍼상의 깊이보다 깊거나 동일한 깊이이어야 하고, 또한, 상기 IC:s를 입방체로 할 때 상기 노출{111} 평면이 톱 절단에 의해 종료되는 만큼 깊게 되어야 한다.
상기 범프는 상기 안내 프레임보다 훨씬 작고, 그 높이 차이는 상기 이방성 에칭의 특성을 이용하여 1 단계로 이루어져서 상기 (100) 표면이 피라미드와 같은 형상의 홈을 만드는 에칭에 의하여 제거되는 경우 필히 중지한다. 따라서, 상기 원형 웨이퍼의 에칭을 종료할 때 까지 계속하면, 즉, 연장하면, 4개의 홈이 형성되고, 그 홈의 깊이는 그 마스크의 구멍의 크기에 의해 결정된다. 그러나, 이것은 메탈리제이션 및 전기 접촉시 상기 칩 패드에서 문제시되는 매우 예리한 접촉 범프를 만들것이다. 한가지 다른 대안은 우선 상기 범프 홈 또는 상기 정렬구조중 한개를 에칭하고, 즉, 상기 프레임 홈을 소정의 깊이로 에칭한 다음, 상기 웨이퍼를 다른 마스크(SiN)로 덮고, 에칭되지 않은 구멍을 한정하여 상기 프레임 홈 또는 그 홈을 소정의 깊이로 에칭한다. 이렇게 함으로써, 다른 방법으로 절단된 피라미드 홈은 메탈리제이션 및 접촉시 문제 없이 형성된다.
상기 원형 웨이퍼는 플립 칩(214) 소켓을 보드 또는 기판상에 위치시키기 위해서 이용되는 IC 웨이퍼와 동일한 반복 거리를 가지지 않을 것이다. MCM:s에 대하여, 또한, 상기 MCM에 이용될 모든 칩에 대하여 관련된 구조를 갖는 원형 웨이퍼를 만들 수 있다. 따라서, 모든 이러한 것들은 동시에 상기 MCM상에 성형될 것이다.
상기 원형 웨이퍼는 정확한 형상을 만들기 위하여 용액 또는 가스 위상에서 성장한 층에 의해 매우 얇고 균일하게 증착되는 약간의 탈형제로 덮여진다. 이것에 대하여는 동시에 출원된 특허 "탄성 범프를 만드는 방법"을 보아라. 범프될 부분, 즉, 보드 또는 MCM에 대하여, 가장 합리적인 절차는 처음에 금속층 및 절연층을 만드는 것이다. 상기 기판에 평판 웨이퍼 또는 원형 웨이퍼중에 한개는 스피닝, 스크래핑 또는 스프레이를 이용하여 한정된 두께로 경화 탄성 화합물이 덮여진다. 다음, 상기 원형 웨이퍼 및 기판은 기판구조를 정렬하는 정렬 절차를 이용하여 진공상태에서 함께 눌려지는데, 이것은 상기 화합물이 상기 반대 표면을 습식한다. 또한, 상기 정렬 절차는 상기 기판상에 어떠한 구조와 일치하는 원형 웨이퍼상의 홈을 이용하여 되거나, 광 기계가공 수단(opto-mechanical means)이 이용된다. 상기 MCM 경우에 대하여, 이것은 개별적인 정렬 대신에 모든 칩에 대하여 정확하게 정렬하는 것과 같이 정렬 동작이 적게 필요하다는 것을 암시한다. 상기 보드의 경우, 소수의 칩은 동일한 원형을 이용할 수 있고, 소수의 원형은 상기 보드에 필요하게 될 것이다. 다른 한편, 원형 설치는 상기 보드상에 특징 크기를 고려하면 그 보드상에 중요도는 떨어진다.
상기 패키지는 상기 진공상태에서 벗어나서 상승 온도에 위치되어 상기 화합물을 경화시킨다. 상기 원형 웨이퍼는 상기 기판(202)으로부터 분리된다. 경화 원형 웨이퍼 및 기판을 이용하는 것은 상기 원형에 상기 화합물을 밀폐 고정하기 때문에 진공상태로 행할 필요가 있다. 특별한 적용시, 상기 기판은 플렉시블한 재료로 만들어져서 분리를 용이하게 한다. 상기 범프(204)의 외부에 성형된 재료의 얇은 부분안에 비어는 상기 금속라인으로 형성되어, 상기 범프에 매우 밀접하게 접촉될 것이다. 금속은 증착되어 패턴형성 된다. 상기 레지스트를 상기 범프(204) 및 비어에 도포하고, 상기 범프 및 비어 주위의 영역에 패턴을 형성할 수 있다. 상기 범프 또는 비어안에 상기 레지스트로 패턴을 형성할 필요성은 없다.
양호한 냉각은 상기 칩의 뒤쪽에 직접 접촉함으로써 이루어질 수 있다. 상기 냉각기는 상기 칩의 뒤쪽에 부착될 뿐만아니라 기판 주위에도 부착될 수 있다. 따라서, 상기 전체의 변형은 IC, 냉각기 및 다른 열 팽창계수를 갖는 기판에서 훨씬 더 복잡해 질 것이다.
이전에 기술된 양호한 실시예의 다른 실시예는 실현될 수는 있지만 정확도가 다소 떨어진다. 상기 범프는 다른 형상을 가질 수 있다. 이러한 경우, 이방성 에칭을 이용하지 않고, 오히려 다른 에칭이나 정합을 이용한다. 이렇기 때문에, 상기 홈 및 범프는 상기 범프를 자체의 방법으로 홈에 고정하고 접촉시키는한 동일한 형상을 가질 필요가 없다. 상기 화합물은 실리콘, 즉, 폴리우레탄 또는 약간 다른 탄성 또는 반탄성 화합물이 될 수 있다.
개량된 입방체 톱(dicing saw)을 만들어서, 상기 칩의 경사 정렬 벽(222)은 상기 웨이퍼(306)의 정렬 홈을 제조하고, (100) 실리콘 웨이퍼 이외의 다른 재료로 절단작용을 하여 직접 얻을 수 있는데, 이것에 대하여는 도 3을 보아라. 그러나, 이것은 상기 이방성 에칭된 측벽과 동일한 정확도를 갖지 않을 것이다.
도 3은 개량한 톱날(302), 패드(210), 웨이퍼(306) 및 절단한 경사벽(222)을 도시한다.
특별한 톱을 사용하지 않고도, 종래의 절단 IC:s가 상기 접촉 범프와 일치하게 아래로 눌려지는 가파른 정렬구조를 원형이 갖게 함으로써 얻어질 수 있다. 이것은 상기 패드 메탈리제이션이 적합한 경우 종래의 칩에 직접 적용할 수 있는 원리가 될 것이다.
몇가지 단계를 반복함으로써, 플렉시블한 원형은 상기 기판(202)으로부터 상기 원형을 떼어내기 쉽게 만들 수 있지만 정확성은 떨어진다.
탄성재료가 상기 경사 프레임 벽(220)상에 완전하고 균일하게 증착되는 경우, 강성 범프를 대신 이용할 수 있다. 이러한 것을 수행하는 한가지 방법은 상기 홈의 일부분을 채우지만 완전하게 채우지 못한 원형을 이용함으로써 상기 탄성 화합물을 경화하는 홈 벽에 약간의 뜸을 주기위해서이다.
본 발명의 기본적인 사상은 정밀도가 높은 큰 정렬구조를 이용하여 상기 플립 칩(214) 대 상기 기판(202)을 정렬하여, 이것에 의해 사전 정렬에 필요한 사항을 완화시킬 수 있다. 또한, 상기 IC의 패드(210)는 상기 패드 금속을 산화시키지 않는 것 이외에 수정될 필요가 없으며, 이것은 모든 마이크로 범프 전도 부착 플립 칩 접속에 대한 경우이다.
원칙적으로, 동일한 목적은 상기 IC상에 패드(210)를 수정함으로써 높은 사전 정렬 요건을 충족시킬 수 있다. 이것은 상기 IC 제조에 더욱 많은 수정을 내포하고 있고, 상기 사전 정렬 요건은 정렬 특성이 없을 정도로 많다.
상기 기판(202)의 경사 프레임 벽(220)상에 증착된 탄성중합체의 두께 및 형상을 매우 정확하게 제어할 수 있다면, 원칙적으로, 동일한 특징은 거칠은 돌기사이의 일부분을 눌러서 얻어질 것이다.
최고로 정확하게 하기 위해서, 상기 원형을 매우 일정하고 얇은 층인 경화제로 도포하는 것을 의미한다. 이러한 방법은 동시에 출원된 특허 출원 "탄성 범프를 만드는 방법"에서 이미 설명하였다. 또한, 이러한 최대의 정확도를 얻기 위하여 이방성 에칭에 이용될 수 있는 결정방향으로 잘 정렬된 표면을 가진 단결정이 필요하다. 단결정은 판매용 실리콘 웨이퍼를 이용할 수 있다. 언급한 바와 같이, 상기 IC:s는 수월하게 접촉하기 위하여 상기 패드(210)상에 마지막으로 메탈리제이션을 해야 한다. 이것은 티타늄/텅스텐 및 최종적으로 금으로 금속배선을 함으로써 평탄화 후에 손쉽게 이루어지는데, 이것은 IC 접속 용액과 같은 모든 범프에 대한 표준 절차이다.
다른 용액은 상기 안내 프레임(212)의 가파른 에칭 벽을 이용하여, 상기 플립 칩(214)의 모서리를 절단한다. 이러한 경우, 상기 프레임안으로 상기 칩을 눌러 자동으로 칩을 부착시킬 수 있다. 그러나, 상기 정렬 정확도는 이전에 기술한 방법과 비교하여 상당히 떨어질 것이다.
중간 대안은 상기 탄성중합체에 대하여 정확한 V 홈 원형을 이용하지만, 특별한 형상의 톱날(302)을 이용하여(도 3에 도시), 상기 웨이퍼를 입방체로 할 때 상기 칩상에 깎인 모서리를 만드는 것이다.
본 발명은 다른 중요한 것을 암시하고 있다. 상기 플립 칩(214)을 손쉽게 대체함으로써, 이러한 칩 장착 기술은 시험 지그 방법으로 이용될 수 있다. 이러한 장착 기술은 현실적인 환경에서 시험한다. 따라서, 개별 칩의 시험은 실제적인 시스템, 즉, 동일한 상태에서 실행되거나, 또는, 임피던스 제어 라인상의 칩에 접속함으로써 이루어질 수 있다.
본 발명은 본 발명의 정신 또는 특징에서 벗어남이 없이 다른 특정 형태로 구현될 수 있다. 따라서, 본 실시예는 도시 되었지만 제한하지 않은 모든 관점에서 고려된다. 본 발명의 범위는 이전의 설명보다는 첨부한 청구범위에 의해 지시된다.

Claims (10)

  1. 최소의 플립 칩 및 기판을 포함하고, 그 기판에 적어도 한개의 범프가 있고, 상기 칩에 적어도 한개의 패드가 설치되어 있으므로써, 상기 범프의 패턴은 상기 칩상의 패드 패턴에 해당하는 플립 칩 조립 구조에 있어서,
    상기 기판(202)은 프레임(212)을 구비하고, 상기 칩(214)에는 모서리가 있으며, 상기 프레임은 상기 칩의 모서리와 같은 형상을 갖는 것을 특징으로 하는 플립 칩 조립 구조.
  2. 제1항에 있어서, 상기 프레임(212)은 4개의 모서리를 가진 사각 또는 직사각인 것을 특징으로 하는 플립 칩 조립 구조.
  3. 제2항에 있어서, 상기 프레임(212)은 2개 이상의 경사 프레임 벽(220)을 갖는 것을 특징으로 하는 플립 칩 조립 구조.
  4. 제1항에 있어서, 상기 프레임(212)은 적어도 한개의 경사 프레임 벽(220)을 갖고, 상기 플립 칩(214)은 적어도 한개의 경사 칩 벽(222)을 갖고, 상기 경사벽 (220, 222)은 동일한 형상 및 경사를 갖는 것을 특징으로 하는 플립 칩 조립 구조.
  5. 제4항에 있어서, 상기 프레임(212)은 4개의 모서리를 가진 사각 또는 직사각인 것을 특징으로 하는 플립 칩 조립 구조.
  6. 제2항 및 제5항에 있어서, 상기 프레임(212)은 2개 이상의 경사벽(220)을 갖는 것을 특징으로 하는 플립 칩 조립 구조.
  7. 제1항에 있어서, 상기 적어도 한개의 패드(210) 및 적어도 한개의 탄성범프(202)는 금으로 된 경로 및 접촉을 갖는 것을 특징으로 하는 플립 칩 조립 구조.
  8. 제1항에 있어서, 상기 조립 구조는 상기 플립 칩(214) 및 구조(202)를 눌러서 제공된 적어도 한개의 힘 활성수단을 갖는 것을 특징으로 하는 플립 칩 조립 구조.
  9. 제8항에 있어서, 상기 힘 활성수단은 평판인 것을 특징으로 하는 플립 칩 조립 구조.
  10. 제9항에 있어서, 상기 평판은 냉각에 제공되는 것을 특징으로 하는 플립 칩 조립 구조.
KR1019997005628A 1996-12-19 1997-12-19 탄성 접촉하는 플립칩형 접속 KR20000069626A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9604676-8 1996-12-19
SE9604676A SE516748C2 (sv) 1996-12-19 1996-12-19 Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat

Publications (1)

Publication Number Publication Date
KR20000069626A true KR20000069626A (ko) 2000-11-25

Family

ID=20405042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997005628A KR20000069626A (ko) 1996-12-19 1997-12-19 탄성 접촉하는 플립칩형 접속

Country Status (6)

Country Link
JP (1) JP2001506413A (ko)
KR (1) KR20000069626A (ko)
CN (1) CN1156003C (ko)
CA (1) CA2275523A1 (ko)
SE (1) SE516748C2 (ko)
TW (1) TW341726B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975185B1 (ko) * 2002-07-05 2010-08-10 니혼앗짜쿠단시세이소 가부시키가이샤 커넥터, 이 커넥터의 제조 방법 및 이 커넥터를 이용한배선판 구조
WO2023163433A1 (ko) * 2022-02-24 2023-08-31 삼성전자주식회사 디스플레이 모듈의 리페어 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
CN100591181C (zh) * 2007-08-24 2010-02-17 武汉华灿光电有限公司 倒装焊发光二极管芯片的制造方法
WO2012056661A1 (ja) * 2010-10-25 2012-05-03 パナソニック株式会社 電子部品の接合形態
CN105185724B (zh) * 2014-05-30 2019-03-01 无锡华润安盛科技有限公司 一种用于倒装芯片装片工艺的垫块、机器和倒装芯片的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975185B1 (ko) * 2002-07-05 2010-08-10 니혼앗짜쿠단시세이소 가부시키가이샤 커넥터, 이 커넥터의 제조 방법 및 이 커넥터를 이용한배선판 구조
WO2023163433A1 (ko) * 2022-02-24 2023-08-31 삼성전자주식회사 디스플레이 모듈의 리페어 방법

Also Published As

Publication number Publication date
SE9604676D0 (sv) 1996-12-19
CN1246202A (zh) 2000-03-01
CN1156003C (zh) 2004-06-30
CA2275523A1 (en) 1998-06-25
SE516748C2 (sv) 2002-02-26
SE9604676L (sv) 1998-06-20
JP2001506413A (ja) 2001-05-15
TW341726B (en) 1998-10-01

Similar Documents

Publication Publication Date Title
US5998875A (en) Flip-chip type connection with elastic contacts
US6285203B1 (en) Test system having alignment member for aligning semiconductor components
JP4143130B2 (ja) 少なくとも１つのｖ字溝を備えた第１部品と、少なくとも１つの隆起を備えた第２部品とを有した整合構造
US7112467B2 (en) Structure and method for temporarily holding integrated circuit chips in accurate alignment
US5453701A (en) Bare die test and burn-in device
KR100903472B1 (ko) 웨이퍼로부터 반도체 다이를 분리하는 방법
KR100338910B1 (ko) 전기상호접속어셈블리및이의형성방법
US6064216A (en) Apparatus for testing semiconductor wafers
US7943052B2 (en) Method for self-assembling microstructures
US6222280B1 (en) Test interconnect for semiconductor components having bumped and planar contacts
US5304460A (en) Anisotropic conductor techniques
US20010003049A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
US20030038378A1 (en) Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein
JPH02231753A (ja) 集積回路アセンブリ
KR980012296A (ko) 반도체 소자 실장 보드, 그 보드용 제조 방법, 반도체 장치 및 그 장치용 제조 방법
JP3954111B2 (ja) 高密度電気コネクタ
WO1996000494A1 (en) Vertical interconnect process for silicon segments
US8450825B2 (en) Semiconductor package
US6407570B1 (en) Interconnect for testing semiconductor components having support members for preventing component flexure
KR20000069626A (ko) 탄성 접촉하는 플립칩형 접속
US6285202B1 (en) Test carrier with force applying mechanism guide and terminal contact protector
SE516358C2 (en) Alignment structure for positioning parts in microelectronic systems - has elastic bumps on surface of one part which fit V=grooves in surface of other such that parts can slide in direction perpendicular to surfaces
KR20220158599A (ko) 측면 홈을 갖는 수직 반도체 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application