SE516748C2 - Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat - Google Patents

Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat

Info

Publication number
SE516748C2
SE516748C2 SE9604676A SE9604676A SE516748C2 SE 516748 C2 SE516748 C2 SE 516748C2 SE 9604676 A SE9604676 A SE 9604676A SE 9604676 A SE9604676 A SE 9604676A SE 516748 C2 SE516748 C2 SE 516748C2
Authority
SE
Sweden
Prior art keywords
chip
flip
bumps
substrate
alignment
Prior art date
Application number
SE9604676A
Other languages
English (en)
Other versions
SE9604676D0 (sv
SE9604676L (sv
Inventor
Lillebror Hjalmar Hesselbom
Jan Peter Bodoe
Hans Hentzell
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9604676A priority Critical patent/SE516748C2/sv
Publication of SE9604676D0 publication Critical patent/SE9604676D0/sv
Priority to TW086100963A priority patent/TW341726B/zh
Priority to JP52762998A priority patent/JP2001506413A/ja
Priority to US08/994,981 priority patent/US5998875A/en
Priority to PCT/SE1997/002177 priority patent/WO1998027589A1/en
Priority to EP97951403A priority patent/EP0953210A1/en
Priority to CA002275523A priority patent/CA2275523A1/en
Priority to AU55054/98A priority patent/AU5505498A/en
Priority to KR1019997005628A priority patent/KR20000069626A/ko
Priority to CNB971817766A priority patent/CN1156003C/zh
Publication of SE9604676L publication Critical patent/SE9604676L/sv
Publication of SE516748C2 publication Critical patent/SE516748C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

516 748 Ett annat problem är bondtrådar vilka, även om de har förmåga att infria krav på mekanisk utmattning inte ger optimal frekvensprestanda. För flip-chip finns endast delvisa lösningar.
Olika lödsammansättningar kan ge viss elasticitet eller hållbarhet. Lim som fyller ut det återstående utrymmet mellan IC-kretsen och substratet jämnar ut krafter och tar bort spänningar från bulorna och bulställena på chippet. Dessutom hjälper det väsentligt att välja substratmaterial med en termisk expansionskoefficient i närheten av halvledaren, men detta kan visa sig dyrt och inkompatibelt med andra systemkrav.
Ovanstående schema för spänningsminskning gör isärplockande särskilt svårt. Bortlödning kan visa sig riskfyllt för återstående delar av systemet.
Konventionella chip har monterats genom att anbringa chippet med baksidan ner med användning av eutektisk lödning, silverepoxi eller andra lim beroende på substrat och tillämpning. Efter anbringande av chip har de elektriska anslutningarna gjorts med hjälp av trådbondning. Från att ursprungligen endast ha anbringats på vissa bärare eller benramar för inkapsling av enstaka chip har utvecklingen gått mot montering av chip i större enheter såsom multichipmoduler MCM/hybrider och t om direkt på korten. Särskilt för korten finns ett problem med den termiska expansionsskillnaden mellan chippet och kortet. Detta har i många fall lösts på ett acceptabelt sätt genom att använda ett tillräckligt eftergivande lim. Eftersom de elektriska anslutningarna är gjorda av trådar kan dessa klara av de termiska rörelserna. Trådarna kan också tjäna syftet att åstadkomma en fysisk utbredning eftersom kuddelningen på chippet är många gånger finare än vad som är tillgängligt på substratet, särskilt för korten. Det har emellertid också insetts att anslutning av chip med användning av trådar medför en extra induktans som i många fall begränsar systemets effektiva prestanda. Dessutom kan trådbondning för chip med många anslutningar bli dyr' eftersom de arbetar på tråd-för-tråd- basis.
Således har alternativa chip-anslutningsscheman utvecklats. En 516 748 3 av riktningarna är att använda förformade ledningsbanor uppburna av en film och vilka samtidigt anbringas på alla chipkuddarna, så kallad tejpautomatiserad bondning, TAB. Detta förbättrar inte nödvändigtvis induktansen såvida inte ett jordplan inkluderas i filmstrukturen.
En annan viktig riktning är att använda så kallade flip-chip anslutningar. Här är chippet direkt anslutet till substratet med kuddsidan vänd mot substratet. Detta åstadkoms genom att använda lödbulor eller bulor av ledande lim, vilka permanent ansluter chipkuddarna till substratkuddarna.
Alternativt görs solida bulor med användning av till exempel elektrolytisk deponering. Chippet placeras sedan på det ställe där det skall monteras och antingen före eller efter detta införs ett organiskt lim mellan chippet och substratet som har som egenskap att krympa när det härdar. Således pressas chippet och substratet mot varandra och elektrisk kontakt åstadkoms mellan bulorna och de inpassade kuddarna. Detta gör induktansen väldigt liten men kräver att substratet har samma upplösning som chippets kuddelning.
Termiskt orsakad utmattning har åtgärdats genom att modifiera lödningen vilket endast fungerar i mindre omfattning eller genom att underfylla, dvs införa ett härdande lim mellan hela chippet och substratet vilket fördelar spänningarna från termiska skillnader och därigenom avlastar buldelarna från spänningar.
Emellertid påförs nya spänningar på chippet, som kan vara farliga.
Eftersom ett flip-chip inte kräver att kuddarna är perifera mot chippet, vilket trådbondning gör och i princip TAB, kan utspridningen lösas genom att sprida ut kuddarna över detta område och på så sätt göra det möjligt att placera samma mängd kuddar med mycket större avstånd. Detta kräver speciellt utformade chip. Dessutom leder termiska expansionsskillnader mellan kort(/substrat) och chip till utmattning av bondningarna och/eller möjlig skada på chippet eftersom lödningskuddarna inte är särskilt elastiska. 516 748 Ett annat problem med flip-chip är inriktning av chippet mot substratet eftersom man inte kan se bulorna och de passande kuddarna genom det ogenomskinliga chippet. I några fall kan IR- ljus som är transparent för chipmaterialet användas om det också är transparent för substratmaterialet och om detta inte har alltför många metalledningar. Den vanliga proceduren är i stället att inrikta chippet och substratet mot en inriktnings- och monteringsutrustning när dessa är separerade och sedan utföra en mycket precis förutbestämd translation. För lödfallet kan ytspänningen hos de smälta lödkuddarna förbättra inriktningen, förutsatt att förinriktningen gjordes inom vissa gränser. För limfallen är detta endast möjligt ibland beroende på systemet. Förutsatt att substratet har tillräcklig upplösning, vilket för det mesta är fallet för dagens MCM:er, sätts gränsen för kuddupplösningen av placeringsprecisionen om lödytspänningen inte används. Lödning fasas också troligen ut pga miljökrav.
Lödda flip-chip har också angetts ge en mycket hög placeringsprecision. Detta betyder emellertid inte att bulorna skulle kunna göras mycket små eftersom det finns ett förhållande mellan ytspänningsinriktningsförmågan och lödkulstorlek.
De ovanstående förfarandena har en annan nackdel nämligen riskfylld och dyr utbytning. I många avancerade system är många gånger svårt att erhålla enstaka chip som har kunnat testats helt. För t ex MCM:er som innehåller 10 IC-kretsar uppnås endast 35% godkända kretsar av MCM:en om antalet godkända chip är 90%, vilket inte alls är ovanligt för icke helt testade chip. Vid så låg andel är reparation genom utbyte en ekonomisk nödvändighet.
Isärlödning eller limuppmjukning för att ta bort icke fungerande chip är en riskfylld procedur där både kuddar under de borttagna chippet och omgivande chip eller andra passiva komponenter kan skadas vilket kräver ytterligare reparation.
I schemat med solida bulor där ett krympande lim används för att skapa inpassning av chipbulorna mot substratkuddarna krävs en mycket hög grad av planhet och bulhöjdsprecision för att 516 748 5 säkerställa att alla kontaktpunkter passar.
Det finns existerande förfaranden som beskriver självinriktande anslutningar som använder solida bulor som passar kuddar i spår.
Detta gäller vid inriktning men när delningen minskas åstadkoms inte grov förinriktning eftersom förinriktningstoleransen är en bråkdel av kuddstorleken.
Elastiska membran har använts för att testa kontakterande chip.
Då är bulorna solida men deras stöd är flexibla och åstadkommer således god kontakt även för inte helt plana chip. Genom att också kunna göra impedansanpassade transmissionsledningar på dessa membran kan fullhastighetstest utföras.
US patentet 5,393,697, Shy-Ming Chang et al beskriver en kompositbulstruktur och ett förfarande för att bilda kompositbulan. Bulorna är bildade genom att använda materialdeponering, litografi och etsningsteknik.
US patent 5, 196,371, Frank K. Kulesza et al beskriver sammankoppling av bondkuddar hos ett flip-chip på ett substrat medelst en elektriskt ledande polymer.
Den japanska patentansökan 2-141 167 A, Noriko Kakimoto beskriver mellanlägg som är mindre än diametern hos elektriskt ledande partiklar. Mellanläggens höjd är avpassat i syfte att skydda bulorna och de elastiskt ledande partiklarna från anbringande av för stora krafter.
Den japanska patentansökan 63-59476, Aiichiro Umezuki beskriver elastiska lager mellan bulan och metallkudden för att undvika mekaniska krafter under tryck.
Den japanska patentansökan 61-137208, Nobuyoshi Onchi, beskriver en elastisk film som innehåller bulor och som används när chip pressas samman. Ihoppressning av chip möjliggör för elektrodchip att elastiskt deformeras och den resulterande isärskjutande kraften möjliggör för elektroddelarna att pressas mot kuddelarna 516 748 6 för att åstadkomma en elektrisk kontakt.
REDQGÖRELSE FÖR UPPFINNINGEN Ett problem som denna uppfinning löser är inriktning av chip vid flip-chipsammansättning. När chippet inriktas mot substratet ser man inte bulorna och de passande kuddarna genom det ogenomskinliga chippet.
Föreliggande uppfinning löser problemet med löstagbara kontakter, dvs icke permanenta skarvar, kombinerat med autoinriktningsstrukturer. Detta gör utbyte av chip mycket enkelt, vilket betyder att chip kan bytas ut flera gånger utan att orsaka skada på dess kuddar, substratkuddar, andra chip eller komponenter. Inriktning åstadkoms samtidigt för hela chippet, både grovt och fint.
Föreliggande uppfinning löser också problemet med termisk utmattning pga termiska skillnader.
Självinriktning av flip-chipkontakter i kombination med elasticitet och enkel losstagbarhet åstadkoms med denna uppfinning. Särskilt gör självinriktningen utbytet till en billig och riskfri operation varigenom förfarandet är lämpligt för användning i fulltest i riktiga miljöer.
En självinriktad elastisk chipkontaktlösning av flip-chiptyp med guldmetalliserade elastisk bulor erbjuder löstagbara elektriska anslutningar. Inriktningsstrukturerna erbjuder mycket precis autoinriktning vilket möjliggör mycket fina kuddelningar och där den totala elasticiteten möjliggör termiska skillnader utan mekanisk utmattning. Chipsammansättningen är löstagbar till relativ låg kostnad med minimal risk att skada de återstående delarna av systemet. Detta är särskilt viktigt för mer komplexa system där fullständig individuell IC-kretstestning vid relevanta frekvenser endast är delvis möjlig.
Bulorna samt inriktningsstrukturerna är elastiska. Symmetrisk elastisk inriktning säkerställer fortlöpande centrering av delarna även om de expanderar olika såsom beskrivits i en annan 516 748 7 samtidigt inlämnad patentansökan "Bumps in grooves for elastic positioning". Chip-baksidan pressas på med en kylplatta som kan ha olja, fett, eller flytande metall för att förbättra den termiska ledningsförmågan men också för att möjliggöra glidning.
Olika expansion hos chippet och plattan är möjlig utan att spänningar påförs endera delen, varvid inriktningsstrukturerna kommer att bli symmetriska och en eventuell vertikal expansion kommer att tas upp de elastiska bulorna.
I föreliggande uppfinning finns en inriktningselementform samtidigt som bulorna. Beroende på mängden skiv/chip processning som utförs kan extremt hög kuddupplösning uppnås eftersom chipplacering nu erhålls genom autoinriktning. Om endast precisionssågning utförs kommer placeringsnoggrannheten att bero på precisionen hos tvärsnitten. Om speciell strukturetsning definierad av litografi, dvs potentiell submikron precision, utförs kan placering göras med precision kring en mikron utan någon speciell placeringsutrutning.
Chippen som används i denna uppfinning används i sin rätta miljö och är ändå enkla att byta ut. Detta medför också att de kan testas fullt ut i realistisk miljö utan temporära fasta anslutningar. Detta kan vara av största ekonomiska värde eftersom många av de chipbärare såsom TAB-ramar och chipskalspackning som idag används i stor utsträckning har till syfte att åstadkomma full testning och inte att förenkla eller förbättra egenskaperna hos chipanslutningarna i jämförelse med enstaka element.
I föreliggande uppfinning finns bulorna på substratet och är metalliserade elastiska bulor som möjliggör lägre krav på planhet.
En fördel med föreliggande uppfinning är att de elektriska kontakterna utgörs av en elastisk bula, vilket gör det möjligt att placera och kontaktera chip utan lödning eller limning.
En annan fördel med föreliggande uppfinning är att chippen är självinriktande under montering. 516 748 8 En ytterligare fördel hos föreliggande uppfinning är att den vertikala positioneringen också är självbestämd och flexibel så att ett kyldon kan pressas på chippet för effektiv kylning.
En ytterligare fördel hos föreliggande uppfinning är att det inte finns någon lödning eller limning. Således kan chippet enkelt tas bort och ersättas.
En ytterligare fördel hos föreliggande uppfinning är att den ger bra prestanda genom minskad kapacitans och induktans hos chipanslutningarna. Bra hög lateral inriktning är möjlig med V- spår och V-bulstruktur. Mycket liten delning och/eller mycket små kuddar och bulor är möjliga.
Uppfinningen kommer nu att beskrivas ytterligare med hjälp av den detaljerade beskrivningen av föredragna utföringsformer och bilagda ritningar.
KORTFATTAD BESKRIVNING AV RITNINGARNA Figur 1 visar ett snitt genom en tredimensionell multichipmodul.
Figur 2 visar en flip-chipstruktur med elastiska elektriska kontakter och inbyggd chipinriktning.
Figur 3 visar ett snitt genom ett modifierat sågblad som skär ett snitt genom en skiva.
DETALJERAD BESKRIVNING AV UTFÖRINGSFORMER Denna uppfinning kan användas vid olika mikro-elektroniska system, vilka används för elastiska elektriska kontakter och inbyggd chipinriktning. Den skulle kunna användas i multichipmoduler, särskilt där det är svårt att bestämma kvaliteten på chippen innan de monteras. Uppfinningen skulle användas där det för närvarande finns fler problem med t ex flip-chip på kort pga stora skillnader i termiska expansionskoefficienter mellan kort och chip. Reparation kan ofta vara riskfylld och dyr och i några typer av MCM:er väsentligen omöjlig.
Den första figuren visar ett exempel där uppfinningen kan användas men är inte begränsad till detta område. Denna 516 748 9 uppfinning kan naturligtvis användas i vilket mikrometer eller t om submikrometersystem som helst. Figur 1 visar ett snitt genom en tredimensionell, 3D, multichipmodul 100. 3D-modulen är bildad av tvådimensionella, 2D, multichipmoduler bestående av kisel eller något annat kretssubstrat, t ex diamant, Ge, GaAs, Al2O3 eller SiC, men är inte begränsad till detta material och med integrerade kretschip 122-136, IC-kretsar, monterade eller växta på dessa. Kiselsubstraten 106-114 är försedda med jordade plan varigenom en god skärmning uppnås mellan de olika modulplanen samt för hela multichipmodulen 100. På substratet 106-114, särskilt på de som inte är placerade högst upp 106 eller längst ned 114 i stapeln med tvådimensionella, 2D, multichipmoduler 106-114, finns också monterat passiva chip, vior eller viachip 116-121 som utgör ihopkopplingar mellan intilliggande nivåer i 3D multichipmodulen 100.
IC-chippen 122-136 och viachippen 116-121 är i den föredragna utföringsformen flip-chip-monterade på substraten 106-114. Detta arrangemang gör det möjligt att åstadkomma en god kontakt mellan baksidorna på de flip-chip monterade chippen 122-136 och baksidan på de intilliggande substraten 106-114.
Varje nivå av IC-kretsar 122-136 och varje enskilt chip 116-121 i 3D-modulen 100 hålls endast samman av en sammanpressande kraft 132 som anbringas på det översta planet 128 av det övre kylelementet 102 och det undre planet 140 av det undre kylelementet 104 i strukturen.
I syfte att åstadkomma denna staplade struktur finns elastiska bulor anordnade som viachip 116-121 och IC-kretsar 122-136 kan anslutas till intilliggande substrat 106-114 och kontakt uppnås genom att pressa modulen samman vid kylelementens 102, 104 övre plan 138 och undre plan 140. Den sammanpressande kraften 142 åstadkoms med hjälp av klämmor anbringade på de yttersta delarna av modulen 100.
I figur 2 kan en flip-chipstruktur 200 vara en del av figur 1 samt tjäna som en allmän IC-kretsanslutningssockel. Flip- chipstrukturen 200 baseras på ett substrat 202 med en 516 748 10 elastomerbulstruktur 204 gjuten med hjälp av anisotopiskt etsat kisel som gjutform. Bulan kan vara i form av en stympad 5-hörnig pentaeder eller stympad pyramid. Elektriska kontaktkuddar 206 och ledningsbanor 208 är företrädesvis av guld för att åstadkomma god elektrisk kontakt och tillförlitliga mekaniska egenskaper hos bulorna 204. Andra material än guld kan användas såsom vilket material som helst med tillräckligt stor frihet från oxidation, böjlighet eller vilket material som helst som har samma egenskaper.
Mönstret hos de elastiska bulorna 204 på substratet svarar mot kuddmönstret 210 hos själva chippet 214. Bulorna 204 kan vara överdragna med guld och tjäna både som elektriska kontakter 206 och för vertikal positionering. Runt omkring bulorna 204 finns en styrram 212 av ett elastomermaterial med lutande ramväggar 220 med samma form som de lutande flip-chip 222 hos flip-chippet 214 som används för lateral inriktning såsom visas i figur 2.
Vanligtvis begränsas dimensionsnoggrannheten hos chippet 214 av processen att skära skivorna i bitar. Att göra V-spår kring varje bit i skivan innan skärning varvid dimensionerna hos dess kanter kommer att bli väldefinierade. Om den motsvarande styrramen 212 av något elastiskt material gjuts genom att använda anisotropiskt etsat kisel som gjutform kommer inriktningen att bli mycket noggrann. I denna konfigurering behöver flip-chipet 214 pressas ned och hållas på plats av någon yttre kraft 218 från ett mekaniskt arrangemang som inte visas i figuren. Denna kan utövas av, t ex, det övre kylelementet 102, se figur 1, som företrädesvis är i flytande kontakt med baksidan på flip-chippet 214. Detta övre kylelement 102 kan vara fast monterat mot substratet 202 eftersom all termisk skillnad kommer att tas hand om av elasticiteten hos bulorna 204 samt av styrramen 212. Om så önskas kan dimensionerna hos styrramen 212 väljas så att de begränsar eller minskar den vertikala deformationen hos bulorna 204 när flip-chippet 214 pressas mot substratet 202.
Genom att använda fotolitografisk maskning som är inriktad mot den redan existerande strukturen på chipet 214 innan den har 516 748 11 separerats görs spår i skärområdena antingen med hjälp av anisotropisk etsning eller andra tekniker. Liknande V-spår samt spåren för bulorna 204 görs också i ett liknande eller olikt material som det som används som gjutform. Antingen täcks denna gjutform eller den del på vilken de elastiska bulorna 204 kommer att anbringas sedan med det elastiska materialet i dess förhärdade form, sedan pressas delen och formen samman i vakuum.
Härigenom fyller det elastiska materialet spåren i gjutformen.
Efter detta härdar det elastiska materialet genom användning av värme eller möjligen ljus om gjutformen eller delen är genomskinlig för härdade ljus och gjutformen separeras från det elastiska materialet.
I den gjutna elastiska delen, bulan 204, som gjuts ovanpå substratet 202 där IC-kretsarna skall placeras, etsat vior för att kontaktera metallkontaktdon på substratet 202 genom fotolitografisk maskning och reaktiv jon, plasma, etsning eller med användning av direkt laserablation. Efter detta metalliseras den elastiska delen och metallen mönstras med användning av fotolitografiska metoder och direkt laserablation. Chip separeras genom att skära i mitten av spåren med användning av sågblad som är tunnare än bredden på spåren. Alternativt kan de etsade spåren används som brottanvisningar för att kontrollerat bryta skivan.
Flip-chippet 214 placeras upp och ned på den elastiska bulstrukturen 204. Den behövda förinriktningen är lika med den utstående bredden hos de lutande ramväggarna 220 och skulle kunna vara i området kring några tiondelar av en millimeter.
Full inriktning skulle åstadkommas genom att försiktigt pressa eller med vibration kombinerat med någon kraft (gravitation).
Efter detta skall flip-chippet 214 pressas in i den elastiska bulstrukturen 204 så att den sitter på plats medelst kraften 218. Detta görs företrädesvis med användning av en kylplatta med fett, olja eller flytande metall som termiskt ledningsorgan.
Kylplattan är fast fäst vid substratet. Genom att hålla fast flip-chippet 214 på den elastiska bulstrukturen 204 säkerställs en god elektrisk ledning utan lödningsutmattning och spänningar på flip-chippet 214. Skulle flip-chippet vara eller bli 516 748 12 felaktigt är det enkelt att ersätta genom att först ta bort kylplattan och sedan ta bort det felaktiga chippet, sätta in ett nytt och återmontera kylplattan.
Vid kontaktering av chippet kan chipkuddarna vara gjorda av eller täckta med en icke-oxiderande metall, företrädesvis guld, för att säkerställa goda kontakter. När de guldmetalliserade elastiska bulorna inte kan penetrera ytoxiden förstör eller modifierar inte de metalliserade bulorna chipkuddarna och detta är en stor fördel när de används för testning.
En annan möjlighet med de välreglerade dimensionerna hos V- spårsetsningen av kislet är att en tät tätning kring IC-kretsen kan åstadkommas eftersom fasningarna på flip-chippet 214 och de på styrramen 212 är extremt plana ytor.
Bulorna 204 som innefattar styrramen 212 processas ovanpå en flerlagerstruktur 216, som är elektriskt kontakterad genom kontaktpunkter vid varje bula 204. Processningen av relativt tunna lager av kiselelastomerer för att göra vior i flerlagerstrukturen 216, kan göras med hjälp av standardlitografiförfaranden och reaktiv jonetsning. Pga de små dimensioner som är möjliga med denna teknik och tillgängligheten en väldefinierade lednings- och jordplansstrukturer direkt under varje bula 204 kan mycket väl impedansanpassade anslutningar eller anslutningar med mycket minskad induktans och kapacitans upp till mycket höga frekvenser (tiondelar av GHz) åstadkommas.
Litografi på mönstrade metallager 216 över områden med bulorna 204 kräver speciella tekniker om fina mönster skall mönstras ovanpå bulorna 204. Metalliseringen av flip-chippet 214 måste troligtvis avslutas med ett guldlager. Speciell metallisering krävs också för alla andra tillförlitliga flip-chip och mikrobulscheman. Särskilt är Ti/W + Au metalliseringar väletablerade tillägg till Au-metalliseringar i omfattande användning för TAB-montering.
Den mest precisa inriktningen kommer att åstadkommas när man använder lutande väggar 220 på styrramen 212 och lutande väggar 516 748 13 222 på flip-chippet 214. När man gör lutande väggar på flip- chippet 214 används en anisotropisk ets på (100) ytorna på kiselskivan. Den bästa styrramen och de bästa elastiska bulorna kommer att bildas genom att använda: en anisotropiskt etsad (100) kiselskiva och högprecisionslitografi, ett konformt täckande släppmedellager och ett härdande silikonmaterial såsom beskrivits i en samtidigt inlämnad patentansökan "Method for making elastic bumps". För att få strukturen 200 inriktad måste substratet 202, dvs de lutande ramväggarna 220 på styrramen och de stympade bulorna 204, och flip-chippet 214 vara placerade genom någon förinriktning såsom att de lutande ramväggarna 220 befinner sig inom periferin av de lutande flip-chipväggarna 222.
Genom att försiktigt anbringa tryck, kraft 218, t ex gravitation, på flip-chippet 214 kommer de lutande flip- chipväggarna 222 att glida på de lutande ramväggarna 220 till att komma i mycket precis inriktning med riktningarna som är parallella med bulans eller spårets basyta. Genom att således inrikta substratet 202 och flip-chippet 214 kommer alla anslutningsbulor 204 att passa med kuddmönstret 210 oavsett små tjockleksskillnader eller metallojämnheter pga mikrokristallisering. Dessutom kan små skillnader i expansion mellan delarna inträffa utan att förlora kontakt eller utsätta delarna för stora spänningar tack vare elasticiteten.
För att göra de lutande ramväggarna 220 täcks en polerad (100) kiselskiva, t ex en gjutform, med användning av SiN, sedan deponeras resist och mönstras med en mask som är väl inriktad mot kristallriktningarna. SiN:et etsas sedan efter det att skivan exponerats för en anisotropisk ets som alstrar spår begränsade av (111) planen som begränsas av masken. Som synes, måste, för att inriktningsstrukturen skall fungera, dessa sträcka sig längre bort från substratet 202 än anslutningsbulorna 204, eftersom inriktningsstrukturerna skall passa med de lutande chip-väggarna 222, medan anslutningsbulorna skall passa med kuddmönstret 210 på chippet 214.
En liknande men spegelvänd mask utan anslutningsbulspår som med mycket hög precision åstadkommer en replika av den första masken används sedan för att genom ett likadant förfarande åstadkomma 516 748 14 liknande men spegelvända spår i ritsningsområdena hos skivan som innehåller de IC-kretsar som skall användas. Dessa spår måste vara så djupa som eller djupare än de som finns gjutskivan som definierar inriktningsstrukturerna eller så måste de vara så djupa att de gör att de exponerade (111) planen avslutas av tvärsnittet när IC-kretsarna skärs.
Bulorna är typiskt mycket mindre än styrramen och deras höjdskillnad kan åstadkommas i ett steg genom att utnyttja egenskapen hos den anisotropiska etsen att väsentligen stoppa upp när (100) ytorna har tagits bort av etsen, vilket resulterar i spår formade som en pyramid. Således bildas om etsningen av gjutskivan fortsätter tills dess att hela långsträckta tetraedika spår och djupet hos dessa spår bestäms av storleken på hålen i masken. Detta kommer emellertid att leda till anslutningsbulor med mycket vassa ändar som kan orsaka problem med metallisering och elektrisk kontaktering av chipkuddarna.
Ett alternativ är att först etsa antingen bulspåren eller inriktningsstrukturen, dvs ramspåren till ett önskat djup och sedan täcka skivan med en annan mask (SiN), definiera hålen som inte etsas och etsa ramspåren eller respektive spår till önskat djup. Genom detta alternativ bildas stympade pyramidspår som ger upphov till mindre problem vid metallisering och beläggning.
Gjutskivan behöver inte ha samma upprepningsavstånd som IC- kretsskivan eftersom denna används för att göra flip-chip 214 socklar för att placeras på kort eller substrat. För MCM:en skulle det också vara möjligt att göra en gjutskiva som innehåller relevanta strukturer för alla chip som skulle användas i MCM:en. Således skulle alla dessa gjutas på MCM:en samtidigt.
Gjutskivan är täckt med något släppmedel som deponeras mycket tunt och konformt med lager på lager växning från en lösning eller gasfas i syfte att bevara den precisa geometrin, se den samtidigt inlämnade patentansökan "Method for making elastic bumps". För delen som skall förses med bulor, dvs kortet eller MCM:en är det mest rationella förfarandet att första skapa metall- och dielektrikalager som vanligt. Antingen plattan med 516 748 15 substraten eller gjutskivan täcks sedan med ett härdande elastiskt material till en bestämd tjocklek med användning av spinning, skrapning eller sprayning. Sedan pressas gjutskivan och substraten samman i vakuum med användning av något inriktningsförfarande för inriktning av substratstrukturerna och tillåter materialet att väta de motstående ytorna.
Inriktningsförfarandet skulle också kunna använda något spår gjord i gjutskivan som passar med någon struktur på substratet eller så används optomekaniska organ. För MCM-fallet skulle detta medföra färre inriktningsoperationer eftersom en precis inriktning nu utförs för alla chip i stället för individuella inriktningar. För kortfallet skulle några chip kunna använda samma gjutform och några gjutformar skulle behövas på kortet. Å andra sidan skulle gjutformsplacering bli mindre kritisk på kretskortet i beaktande av elementstorlekarna på kortet.
Paketet tas sedan bort från vakuum och placeras vid hög temperatur för att härda materialet. Gjutskivan separeras sedan från substratet 202. Vid användning av stela gjutskivor och substrat krävs att detta görs i vakuum pga den hermetiska passningen av materialet i gjutformen. För speciella tillämpningar skulle substratet kunna vara gjort av ett flexibelt material vilket skulle förenkla separationen. I de tunna delarna hos det gjutna materialet utanför bulorna 204 bildas vior på metalledningarna vilka skall kontakteras mycket nära bulan. Metall deponeras och mönstras. Det räcker att resistet täcker bulorna 204 och viorna och att den kan mönstras i områdena kring bulorna och viorna. Det finns inget behov av att mönstra resistet på bulorna eller i viorna.
Det bästa kylningen kommer att åstadkommas med hjälp av direktkontakt till baksidan på chippet. Sådana kylelement kan vanligtvis inte anbringas endast på baksidan utan också på det kringliggande substratet. Således kommer den totala spänningssituationen att vara än mer komplex med IC-kretsar, kylelement och substrat som alla har olika termiska expansionskoefficienter.
En alternativ utföringsform av den ovan beskrivna föredragna 516 748 16 utföringsformen skulle kunna realiseras, men med viss precisionsförlust. Bulorna skulle kunna ha en annan form. I detta fall skulle man inte använda anisotropisk etsning utan i stället någon annan etsning eller bearbetning. För detta behöver spåren och bulorna inte ha samma form så länge som bulorna passar i spåret på ett självcentrerande sätt och kontaktering åstadkoms. Materialet skulle kunna vara annat än silikon, dvs polyuretan eller något annat elastiskt eller semielastiskt material.
Genom att göra en modifierad delssågning, se figur 3, skulle det lutande inriktningsväggarna 222 på chippen kunna åstadkommas direkt av sågningen vilket skulle rationalisera inriktningsspårtillverkning av skivorna 306 och möjliggöra andra material än (100) kiselskivor. Detta skulle emellertid inte ge samma precision som de anisotropiskt etsade sidoväggarna.
Figur 3 visar ett modifierat sågblad 303, kuddar 210, en skiva 306 och lutande väggar 222 direkt definierade genom sågning. Även utan användning av en speciell såg skulle en god inriktning kunna uppnås genom att göra en gjutform med brantare inriktningsstrukturer i vilka konventionellt skurna IC-kretsar skulle kunna pressas ned för att passa med anslutningsbulorna.
Detta skulle i princip vara direkt tillämpbart på konventionella chip förutsatt att kuddmetalliseringen är adekvat.
Genom att göra replikor i flera steg skulle en flexibel gjutform kunna göras varigenom losstagandet från gjutformen från substratet underlättas men endast på bekostnad av mindre noggrannhet.
Om elastiska material skulle kunna deponeras "perfekt" konformt på de lutande planväggarna 220 skulle en stel bula kunna användas i stället. Ett sätt att åstadkomma detta skulle vara att använda en gjutform som skulle fylla en del av spåret men inte helt så att ett litet avstånd lämnas till spårväggen där det elastiska materialet skulle kunna härdas. 516 748 17 Den grundläggande idén hos denna uppfinning är att använda ganska grova inriktningsstrukturer men med hög precision för att inrikta flip-chippet 214 mot substratet 202 varvid små krav på förinriktning möjliggörs. Dessutom behöver IC-kretsarnas kuddar 210 inte modifieras förutom att kuddmaterialet inte får oxideras vilket är fallet för alla mikrobulor, ledande, limmade och flip- chip-anslutningar.
I princip kan samma syfte åstadkommas men med högre förinriktningskrav genom att modifiera kuddarna 210 på IC- kretsarna till att vara avsedda att inriktas för att passa i bulorna 204. Detta skulle medföra en större modifiering av IC- kretstillverkningen och förinriktningskraven är nästan lika stora som om inriktningselementen inte fanns.
Om man mycket precist skulle kunna reglera tjockleken och formen hos de deponerade elastomererna på de lutande ramväggarna 220 hos substratet 202, skulle i princip samma egenskaper kunna uppnås genom att pressa delen ned mellan fasta stoppelement.
I syfte att ge maximal precision måste organ finnas för att täcka gjutformen med släppmedel med mycket konforma och tunna lager. Förfaranden för detta har beskrivits ovan och i den samtidigt inlämnade patentansökan "Method for making elastic bumps". För detta maximala precisionsfall behövs också enstaka kristaller med ytor väl inriktade mot kristallytorna som kan använda anisotropisk ets. Dessa finns tillgängliga som kommersiella kiselskivor. Såsom nämnts måste IC-kretsarna ha en slutlig metallisering på kuddarna 210 för att möjliggöra mjuk kontaktering. Detta åstadkoms enkelt efter passivering, genom metallisering med Ti/W och slutligen Au, vilket är standardproceduren för alla bumpliknande IC- kontaktlösningar.
En alternativ lösning är att använda brant etsade väggar hos styrramen 212 och skära kanter på flip-chippet 214. I detta fall skulle vara möjligt att åstadkomma en automatisk chipanslutning genom att pressa chippet in i en sådan ram.
Inriktningsprecisionen skulle emellertid minskas signifikant i 516 748 18 jämförelse med den tidigare beskrivna metoden.
Ett mellanliggande alternativ är att använda en precisons-V- spårsgjutform för elastomerer men att använda speciellt formade sågblad 302, se figur 3, för att göra en avsmalnande kant på chippet när skivan sågas i delar.
Denna uppfinning medför också en annan viktig sak. Genom den lätthet med vilken flip-chippet 214 kan ersättas kan denna chipmonteringsteknologi också användas som ett testjigschema.
Denna monteringsteknologi erbjuder testning vid verkliga förhållanden. Testning av individuella chip kan således utföras i det riktiga systemet under systemliknande förhållanden eller genom att ta ut anslutningarna från chippet på impedansanpassade ledningar.
Uppfinningen som beskrivits ovan kan utföras i ytterligare andra specifika former utan att frångå andan eller de väsentliga kännetecknen av denna. Således skall föreliggande utföringsformer betraktas i alla avseenden som illustrationer och inte begränsande, varvid uppfinningens omfång ges av de bilagda kraven och inte av den ovanstående beskrivningen och alla ändringar som görs inom kravens mening och ekvivalensram anses därför ingå i dessa.

Claims (10)

516 748 19 PATENTKRAV
1. Sammansättníngsstruktur innefattande minst ett flip-chip och ett substrat där substratet har minst en bula och chippet har minst en kudde, så att bulans mönster kommer att svara mot kuddmönstret på chippet, kännetecknad av att substratet (202) har en elastisk ram (212) och att chippet (214) har en kant och att ramen har samma form som chippets kant.
2. Sammansättníngsstruktur enligt krav 1, kännetecknad av att ramen (212) är kvadratisk eller rektangulär med fyra kanter.
3. Sammansättníngsstruktur enligt något av kraven 1 eller 2, kännetecknad av att ramen (212) har två eller flera lutande ramväggar (220).
4. Sammansättníngsstruktur enligt krav 1, kännetecknad av att ramen (212) har minst en lutande ramvägg, att flip-chipet (214) har en minst en lutande chipvägg (222) och att de lutande väggarna (220, 222) har samma form och lutning.
5. Sammansättníngsstruktur enligt krav 4, kännetecknad av att ramen (212) är kvadratisk eller rektangulär med fyra kanter.
6. Sammansättníngsstruktur enligt något av kraven 2 och 5, kännetecknad av att ramen (212) har två eller flera lutande ramväggar (220).
7. Sammansättníngsstruktur enligt krav 1, kännetecknad av att minst en av kuddarna (210) och minst en av de elastiska bulorna (204) har ledningsbanor och kontakter av guld.
8. Sammansättníngsstruktur enligt krav 1, kännetecknad av att sammansättningsstrukturen har minst ett kraftaktiverande organ anordnad att pressa samman flip-chippet (214) och substratet (202).
9. Sammansättníngsstruktur enligt krav 8, kännetecknad av att kraftaktiveringsorganet är en platta. 516 748 20
10. Sammansättningsstruktur enligt krav 9, kännetecknad av att plattan är anordnad för kylning.
SE9604676A 1996-12-19 1996-12-19 Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat SE516748C2 (sv)

Priority Applications (10)

Application Number Priority Date Filing Date Title
SE9604676A SE516748C2 (sv) 1996-12-19 1996-12-19 Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat
TW086100963A TW341726B (en) 1996-12-19 1997-01-29 Flip-chip type connection with elastic contacts
CNB971817766A CN1156003C (zh) 1996-12-19 1997-12-19 一种组件结构
PCT/SE1997/002177 WO1998027589A1 (en) 1996-12-19 1997-12-19 Flip-chip type connection with elastic contacts
US08/994,981 US5998875A (en) 1996-12-19 1997-12-19 Flip-chip type connection with elastic contacts
JP52762998A JP2001506413A (ja) 1996-12-19 1997-12-19 弾性接点を備えたフリップチップタイプの接続装置
EP97951403A EP0953210A1 (en) 1996-12-19 1997-12-19 Flip-chip type connection with elastic contacts
CA002275523A CA2275523A1 (en) 1996-12-19 1997-12-19 Flip-chip type connection with elastic contacts
AU55054/98A AU5505498A (en) 1996-12-19 1997-12-19 Flip-chip type connection with elastic contacts
KR1019997005628A KR20000069626A (ko) 1996-12-19 1997-12-19 탄성 접촉하는 플립칩형 접속

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9604676A SE516748C2 (sv) 1996-12-19 1996-12-19 Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat

Publications (3)

Publication Number Publication Date
SE9604676D0 SE9604676D0 (sv) 1996-12-19
SE9604676L SE9604676L (sv) 1998-06-20
SE516748C2 true SE516748C2 (sv) 2002-02-26

Family

ID=20405042

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9604676A SE516748C2 (sv) 1996-12-19 1996-12-19 Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat

Country Status (6)

Country Link
JP (1) JP2001506413A (sv)
KR (1) KR20000069626A (sv)
CN (1) CN1156003C (sv)
CA (1) CA2275523A1 (sv)
SE (1) SE516748C2 (sv)
TW (1) TW341726B (sv)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228959B (en) * 2002-07-05 2005-03-01 J S T Mfg Co Ltd Connector, method for manufacturing the same, and wiring board structure employing the connector
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
CN100591181C (zh) * 2007-08-24 2010-02-17 武汉华灿光电有限公司 倒装焊发光二极管芯片的制造方法
WO2012056661A1 (ja) * 2010-10-25 2012-05-03 パナソニック株式会社 電子部品の接合形態
CN105185724B (zh) * 2014-05-30 2019-03-01 无锡华润安盛科技有限公司 一种用于倒装芯片装片工艺的垫块、机器和倒装芯片的方法
WO2023163433A1 (ko) * 2022-02-24 2023-08-31 삼성전자주식회사 디스플레이 모듈의 리페어 방법

Also Published As

Publication number Publication date
CA2275523A1 (en) 1998-06-25
CN1246202A (zh) 2000-03-01
JP2001506413A (ja) 2001-05-15
SE9604676D0 (sv) 1996-12-19
TW341726B (en) 1998-10-01
SE9604676L (sv) 1998-06-20
KR20000069626A (ko) 2000-11-25
CN1156003C (zh) 2004-06-30

Similar Documents

Publication Publication Date Title
US5998875A (en) Flip-chip type connection with elastic contacts
KR100903472B1 (ko) 웨이퍼로부터 반도체 다이를 분리하는 방법
US7112467B2 (en) Structure and method for temporarily holding integrated circuit chips in accurate alignment
KR100748808B1 (ko) 기판 상에 배열된 디바이스들을 분리하고 스크라이브 스트리트 내의 불필요한 구조물을 제거하기 위한 이중 다이싱 톱날 어셈블리 및 방법
US6392143B1 (en) Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same
KR100443484B1 (ko) 반도체장치및그제조방법
US7372137B2 (en) Semiconductor device and manufacturing method thereof
KR980012296A (ko) 반도체 소자 실장 보드, 그 보드용 제조 방법, 반도체 장치 및 그 장치용 제조 방법
US20030038378A1 (en) Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein
EP0932198A1 (en) Process for manufacturing semiconductor package and circuit board assembly
TW200905755A (en) Wafer level package structure and fabrication methods
US8450825B2 (en) Semiconductor package
JP3954111B2 (ja) 高密度電気コネクタ
US7245022B2 (en) Semiconductor module with improved interposer structure and method for forming the same
US7015066B2 (en) Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
JPH1032307A (ja) 半導体装置及びその製造方法
US9922960B2 (en) Packaging structure of substrates connected by metal terminals
US7388297B2 (en) Semiconductor device with reduced thickness of the semiconductor substrate
SE516748C2 (sv) Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat
US5897335A (en) Flip-chip bonding method
JP5378643B2 (ja) 半導体装置及びその製造方法
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
CN112490184B (zh) 多芯片封装方法
RU2803556C1 (ru) Способ изготовления трехмерной микросборки
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法

Legal Events

Date Code Title Description
NUG Patent has lapsed