JP2001506413A - 弾性接点を備えたフリップチップタイプの接続装置 - Google Patents

弾性接点を備えたフリップチップタイプの接続装置

Info

Publication number
JP2001506413A
JP2001506413A JP52762998A JP52762998A JP2001506413A JP 2001506413 A JP2001506413 A JP 2001506413A JP 52762998 A JP52762998 A JP 52762998A JP 52762998 A JP52762998 A JP 52762998A JP 2001506413 A JP2001506413 A JP 2001506413A
Authority
JP
Japan
Prior art keywords
chip
bumps
substrate
frame
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52762998A
Other languages
English (en)
Inventor
ヘッセルボム，リレブロラ，フヤルマル
ボデェ，ヤン，ペテル
ヘンツエル，ハンス
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Priority claimed from PCT/SE1997/002177 external-priority patent/WO1998027589A1/en
Publication of JP2001506413A publication Critical patent/JP2001506413A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 本発明は、弾性接点を備えた自動位置合わせされたフリップチップのための実装構造体に関する。本発明は、自動位置合わせ構造体と組み合わされた永久的でないジョイント部を得るための問題を解決するものである。本発明は、部品の永続的なセンタリングを保証する対称的な弾性的位置合わせを行う。これはモールドとして異方性エッチングされたシリコンを使用することにより成形されたエラストマーバンプ構造体（２０４）を備えた基板（２０２）に基づくフリップチップ構造体（２００）を使用することによって達成される。基板上の弾性バンプ（２０４）のパターンはフリップチップ（２１４）上のパッドパターン（２１０）に対応し、これらバンプ（２０４）に金を被覆することができ、これらバンプは電気的接点（２０６）として、かつ垂直位置決めをするよう働く。バンプ（２０４）の周りにはフリップチップ（２１４）の傾斜した壁（２２２）と同じ形状の傾斜したフレーム壁を備えたエラストマー材料のガイドフレーム（２１２）が設けられている。

Description

【発明の詳細な説明】 弾性接点を備えたフリップチップタイプの接続装置 発明の技術的分野 本発明は、電気分野において部品を位置合わせするための実装構造体に関し、 より詳細には弾性接点を備えた自動位置合わせされる、取り外し自在なフリップ チップタイプのチップ接続装置に関する。 関連技術の説明 電子工学の分野における技術的進歩の結果、より迅速で、かつコンパクトなシ ステムに対する要求が生じた。多くのアプリケーションでは、軽量で、かつコン パクトな構造自身が条件となっている。技術的進歩はシステムをより複雑とする 傾向にあり、このようなシステムは互いに通信の必要な、次第に多数の部品を使 用するようになっている。新しいシステムが異なる部品間で迅速にアクセスする という条件を満たすには、システムの異なる部品間の接続路の長さを所定限度内 に維持しなければならない。システムの複雑度が増すにつれ、部品間の接続路の 長さも長くなる。かかる部品間の最大許容長さを越えないようにするために、こ れら部品はこれまで、より小さく製造され、また、より密に実装されている。従 って、封入されない集積回路を極めて密に実装できるようにするマルチチップモ ジュールが開発されている。 種々の基板にＩＣチップを実装する際、いくつかの条件を満たさなければなら ない。これら条件としては、電気的性能、信頼できる接点、機械的な疲労、取外 自在なチップアセンブリおよび冷却を改善することが挙げられる。 電気的性能はワイヤボンド部をハンダバンプおよび可能な場合にはマイクロバ ンプに置換することによって改善できる。フリップチップ技術を使用する場合の 問題として、チップを配置した際の位置合わせ状態を間接手段以外の方法で見た り、制御したりすることが困難であることが挙げられる。これにより、製造上の 問題に起因し、小型化の程度が制限される。 別の問題は、接合部が永久的な金属間接点、ハンダ付、収縮性接着剤と組み合 わせて金属バンプまたは粒子を使った永久的圧着のいずれかである場合に、信頼 性ある接点を得ることである。 更に別の問題は、接合ワイヤである。これらワイヤは機械的疲労に関する条件 を満たすことができるが、周波数の性能を最適にするものではない。フリップチ ップに対しては部分的な解決案しかなく、ハンダの組成を変えると、ある程度の 弾性、すなわち耐久性が得られる。ＩＣと基板との間の残留空間を満たす接着剤 は、チップ上のバンプおよびバンプ場所からの力を均一にし、これらからの歪み を軽減する。また、半導体の熱膨張係数に近い熱膨張係数を有する基板材料を選 択すると、このような力の均一化および歪みの軽減に実質的に役立つが、費用が かかり、かつ他のシステム条件と両立しなくなりやすい。上記のような歪みを軽 減する方法により、分解が特に困難となり、ハンダ除去作業によってシステムの 他の部品が破損し易くなる。 基板および用途に応じて共晶ハンダ、銀エポキシまたは他の接着剤を使って、 チップの裏面が下になるようにチップを取り付けることによって従来のチップは 実装されていた。チップを取り付けた後にワイヤボンディングを用いて電気的な 接続を行っていた。単一のチップ封入のために特殊なキャリアまたはリードフレ ームだけに、当初取り付けられていたことから、より大きな組立体、例えばマル チチップモジュールＭＣＭ／ハイブリッドにチップを実装し、更にボードに直接 実装するための開発が行われてきた。特にボードに対しては、チップとボードと の間で熱膨張が一致しないという問題がある。多くのケースでは、十分に柔軟な 接着剤を使うことによって、この問題は許容できるように解決されている。ワイ ヤによって電気的な接続が行われる場合、これらワイヤは熱によるずれを処理で きる。また、ワイヤはチップ上のパッドのピッチが特にボード用の基板で得られ るピッチより何倍も細かくなった場合でも、物理的なファンアウトを得るように も働く。しかしながらワイヤを使ってチップを接続することは余分なインダクタ ンスが生じ、多くの場合、有効なシステムの性能を制限してしまうということを 意味する。また、多くの接続部を有するチップでは、ワイヤボンディングをワイ ヤごとに行うので、ワイヤボンディングは高くつくことがある。 従って、別のチップ接続方法がこれまで開発されている。１つの開発傾向は、 膜によって支持され、同時に全てのチップパッドに接続された、予備成形された 導電路、いわゆるテープ自動化ボンディング（ＴＡＢ）を使用することである。 膜構造内にアース平面が含まれない場合、この方法はインダクタンスをかならず しも改善するものではない。 他の主な開発傾向は、いわゆるフリップチップ接続を使用することである。こ の方法では、基板にパッド面が向いた状態で、基板に直接チップを接続する。こ のような接続は、チップパッドを基板パッドに永久的に取り付ける、ハンダまた は導電性接着剤のバンプを用いて行われる。 これとは異なり、例えば電着方法により固体バンプを製造する方法がある。次 に、実装すべき場所にチップを載せ、この前後のいずれかでチップと基板との間 に有機接着剤を注入する。この接着剤は硬化時に収縮する性能を有している。従 って、チップと基板とは互いに接近するよう押圧され、バンプと取付パッドとの 間に電気的な接触が得られる。これによりインダクタンスは極めて小さくなるが 、基板はチップのパッドピッチと同じ分解能を有しなければならない。 熱誘導される疲労は、ハンダを改善する（このことはわずかにしか作用しない ）か、またはアンダフィルすなわちチップ全体と基板との間に硬化性接着剤を注 入することによってこれまで解決していた。この硬化性接着剤は熱膨張の不一致 により生じた応力を分散し、歪みのバンプ部分を軽減するものである。しかしな がら、チップには有害となり得る新しい歪みが生じる。 フリップチップはワイヤボンディング、主にＴＡＢで行われているようにパッ ドがチップの周辺に位置していなくてもよいので、パッドをこの領域に広げ、よ り広い間隔の同じ数のパッドを設置できるようにすることにより、ファンアウト の問題を解決できる。このようにするには、特別に製造されたチップが必要であ る。また、ハンダバンプは極めて弾性的であるとは言えないので、ボード（基板 ）とチップとの間の熱膨張の差の結果、ボンド部に疲労が生じたり、および／ま たはチップの破損が生じ得る。 フリップチップの他の問題は、不透明なチップを通してバンプと取り付けパッ ドとを見ることができない場合に、基板とチップとを位置合わせすることである 。チップ材料を透過できる赤外光が基板材料にも透過でき、過度に多い金属ライ ン が基板にない場合、所定のケースではこのようなチップ材料を透過できる赤外光 を使用することもできる。この代わりの通常の方法は、チップと基板が分離され ている際に、これらを位置合わせ・実装装置に対し位置合わせさせ、極めて精密 な所定の並進運動を実行させることである。ハンダを用いる場合、予備的位置合 わせ精度が所定限度内にあれば、溶融状態のハンダバンプの表面張力は位置合わ せ状態を改善し得る。接着剤を用いるケースでは、システムによってはこのこと はわずかしか可能でない。現在のＭＣＭのほとんどのケースのように基板が十分 な分解能を有していれば、ハンダの表面張力を利用しない場合、設置精度によっ てパッドの分解能の限界が決まる。環境上の条件に起因し、ハンダが使用されな くなる可能性がもっとも高い。 ハンダのフリップチップは極めて高い設置精度を生じることも報告されている 。しかしながら、このことは、表面張力の位置合わせ能力とハンダのボールサイ ズとの間の関係のように、バンプを極めて小さくできることを意味しない。 これまでの方法は、設置に危険があり、コストがかかるという別の欠点を有し ている。多くの高度技術システムでは完全に試験された剥き出しのチップを何回 も得ることは困難である。例えば、１０個のＩＣを含むＭＣＭで、チップの歩留 まりが９０％である場合、ＭＣＭの歩留まりはわずか３５％であり、このような 歩留まりは完全にはテストされていないチップでは全く一般的な値ではない。こ のような低い歩留まりでは、再設置による補修が経済的に必要である。機能しな いチップを除くために、ハンダを除去したり接着剤を軟化させる作業は、除去さ れたチップの下にあるパッドおよび周辺チップ、または他の受動的部品の双方が 損傷を受けて、更に補修が必要となるような場合、危険な作業である。 基板パッドにチップバンプを一致させるのに収縮接着剤を使用する固体バンプ 方法では、全ての接点が一致することを保証するには、平坦度およびバンプの高 さの精度が極めて高くなっていなければならない。 溝を有するパッドと一致する固体バンプを使った自動位置合わせ接続を行う現 行方法がある。この方法は位置合わせを助けることができるが、予備的位置合わ せの公差はパッドサイズの何分の１かでしかないので、ピッチが狭くなるにつれ 、粗い予備的位置合わせしか行えない。 接触チップをテストするのにこれまで弾性膜が使用されている。ここでは、バ ンプは固体であるが、それらの支持体は可撓性であるので、完全に平らでないチ ップに対しても良好な接触が可能である。これら膜上にインピーダンス制御され た伝送ラインも製造できるようにすることにより、フルスピードのテストを行う ことができる。 シャイ−ミン・チャン他に付与された米国特許第5,393,697号は、複合バンプ 構造体およびこの複合バンプ構造体を形成するための方法について述べている。 これらバンプは材料堆積、リソグラフィおよびエッチング技術を使って形成され る。 フランク・Ｋ・クレーザ他に付与された米国特許第5,196,371号は、導電性ポ リマーによりフリップチップの接合パッドと基板の接合パッドとを相互に接合す る方法について述べている。 カキモト・ノリコを発明者とする日本国特許出願第2-141167A号は、弾性導電 性粒子の直径よりも小さいスペーサについて述べている。このスペーサの高さは 過度の力が加えられないようにバンプおよび弾性導電性粒子を保護するように設 定されている。 ウメヅキ・アイイチロウを発明者とする日本国特許出願第63-59476号は、圧力 が加えられる間、機械的な力を防止するためのバンプと金属パッド間の弾性層に ついて述べている。 オンチ・ノブヨシを発明者とする日本国特許出願第61-137208号は、チップを 共に押圧する際に使用される、バンプを含む弾性膜について述べている。チップ を押圧することにより、電極チップを弾性的に変形させることができ、この結果 生じる反発力によってパッド部品に向けて電極部品を押圧させ、電気的な接続を 行うことができるようになっている。 概要 本発明が解決しようとする課題は、フリップチップの組立中にチップを位置合 わせさせることである。チップを基板に位置合わせする際、不透明なチップを通 してバンプおよび嵌合パッドを見ることはできない。 本発明は自動位置合わせ構造と組み合わされた取り外し自在な接続部、すなわ ち非永久的なジョイント部の問題を解決するものである。これによりチップの交 換が極めて容易となる。このことは、パッド、基板パッド、その他のチップまた は部品に損傷を与えることなく、何回もチップを交換できることを意味している 。同時に、総体および微細な点の双方でチップ全体にわたって同時に位置合わせ が得られる。 本発明は熱膨張係数の不一致に起因する熱疲労の問題も解決するものである。 本発明によれば、弾性および容易に取り外しできることに関連したフリップチ ップ接続部の自動位置合わせを行うことができる。特にこの自動位置合わせによ り、交換作業は安価で危険のない作業となり、よって実際の環境におけるフルテ ストに使用するのに、この方法は望ましいものとなる。 金でメタライズされたエラストマーバンプによる自動位置合わせされた弾性フ リップチップタイプのチップ接続部の解決方法は、取り外し自在な電気接続を提 供するものである。位置合わせ構造体は高精度の自動位置合わせを行うので、微 細なパッドピッチを可能にし、全体の弾性により機械的な疲労を与えることなく 、熱膨張係数の不一致を許容できる。チップ組立体はシステムの他の部品を破損 させる危険性を最小にしながら、比較的低コストで分解可能である。このことは 特に適切な周波数で個々のＩＣをフルにテストすることが部分的にしか可能でな いような、より複雑なシステムに対して特に重要である。 バンプのみならず、位置合わせ構造体も弾性的である。パーツが同時提出の別 の特許出願「弾性位置決めのための溝内のバンプ」に記載されているように、部 品が異なるように膨張した場合でも、対称的な弾性的位置合わせによって部品を 連続的にセンタリングすることが保証される。チップの裏面には冷却プレートが 押圧されている。この冷却プレートによる熱伝導を改善するだけでなく、スライ ドできるようにオイル、グリースまたは液体金属を有していてもよい。いずれの 部品にも応力を与えることなく、チップとプレートとが異なるように膨張するこ とが可能であり、位置合わせ構造体が対称的にたわみ、垂直方向の起こり得る膨 張が弾性バンプによって調節される。 本発明では、バンプと同時に成形される位置合わせ用の特徴部分が設けられる 。自動位置合わせによってチップの設置を行うことができるので、実行されるウ ェ ーハ／チップ処理の量によって極めて高いパッドの分解能を得ることができ、精 密なソーイングしか行わない場合、設置精度はカット部の精度に応じて決まる。 リソグラフィ、すなわち潜在的にサブミクロンの精度で決まる特殊な構造のエッ チングを行う場合、特殊な設置機器を使用することなく、約１ミクロンの精度で 設置を行うことができる。 本発明で使用するチップは正しい環境で使用され、容易に交換可能である。こ のことは、固体による一時的な取り付けを行うことなく、実際の環境内でチップ を完全にテストできることも意味する。今日使用されているＴＡＢフレームおよ びチップスケールのパッケージングとしてのチップキャリアの多くはむき出しの ダイスと比較してチップ接続部の特質を促進し、改善するものではなく、フルテ ストを可能にするという目的に十分にかなうことが、経済的に重要となり得る。 本発明ではバンプは基板上に設けられ、メタライズされる弾性バンプとなるの で、平坦度に関する条件を緩和できる。 本発明の１つの利点は、電気接点を弾性バンプから製造し、これによりハンダ 付けまたは接着作業を必要とすることなく、チップを接触させることが可能とな ることである。 本発明の別の利点は、実装中にチップが自動位置合わせされることである。 本発明の別の利点は、効率的な冷却を可能にするよう、チップ上に熱シンクを 押圧できるように、垂直方向の位置決めも自動的に決定し、フレキシブルとする ことができることである。 本発明の更に別の利点は、糊付けも接着も行わないので、チップを容易に取り 外し、交換できることである。 本発明の更に別の利点は、チップ接続部の性能を良好にし、容量およびインダ クタンスを低減し、Ｖ字形溝およびＶ字形バンプの構造で横方向に良好な高い精 度の位置合わせが得られ、ピッチを微細にすることができ、および／または極め て小さいパッドおよびバンプを得ることができることである。 次に、好ましい実施例の詳細な説明および添付図面により、本発明について更 に説明する。 図面の簡単な説明 図１は、三次元のマルチチップモジュールの横断面図を示す。 図２は、弾性電気接点を備えたフリップチップ構造体および内蔵されたチップ が位置合わせされた状態を示す。 図３は、ウェーハの横断面を切断する改良されたソーブレードの横断面図を示 す。 実施例の詳細な説明 本発明は、種々のマイクロ電子システムで使用でき、弾性電気接点および内蔵 チップの位置合わせに使用される。本発明は特に実装前のチップの品質を判断す ることが困難な場合に、マルチチップモジュールで使用できる。本発明はボード とチップとの間の熱膨張係数の不一致が大きいことに起因し、例えばボード上に 設けられるフリップチップに、現在いくつかの問題がある場合に使用できる。補 修は危険であり、高くつくことが多く、特にあるタイプのＭＣＭではこのような 修復は実質的に不可能である。 最初の図面は本発明を使用した例を示すが、本発明はこのような分野のみに限 定されるものではない。当然ながら本発明は、任意のマイクロメータのシステム だけでなくサブマイクロメータのシステムでも使用できる。図１は三次元（３Ｄ ）のマルチチップモジュール１００の横断面を示す。この３Ｄモジュールは上部 に集積回路チップ１３２〜１３６、ＩＣが実装または成長された、Ｓｉから成る 二次元（２Ｄ）マルチチップモジュールまたは他の回路基板、例えばダイヤモン ド、Ｇｅ、ＧａＡｓ、Ａｌ2Ｏ3またはＳｉＣから形成されるが、モジュールの材 料はこれら材料に限定されるものではない。３Ｄマルチチップモジュール１００ 全体に対するのと同じように、モジュールの異なる平面間で良好なスクリーニン グが得られるよう、Ｓｉ基板１０６〜１１４にはアースされた平面が設けられて いる。基板１０６〜１１４には、特に二次元（２Ｄ）マルチチップモジュール１ ０６〜１１４のスタックの頂部１０６または底部１１４に設けられていない基板 には、３Ｄマルチチップモジュール１００の隣接するレベルの間を相互に接続す る部分を構成する受動的チップ、ビア穴またはビアチップ１１６〜１２１も実装 されている。 ＩＣチップ１２２〜１３６およびビアチップ１１６〜１２１は、本実施例では 基板１０６〜１１４に実装されたフリップチップである。このような構造により フリップチップに実装されたチップ１２２〜１３６の裏面と隣接する基板１０６ 〜１１４の裏面との間の接触を良好にすることが可能となっている。 この構造体の頂部冷却体１０２の頂部平面１３８および底部冷却体１０４の底 部平面１４０に加えられる圧縮力１４２により、３ＤモジュールのＩＣ１２２〜 １３６および個々のチップ１１６〜１２１の各レベルを共に維持しているにすぎ ない。 このような積み重ね構造を得るために、ビアチップ１１６〜１２１およびＩＣ １２２〜１３６を隣接する基板１０６〜１１４に接続する弾性バンプが設けられ ており、冷却体１０２の頂部平面１３８および冷却体１０４の底部平面１４０に て、モジュールを共に押圧することによって接触が得られる。この圧縮力はモジ ュール１００の最も外側の部分に加えられるクランプによって得られる。 図２では、フリップチップ構造体２００は図１の一部でよく、一般的なＩＣ接 続ソケットとしても働く。このフリップチップ構造体２００はモールドとして異 方性エッチングされたシリコンを使って成形されたエラストマーバンプ構造体２ ０４を備えた基板２０２をベースとするものである。このバンプは切頭状の５つ のコーナーを有する五面体または切頭ピラミッド形状とすることができる。電気 接点パッド２０６および接続路２０８はバンプ２０４の電気的接触を良好にし、 機械的特性を信頼できるようにするために、金属製であることが好ましい。金以 外の他の材料、例えば十分な大きさの耐酸化性および延性を備えた任意の材料、 または同じ性質を有する他の材料を使用することができる。 基板上の弾性バンプ２０４のパターンは、実際のチップ２１４上のパッドパタ ーン２１０に対応する。これらバンプ２０４は金でコーティングすることができ 、電気的接点２０６として、また垂直方向の位置決めを行うように働く。バンプ ２０４の周りには図２に示されるような横方向の位置合わせを行うように使用す ベきフリップチップ２１４の傾斜したフリップチップ壁２２２と同じ形状の傾斜 フレーム壁２２０を備えた弾性材料から成るガイドフレーム２１２が設けられて いる。 通常、チップ２１４の寸法の精度は、ウェーハをダイスに切断するプロセスに よって限定される。切断前にウェーハ内の各ダイスの周りにＶ字形溝を設けると 、そのエッジの寸法が良好に決まる。モールドとして異方性エッチングされたシ リコンを使用することによって、ある弾性材料から成る対応するガイドフレーム ２１２を成形した場合、位置合わせは極めて正確となる。このような構造では、 この図には示されていない機械的装置からのある外力２１８により、フリップチ ップ２１４を圧下し、所定位置に維持しなければならない。この力は、例えばフ リップチップ２１４の裏面とフローティング接触状態にあることが好ましい頂部 冷却体１０２（図１参照）によって発生すべきである。この頂部冷却体１０２は バンプ２０４だけでなく、ガイドフレーム２１２の弾性力によって熱膨張係数の 不一致を処理する場合、基板２０２にこの頂部冷却体１０２を強固に取り付ける ことができる。所望する場合、フリップチップ２１４が基板２０２に押圧される 際に、ガイドフレーム２１２がバンプ２０４の垂直方向の変形を制限または減少 するように、ガイドフレーム２１２の寸法を選択することができる。 チップ２１４を分離する前に、このチップ２１４上に既に存在している構造体 に位置合わせされたフォトリソグラフィマスクを使用することにより、異方性エ ッチングまたは他の技術を使って切断領域に溝を形成する。モールドとして使用 した同様な、または同様でない材料内に、同様なＶ字形溝だけでなく、バンプ２ ０４のための溝も形成する。弾性バンプ２０４を取り付けるこのモールドまたは この部分を、予め硬化した形態の弾性材料でカバーし、次にこの部分およびモー ルドを真空内でプレスする。こうして弾性材料はモールド内の溝を満たす。その 後、モールドまたはその部分が硬化用光を透過する場合、熱または可能な場合に は光を使って弾性材料を硬化し、弾性材料からモールドを分離する。 成形されたプラスチック部分、すなわちＩＣを取り付けるべき基板２０２の頂 部に成形されるバンプ２０４では、フォトリソグラフィマスクおよび反応性イオ ン、プラズマまたはエッチングを使用するか、または直接レーザーアブレーショ ンを使って、基板２０２上のビア穴から接点金属コネクタをエッチングし、その 後、弾性部分をメタライズし、この金属をフォトリソグラフィ法または直接レー ザーアブレーションを使ってパターン形成する。溝の幅よりも薄いソーブレード を使って溝の中心を切断することにより、チップを分離する。これとは異なり、 制御可能にウェーハを破断するための切り込みとしてエッチングされた溝を使用 できる。 弾性バンプ構造体２０４にフリップチップ２１４を下に向けて載せる。必要な 予備的位置合わせは、傾斜したフレーム壁２２０の投影幅に等しく、この幅は１ ｍｍの１０分のいくつかの範囲となり得る。ゆるやかに押圧するか、またはある 力（重力）と共に振動を加えることによって、完全な位置合わせを行うことがで きる。その後、力２１８により弾性バンプ構造体２０４を所定の位置に維持しな がら、フリップチップ２１４を弾性バンプ構造体２０４に押圧すべきである。こ れは熱接触をする手段として、グリース、オイルまたは液体金属を有する冷却プ レートを使用することによって行うことが好ましい。冷却プレートは基板に強固 に締結されている。弾性バンプ構造体２０４にフリップチップ２１４を保持する ことにより、ハンダの疲労およびフリップチップ２１４に対する歪みを生じさせ ることなく、良好な電気的接続が保証される。フリップチップ２１４が故障して いるか、または故障状態となった場合に、まず冷却プレートを取り除き、次に故 障したチップを取り除き、新しいチップを挿入し、冷却プレートを再取り付けす ることによって、故障したチップを容易に取り替えることができる。 チップに接触させる際、良好な接触を保証するよう、チップのパッドを非酸化 金属、好ましくは金で製造したり、または金で被覆してもよい。 金でメタライズされた弾性バンプは表面に酸化物を進入させないので、メタラ イズされたバンプはチップのパッドに全く害を与えることもなく、変化もさせな い。このことはテストに使用する場合、大きな利点となっている。 フリップチップ２１４のファセットおよびガイドフレーム２１２のファセット の双方は、極端に平坦な表面となっているので、シリコンのＶ字形溝のエッチン グの寸法を良好に制御する別の可能性として、ＩＣの周りで密なシールを得る方 法がある。 接点ポイントを介し、各バンプ２０４において電気的に接触しているマルチレ イヤー構造体２１６の頂部にて、ガイドフレーム２１２を含むバンプ２０４を処 理する。マルチレイヤー構造体２１６にビア穴を形成するためのシリコンエラス トマーの比較的薄い層の処理は、標準的なリソグラフィ方法および反応イオンエ ッチングにより行うことができる。この技術により寸法を小さくすること、およ び各バンプ２０４の直接下方にて良好に定められた導体およびアース平面構造体 を利用できることにより、極めて高い周波数（ギガヘルツの１０分の１の数倍） まで利用できる極めて良好にインピーダンスマッチングされた接続部またはイン ダクタンスおよび容量が極めて小さくされた接続部を得ることができる。 バンプ２０４を備えた領域にわたって金属層２１６をパターン形成するための リソグラフィ方法は、バンプ２０４の頂部に微細なパターンを分解すべき場合、 特殊な技術を必要とする。たいていは金の層によってフリップチップ２１４のメ タライゼーションを終了させなければならない。他のすべての信頼できるフリッ プチップおよびマイクロバンプ方式に対しても特殊なメタライゼーションが必要 である。特に、ＴＡＢ実装に実質的に使用する際にはＡｌメタライゼーションの 他にＴｉ／Ｗ＋Ａｕのメタライゼーションを良好に加える。 ガイドフレーム２１２の傾斜壁２２０およびフリップチップ２１４の傾斜壁２ ２２を使用すると、最も精密な位置合わせが得られる。フリップチップ２１４の 傾斜壁を製造する際、Ｓｉウェーハ上の（１００）表面で異方性エッチングを実 施する。同時出願の特許出願「エラストマーバンプを製造するための方法」に記 載されているように、異方性エッチングされた（１００）Ｓｉウェーハおよび高 精密リソグラフィ法、順応性カバー剥離剤層および硬化性シリコーン化合物を使 用することにより、最も完全なガイドフレームおよび弾性バンプが形成される。 構造体２００を位置合わせするには、傾斜したフリップチップ壁２２２の周辺内 に傾斜したフレーム壁２２０が位置するように、予備的位置合わせによって基板 ２０２、すなわちガイドフレーム２１２の傾斜したフレーム壁２２０、切頭バン プ２０４およびフリップチップ２１４を設置しなければならない。フリップチッ プ２１４に注意深く力２１８、例えば重力を加えることにより、傾斜したフリッ プチップ壁２２２は傾斜したフレーム壁２２０上をスライドし、バンプまたは溝 の底面に平行な方向に極めて正確に位置合わせする。このように基板２０２およ びフリップチップ２１４を位置合わせすることにより、マイクロ微小結晶化など に起因するわずかな厚みの差、または金属の凹凸にも拘わらず、すべての接続バ ンプ２０４はパッドパターン２１０に一致する。また、接触をゆるめたり、また は部品に苛酷な歪みを与えることなく、部品間に小さな膨張差が生じ得る。 傾斜したフレーム壁２２０を製造するために、研磨された（１００）シリコン ウェーハ、例えばモールドを、ＳｉＮを使ってカバーし、次にレジストをデポジ ットし、結晶方向に良好に位置合わせされたマスクを使ってパターン形成する。 次に、ＳｉＮをエッチングし、その後、マスクによって限定された｛１１１｝平 面によって限定された溝を形成する異方性エッチング剤にウェーハを露出する。 明らかに位置合わせ構造体が作動するようにするには、この構造体は接続バンプ ２０４よりも基板２０２から遠くに延長していなければならない。その理由は、 位置合わせ構造体は傾斜したチップ壁２２２に一致させる必要があるが、他方、 接続バンプ２０４はチップ２１４のパッドパターン２１０に一致させなければな らないからである。 次に、第１マスクを極めて高精度で再現する接続バンプ溝を用いない同様なミ ラー状マスクを使用し、等価的方法により、使用すべきＩＣを含むウェーハのス クライブ領域内に、同様であるがミラー状の溝を得る。これら溝は位置合わせ構 造体を構成するモールドウェーハ上の溝と同じ深さまたはそれ以上の深さである か、またはＩＣをダイシングする際にソーカットにより露出した｛１１１｝平面 を終端させるように、同じ深さとすべきである。 これらバンプは一般にはガイドフレームよりも小さく、ピラミッド状の溝を生 じさせるエッチングにより（１００）表面が除去された際に実質的に停止するよ う、異方性エッチングの性能を利用する一工程でバンプの高さの差を得ることが できる。従って、完了するまでモールドウェーハのエッチングを続行すると、細 長く、四面体状の溝が形成され、これら溝の深さはマスク内の孔のサイズによっ て決定される。しかしながら、これにより極めて鋭く尖った接続バンプが生じ、 このようなバンプはメタライゼーションおよびチップパッドへの電気的な接触に 問題を生じ得る。別の方法は、まず最初に、バンプ溝または位置合わせ構造体の いずれか、例えばフレーム溝を所望する深さまでエッチングし、次にウェーハを 別のマスク（ＳｉＮ）でカバーし、エッチングされていない孔を構成し、フレー ム溝または溝をそれぞれ所望する深さまでエッチングする方法がある。これによ り別の切頭ピラミッド状の溝が形成され、メタライゼーションおよび接触上の問 題が軽減される。 モールドウェーハはボードまたは基板に設置すべきフリップチップ２１４ソケ ットを製造するのに使用されるので、ＩＣウェーハと同じ繰り返し距離を有する ことは全くできない。ＭＣＭに対してもＭＣＭで使用されるすべてのチップに対 し、対応する構造を含むボードウェーハを製造することも可能である。従って、 これらはすべてＭＣＭ上で同時に成形される。 モールドウェーハは、ある剥離剤でカバーされる。この剥離剤は、正確な形状 を保つように溶液または気相からの層成長により、層として極めて薄く、かつ順 応するようにデポジットされる。同時提出の特許出願「弾性バンプを製造するた めの方法」を参照のこと。バンプを設ける部分、すなわちボードまたはＭＣＭに 対し、最も合理的な方法は、まず通常のように金属層および絶縁層を形成するこ とである。次に、基板を備えたプレートまたはモールドウェーハのいずれかに対 し、スピニング法、スクレーピング法またはスプレー法により、制御された厚さ となるように硬化性弾性化合物を塗布する。次に、所定の位置合わせ方法を使っ て真空内でモールドウェーハと基板とを共に押圧し、基板構造体に位置合わせし 、化合物の両面を湿潤状態にすることができる。この位置合わせ方法は、モール ドウェーハ上に製造されたある溝を使って所定の構造体を基板に一致させること によって行うことも可能であり、または光−機械式手段を使用する。ＭＣＭケー スに対しては、個々に位置合わせを行う代わりにすべてのチップに対し１回の精 密な位置合わせを行うので、位置合わせ作業が少なくなることを意味している。 ボードのケースに対しては、数個のチップは同じモールドを使用することができ 、ボード上で数個のモールドが必要となる。他方、モールドの設置はボード上の 部品のサイズを考慮することにより、ボードではあまりクリチカルでなくなる。 次に、真空状態からパッケージを取り出し、これを高温内に入れ、化合物を硬 化する。次に基板２０２からモールドウェーハを分離する。化合物はモールドに 密着されているので、比較的固いモールドウェーハおよび基板を使用するには真 空でこのことを行わなければならない。特殊な用途に対しては、可撓性材料から 基板を製造することができ、これにより分離が容易となる。バンプ２０４の外側 の成形材料から成る薄い部分では、ビア穴を金属ラインに形成し、金属ラインを バンプの極めて近くに接触すべきである。金属をデポジットし、パターン形成す る。レジストはバンプ２０４およびビア穴をカバーし、レジストをバンプおよび ビア穴の領域でパターン形成すればよい。バンプ上およびビア穴内のレジストを パターン形成する必要はない。 チップの裏面に対する直接接触を利用することにより最良の冷却を行うことが できる。かかる冷却体は通常、チップの裏面に取り付けできるだけでなく、周辺 の基板にも取り付けできる。従って、ＩＣ、冷却体および基板のすべてが、異な る熱膨張係数を有する場合、全歪みの状態はより複雑となる。 精度をある程度犠牲にして、これまで述べた好ましい実施例と別の実施例を実 現できる。この場合、バンプは異なる形状となっていてもよい。この場合、異方 性エッチングは利用せず、他の別のエッチング方法および機械加工方法を使用す る。このために、溝およびバンプは、バンプが自動センタリング状に溝に嵌合し 、接触が行われる限り、溝およびバンプは同じ形状を有していなくてもよい。化 合物はシリコーン以外の化合物、すなわちポリウレタンまたは他の弾性または半 弾性化合物でよい。 変更されたダイシング層（図３参照）を製造することにより、ソー切断作業に より直接チップの傾斜した位置合わせ壁２２２を得ることができ、ウェーハ３０ ６の位置合わせ溝の位置合わせを合理化し、（１００）Ｓｉウェーハ以外の材料 を使用することも可能となる。しかしながら、この方法により異方性エッチング された側壁と同じ精度は得られない。図３は、変更されたソーブレード３０２、 パッド２１０、ウェーハ３０６およびソー切断作業により直接構成された傾斜壁 ２２２を示す。 特殊なソーを使用しなくても、より鋭い位置合わせ構造体を有するモールドを 製造し、従来どおりカットされたＩＣをこの位置合わせ構造体に圧下し、接続バ ンプを一致させることにより良好な位置合わせを得ることができる。パッドのメ タライゼーションが適当であることを条件に、この方法は基本的には従来のチッ プに直接適用できる。 使用するいくつかの工程を再現することにより可撓性モールドを製造でき、精 度を犠牲にするだけで基板２０２からモールドを取り外すことが容易にできる。 傾斜したフレーム壁２２０上に弾性材料を「完全に」順応するようにデポジッ トできれば、その代わりに比較的固いバンプを使用できる。これを達成する１つ の方法は、完全ではないが溝の一部を満たすモールドを使用して弾性化合物が硬 化する場所における溝の壁までの短い距離を残す方法である。 本発明の基本的な考えは、フリップチップ２１４と基板２０２との位置合わせ を行うのに、高精度でかなり大きい位置合わせ構造体を使用し、予備的位置合わ せに対する要求を緩和できるようにすることである。また、パッド金属を酸化し てはならないことを除けば、ＩＣのパッド２１０を変更する必要はなく、このこ とはすべてのマイクロバンプ、導電性の接着性の接続部およびフリップチップ接 続部にもあてはまる。 基本的には、バンプ２０４に一致するために位置合わせするようＩＣ上のパッ ド２１０を凹状に変更することにより、より高い精度の予備的位置合わせ条件で 同じ目的を満たすことができる。このことはＩＣ製造をより大きく変更できるこ とを意味し、位置合わせ用の特徴部分がなければ、予備的位置合わせ条件はほと んど同じ程度に高い。 基板２０２の傾斜したフレーム壁２２０上にデポジットされるエラストマーの 厚みおよび形状を極めて精密に制御できれば、剛性ストッパーの間に部品を圧下 することにより、基本的には同じ特徴部分が得られる。 精度を最大にするには極めて順応性のある薄膜として剥離剤でモールドをカバ ーするための手段を設けなければならない。この方法は、これまで述べ、同時提 出の特許出願「弾性バンプを製造するための方法」に記載されている。このよう な精度を最大にするケースでも、異方性エッチングに使用できる結晶方向に表面 が良好に位置合わせした単結晶が必要である。これら単結晶は市販されているＳ ｉウェーハとして入手できる。上記のように、ＩＣはソフト接触が可能となるよ うにパッド２１０で最終メタライゼーションを行わなければならない。このよう なメタライゼーションはすべてのバンプ状のＩＣ接続分解能に対して標準的な方 法である、Ｔｉ／Ｗでメタライズし、次に最終的にＡｕでメタライズする方法に よってパッシベーション後に容易に行うことができる。 別の解決方法は、ガイドフレーム２１２の鋭くエッチングされた壁およびフリ ップチップ２１４のカットされたエッジを使用することである。この場合、かか るフレーム内にチップを圧入することにより、自動チップ実装を行うことが可能 となる。しかしながら位置合わせ精度はこれまで述べた方法と比較して大幅に低 下する。 中間的な別の方法は、エラストマーに対し、精密なＶ字溝のモールドを使用し 、かつ特殊な形状のソーブレード３０２（図３参照）を使用し、ウェーハをダイ シングする際に、チップ上にテーパ付きエッジを形成する方法である。 本発明は別の重要な意義を有する。 フリップチップ２１４の交換が容易なことにより、このチップ実装技術はテス トジグ方法としても使用できる。この実装技術は実際の環境条件下でテストを行 える。従って、実際のシステム、システム状の条件下、またはインピーダンス制 御されたライン上のチップから接続部を外すことにより、個々のチップのテスト を実施できる。 本発明の要旨、すなわち本質的な特徴から逸脱することなく、これまで述べた 発明を上記以外の特定の形態で実施できる。従って、本実施例はすべての特徴に おいて、説明のためのものであり、限定的なものではないと見なすべきであり、 本発明はこれまでの説明ではなく、添付された請求の範囲によって示されており 、従って、請求の範囲内およびその均等性の範囲に入るすべての変更は本発明の 範囲内に含まれるものである。
【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年１月１３日（１９９９．１．１３） 【補正内容】 請求の範囲 １．少なくとも１つのフリップチップおよび１つの基板を含み、前記基板が少 なくとも１つのバンプを有し、前記チップが少なくとも１つのパッドを有し、よ って前記バンプのパターンが前記チップのパッドパターンに対応するようになっ ている組立構造体において、 前記基板（２０２）が弾性フレーム（２１２）を有し、前記チップ（２１４） がエッジを有し、前記フレームが前記チップのエッジと同じ形状を有することを 特徴とする組立構造体。 ２．前記フレーム（２１２）が４つのエッジを有する正方形または長方形であ ることを特徴とする、請求項１記載の組立構造体。 ３．前記フレーム（２１２）が２つ以上の傾斜したフレーム壁（２２０）を有 することを特徴とする、請求項２のいずれかに記載の組立構造体。 ４．前記フレーム（２１２）が少なくとも１つの傾斜したフレーム壁（２２０ ）を有し、前記フリップチップ（２１４）が少なくとも１つの傾斜したチップ壁 （２２２）を有し、傾斜した壁（２２０、２２２）が同じ形状および傾斜を有す ることを特徴とする、請求項１記載の組立構造体。 ５．前記フレーム（２１２）が４つのエッジを有する正方形または長方形であ ることを特徴とする、請求項４記載の組立構造体。 ６．前記フレーム（２１２）が２つ以上の傾斜したフレーム壁（２２０）を有 することを特徴とする、請求項２および５のいずれかに記載の組立構造体。 ７．前記パッド（２１０）の少なくとも１つおよび前記弾性バンプ（２０２） の少なくとも１つが金製の経路および接点を有することを特徴とする、請求項１ 記載の組立構造体。 ８．前記フリップチップ（２１４）と前記基板（２０２）を共に押圧するため に設けられた少なくとも１つの力附勢手段を有することを特徴とする、請求項１ 記載の組立構造体。 ９．前記力附勢手段がプレートであることを特徴とする、請求項８記載の組立 構造体。 １０．冷却のためにプレートが設けられていることを特徴とする、請求項９記 載の組立構造体。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ヘンツエル，ハンス スウェーデン国 リンチェピング，ヘイデ ンスタランス ガタ 12

Claims (1)

  1. 【特許請求の範囲】 １．少なくとも１つのフリップチップおよび１つの基板を含み、前記基板が少 なくとも１つのバンプを有し、前記チップが少なくとも１つのパッドを有し、よ って前記バンプのパターンが前記チップのパッドパターンに対応するようになっ ている組立構造体において、 前記基板（２０２）がフレーム（２１２）を有し、前記チップ（２１４）がエ ッジを有し、前記フレームが前記チップのエッジと同じ形状を有することを特徴 とする組立構造体。 ２．前記フレーム（２１２）が４つのエッジを有する正方形または長方形であ ることを特徴とする、請求項１記載の組立構造体。 ３．前記フレーム（２１２）が２つ以上の傾斜したフレーム壁（２２０）を有 することを特徴とする、請求項２のいずれかに記載の組立構造体。 ４．前記フレーム（２１２）が少なくとも１つの傾斜したフレーム壁（２２０ ）を有し、前記フリップチップ（２１４）が少なくとも１つの傾斜したチップ壁 （２２２）を有し、傾斜した壁（２２０、２２２）が同じ形状および傾斜を有す ることを特徴とする、請求項１記載の組立構造体。 ５．前記フレーム（２１２）が４つのエッジを有する正方形または長方形であ ることを特徴とする、請求項４記載の組立構造体。 ６．前記フレーム（２１２）が２つ以上の傾斜したフレーム壁（２２０）を有す ることを特徴とする、請求項２および５のいずれかに記載の組立構造体。 ７．前記パッド（２１０）の少なくとも１つおよび前記弾性バンプ（２０２） の少なくとも１つが金製の経路および接点を有することを特徴とする、請求項１ 記載の組立構造体。 ８．前記フリップチップ（２１４）と前記基板（２０２）を共に押圧するため に設けられた少なくとも１つの力附勢手段を有することを特徴とする、請求項１ 記載の組立構造体。 ９．前記力附勢手段がプレートであることを特徴とする、請求項８記載の組立 構造体。 １０．冷却のためにプレートが設けられていることを特徴とする、請求項９記 載の組立構造体。
JP52762998A 1996-12-19 1997-12-19 弾性接点を備えたフリップチップタイプの接続装置 Pending JP2001506413A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9604676A SE516748C2 (sv) 1996-12-19 1996-12-19 Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat
SE9604676-8 1996-12-19
PCT/SE1997/002177 WO1998027589A1 (en) 1996-12-19 1997-12-19 Flip-chip type connection with elastic contacts

Publications (1)

Publication Number Publication Date
JP2001506413A true JP2001506413A (ja) 2001-05-15

Family

ID=20405042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52762998A Pending JP2001506413A (ja) 1996-12-19 1997-12-19 弾性接点を備えたフリップチップタイプの接続装置

Country Status (6)

Country Link
JP (1) JP2001506413A (ja)
KR (1) KR20000069626A (ja)
CN (1) CN1156003C (ja)
CA (1) CA2275523A1 (ja)
SE (1) SE516748C2 (ja)
TW (1) TW341726B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185724A (zh) * 2014-05-30 2015-12-23 无锡华润安盛科技有限公司 一种用于倒装芯片装片工艺的垫块、机器和倒装芯片的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228959B (en) * 2002-07-05 2005-03-01 J S T Mfg Co Ltd Connector, method for manufacturing the same, and wiring board structure employing the connector
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
CN100591181C (zh) * 2007-08-24 2010-02-17 武汉华灿光电有限公司 倒装焊发光二极管芯片的制造方法
WO2012056661A1 (ja) 2010-10-25 2012-05-03 パナソニック株式会社 電子部品の接合形態
WO2023163433A1 (ko) * 2022-02-24 2023-08-31 삼성전자주식회사 디스플레이 모듈의 리페어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185724A (zh) * 2014-05-30 2015-12-23 无锡华润安盛科技有限公司 一种用于倒装芯片装片工艺的垫块、机器和倒装芯片的方法

Also Published As

Publication number Publication date
SE516748C2 (sv) 2002-02-26
SE9604676D0 (sv) 1996-12-19
KR20000069626A (ko) 2000-11-25
CN1156003C (zh) 2004-06-30
CN1246202A (zh) 2000-03-01
CA2275523A1 (en) 1998-06-25
TW341726B (en) 1998-10-01
SE9604676L (sv) 1998-06-20

Similar Documents

Publication Publication Date Title
US5998875A (en) Flip-chip type connection with elastic contacts
US12046482B2 (en) Microelectronic assemblies
US4949148A (en) Self-aligning integrated circuit assembly
US5789278A (en) Method for fabricating chip modules
JP4143130B2 (ja) 少なくとも１つのｖ字溝を備えた第１部品と、少なくとも１つの隆起を備えた第２部品とを有した整合構造
JP3420435B2 (ja) 基板の製造方法、半導体装置及び半導体装置の製造方法
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US20010003049A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
JP3954111B2 (ja) 高密度電気コネクタ
US20100225001A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic device
US20140117556A1 (en) Through silicon via stacked structure and a method of manufacturing the same
JP2008244451A (ja) ダイ収容スルーホールおよびスルーホール接続構造を有する半導体素子パッケージおよびその方法
US6407570B1 (en) Interconnect for testing semiconductor components having support members for preventing component flexure
US6440771B1 (en) Method for constructing a wafer interposer by using conductive columns
JP2001506413A (ja) 弾性接点を備えたフリップチップタイプの接続装置
US6285202B1 (en) Test carrier with force applying mechanism guide and terminal contact protector
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
CN115527871A (zh) 多芯片封装方法及封装结构
US20080268210A1 (en) Manufacturing method of electronic component
US20240337799A1 (en) Co-Packaging Assembly and Method for Attaching Photonic Dies/Modules to Multi-Chip Active/Passive Substrate
WO2024007407A1 (zh) 半导体封装组件及制备方法
CN116631876A (zh) 一种tgv转接板一体成型制作方法
KR20040051519A (ko) 3-ｄ 구조물 보호 장치
CN117174652A (zh) 玻璃芯基板制作方法及玻璃芯基板封装结构
SE516358C2 (en) Alignment structure for positioning parts in microelectronic systems - has elastic bumps on surface of one part which fit V=grooves in surface of other such that parts can slide in direction perpendicular to surfaces