JP3450417B2 - 高密度積層形のコネクタ及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、所定数のマル
チ・チップモジュール（ＭＣＭ）、所定数の回路基板
（例えばプリント回路基板）などの間での電力又は電気
信号の転送を相互に行うために用いられる相互接続部
（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）の構成に関する。
特に本発明は、上記所定数のマルチ・チップモジュー
ル、上記所定数の回路基板などの間での電気信号の転送
を相互に行うために用いられる電気的コネクタと、かか
る電気的コネクタを形成するための種々の製造方法とに
関するものである。

【０００２】

【従来の技術】中型で高性能のコンピュータシステム
は、数百乃至数千にも及ぶ集積回路（ＩＣ）用チップで
構成されており、各該チップ間を相互接続するために種
々の形態が使用される。これらのシステムには、また、
例えば、プリント回路基板あるいはプリント回路が配線
されたカードなどのような、種々のタイプからなる所定
数の互に相互接続されるべき回路基板と、これらで構成
されるマルチ・チップモジュールを相互接続するための
回路基板とが使用される。

【０００３】第１の相互接続形態（ｉｎｔｅｒｃｏｎｎ
ｅｃｔ ａｐｐｒｏａｃｈ）においては、所定数のＩＣ
チップがそれぞれ個別のキャリア内にパッケージされ
て、各該ＩＣパッケージが所定のプリント回路板（ＰＣ
Ｂ）をそなえた多くの（所定数）のカード上に所定の分
布状態で分布配置され、各該カードが、上記各カードと
メインの相互接続されるべきプリント回路板との間を相
互接続するコネクタを通して、上記メインのプリント回
路板（ＰＣＢ）に、所謂“プラグ接続”される。上記し
たプリント回路板（ＰＣＢ）をそなえた各カードは、相
互接続用の所定数のトレース（電気径路）又は電路（ラ
イン）をそなえており、各該トレース又は電路は、それ
らを通して上記各ＩＣチップに所定の電力（又は電気信
号）を伝送し、また上記各カード上の各ＩＣチップ間で
の、あるいは各該ＩＣチップと上記メインのプリント回
路板との間での所定の電気信号の転送を行う。各該カー
ドと上記メインのプリント回路板との間を相互接続する
コネクタは、慣用の羽根状の弾力性タブ（ｌｅａｆ−ｓ
ｐｒｉｎｇ ｔａｂ）を有するコネクタ、差し込み力を
要しないコネクタ（ゼロ インサーション フォース
（ＺＩＦ）コネクタ）、又は回路素子間に圧縮された状
態で挿入されるような導電性のある弾性体からなるコネ
クタなどで構成されうる。その代りの手段として、該コ
ネクタが省略されることもあり、この場合には、上記し
たＰＣＢをそなえた各カードに設けられた上記各トレー
スが、上記メインのプリント回路板上に形成された対応
するトレースにそれぞれ直接はんだ付されうるように形
成される。

【０００４】第２の相互接続形態においては、上記各Ｉ
Ｃチップが所定数のマルチ・チップモジュール上に所定
の分布状態で分布配置され、各該ＩＣチップが各該マル
チ・チップモジュールに、個別のチップに対するパッケ
ージを行うことなく直接的に載置される。この場合に
は、各該モジュールは、相互接続されるべきメインのプ
リント回路板上に差し込まれて（プラグされて）、他の
所定数のマルチ・チップモジュールに対して二次元的な
アレイを形成する。各該マルチ・チップモジュールは、
該モジュールに直接載置された所定数の集積回路（Ｉ
Ｃ）用チップを有する相互接続用基板で構成される。所
定数の相互接続用トレースが各該モジュールの上記基板
内に形成される。１個のモジュール内には、数千乃至そ
れ以上の上記相互接続用のトレースが存在しうる。各該
トレースのうちの一部は該モジュールに載置された上記
ＩＣチップに対して電力を伝送し、一方、各該トレース
のうちの他の一部は、上記したＩＣチップ間同志での所
定の電気信号の転送を行う。更に各該トレースのうちの
他のものは、他の所定数のモジュールに所定の電気信号
を転送したり、あるいは上記メインの相互接続用プリン
ト回路板を経由して上記コンピュータシステムへの入力
信号および該コンピュータシステムからの出力信号（す
なわちＩ／Ｏ信号）などを転送したりする（すなわち該
Ｉ／Ｏ信号を入出力させたりする）。一般に、かかる電
気信号は、上記各マルチチップモジュール内では、上記
メインの相互接続用プリント回路板内、あるいは上記第
１の相互接続形態において用いられた上記ＰＣＢをそな
えた各カード内におけるよりもはるかに高い速度で伝播
する。

【０００５】更に第３の相互接続形態においては、所定
数の上記ＰＣＢをそなえたカードと類似の各カード上に
それぞれ、個別的にパッケージ化された所定数のＩＣチ
ップが所定の分布状態で分布配置され、上記ＰＣＢをそ
なえたカードと類似の各カードが三次元的なチップアレ
イを形成するように互に積み重ねられる。電力が該三次
元的なチップアレイの一面側を通して供給され、また上
記コンピュータシステムへの、または該コンピュータシ
ステムからの上記入出力信号（Ｉ／Ｏ信号）が、該チッ
プアレイの他面側を通して転送される。多くの中間層相
互接続体（ｉｎｔｅｒ−ｌａｙｅｒ ｉｎｔｅｒｃｏｎ
ｎｅｃｔｉｏｎ）が、上記積み重ねられている該ＰＣＢ
をそなえたカードを構成する所定数のカード群相互間で
の電気信号の相互転送を行うために、互に隣接する上記
カード群間を通して該カード群と垂直方向に延びるよう
に設けられる。現在では、かかる相互接続形態が、如何
にして上記マルチ・チップモジュールに適用されうるか
を調査研究する点に重点が置かれている。

【０００６】パーソナルコンピュータやワークステーシ
ョンの場合に比して、上記したような相互接続形態を用
いた高性能コンピュータシステムでは、上述したＰＣＢ
をそなえたカード又はマルチ・チップモジュールと上述
したメインのプリント回路板との間において、比較的多
くの数の信号接続部を設けることが必要とされる。例え
ばその代表例として、現在の製品では、１個の上記プリ
ント回路板又はマルチ・チップモジュールについて、ほ
ぼ１，８００個又はそれ以上の信号接続部が存在する。
電気信号の転送時間を減少させ、更に計算速度を増加さ
せるために、当業界においては現在、上述した信号接続
部の数を現在のレベルよりはるかに増加させるととも
に、上述したカードやプリント回路板および上記モジュ
ールの大きさを縮少させる傾向にある。これらの傾向を
すべて満足させるためには、上記信号接続部の密度を現
在よりはるかに増加させることが要求される。次世代の
高性能コンピュータに対しては、二次元のマルチ・チッ
プモジュールに対する上記信号接続部の密度を、該モジ
ュールの相互接続面での１平方センチメートルについ
て、３０乃至６０の信号接続部が存在する現在の技術レ
ベルにおける密度に比し、２倍乃至４倍の密度まで増加
させなければならないものと考えられる。勿論、該信号
接続部の密度が増加するにつれて、各該信号接続部自体
がより正確な寸法を有し、かつまた対応する信号接続部
により正しく整列配置される必要がある。更に、上述し
た所定数のモジュールやカードおよびプリント回路板は
また、より正確な寸法を有するようにされる必要がある
とともに、相手側の回路素子に対しより正しく整合配置
される（アラインメントされる）必要がある。経済的な
問題を考慮すると、上記信号接続部の密度の増加が、製
造コストや製造上の複雑度を実質的に増加させることな
く達成されなければならない。その理由は、該製造上の
複雑度を増加させることは、上述したモジュールやカー
ド、プリント回路板およびコネクタなどの生産額に悪い
影響を及ぼすことになりうるからである。

【０００７】しかしながら、上記信号接続部の密度の増
加、該信号接続部の寸法のより一層の正確さ、および該
信号接続部同志のより正しい整合配列などが達成される
のを妨げるいくつかの障害（課題）がある。多くのマル
チ・チップモジュール、カード、プリント回路板および
コネクタを通して形成される各トレース（電気径路）が
現在では、該トレースの長さに比して比較的狭いトレー
ス幅を有しており、したがって、あるトレースの長さ
（換言すれば該トレースの高さＨ）と該トレース幅の平
均値Ｗとの比、すなわちＨ／Ｗとして規定される、以下
で言及するところのアスペクト比として、高いアスペク
ト比を有している。この場合、各該トレースは、その代
表例として、パンチング（ｐｕｎｃｈｉｎｇ）、ドリリ
ング（ｄｒｉｌｌｉｎｇ）、又はモールディング（ｍｏ
ｌｄｉｎｇ）によって形成され、その何れの場合にも、
その長さに比して比較的狭い幅を有する穴形成用工具が
使用される。ここで、上記信号接続部の密度を増加させ
るためには、該トレース幅の減少が要求されるが、仮に
該トレース幅が減少したとしても、該トレース幅の減少
と同程度にそのトレースの長さが減少されないようなト
レースに対してのみ、高いアスペクト比をもたらすこと
となる。しかしながら、従来技術では、上述したような
場合においては、上記アスペクト比が増加するように上
記各トレースを形成することは、上記通常の場合に比し
て、一層困難となる。その理由は、上述したような場合
に上記穴形成用工具を用いて上記アスペクト比を増加さ
せようとすると、上記通常の場合に比して、該穴の形成
プロセス中に該工具が本来の穴形成用径路からより多く
偏向してしまい易くなり、また各該トレースを整合配置
させるにあたって寸法誤差などのミスアラインメントを
生じ易くなり、また例えば互に隣接する各トレース同志
がある個所で一体に溶け合い易くなり（所謂マージング
を生じ易くなり）、更には、上記カード、プリント回路
板又は上記モジュール内での該工具の破損を生じ易くな
ったりするからである。したがって上述したような場合
に、上記従来技術によってえられる慣用のコネクタにお
いては、該形成された所定数の上記トレースによってえ
られるアスペクト比が、その代表的な１例として、ほぼ
２０乃至それ以下の値に制限されることになる。

【０００８】更に、上記カードと上記メインのプリント
回路板とを相互接続すべき所定数のコネクタが、それぞ
れ種々の回路素子を結合するために使用されるような場
合には、該信号接続部の密度が単純に増加するにしたが
って、各該コネクタを正確な寸法で製造し、更に各該コ
ネクタに対応させて各該コネクタにそれぞれ所定数の回
路素子を接続することが一層困難になる。その理由は、
該コネクタを構成する電気接続用部品（例えば上記羽根
状の各種スプリング（各種のリーフスプリング）および
各種ピンなど）の大きさが減少してしまうからである。
更にまた、上記各コネクタを互に整合配置（アライン）
させることはなお一層困難である。その理由は、これら
のコネクタの多くは、十分に剛性とされておらずしたが
って容易に移動する可能性のある相互接続用の部品（例
えば上記リーフスプリングのタブ、あるいは弾力性のあ
るコネクタなど）を有しているからである。かかる移動
は、特にゴム製の弾性コネクタなどにおいて、相手方の
プリント回路板の位置合せを行うにあたって、振動や接
触圧力や熱膨張あるいは熱収縮によって生ずるストレス
などに起因して、最初のうちあるいは所定の時間を超え
て、不正確な配置をとらせる結果となりうる。このよう
にして、従来型におけるいくつかのコネクタは、単的に
言って、上記信号接続部を高密度に形成するために要求
される十分に正確な寸法精度を維持するのに必要とされ
る剛性に欠けている。

【０００９】

【発明が解決しようとする課題】したがって、上述した
ような各種の相互接続用回路基板（例えば、上記カー
ド、プリント回路板、および上記したモジュール用の回
路基板などのｉｎｔｅｒｃｏｎｎｅｃｔ ｓｕｂｓｔｒ
ａｔｅ）の間で、各該トレースが正確に相互接続（ｉｎ
ｔｅｒｃｏｎｎｅｃｔ）されることを保証するように、
正確な寸法を有し、かつ各該トレースが正確に配置され
たコネクタを提供することが必要となる。そのために、
複雑なあるいはコストのかかる製造プロセスによること
なしに形成され、かつ高いアスペクト比を有するように
所定数のトレースが設けられたコネクタが要求される。
更にまた、上記カードとプリント回路板との間を相互接
続するコネクタや、該複数のプリント回路板同志を相互
接続するコネクタや、上記メインの相互接続されるべき
上記マルチ・チップモジュールに対するプリント回路板
などとして、種々の回路接続体系に使用することができ
るもの、特に容易に回路形態の変更を許容しうるような
ものがえられたならば、きわめて有用なことである。

【００１０】

【課題を解決するための手段および作用】本発明は上述
したような種々の問題点を解決するためになされたもの
で、高いアスペクト比がえられるように高密度に上記所
定数のトレースを形成することができ、かつ相互接続用
の回路基板（例えばプリント回路板（ＰＣＢ）で構成さ
れたカードやボード、あるいはマルチ・チップモジュー
ル用の回路基板など）に対するコネクタとして使用され
うるような、ソリッドアレイ形のコネクタを提供するも
のである。該ソリッドアレイ形のコネクタは、更に、多
数のＩＣチップからなる三次元アレイ内での層間接続用
のコネクタとして、あるいはまた、きわめて高いアスペ
クト比を有するように所定数の剛性トレースが形成さ
れ、かつ各該トレースの終端部（例えば電気接続用のコ
ンタクト部）が正確に位置付けられることが要求される
ような他の所定の用途として使用されうる。本発明は更
に、比較的に簡単にかつ安価に、かかるソリッドアレイ
形のコネクタを製造する方法を提供するものである。

【００１１】概説すれば、本発明による上記コネクタ
は、接続用のブロックを形成するように一体的に積層さ
れた誘電体材料からなる高精度に形成された複数の誘電
体層で構成される。該接続用のブロックは、上記積層さ
れた誘電体層のうちで、最上側および最低側の各誘電体
層の露出表面が、それぞれその頂面および底面となり、
該積層された複数の誘電体層で形成される各縁面がそれ
ぞれ所定数の側面となる。１具体例においては、該ブロ
ックは４個の側面を有し、上記頂面および底面と合せて
合計６個の面をそなえており、所謂パラレルパイプ（平
行四辺形型のパイプ）状の形状とされている。所定数の
トレース（電気径路）が、該積層された複数の誘電体層
のうち、所望の選択された所定数の誘電体層上に形成さ
れる。１具体例においては、１個または複数個のトレー
スが各該誘電体層上に形成される。本発明における好適
な具体例においては、正確な寸法精度を維持すると同時
に、許容誤差の最低減化と圧力接触部（例えばバンプな
ど）の正確な位置付けとを可能にするように、所定の剛
性を有する誘電体材料が使用される。

【００１２】各該トレースは種々の幅に形成され、また
種々の方向に形成されうる。本発明における１実施形態
においては、各該トレースは、金属ペーストを用いてシ
ルクスクリーニングを行うことによって、該積層された
誘電体層上に正確に描き出される（イメージされる）。
本発明における他の実施形態においては、フォトリソグ
ラフィック技術を用いて所定数のチャネルが各該誘電体
層内にエッチング形成され、次いで所定の導電体が各該
チャネル内にスパッタリングによって形成される。該複
数の誘電体層の積層がなされた後に、該ブロック（コネ
クタ・ブロック）は、各該トレースの各終端部を露出さ
せるために、少くとも２つの異なる平面に沿って、精密
に切断（カット）される。各該トレースは、金（例えば
軟質金）、はんだ材料、又は所定の導電性の弾性材料な
どで構成される電気接触部（例えばバンプなどのコンタ
クト部）を用いて、相互接続されるべき例えばメインの
回路基板又は他のコネクタなどに接続されうる。各該コ
ンタクト部は、精密にカットされた上記コネクタの所定
の表面上に形成された各トレース終端部（トレースター
ミナル部）上に位置するように形成され、該表面として
は、該コネクタのすべての面（例えば、上記パラレルパ
イプ状に形成されたコネクタ・ブロックでの６個の面な
ど）が含まれうる。該積層された誘電体層内（すなわち
積層された複数の誘電体層のうちの所定の１つの積層面
上）に形成される所定数のトレースとクロス・トレース
とが、該コネクタの所定の側面での電気接続がなされる
のを可能とし、更に例えば２個のコネクタの所定の側面
同志の間で各該トレースの相互接続がなされるのを可能
とする。また上記積層された誘電体層を横切る（すなわ
ち互に隣接する複数の誘電体層間に延びる）ように形成
される所定数のブァイア（電気径路）が、該コネクタの
頂面および底面での電気接続がなされるのを可能とし、
更に例えば１方のコネクタの頂面又は底面と他方のコネ
クタの所定の側面との間での電気径路の形成、あるいは
１つのコネクタを構成する異なる誘電体層の面上にそれ
ぞれ形成される所定のトレース間での相互接続がなされ
るのを可能とする。

【００１３】本発明における更に他の実施形態において
は、該コネクタの所定の面上であって、電気接触用のパ
ッド（コンタクトパッド）が形成されている各該トレー
スの各終端部に、各該パッドを収容するようなリセス
（凹所）が形成される。かかるリセスを設けることによ
って、該コネクタと該コネクタに相互接続されるべき回
路基板（例えばプリント回路板、カード、および上記モ
ジュール用の回路基板など）との間において、機械的に
強固な接続がなされるのを保証する。該コネクタに形成
される接合用表面での寸法的な許容誤差を小さくしうる
（すなわち該接合用表面を高精度に形成しうる）ので、
該コネクタに対して、該コネクタに隣接する他の相互接
続されるべき回路基板を正確に位置付けることが可能と
なる。幅の狭い所定数のトレースが個々の誘電体層上に
それぞれ上述したような所望の態様で形成されうるた
め、上記アスペクト比を実質的に高くすることができ
る。

【００１４】本発明では、各該トレースの各終端部を互
にきわめて接近させて配置形成させることができ、その
結果、上記した各コンタクトパッドおよび各バンプの大
きさ、および／又は上記各パッドあるいは各バンプ間の
距離間隔を比較的小さくすることができる。ただし、微
細なコンタクト模様を容易に形成することができるもの
とされている周知のフォトリソグラフィック技術および
パターン転写技術を用いる型式は、薄いウエーハに対す
る処理を行うためにデザインされており、該ウエーハと
はきわめて異なる形状を有する可能性のある上記ソリッ
ドアレイ形のコネクタに対する処理を行うために特にデ
ザインされていない。したがって本発明においては更
に、かかるフォトリソグラフィックあるいはパターン転
写処理あるいはそのための機器などを用いることなし
に、各該トレースの各終端部上に、上記各コンタクトパ
ッドおよび各バンプを形成するための新規な方法が提供
される。

【００１５】ここでかかる本発明の方法を概略的に説明
すると、該方法では、該ソリッドアレイ形のコネクタに
おける２つ又はそれ以上の所望の選択された各面上に形
成された各該トレースの各終端部上に、導電性材料を例
えば電気的にメッキし、これによって寸法精度の高い電
気接触用の各導電性バンプ（コンタクトバンプ）を各該
終端部上に形成させるようにされる。次いで、好適な本
発明方法においては、例えば電気メッキ、又ははんだ付
材料などの金属材料が溶解している槽内にディップする
ことによって、１つ又はそれ以上の所望の選択された各
面上に形成された各コンタクトバンプ上に亘って、はん
だ材料又は柔軟な導電性材料からなる層が形成される。
ここで該層として、異なる層材料が異なる面上に形成さ
れることが要求されるような場合には、被覆マスクが各
該面上に選択的に施されうる。上述したような方法によ
って、所望のコンタクトパッドやコンタクトバンプが、
上記フォトリソグラフィ技術やパターン転写プロセス、
あるいは正確な位置整合（アラインメント）が要求され
る各種のステップを必要とすることなく、容易に製造さ
れうる。更に、上述したような方法は、上述したような
本発明にかかるソリッドアレイ形のコネクタに適用され
うるのは勿論のこと、それと同様に他のタイプのコネク
タにも適用されうる。

【００１６】したがって本発明における１つの目的は、
例えばマルチ・チップモジュール、プリント回路板（Ｐ
ＣＢ）からなるカード、あるいは該ＰＣＢからなるボー
ドなどのような、互に相互接続されるべき回路基板に対
する所定数のコネクタ内に、きわめて高密度の電気接続
部およびきわめて高密度の相互接続用のトレースが形成
されることを可能にすることにある。

【００１７】また本発明における他の目的は、実質的に
無制限の高いアスペクト比がえられるように、上記各ト
レースを形成しうるようにしたことにある。更に本発明
における他の目的は、各該コネクタ内に、例えば直角方
向に角度付けされたトレースを介して、上記電気接続部
が容易に形成されうるようにしたことにある。

【００１８】更に本発明における他の目的は、各種の力
やストレスなどが印加されても、その寸法精度を正確に
維持しうるコネクタを提供することにある。更に本発明
における他の目的は、各該コネクタと相互接続されてい
る回路基板から容易に取り外すことができ、それによっ
て容易にその回路構成などを再構成することができる各
該コネクタを提供することにある。

【００１９】更に本発明における他の目的は、製造上で
の複雑さあるいは製造コストを実質的に増加させること
なしに、上述したような種々の性能がえられるようにし
たことにある。更に本発明における他の目的は、上述し
たようなフォトリソグラフィックステップ又は種々のパ
ターン転写処理ステップを用いることなしに、コネクタ
に形成される各該トレースの各該終端部上に、所定数の
コンタクトパッドやバンプを形成する方法を提供するこ
とにある。

【００２０】更に本発明における他の目的は、小さな寸
法を有するコネクタ上に、上述したようなコンタクトパ
ッドやバンプを形成する方法を提供することにある。本
発明における上述したような種々の目的およびそれ以外
の目的については、以下に述べる明細書の記載および添
付図面、ならびに上記特許請求の範囲の記載を参照する
ことによって、当業者にとって容易に理解されうること
は明らかである。

【００２１】

【実施例】図１は、本発明の１実施例としての、積層形
の固体状アレイとして構成されるコネクタ１００の部分
平面図（すなわち図５の７−７線に沿って横断した場合
に現れる、１つの積層面での部分平面図）である。該図
１を参照すると、その代表的な例として、図示されてい
るコネクタ１００の各面とそれぞれ対向するようにし
て、３つの相互接続されるべき回路基板１０２，１０
４、および１０６が該積層形のコネクタ１００に取り付
けられている。ただし、ここでは、該コネクタの全長が
図示されているわけではないため、該積層形のコネクタ
の右端部は見えない。

【００２２】上記積層形のコネクタ１００は、所定数の
トレース（電気径路）１０８を含む剛性誘電体材料の複
数層で構成される。１具体例においては、該誘電体材料
がガラスセラミック材料で構成される。他の具体例にお
いては、該誘電体材料として、ホウ硅酸ガラスが使用さ
れる。本発明での上記１具体例における上記ガラスセラ
ミックに対する比誘電率は、例えば５．７未満であり、
また上記ホウ硅酸ガラスに対する比誘電率は、例えば５
未満である。このように、例えば７未満の比誘電率を有
する誘電体材料を用いることが好ましい。

【００２３】上記図１に示されるように、上記各トレー
ス（電気径路）１０８は、互いに平行に配置されてお
り、かつ均等な寸法とされている。しかしながら、他の
実施態様においては、上記各トレース（電気径路）が多
種の方向に位置づけされ、また各該トレースが多種の寸
法を有するようにされることもできる。また上記図１に
示されるように、上記各トレース１０８に対し直角方向
にトレース（電気径路）１１０が設けられており、この
ようにして所定数のトレースをさまざまな個所に位置づ
けすることができることが示されている。かくして、本
発明では、該コネクタを通しての直線的な相互接続を行
うことも、また該コネクタを通しての互に直角方向での
相互接続を行うことも可能となる。

【００２４】上記各トレースは、本発明を利用すること
によって、狭い幅まで製造可能である。１具体例におい
ては、該トレースの幅は、ほぼ０．０７５ミリメートル
とされ、この幅は機械的にドリル加工（ｄｒｉｌｌｉｎ
ｇ）を行うことによって通常えられる幅よりもさらに狭
い幅である。かくして上記複数の誘電体層の積層を行な
う前に、個別の各誘電体層上に上記所定数のトレースを
付加することにより、高いアスペクト比（上記トレース
１０８の長さ（換言すれば上記誘電体層の高さＨ）を上
記トレースの幅Ｗで除した値、すなわちＨ／Ｗ）が達成
されうる。１具体例においては、例えば２６というアス
ペクト比が達成されうる。しかしながら、このようなア
スペクト比は制限されるべきものではなく、実際的な具
体例において、例えば４０以上のアスペクト比が実現可
能である。

【００２５】上記各トレース（電気径路）１０８には、
その端部にそれぞれ接点パッド（コンタクトパッド）１
１２が形成される。通常卵形に形成されかつ上記各トレ
ースよりも幅広く形成された上記各接点パッド１１２に
より、上記積層形のコネクタ１００が、上記相互接続さ
れるべき回路基板１０２，１０４および１０６に接続さ
れる。複数の（例えば２個の）トレース間の層内接続
（すなわち上記積層形のコネクタの１つの積層面上での
該複数のトレース間の電気接続）は、クロス・トレース
（上記層内接続を行うための電気径路）１０９によって
なされる。図１、図３、および図４（ここで図３は、上
記図１と同様の部分平面図であり、一方図４は、上記積
層形のコネクタ１００をその積層方向で縦断した（すな
わち図５の６−６線に沿って縦断した）部分縦断面図で
ある）に示される各具体例において、上記各接点パッド
は軟質金（ソフトゴールド）により構成される。この場
合、上記した回路基板上に圧力を加えて、該回路基板を
上記コネクタ１００側に押し付けることによって、該回
路基板と該コネクタとの電気的接続が完成する。本発明
の１具体例においては、上記回路基板１０４が、ネジ１
１６を用いることによって上記積層形のコネクタ１００
に取り付けられている。上記ネジ１１６を取り外すこと
によって、上記回路基板１０４上に加えられていた圧力
が除去される。該回路基板を容易に取り外しうるように
することは、該回路基板を再配置したり、又はテストを
行うために取り外したりしなければならない場合に有利
である。

【００２６】他の具体例においては、上記コネクタ１０
０の一面又はそれ以上の面での電気的接続部が、はんだ
で構成される。このはんだにより、該コネクタは、上記
回路基板のうちの１つに電気的に接続される。該コネク
タの更に別の面に取り付けられる回路基板には、機械的
な接続又ははんだ接続が利用される。該コネクタに別の
回路基板を取り付けるために、２つの異なるはんだ材料
を使用することが可能である。このようにして、１つの
はんだ接続部のみを溶融させるために、単一の温度を使
用して１つの回路基板のみを取り外すことが可能とな
る。したがって、これらの具体例においては、その他の
回路基板に対する該コネクタの取り付け状態を維持した
ままで、該１つの回路基板のテスト、又は該１つの回路
基板の回路構成を変更するために、該１つの回路基板の
みを容易に取り外すことができる。

【００２７】図２は、本発明で用いられるコネクタ・ブ
ロック２００の構成を示す斜視図であって、該コネクタ
・ブロック２００から１個又はそれ以上の個数のコネク
タ１００が作り出されうる。該コネクタ・ブロック２０
０は、積層された剛性誘電体材料１１４からなる複数の
平面層により構成される。１具体例においては、該コネ
クタ・ブロック２００は、セラミックのグリーンシート
の複数個（すなわち複数層）を積層させることによって
製造されうる。このグリーンシートは、解こう剤、結合
剤、可塑剤、潤滑剤、結晶粒成長阻止剤、及び有機溶剤
が充填されたボールミル内で、細粒化された反応性酸化
物により湿式研削を行うことによって形成される。この
ようにして形成されたスラリー（ｓｌｕｒｒｙ）は、ポ
リエステルのキャリアフィルム上に延展されるか、又は
酢酸セルロース上に延展される。フィルムとスラリー
は、湿潤ガラスセラミックの薄いシートが形成されるよ
うに、金属ナイフの下を一定の速度で移動する。このガ
ラスセラミックのシートに対し、溶剤を除去するべく空
気乾燥がなされる。次に上記のシートは、印刷を目的と
して平滑な表面を提供するべく、又、回路の中断をひき
起すことになる粒子を除去するべく、清掃される。

【００２８】トレース１０８は、銅ペースト又はインク
でグリーンシートをコーティングすることによって精確
に形成され、グリーンシートの焼成後に導体へと変換さ
れる。焼成の前又は後に、誘電体の層に対して、抵抗体
ペースト又はその他の金属を塗布することもできる。次
にグリーンシートを互いの上に積み重ねておき、熱間等
静圧圧縮成形プレスにより、これらのグリーンシートを
互いに付着させる。単体の積層ブロックを提供するべ
く、グリーンシートの層上に充分な圧力を加える。次に
積層ブロックを、約３００℃〜６００℃での焼成のため
に、焼結用オーブン内に入れ、有機結合剤、潤滑剤、可
塑剤及び解こう剤を除去する。

【００２９】その後、グリーンシートを窒素雰囲気内で
約１０００℃というような更に高い温度で同時焼成させ
る。こうしてガラスセラミックの焼結と、銅のメタライ
ゼーションとが同時にひき起こされる。他の具体例にお
いては、コネクタ・ブロック内の誘電体の層は、サファ
イア、ガラス、シリコン、ガリウム砒素（ＧａＡｓ）又
は石英を含む。コネクタ・ブロックの誘電体層を構成す
ることになる、サファイアあるいはガラスなどのスラブ
が、表面平行度、平坦度及び仕上げについての望まれる
許容誤差を達成するべく精密研削され、かつラップ仕上
げされる。上記所定数のトレースを有するようになる各
誘電体層に対し、フォトレジスト材料が、該誘電体層の
該最終仕上げされた表面上に付加（例えば塗布）され
る。本発明の１具体例では、該誘電体層の一表面のみが
コーティングされる。しかしながら、本発明の他の具体
例では、付加的な信号密度を得る目的で、該誘電体層の
両表面をコーティングし加工することができる。

【００３０】フォトレジストがキュア処理され、上記所
定数のトレースが描き出され、フォトレジストを現象し
て標準的な写真製版技術（フォトリソグラフィック技
術）を用いて上記誘電体層をエッチングするためのパタ
ーンが作り出される。次いで適当なエッチング剤を用い
て誘電体内をエッチングすることにより、上記描き出さ
れたトレースに対応する溝が形成される。

【００３１】上記エッチングを行った後、上記トレース
描き出しプロセスに使用されたフォトレジストを剥が
し、該誘電体層上を清浄な表面にする。次に上記トレー
スを形成するための金属を該誘電体層上にメッキ又はス
パッタリングし、引き続き、該メッキされた誘電体層に
対する写真製版処理（フォトリソグラフィック処理）お
よびエッチング処理がなされることにより、該誘電体層
内に金属で満たされた溝が作り出される。複数の誘電体
層が、図２に示されているように、上記コネクタ・ブロ
ックを形成するべく精密に心合わせされ、かつボイディ
ングされる。好適な具体例においては、該複数の誘電体
層はガラスで構成され、拡散ボンディングがなされる。
積み重ねられた複数の誘電体層に対し熱と圧力とが加え
られることにより、該複数の誘電体層が一体に結合され
るようになる。シリコン誘電体に対して所望の拡散ボン
ディングプロセスを行うことにより、５００℃〜６００
℃まで上記積み重ねられた積層体を加熱するとともに圧
力を加えながら、過酸化硫酸を用いて該積層体の表面の
状態調節（ｃｏｎｄｉｔｉｏｎｉｎｇ）がなされる。他
の具体例においては、標準的な接着剤が使用可能である
が、この場合には、寸法的な制御が十分になしえないの
で、該ボンディングされた層において厚みの変動が生じ
うる。

【００３２】上記コネクタは、該積層されたコネクタ・
ブロックを正確にのこ引きすることによって該コネクタ
・ブロックから精密な寸法でもって切断され、次いで該
コネクタの各表面をポリッシュ加工（ｐｏｌｉｓｈｉｎ
ｇ）するとともにラップ加工（ｌａｐｐｉｎｇ）する。
該コネクタ・ブロックは水平面２０４に沿って切断され
る。この場合、該水平面２０４は通常、該誘電体層の表
面（互に対向する両表面）に対して垂直な面であり、該
積層されたコネクタ１００に設けられた上記各トレース
１０８を露呈させる。剛性誘電体材料を使用することに
より、既存の各種プロセスを用いて該誘電体材料の各個
別層および該積層されたコネクタ１００を、きわめて正
確な寸法となるように切断し、かつラップ加工すること
ができる。すなわち、許容誤差を光の波長の約１／４の
オーター（例えば約１２５ナノメートル）とすることが
できる。１つの具体例においては、該コネクタの高さ
は、約２ミリメートルとされる。各個別層の厚さは、例
えば約０．１６ミリメートルとされる。

【００３３】図３は、本発明の他の実施例としての上記
コネクタの部分平面図であって、この実施例において
は、各接点パッド１１２が、該誘電体材料１１４に形成
されたリセス（凹所）内に設けられている。各該リセス
の周りの該コネクタの各接合表面は、電気接続部におけ
る許容誤差を小さくしうるように精密に機械加工され
る。該誘電体材料１１４には円筒形のリセス（凹所）３
１４が設けられ、各該リセス３１４内に上記各接点パッ
ド１１２が配置される。該図３には示されていないが、
上記相互接続されるべき回路基板１０４が該コネクタ上
にネジ付で載置され、これによって、各該接点パッド１
１２を強圧して、該回路基板を該コネクタと確実に電気
接続させるようにする。該ネジは、上記図１に示される
実施例におけるように、上記回路基板内に形成された開
口を通して、該コネクタ内に形成されているネジ孔内に
まで延びている。他の機械的な取り付け手段もまた利用
されうる。各該リセスの深さを精密に制御することによ
って、各該接点パッドの圧縮量を制限することができ
る。したがって、該回路基板と該コネクタとの間に強固
な機械的接続を持続させることができ、それによって、
熱的なストレスが発生した時でも正確な寸法精度を維持
することができる。各該リセスを精密に機械加工するこ
とによって、また、各該接点パッドに対する圧縮量をそ
の弾性限界内に収めることができ、それによって、より
信頼度が高くかつ弾力性が高い接点パッドとすることが
保証される。

【００３４】図４（上述したように上記コネクタ１００
をその積層方向で縦断した部分縦断面図である）は、上
記複数の誘電体層のうちの１つの層上に設けられたある
トレース１０８を、該誘電体層のうちの他の層上に設け
られたある別のトレース１０８と相互接続させるため
に、該コネクタのうちの互に隣接する複数の層間に延び
るように該コネクタの内部に形成された、ブァイア（す
なわち上記相互接続を行うための電気径路）４０２を示
している。該図４はまた、誘電性本体（すなわち上記コ
ネクタ）内に設けられたあるトレース１０８から、該コ
ネクタ１００の頂面（又は底面）４０４まで、該誘電体
層のうちの端部層を通して延びるように該コネクタの内
部に形成されたブァイア（電気径路）４００を示してお
り、該ブァイア４００は、上記回路基板のうちの１つと
上記コネクタとをインタフェイス（電気接続）させるた
めの接点パッド４１２に接合される。これらのブァイア
４００と４０２（すなわち上述したような各電気径路）
は、上記図４に示されるように、上記積層された複数の
誘電体層の各表面に対して、通常直交するように形成さ
れている。しかしながら、本発明では、上記各ブァイア
４００および４０２に対する方向付けを、必ずしも上述
したような直交方向のみに限定するものではなく、上記
各ブァイア４００および４０２を、各誘電体層の表面に
対して所望する任意の角度で形成させることができる。
該誘電体層としてガラスを用いるような１具体例におい
ては、上記各ブァイアは、所定の誘電体層に所定の孔を
レーザせん孔によって形成し、次いで該各孔内に金属を
メッキすることによって形成される。該誘電体層として
グリーンシートを用いるような他の具体例においては、
上記各ブァイアは、所定の誘電体層に所定の孔を、レー
ザ切断（レーザカッティング）、打抜き（パンチン
グ）、又はドリル加工などによって形成し、次いで上述
したような予めなされる積層加工の間に、該各孔を通し
て導電性材料をペースト化させるようなプロセスによっ
て形成される。更に上記各ブァイアを形成する手段とし
て、例えばフォトリソグラフィ技術を用いるような他の
適宜のプロセスも、また利用されうる。

【００３５】上記図３に示されるように、該積層された
コネクタの各層内に設けられた上記各トレースは、該コ
ネクタの所定の各表面において、電気接続部（すなわち
上記各トレースの終端部）が形成されうるようになされ
る。上記図４に示されるように、本発明によれば、上記
各ブァイア４００および４０２を設けることによって、
該コネクタにおける隣接する各誘電体層内に設けられた
所定のトレース間の相互接続、および該積層された各誘
電体層に対して平行な該コネクタの頂面および底面での
電気接続を行うことが可能となるので、かかる各ブァイ
ア４００および４０２を有するような本発明によるコネ
クタは、従来技術によるコネクタに比べて更にすぐれた
ものとなる。したがって本発明による１具体例において
は、六面体状に形成されたコネクタを、最高６個の回路
基板を相互接続するために利用することが可能となる。

【００３６】図５は、本発明の更に他の実施例として
の、コネクタ５００の斜視図である。図６、および図７
はそれぞれ、上記図５における６−６線に沿って縦断し
た該コネクタ５００の積層方向での縦断面図、および該
図５における７−７線に沿って該コネクタ５００を横断
した場合に現れる該コネクタ５００の１つの積層面での
平面図である。該コネクタ５００は、複数の積層された
誘電体層１１５から構成される剛性誘電体材料からなる
本体１１４で構成される。該コネクタ５００は、頂面５
０１、底面５０２、および４個の側面５０３乃至５０６
を有する。該頂面および底面という呼び方は、上記図５
に示されるような向きとは関係なく、むしろ上記積層加
工の間での該誘電体層１１５の向きによって名付けられ
たものである。

【００３７】上記図６および図７に示されるように、上
記コネクタ５００は、上記複数の誘電体層１１５の間に
それぞれ配置形成された所定数のトレース（電気径路）
１０８と、該コネクタ５００の側面５０５に露呈される
所定のトレース１０８の各終端部に形成される所定数の
電気接続用バンプ（ｂｕｍｐ）５１２と、該コネクタの
別の側面５０６に露呈される所定のトレース１０８の各
終端部に形成される所定数の電気接続用バンプ５１２′
などとで構成される。上記各トレース１０８は導電性材
料で構成され、その１具体例においては各該トレース１
０８は銅で構成される。各該バンプ５１２および５１
２′はそれぞれ、内方部５１３および５１３′と、各該
内方部上を被覆するように形成された外側層５１４およ
び５１４′とで構成される。各該内方部５１３および５
１３′はそれぞれ、比較的剛性を有する導電性材料で構
成されており、該導電性材料が上記各該トレース１０８
の各終端部に十分付着するようにされている。上記コネ
クタ５００の１具体例においては、各該内方部５１３お
よび５１３′が銅で構成される。好適な具体例において
は、各該バンプ５１２および５１２′は、十分に円球状
となされたセグメントの形状となされており、その基底
部の直径に対する高さの比率が０．２５より大きくなさ
れている。ここで上記十分に円球状となされたセグメン
トとは、球を横切る第１の平面と該第１の平面と平行な
第２の平面とによって閉ざされた球の部分でみた場合
の、その基底部の直径に対する高さの比率すなわち正接
（タンジェント）の値（要約すれば、平凸状の容積、又
は半球状の容積とみることもできる）として規定された
ものである。好適な具体例においては、各該バンプ５１
２および５１２′は、実質的に半球形状に形成されてお
り、その基底部の直径に対する高さの比率はほぼ０．５
とされる。

【００３８】各該外側層５１４および５１４′は、好ま
しくは、はんだ付材料および／又は柔軟な導電性材料
（例えば軟質金（ソフトゴールド））で構成される。上
記した柔軟な導電性材料は、回路基板上のバンプへの電
気接続を形成するのに圧力による接続（ｐｒｅｓｓｕｒ
ｅ ｃｏｎｔａｃｔ）が用いられるような場合に使用さ
れ、一方、上記はんだ付材料は、該はんだ付材料からな
る各バンプが、回路基板上の対応するパッド又は該回路
基板上のはんだ付材料からなる対応するバンプに溶着さ
れるような場合に使用される。１具体例では、上記側面
５０５に形成される各外側層５１４は、上記圧力による
接続を行うために上記柔軟な導電性材料で構成されてお
り、一方上記側面５０６に形成される各外側層５１４′
は、上記はんだ付材料で構成される。他の具体例では、
上記双方の外側層５１４および５１４′が上記柔軟な導
電性材料で構成され、あるいは上記双方の外側層５１４
および５１４′が上記はんだ付材料で構成される。

【００３９】該コネクタ５００は更に、上記図７に示さ
れるように、所定方向に曲げられた（例えば直角方向に
曲げられた）所定数のトレース（電気径路）１１０をそ
なえており、各該トレース１１０の各終端部にもまた、
電気接続用のバンプ（コンタクトバンプ）５１２が形成
されている。かかる所定方向に曲げられたトレースによ
って、両側面５０５および５０６から別の両側面５０３
および５０４に至る電気接続が可能とされる。該コネク
タ５００はまた、２つの面（すなわち上記頂面および底
面）５０１および５０２での電気接続（すなわち例えば
回路基板との電気接続）を可能にするために、上記図４
で符号４００として示したのと同様のブァイア（電気径
路）をそなえるように構成されることもできる。

【００４０】マルチチップモジュール（ＭＣＭ）、ＰＣ
Ｂカード、ＰＣＢボード、あるいはこれらを任意に組合
せたものが、該コネクタ５００が如何なる用途に利用さ
れるかに応じて各用途の要求が満たされるように、該コ
ネクタ５００に取り付けられうる（すなわち電気接続さ
れうる）。これらの構成要素（すなわち例えば上記回路
基板）は、上述したような手段（例えば上述したネジ１
１６やはんだ接合など）によって、上記コネクタ５００
に取り付けられうる。

【００４１】本発明による１具体例においては、上記誘
電体材料からなる本体１１４は、サファイアからなるほ
ぼ２００マイクロメートルの厚みを有する複数個のシー
ト（すなわち上記厚みを有する複数個の誘電体層１１
５）で形成される。上記各トレース１０８と１１０と
は、標準的なフォトリソグラフィ技術およびエッチング
技術を用いて、各該誘電体層１１５内に所定の溝（トレ
ンチ）をエッチング形成することによって、各該誘電体
層１１５上に形成される。上記した溝（トレンチ）は、
その代表的な１例として、その溝幅が例えば１０マイク
ロメートルとされ、その深さも例えば１０マイクロメー
トルとされ、また各溝間の距離間隔は例えば１５０マイ
クロメートルとされる。先ずメッキ用のシード層をスパ
ッタリングし、次いで標準的なフォトリソグラフィ工程
およびエッチング工程によって各該溝部分を除くすべて
の領域から該シード層を除去し、その後、各該溝内に導
電性材料を例えば非電気的にメッキすることによって、
金属部（すなわち上記各トレースに対応する）が上記各
溝内に形成される。該メッキ用の金属は好ましくは銅で
構成されるが、他の適当な材料、例えば、プラチナ、モ
リブデン、あるいはタングステンなどで構成されてもよ
い。他の標準的なメタライゼーション技術、例えば上記
エッチング工程がなされたことにより残存するシード層
上に、メタライゼーションの生成を行う（メタライゼー
ションリフトオフを行う）か、又は電解メッキを行うか
などのようなメタライゼーション技術が利用されうる。

【００４２】上記各溝（トレンチ）をメタライズした後
に、上記各シート（すなわち上記各誘電体層１１５）
は、化学的又は機械的なラップ加工（ｌａｐｐｉｎｇ）
によって平滑化される。図８は、該ラップ加工工程終了
後における、１個のシート（すなわち１個の誘電体層１
１５）の部分断面図である。例えばサファイアからなる
複数個のシートが減圧した水素雰囲気内で、例えば１８
００℃というような高温度のもとで一体に積層され、次
いで該積層された誘電体層が該誘電体層の各表面に実質
的に垂直な複数の平面に沿ってダイス（ｄｉｃｅ）され
る。

【００４３】１個の誘電体層の厚みをほぼ２００マイク
ロメートルとし、各トレース間の距離間隔をほぼ１５０
マイクロメートルとした場合、上記代表的な具体例にお
ける相互接続部（すなわち上記各トレースに相当する）
の密度は、１平方センチメートル当り、ほぼ３，８００
程度の高密度となされうる。各トレース間の距離間隔は
その最小値をほぼ５０マイクロメートル程度の値とする
ことが可能であり、このような距離間隔を有する本発明
での１具体例では、上記相互接続部の密度を、１平方セ
ンチメートル当り、ほぼ１０，０００程度の値まで向上
させることが可能となる。本発明でえられる上述したよ
うな密度の値は、従来技術におけるような１平方センチ
メートル当り３０乃至６０程度の密度に比し、はるかに
高い値である。

【００４４】上述したようにして、各トレース終端部の
寸法（例えばトレース幅など）が小さくなり、また各ト
レース終端部同志が互に接近した間隔をとるようになる
と、標準的なフォトレジストと乾式の感光性フィルム
（例えばリストン（Ｒｉｓｔｏｎ））とを用いて、周知
のフォトリソグラフィック露光技術を適用することによ
って、上記各バンプ５１２および５１２′を形成するこ
とは困難となる。微細なトレース終端部の端部模様を確
立するためには、該フォトレジストの層又は該乾式のフ
ィルムは、該確立されている端部模様のうちで最も微細
な端部模様のサイズと接近した値の均一な厚みを有する
ように形成されていなければならない。しかるに、薄い
均一なフォトレジスト層を形成することができるような
フォトレジスト処理設備は、薄いウエーハに対してデザ
インされたもので、該薄いウエーハとはその形状が全く
異なる可能性のある上記固体状アレイ（ソリッドアレ
イ）形のコネクタに対してデザインされたものではな
い。更に、既存の乾式フィルムでは、微細なトレース終
端部（コンタクト部）の模様を確立するには、余りにも
大きな値の厚みを有する場合がしばしばある。しかも、
上記フォトレジスト層又は乾式フィルム上に配置される
露光マスクの位置を整合させる（アラインメントをさせ
る）場合において、上記したコンタクト部の寸法を小さ
くすることが要求されるときには、上記露光マスクの位
置整合（アラインメント）が正確になされなければなら
ない。しかるにかかる位置整合を行うことができるよう
なフォトリソグラフィック設備は、薄いウエーハに対し
てデザインされたもので、上述したようなソリッドアレ
イ形のコネクタに対してデザインされたものではない。
現在では、上記フォトレジスト層又は乾式フィルムに対
する該露光マスクの位置整合は、比較的単純なマニュア
ル手段によってなされなければならない。パターンマス
クを通してスパッタデポジット（ｓｐｕｔｔｅｒ ｄｅ
ｐｏｓｉｔｉｎｇ）を行うような、他のパターン転写プ
ロセスにおいても、上述したのと同様の上記位置整合を
行う上での（上記アラインメントを行う上での）問題点
を有することに変りはない。

【００４５】したがって本発明においては、上述したよ
うなパターン転写（ｐａｔｔｅｒｎｔｒａｎｓｆｅｒ）
又はフォトリソグラフィック技術を用いることなく、上
記各バンプ５１２および５１２′を形成する新たな方法
が提供される。すなわち上記各内方部５１３および５１
３′は、比較的剛性のある導電体材料（好適な１例とし
て銅が挙げられる）を非電気的にメッキすることによっ
て形成され、該導電体材料が、上記各バンプの内方部５
１３および５１３′を形成する。上記メッキに先立っ
て、各該トレースの各終端部が、適宜な手段、例えばメ
ッキ技術においてよく知られているように、上記銅に対
してパラジウム（Ｐｄ）触媒を付加するような手段によ
って活性化されうる。上記メッキプロセスの特性にもと
づいて、各該内方部５１３および５１３′は、上述した
ような十分に円球状となされたセグメント形状、換言す
れば半球状の形状となるまですべての方向に（すなわち
半球状に）均一に成長形成されるようになり、これによ
って、各該内方部５１３および５１３′と各該トレース
終端部との間に良好な付着状態が実現される。１具体例
においては、各該内方部５１３および５１３′は、その
代表例としてその高さが５マイクロメートルで、その直
径が１０マイクロメートルとなるように形成され、更に
またすべての所望の面（すなわち上記誘電体材料からな
る本体上の所望の面）上に各該内方部５１３および５１
３′が同時に形成されうる。

【００４６】上記各内方部が形成された後、上記各外側
層５１４および５１４′が、柔軟な金属又ははんだ付材
料を非電気的にメッキするか、あるいははんだ付材料な
どの金属材料が溶解している槽内にディップすること
（ディッピング（ｄｉｐｐｉｎｇ））、例えばウエイブ
ソルダリング（ｗａｖｅ ｓｏｌｄｅｒｉｎｇ）などを
行うことによって形成される。上記ディッピングがなさ
れるときには、上記各内方部５１３および／又は５１
３′の各露出表面が、好ましくは、例えば酸性液へのデ
ィッピングによって先ず清浄化され、更にフラックスで
被覆される。上記各外側層５１４および５１４′に対し
て同一の柔軟性金属材料又ははんだ付材料が用いられる
場合には、各該外側層は同時に形成されうる。該コネク
タ５００のうちの所定数の面が、これらの面に現れる各
トレース終端部上で上記したような材料での外側層が形
成されるのを阻止するために、マスクされる場合もあ
る。１具体例においては、軟質金（ソフトゴールド）
が、該外側層５１４および５１４′のうちの一方または
両方を形成するために電気メッキされる。他の具体例に
おいては、はんだ付材料が該外側層５１４および５１
４′の一方または両方を形成するために、電気メッキさ
れるか又は、上記ウエイブソルダリングがなされる。上
記電気メッキプロセスも、また上記ディッピングプロセ
スも、上記各内方部５１３および５１３′上に上記各外
側層を均一に形成のに役立ち、これによって十分に円球
状となされたセグメント形状および／又は半球形状を有
するバンプ５１２および５１２′を理想的な形態で提供
する。

【００４７】上記外側層５１４と５１４′とが異なる材
料で構成されるときは、一方の面側がメッキされあるい
はディップされている間、それ以外の各面を保護するた
めに、被覆マスク（ブランケットマスク）が各該面に対
して選択的に付着されうる。例えば、異なる材料が上記
外側層５１４および５１４′に対して電気メッキされる
必要がある場合には、第１の面（上記側面５０５又は５
０６）は第１のマスクで被覆され、第２の面（例えば上
記第１の面とは別の面）が電気メッキされる。次いで該
第１のマスクが除去されて、第２のマスクが上記第２の
面上に形成される。次いで該第１の面が電気メッキさ
れ、その後該第２のマスクが除去される。これらのステ
ップは、上記各面が異なる材料内にディップされ、上記
メッキ工程の代りにディッピング工程を行う場合にも、
同様に適用されうる。更に、上記マスクによる被覆工程
（マスキングステップ）は、一方の面がディップされる
のに対し、他方の面が電気メッキされるような場合にも
使用されうる。例えば、上記第１の面がマスクされ、そ
のとき上記第２の面がディップされ又は電気メッキされ
る。次いで該マスクが該第１の面から除去されて、第２
のマスクが上記第２の面上に形成される。次いで上記第
１の面が電気メッキされ又はディップされ、その後、該
第２のマスクが除去される。該第１のマスクおよび第２
のマスクは、適当な接合剤のマスク、フォトレジストを
含むレジスト、又はワックスなどで構成され、これらの
マスク材料の選択は、該マスクによって所定の面を保護
するプロセスに応じて決定される。

【００４８】１具体例においては、軟質金の外側層が、
その代表例としてほぼ２０マイクロメートルの厚さでメ
ッキされ、その結果バンプ全体の高さはその代表例にお
いてほぼ２５マイクロメートルの高さとなり、またはん
だ層がほぼ１マイクロメートル乃至２マイクロメートル
の厚みとなるようにディップ処理される。またその代り
の手段として、回路基板が該コネクタの所定の面に取り
付けられるときに、該コネクタ側と対向する上記回路基
板上に設けられたはんだ材料からなるバンプによって、
該はんだ材料が提供されるようにしてもよい。

【００４９】該コネクタ５００における他の各面上に形
成されるバンプは、もし同一の材料が使用されてよい場
合には、上記各側面５０５および５０６上でのバンプ形
成処理と同時に形成されることができ、あるいはまた、
別のマスキングステップおよびメッキ又はディッピング
ステップによって形成されてもよい。この点に関し、も
し必要ならば、該コネクタ５００からの上記回路基板の
取り外しを容易にするために、上述したように、異なる
溶融温度を有する複数のはんだを使用することも有用な
ことである。

【００５０】上記各外側層５１４および５１４′を形成
した後、上記回路基板（例えば以下に述べる回路基板１
０）が、圧力接触による接続（ｐｒｅｓｓｕｒｅ ｃｏ
ｎｔａｃｔｉｎｇ）又ははんだ付（ｓｏｌｄｅｒｉｎ
ｇ）によって該コネクタ５００に取り付けられうる。図
９は、該回路基板１０の表面上に形成された２個の圧力
接触用のバンプ（ｐｒｅｓｓｕｒｅ ｃｏｎｔａｃｔ
ｂｕｍｐ）１５と対応関係に整列配置された２個のバン
プ５１２を有する、上記回路基板１０と対向しているコ
ネクタ５００の部分断面図であって、該回路基板１０が
該コネクタ５００に上記接触圧力（ｃｏｎｔａｃｔ ｐ
ｒｅｓｓｕｒｅ）によって取り付けられる前の状態を示
している。この具体例においては、上記圧力接触用のバ
ンプ１５も、上記外側層５１４も、ともに例えば軟質金
のような、柔軟な導電性材料で構成されている。図１０
は、上記回路基板１０を上記コネクタ５００に取付けた
後での、該コネクタ５００、該回路基板１０、上記各バ
ンプ５１２、および上記各圧力接触用のバンプ１５の部
分断面図である。上述したように、所定のネジ又は他の
取り付け手段が、該回路基板１０を上記コネクタ５００
に向って押し付けるために使用されうる。この場合に印
加される圧力にもとづいて、各該圧力接触用のバンプ１
５および上記各バンプ５１２の各外側層５１４の形状が
ともに部分的に変形させられる。ここで、該印加された
圧力の強さ、および上記各バンプ１５および上記各外側
層５１４に使用された材料の種類に応じて、該回路基板
１０が取り外されたときに、該変形が部分的に又はほぼ
全面的に残存するようになる。

【００５１】図１１は、回路基板２０に形成された２個
のはんだ材からなるバンプ２５と対応関係に整列配置さ
れた２個のバンプ５１２を有する、上記回路基板２０と
対向しているコネクタ５００の部分断面図であって、該
回路基板２０が該コネクタ５００に取り付けられる前の
状態を示している。該はんだ材からなる各バンプ２５
は、該回路基板２０の表面上に配置された、各該バンプ
２５と対応する各パッド２２上に形成される。この具体
例においては、上記各外側層５１４は、はんだ材料で構
成される。図１２は、該回路基板２０を上記コネクタ５
００に、各該バンプ２５（はんだ材からなる）を対応す
る各該外側層５１４（はんだ材からなる）に、リフロー
接合（ｒｅｆｌｏｗ ａｔｔａｃｈｍｅｎｔ）によって
一体的に取り付けた後での、上記コネクタ５００、回路
基板２０、および各バンプ５１２（上記リフロー接合に
より形成される）の部分断面図である。

【００５２】本発明での上述した各実施例は単なる例示
的なものにすぎず、これによって本発明が限定されるべ
きものではない。すなわち本発明の範囲は、前述した各
実施例についての記載のみに特に限定されるべきもので
はなく、上記特許請求の範囲の記載にもとづいて解釈さ
れるべきものである。すなわち本発明を実施するにあた
っては、他の多くの異なる具体例や変形例が含まれう
る。例えば、付加的に設けられた所定数の間隔取り層
を、該コネクタに隣接して上記回路基板を正確に載置さ
せるために、上記誘電体材料からなる本体の表面に、例
えばシルクスクリーニング又は接着（例えばのり付けな
ど）によって付設させることができる。上記特許請求の
範囲の記載と同等の趣旨および範囲内と考えられるすべ
ての変形例は、本発明の範囲内のものとして取り込まれ
るべきであることは明らかである。

【００５３】

【発明の効果】本発明によれば、きわめて高密度に、上
記所定数の電気接続部（例えばバンプなど）および上記
所定数のトレースを形成することができ、それによって
きわめて高い上記アスペクト比を有するコネクタをうる
ことができる。更に上記本発明のコネクタによれば、各
種の力やストレスなどが印加されてもその寸法精度を正
確に維持し、また相手側の回路基板などから容易に取り
外してその回路構成を再構成することができ、しかもそ
の製造工程が簡易化され、安価に製造することができ
る。特に上記コネクタの各電気接続部に例えばバンプな
どを形成するような場合にも、所謂フォトリソグラフィ
ック技術や種々のパターン転写処理を必要とすることが
なく、小さな寸法を有するコネクタ上にも所定数の電気
接続部（すなわち上記バンプなど）を形成することがで
きる。

【図面の簡単な説明】

【図１】本発明の１実施例としての、コネクタ１００の
部分平面図（すなわち図５の７−７線に沿って横断した
場合に現れる１つの積層面での部分平面図）であって、
該コネクタに３個の回路基板が取り付けられている状態
を示す図である。

【図２】所定数の個別のコネクタ１００に切断される前
でのコネクタ・ブロック２００の構成を示す斜視図であ
る。

【図３】本発明の他の実施例としてのコネクタに対す
る、上記図１と同様の部分平面図であって、ストップ表
面部（例えばリセス）を有する誘電体材料からなるコネ
クタ本体を用いて、該コネクタ本体にそれと隣接する回
路基板が接続されている状態を示す図である。

【図４】上記コネクタ１００をその積層方向で縦断した
（すなわち図５の６−６線に沿って縦断した）部分縦断
面図であって、所定数のブァイア（すなわち該コネクタ
のうちの互に隣接する複数の層間に延びるように該コネ
クタの内部に形成されたブァイア４０２、および該コネ
クタ内に設けられたあるトレースから該コネクタの頂面
（又は底面）まで、該コネクタ本体を構成する誘電体層
のうちの端部層を通して延びるように該コネクタの内部
に形成されたブァイア４００）が設けられている状態を
示す図である。

【図５】本発明の更に他の実施例としてのコネクタ５０
０の斜視図である。

【図６】図５における６−６線に沿って縦断した、該コ
ネクタ５００の積層方向での縦断面図である。

【図７】図５における７−７線に沿って、該コネクタ５
００を横断した場合に現れる、該コネクタ５００の１つ
の積層面での平面図である。

【図８】本発明の１具体例としての、１個の誘電体層１
１５の部分断面図であって、所定数のトレース（電気径
路）が、該誘電体層（積層される前の状態として示され
ている）の表面上に形成されている所定数のトレンチ内
に配置形成された状態を示す図である。

【図９】接触圧力によって、コネクタ５００に回路基板
１０が取り付けられる前の状態での、該回路基板１０と
対向する該コネクタ５００の部分断面図である。

【図１０】上記接触圧力によって該コネクタ５００に該
回路基板１０が取り付けられた後での、上記コネクタ５
００および回路基板１０の部分断面図である。

【図１１】はんだ付けによって該コネクタ５００に回路
基板２０が取り付けられる前の状態での、該回路基板２
０と対向する該コネクタ５００の部分断面図である。

【図１２】上記はんだ付けによって該コネクタ５００に
該回路基板２０が取り付けられた後での、上記コネクタ
５００および回路基板２０の部分断面図である。

【符号の説明】

１０，２０，１０２，１０４，１０６…回路基板 １５…回路基板側に形成される圧力接触用バンプ ２２…回路基板側に形成されるパッド ２５…回路基板側に形成されるはんだ材のバンプ １００，５００…コネクタ ２００…コネクタ・ブロック １０８，１１０…トレース（ｅｌｅｃｔｒｉｃａｌ ｔ
ｒａｃｅ） １０９…クロス・トレース（ｃｒｏｓｓ−ｔｒａｃｅ） ４００…外側のブァイア（ｅｘｔｅｒｎａｌ ｖｉａ） ４０２…相互接続用の内方側ブァイア（ｉｎｔｅｒｎａ
ｌ ｖｉａ） １１２，４１２…コネクタ側のトレース終端部に形成さ
れるパッド ５１２，５１２′…バンプ ５１３，５１３′…該バンプの内方部 ５１４，５１４′…該バンプの外側層 １１４…誘電体材料からなるコネクタ本体 １１５…コネクタ本体を構成するために積層されるべき
１個の誘電体層 １１６…ネジ ３１４…リセス（凹所）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−226055（ＪＰ，Ａ) 特開 平３−283377（ＪＰ，Ａ) 特開 昭61−260574（ＪＰ，Ａ) 特開 昭47−3926（ＪＰ，Ａ) 特開 平３−187228（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01R 43/00 H01R 12/06

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 第１の面と第２の面とを有する電気絶縁
   性の誘電体材料からなるコネクタ本体であって、剛性誘電体材料からなる複数の各誘電体層上に所定数の
   トレースを形成するステップと、該複数の誘電体層をブ
   ロック状に一体形成するように積み重ねて積層するステ
   ップと、上記各トレースの各終端部を露出させるステッ
   プとを含むプロセスによって形成され、 該コネクタ本体
   を通して形成される所定数の導電性トレースをそなえて
   おり、各該トレースが上記第１の面に現れる第１の終端
   部と上記第２の面に現れる第２の終端部とを有している
   ものを生成するステップと、 各該第１および第２のトレース終端部上にそれぞれ所定
   数のバンプが形成されるように、上記第１および第２の
   各面上での上記各トレース終端部上に導電体材料をメッ
   キするステップとを、そなえることを特徴とするコネク
   タの製造方法。
2. 【請求項２】 複数の積層された誘電体層と、第１の面
   と、第２の面とを有する電気絶縁性の誘電体材料からな
   るコネクタ本体であって、該コネクタ本体を通して形成
   される所定数の導電性トレースをそなえており、各該ト
   レースが上記複数の誘電体層のうちの所定の層上に形成
   されていて、上記第１の面に現れる第１の終端部と上記
   第２の面に現れる第２の終端部とを有しているものを生
   成するステップと、 各該第１および第２のトレース終端部上にそれぞれ所定
   数のバンプが形成されるように、上記第１および第２の
   各面上での上記各トレース終端部上に導電体材料をメッ
   キするステップとを、そなえることを特徴とするコネク
   タの製造方法。
3. 【請求項３】 上記複数の誘電体層の隣接する２つの誘
   電体層のそれぞれにおける少なくとも１つの導電性トレ
   ースを、上記コネクタ本体内において接続するステップ
   をさらにそなえることを特徴とする請求項１または２に
   記載のコネクタの製造方法。
4. 【請求項４】 上記コネクタ本体は、上記第１および第
   ２の面とは異なる第３の面を有し、 上記複数の誘電体層の少なくとも１つの誘電体層に、上
   記第１または第２の面に現れる第１の終端部と上記第３
   の面に現れる第２の終端部とを有する少なくと も１つの
   導電性トレースを生成するステップをさらにそなえるこ
   とを特徴とする請求項１〜３のいずれか１項に記載のコ
   ネクタの製造方法。
5. 【請求項５】 第１の面と第２の面とを有するソリッド
   アレイ形のコネクタであって、該コネクタを通して形成
   される所定数の導電性トレースをそなえており、各該ト
   レースが上記第１の面側に第１の終端部を有するととも
   に上記第２の面側に第２の終端部を有するコネクタ上に
   電気接続用の所定数のバンプを製造する方法であって、 各該バンプが上記各トレース終端部上に亘って形成され
   るように、上記第１および第２の面上に現れる上記各ト
   レース終端部上に第１の導電体材料をメッキするステッ
   プと、 上記第１の面に形成される各バンプ上に第２の導電体材
   料であって、該第１の導電体材料とは異なる上記第２の
   導電体材料の層をメッキするステップとをそなえている
   ことを特徴とする上記バンプの製造方法。
6. 【請求項６】 上記複数の誘電体層の隣接する２つの誘
   電体層のそれぞれにおける少なくとも１つの導電性トレ
   ースが上記コネクタ本体内において接続されていること
   を特徴とする請求項５に記載のバンプの製造方法。
7. 【請求項７】 上記コネクタ本体は、上記第１および第
   ２の面とは異なる第３の面を有し、 上記複数の誘電体層の少なくとも１つの誘電体層は、上
   記第１または第２の面に現れる第１の終端部と上記第３
   の面に現れる第２の終端部とを有する少なくとも１つの
   導電性トレースを有し、 上記第３の面上に現れる各トレース終端部上に対して、
   上記第１および第２の面上に現れる各トレース終端部上
   と同様の処理を行うことを特徴とする請求項５または６
   に記載のバンプの製造方法。
8. 【請求項８】 第１の面と第２の面とを有する電気絶縁
   性のコネクタ本体であって、該コネクタ本体を通して形
   成される所定数の導電性トレースをそなえており、各該
   トレースが上記第１の面に現れる第１の終端部と上記第
   ２の面に現れる第２の終端部とを有しているものと、 該第１の面上に形成される第１の所定数の導電性バンプ
   であって、各該バンプ が対応するトレースの第１終端部
   側に取り付けられていて、導電性の内方部と第１の導電
   体材料からなる外側層とを有しているものと、 該第２の面上に配置される第２の所定数の導電性バンプ
   であって、各該バンプが対応するトレースの第２終端部
   側に取り付けられていて、導電性の内方部と第２の導電
   体材料からなる外側層とを有しているものとを、そなえ
   ていることを特徴とするソリッドアレイ形のコネクタ。
9. 【請求項９】 上記複数の誘電体層の隣接する２つの誘
   電体層のそれぞれにおける少なくとも１つの導電性トレ
   ースが上記コネクタ本体内において接続されていること
   を特徴とする請求項８に記載のソリッドアレイ形のコネ
   クタ。
10. 【請求項１０】 上記コネクタ本体は、上記第１および
    第２の面とは異なる第３の面を有し、 上記複数の誘電体層の少なくとも１つの誘電体層は、上
    記第１または第２の面に現れる第１の終端部と上記第３
    の面に現れる第２の終端部とを有する少なくとも１つの
    導電性トレースをそなえることを特徴とする請求項８ま
    たは９に記載のソリッドアレイ形のコネクタ。