JPH0517708B2 - - Google Patents
Info
- Publication number
- JPH0517708B2 JPH0517708B2 JP60153406A JP15340685A JPH0517708B2 JP H0517708 B2 JPH0517708 B2 JP H0517708B2 JP 60153406 A JP60153406 A JP 60153406A JP 15340685 A JP15340685 A JP 15340685A JP H0517708 B2 JPH0517708 B2 JP H0517708B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- metal
- etching
- contact pad
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 20
- 239000011651 chromium Substances 0.000 description 19
- 239000000919 ceramic Substances 0.000 description 18
- 229910052804 chromium Inorganic materials 0.000 description 17
- 239000010949 copper Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000004080 punching Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000002241 glass-ceramic Substances 0.000 description 4
- 238000012216 screening Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- BGTFCAQCKWKTRL-YDEUACAXSA-N chembl1095986 Chemical compound C1[C@@H](N)[C@@H](O)[C@H](C)O[C@H]1O[C@@H]([C@H]1C(N[C@H](C2=CC(O)=CC(O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O)=C2C=2C(O)=CC=C(C=2)[C@@H](NC(=O)[C@@H]2NC(=O)[C@@H]3C=4C=C(C(=C(O)C=4)C)OC=4C(O)=CC=C(C=4)[C@@H](N)C(=O)N[C@@H](C(=O)N3)[C@H](O)C=3C=CC(O4)=CC=3)C(=O)N1)C(O)=O)=O)C(C=C1)=CC=C1OC1=C(O[C@@H]3[C@H]([C@H](O)[C@@H](O)[C@H](CO[C@@H]5[C@H]([C@@H](O)[C@H](O)[C@@H](C)O5)O)O3)O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O[C@@H]3[C@H]([C@H](O)[C@@H](CO)O3)O)C4=CC2=C1 BGTFCAQCKWKTRL-YDEUACAXSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910017813 Cu—Cr Inorganic materials 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- GXDVEXJTVGRLNW-UHFFFAOYSA-N [Cr].[Cu] Chemical compound [Cr].[Cu] GXDVEXJTVGRLNW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- GFJAIOZCBVAEBT-UHFFFAOYSA-N gold molybdenum nickel Chemical compound [Mo][Ni][Au] GFJAIOZCBVAEBT-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004242 micellar liquid chromatography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
次の順序で本発明を説明する。
Ａ 産業上の利用分野
Ｂ 開示の概要
Ｃ 従来技術
Ｄ 発明が解決しようとする問題点
Ｅ 問題点を解決するための手段
Ｆ 実施例
Ｇ 発明の効果
Ａ 産業上の利用分野
この発明は、集積回路チツプのための介在体
（interposer）に関し、特に。チツプ介在体の製
造方法に関するものである。このチツプ介在体の
製造は、多くのチツプ位置を特徴化し、後で各々
が１個乃至複数個のチツプを担持し得る複数のチ
ツプ介在体に分断されるべき基板を用いて開始さ
れる。
（interposer）に関し、特に。チツプ介在体の製
造方法に関するものである。このチツプ介在体の
製造は、多くのチツプ位置を特徴化し、後で各々
が１個乃至複数個のチツプを担持し得る複数のチ
ツプ介在体に分断されるべき基板を用いて開始さ
れる。
Ｂ 開示の概要
この発明により開示されるのは、セラミツク・
シートなどの絶縁支持体２５上に形成された
TFR（薄膜再配置体）状の構造１１を備えた多重
チツプ介在体の製造方法である。好適な一実施例
によれば、先ずクロム層が支持体の裏面上に付着
されて、あとのエツチング工程のためのマスク物
質として働き、そのあと標準的なフオトリソグラ
フイツク工程を用いてパターンが画成される。セ
ラミツク・シートは、貫通孔を形成すべき領域で
露出される。次に、乾式プラズマ・エツチングま
たはレーザーを援用した化学的エツチング技術を
用いて貫通孔がエツチングされる。このとき
TFR構造の下位金属レベルがエツチ・ストツプ
として使用される。次に、銅などの導電物質が支
持体の底面にスパツタされる。これにより、銅が
貫通孔の内壁を被覆し、支持体の上面と底面との
間で電気的接続がはかられる。
シートなどの絶縁支持体２５上に形成された
TFR（薄膜再配置体）状の構造１１を備えた多重
チツプ介在体の製造方法である。好適な一実施例
によれば、先ずクロム層が支持体の裏面上に付着
されて、あとのエツチング工程のためのマスク物
質として働き、そのあと標準的なフオトリソグラ
フイツク工程を用いてパターンが画成される。セ
ラミツク・シートは、貫通孔を形成すべき領域で
露出される。次に、乾式プラズマ・エツチングま
たはレーザーを援用した化学的エツチング技術を
用いて貫通孔がエツチングされる。このとき
TFR構造の下位金属レベルがエツチ・ストツプ
として使用される。次に、銅などの導電物質が支
持体の底面にスパツタされる。これにより、銅が
貫通孔の内壁を被覆し、支持体の上面と底面との
間で電気的接続がはかられる。
余剰のクロム及び銅は、例えば標準的な湿式ま
たは乾式エツチング技術を用いて除去され、貫通
孔の周囲のはとめ孔形の接点パツドのみが残され
る。次に多重チツプ介在体は機能性と完全性につ
き試験される。次に多重チツプ介在体は複数の単
一チツプ介在体に切断され、それらのうちの良品
はあとの処理のために選別される。
たは乾式エツチング技術を用いて除去され、貫通
孔の周囲のはとめ孔形の接点パツドのみが残され
る。次に多重チツプ介在体は機能性と完全性につ
き試験される。次に多重チツプ介在体は複数の単
一チツプ介在体に切断され、それらのうちの良品
はあとの処理のために選別される。
図面第１１Ａ，１１Ｂ及び１２図から見てとれ
るように、接点パツド３１を設けられてなる２個
の単一チツプ介在体２４Ａ，２４Ｂは、金属を充
填された貫通孔があらわれる箇所で、金属端子パ
ツドを設けられてなる多層セラミツク（MLC）
基板１２上にろう付けまたははんだ付けされる。
VLSI半導体チツプ１４は標準的なはんだ接合２
３を介して接着される。
るように、接点パツド３１を設けられてなる２個
の単一チツプ介在体２４Ａ，２４Ｂは、金属を充
填された貫通孔があらわれる箇所で、金属端子パ
ツドを設けられてなる多層セラミツク（MLC）
基板１２上にろう付けまたははんだ付けされる。
VLSI半導体チツプ１４は標準的なはんだ接合２
３を介して接着される。
Ｃ 従来技術
集積回路チツプは小さいはんだボール・ジヨイ
ント（Ｃ−４ジヨイントとして知られる）を介し
て多層セラミツク基板（MLC）上に取り付けら
れ、さらに、はんだボール・ジヨイントは基板上
のパツドにチツプを接着するために使用されるこ
とがよく知られている。
ント（Ｃ−４ジヨイントとして知られる）を介し
て多層セラミツク基板（MLC）上に取り付けら
れ、さらに、はんだボール・ジヨイントは基板上
のパツドにチツプを接着するために使用されるこ
とがよく知られている。
現在の技術では、MLC基板が幾つかの電気的
な機能を達成する。すなわち、その基板は電圧面
や信号ラインやアース面や再配置面を与える。再
配置面とは、モジユール上部における一組の平面
であり、MLCモジユールの内部の幅の広い貫通
グリツドを、チツプ接続用のより緊密なグリツド
に対しても移動させるものである。この再配置面
は、きわめて密度の高い貫通グリツドとワイヤを
含むために製造が困難である。再配置面はまた、
望ましくない信号ノイズの発生源にもなる。
な機能を達成する。すなわち、その基板は電圧面
や信号ラインやアース面や再配置面を与える。再
配置面とは、モジユール上部における一組の平面
であり、MLCモジユールの内部の幅の広い貫通
グリツドを、チツプ接続用のより緊密なグリツド
に対しても移動させるものである。この再配置面
は、きわめて密度の高い貫通グリツドとワイヤを
含むために製造が困難である。再配置面はまた、
望ましくない信号ノイズの発生源にもなる。
さて、将来においてはチツプとMLCの間で必
要となる結線が増大するのみならず、現在のチツ
プよりも一層密度の高いグリツド上で接続をはか
ることが必要になると考えられる。この要請によ
り、MLCを経済的に製造することが困難になつ
ているのであり、また、一層複雑な再配置面が必
要となるため、電気ノイズが増大し歩どまりの問
題が生じてくる。
要となる結線が増大するのみならず、現在のチツ
プよりも一層密度の高いグリツド上で接続をはか
ることが必要になると考えられる。この要請によ
り、MLCを経済的に製造することが困難になつ
ているのであり、また、一層複雑な再配置面が必
要となるため、電気ノイズが増大し歩どまりの問
題が生じてくる。
これらの問題は、TFR（薄膜再配置体）として
も知られる微細ライン・ワイヤを用いてMLCの
上部に再配置体を配置することにより解決するこ
とができた。この微細ライン・ワイヤはアース面
とワイヤ面とから成る。そして、チツプとの接続
は、MLC基板の上面の貫通孔に接続する端子パ
ツドを援用することにより、TFRの上面で行な
われる。TFRは特徴パターンを形成するための
フオトリソグラフイに依存する。このTFR構造
については例えば米国特許第3726002号及び第
3968193号を参照されたい。
も知られる微細ライン・ワイヤを用いてMLCの
上部に再配置体を配置することにより解決するこ
とができた。この微細ライン・ワイヤはアース面
とワイヤ面とから成る。そして、チツプとの接続
は、MLC基板の上面の貫通孔に接続する端子パ
ツドを援用することにより、TFRの上面で行な
われる。TFRは特徴パターンを形成するための
フオトリソグラフイに依存する。このTFR構造
については例えば米国特許第3726002号及び第
3968193号を参照されたい。
TFRを組み込むことになるMLC基板は複数の
平面に多重レベル金属化層を備えている。さら
に、金属を充填した複数の貫通孔により、基板を
形成するMLC層を貫通する垂直導電パスが形成
される。
平面に多重レベル金属化層を備えている。さら
に、金属を充填した複数の貫通孔により、基板を
形成するMLC層を貫通する垂直導電パスが形成
される。
TFR構造は基本的には複数の絶縁層（例えば
ポリイミドまたはガラス）によつて分離された異
なるレベルに配置された金属層を備えている。こ
れらの異なるレベルの金属層の間の垂直結線は貫
通孔を介して行なわれる。一つの例においては、
第１レベルの金属はクロム−銅−クロム（Cr−
Cu−Cr）であり、第２レベルの金属は銅−クロ
ム（Cu−Cr）である。尚、チツプはんだボール
の接続を可能ならしめるため金属の領域をさらに
形成してもよい。
ポリイミドまたはガラス）によつて分離された異
なるレベルに配置された金属層を備えている。こ
れらの異なるレベルの金属層の間の垂直結線は貫
通孔を介して行なわれる。一つの例においては、
第１レベルの金属はクロム−銅−クロム（Cr−
Cu−Cr）であり、第２レベルの金属は銅−クロ
ム（Cu−Cr）である。尚、チツプはんだボール
の接続を可能ならしめるため金属の領域をさらに
形成してもよい。
TFRを有する将来の基板は幾つかのチツプを
支持する必要があろう。そして、この基板のサイ
ズは約6.5×6.5cm2から約20×20cm2の範囲にあり、
典型的には約10×10cm2であろう。この場合は
TFR用にワイヤが必要であるため冗長なライン
のために十分なスペースを充てることが許されな
い。言いかえると、基板を正常に動作させようと
するならば、TFR上のすべてのラインが電気的
に完全でなければならない。もし基板とTFRの
組み合わせが完全無欠でないならば、その（高価
な）基板は廃棄されるか、またはTFRを剥ぎ取
つて基板全体に亘つて再び複雑な処理を繰り返す
か、またはそれと同等に費用のかかる処理に従事
する必要があり、何れにしても費用がかかる。つ
まり、10×10cm2に亘つて微細なラインからなる欠
陥のない平面を高歩どまりで経済的に製造するこ
とは、現在予見される技術水準を超えるものであ
る。
支持する必要があろう。そして、この基板のサイ
ズは約6.5×6.5cm2から約20×20cm2の範囲にあり、
典型的には約10×10cm2であろう。この場合は
TFR用にワイヤが必要であるため冗長なライン
のために十分なスペースを充てることが許されな
い。言いかえると、基板を正常に動作させようと
するならば、TFR上のすべてのラインが電気的
に完全でなければならない。もし基板とTFRの
組み合わせが完全無欠でないならば、その（高価
な）基板は廃棄されるか、またはTFRを剥ぎ取
つて基板全体に亘つて再び複雑な処理を繰り返す
か、またはそれと同等に費用のかかる処理に従事
する必要があり、何れにしても費用がかかる。つ
まり、10×10cm2に亘つて微細なラインからなる欠
陥のない平面を高歩どまりで経済的に製造するこ
とは、現在予見される技術水準を超えるものであ
る。
この歩どまりの問題を処理するべく、MLC基
板から分離した、簡易で安価なセラミツク片上に
TFRを形成するための周知の手段がある。この
セラミツクは、パンチ、スクリーニング及び積層
化という周知の技術を用いて形成され、前面から
背面へ至る貫通接続部のみを含んでいる。
板から分離した、簡易で安価なセラミツク片上に
TFRを形成するための周知の手段がある。この
セラミツクは、パンチ、スクリーニング及び積層
化という周知の技術を用いて形成され、前面から
背面へ至る貫通接続部のみを含んでいる。
この技術によれば、TFRの良好な部片を選別
して不良の部片を棄却することが可能となる。そ
してこの良好な部分が次にMLC基板に接着され
る。
して不良の部片を棄却することが可能となる。そ
してこの良好な部分が次にMLC基板に接着され
る。
TFRの部片を経済的に製造するために（すな
わち、バツチ製造の利益を受けるために）、TFR
の部片は大きいセラミツク片上に製造する必要が
ある。このバツチ製造の限界は、前面から背面へ
の貫通孔の正確な位置決めについて不確定である
ことにある。この不確定さは基板間、及び１つの
基板内での焼結収縮に偏差から生じてくるもので
ある。前に述べたように、TFRはフオトリソグ
ラフイを用いて形成されるが、このフオトリソグ
ラフイは、その微細ライン・ワイヤの形成能力を
達成するために、整合すべきすべての表面の特徴
の正確な位置決めに依存する。
わち、バツチ製造の利益を受けるために）、TFR
の部片は大きいセラミツク片上に製造する必要が
ある。このバツチ製造の限界は、前面から背面へ
の貫通孔の正確な位置決めについて不確定である
ことにある。この不確定さは基板間、及び１つの
基板内での焼結収縮に偏差から生じてくるもので
ある。前に述べたように、TFRはフオトリソグ
ラフイを用いて形成されるが、このフオトリソグ
ラフイは、その微細ライン・ワイヤの形成能力を
達成するために、整合すべきすべての表面の特徴
の正確な位置決めに依存する。
IBMテクニカル・デイスクロージヤ・ブレテ
イン（Technical Disclosure Bulletin）Vol.18、
No.５、pp.1440及び1441に掲載のM.T.マクマホン
（McMahon）著の“モジユール用半導体デバイ
ス担持体（Semiconductor device carrier for
modules）”と題する文献は従来技術の好適な一
例であり、これによればMLC基板の本体とほぼ
同様な技術により製造された介在体
（interposer）が提示される。この介在体は、未
焼結のシートを鋳造し、パンチし、ラインをスク
リーニングし焼結することにより形成される。し
かしここで述べられている介在体にはアース平面
が含まれておらず、従つてTFR状の構造を完成
することはできない。
イン（Technical Disclosure Bulletin）Vol.18、
No.５、pp.1440及び1441に掲載のM.T.マクマホン
（McMahon）著の“モジユール用半導体デバイ
ス担持体（Semiconductor device carrier for
modules）”と題する文献は従来技術の好適な一
例であり、これによればMLC基板の本体とほぼ
同様な技術により製造された介在体
（interposer）が提示される。この介在体は、未
焼結のシートを鋳造し、パンチし、ラインをスク
リーニングし焼結することにより形成される。し
かしここで述べられている介在体にはアース平面
が含まれておらず、従つてTFR状の構造を完成
することはできない。
上述の文献では、いわゆるスクリーンされた貫
通孔である結線を形成するために従来のパンチン
グ及びスクリーニング技術が使用される。
通孔である結線を形成するために従来のパンチン
グ及びスクリーニング技術が使用される。
しかし、パンチング及びスクリーニングは費用
がかかる工程として知られており、バツチ処理に
は直接適用することができない。さらに、試験の
点においても単一チツプ介在体に特有の欠点があ
る。すなわち、フオトリソグラフイによつて形成
された多重チツプ介在体のような広い領域を検査
することの方が、チツプ配置が厳密に正しい位置
にあるがゆえに、より望ましい。
がかかる工程として知られており、バツチ処理に
は直接適用することができない。さらに、試験の
点においても単一チツプ介在体に特有の欠点があ
る。すなわち、フオトリソグラフイによつて形成
された多重チツプ介在体のような広い領域を検査
することの方が、チツプ配置が厳密に正しい位置
にあるがゆえに、より望ましい。
その結果、多重チツプ介在体または支持体もま
た従来技術で示唆されている。例えば、IBMテ
クニカル・デイスクロジヤ・ブレテイン、
Vol.23、No.９、1981年２月、pp.4062−4063に掲
載のS.M.ジエンセン（Jensen）他による“ピ
ン／チツプ支持構体（Pin／Chip Carrier
Assembly）”と題する文献を参照されたい。し
かし、この文献に記載されている多重チツプ介在
体もまた標準的なMLC技術に基づき製造される。
それゆえ、上述した欠点のうちの大部分は依然と
して残存している。特に、もし介在体中に何らか
の欠陥が見出されたなら、その部片全体が棄却さ
れなくてはならない。
た従来技術で示唆されている。例えば、IBMテ
クニカル・デイスクロジヤ・ブレテイン、
Vol.23、No.９、1981年２月、pp.4062−4063に掲
載のS.M.ジエンセン（Jensen）他による“ピ
ン／チツプ支持構体（Pin／Chip Carrier
Assembly）”と題する文献を参照されたい。し
かし、この文献に記載されている多重チツプ介在
体もまた標準的なMLC技術に基づき製造される。
それゆえ、上述した欠点のうちの大部分は依然と
して残存している。特に、もし介在体中に何らか
の欠陥が見出されたなら、その部片全体が棄却さ
れなくてはならない。
Ｄ 発明が解決しようとする問題点
この発明の主な目的は、MLC基板とは独立し
て、複数のチツプのためのTFR状構造をもつ多
重チツプ介在体を、高い製造歩どまりを与えるよ
うに製造することのできる新規な方法を提供する
ことにある。
て、複数のチツプのためのTFR状構造をもつ多
重チツプ介在体を、高い製造歩どまりを与えるよ
うに製造することのできる新規な方法を提供する
ことにある。
この発明の別の主な目的は、表面にTFRを形
成する前に貫通孔を形成されるセラミツク物質の
収縮の内在的な偏差に関連する問題を低減するこ
とにある。
成する前に貫通孔を形成されるセラミツク物質の
収縮の内在的な偏差に関連する問題を低減するこ
とにある。
この発明のさらに別の目的は、単一チツプ介在
体に分断される複数のチツプのためのTFR状の
構造をもつ多重チツプ介在体を製造し、以て
MLC基板と半導体チツプとの間の単一介在体と
して使用すべき良好な部片のみを選択することを
可能ならしめ、より複雑なパツケージに対しても
高い歩どまりをもたらすことにある。
体に分断される複数のチツプのためのTFR状の
構造をもつ多重チツプ介在体を製造し、以て
MLC基板と半導体チツプとの間の単一介在体と
して使用すべき良好な部片のみを選択することを
可能ならしめ、より複雑なパツケージに対しても
高い歩どまりをもたらすことにある。
この発明のさらに別の目的は、貫通孔を形成す
る工程が、フオトリソグラフイツク技術と完全に
適合するような介在体の製造方法を提供すること
にある。
る工程が、フオトリソグラフイツク技術と完全に
適合するような介在体の製造方法を提供すること
にある。
この発明のさらに別の目的は、TFR構造をも
ち、そのTFR構造が平板で未処理の絶縁支持体
上に形成されてなる多重チツプ介在体を製造する
新規な方法を提供することにある。
ち、そのTFR構造が平板で未処理の絶縁支持体
上に形成されてなる多重チツプ介在体を製造する
新規な方法を提供することにある。
この発明のさらに別の目的は、上記貫通孔の形
成工程が、高生産高のバツチ処理に適合するプラ
ズマまたはレーザー・エツチングのような乾式エ
ツチングにより実行されるような新規な方法を提
供し、以て製造コストを低減することにある。
成工程が、高生産高のバツチ処理に適合するプラ
ズマまたはレーザー・エツチングのような乾式エ
ツチングにより実行されるような新規な方法を提
供し、以て製造コストを低減することにある。
Ｅ 問題点を解決するための手段
この発明によれば、例えばガラス・セラミツ
ク・シートのような絶縁支持体上に形成された
TFR状の構造をもつ多重チツプ介在体の製造方
法が記述される。この絶縁支持体には接点用パツ
ドと対応する金属化された複数の貫通孔が設けら
れており、これによりその支持体の表裏間のみな
らず基板への装着面に対しても電気的接続をはか
ることが可能となる。そのあと支持体は単一チツ
プ介在体へと分断され、その介在体は選別され、
そのうちの良品のみがチツプと多重セラミツク
（MLC）基板の間の介在体として使用される。
ク・シートのような絶縁支持体上に形成された
TFR状の構造をもつ多重チツプ介在体の製造方
法が記述される。この絶縁支持体には接点用パツ
ドと対応する金属化された複数の貫通孔が設けら
れており、これによりその支持体の表裏間のみな
らず基板への装着面に対しても電気的接続をはか
ることが可能となる。そのあと支持体は単一チツ
プ介在体へと分断され、その介在体は選別され、
そのうちの良品のみがチツプと多重セラミツク
（MLC）基板の間の介在体として使用される。
この発明の第１の好適な実施例によれば、
TFR状構造のような薄膜微細ライン金属線が、
所望のパターンに従つてセラミツク（ガラス・セ
ラミツクまたは標準セラミツク）のシート上に付
着される。TFRが付着された後は、次のように
して貫通孔が形成される： クロムなどの適当なマスク物質が支持体の裏面
に付着されて、後のエツチング工程のためのマス
ク物質として働く。次に、クロム層上にはフオト
レジストが被覆され、適当なマスクを介して露光
されて現像され、これにより貫通孔を形成すべき
部分のクロム層の部分が露出された状態となる。
次に、露出されたクロムが除去される。次に支持
体に貫通孔を形成するために乾式プラズマ・エツ
チングが使用される。フオトレジストの残りの部
分は剥離される。この貫通孔は、少くともその一
部を（例えば支持体の背面に銅のブランケツト・
スパツタリングにより）結線用金属で充填され、
これにより支持体の上下面の間の電気的接続がは
かられる。銅（及び下層のクロム）の不必要な部
分は次に標準的なフオトリソグラフイツク及びエ
ツチング工程を用いて除去される。次に、支持体
が単一チツプ介在体に分断される前に電気的な試
験が行なわれる。この試験の間に欠陥箇所が検出
されたならば、良好な部片のみがあとの処理のた
めに選別される。次にチツプ介在体は、同様なグ
リツドに従つて配置された端子パツドを設けてな
るMLC基板上にはんだ付けまたはろう付けされ
る。
TFR状構造のような薄膜微細ライン金属線が、
所望のパターンに従つてセラミツク（ガラス・セ
ラミツクまたは標準セラミツク）のシート上に付
着される。TFRが付着された後は、次のように
して貫通孔が形成される： クロムなどの適当なマスク物質が支持体の裏面
に付着されて、後のエツチング工程のためのマス
ク物質として働く。次に、クロム層上にはフオト
レジストが被覆され、適当なマスクを介して露光
されて現像され、これにより貫通孔を形成すべき
部分のクロム層の部分が露出された状態となる。
次に、露出されたクロムが除去される。次に支持
体に貫通孔を形成するために乾式プラズマ・エツ
チングが使用される。フオトレジストの残りの部
分は剥離される。この貫通孔は、少くともその一
部を（例えば支持体の背面に銅のブランケツト・
スパツタリングにより）結線用金属で充填され、
これにより支持体の上下面の間の電気的接続がは
かられる。銅（及び下層のクロム）の不必要な部
分は次に標準的なフオトリソグラフイツク及びエ
ツチング工程を用いて除去される。次に、支持体
が単一チツプ介在体に分断される前に電気的な試
験が行なわれる。この試験の間に欠陥箇所が検出
されたならば、良好な部片のみがあとの処理のた
めに選別される。次にチツプ介在体は、同様なグ
リツドに従つて配置された端子パツドを設けてな
るMLC基板上にはんだ付けまたはろう付けされ
る。
このことにより（貫通孔とTFRが正しく整列
しないという）従来技術における重大な問題が低
減される。もしTFRが最初に形成され、次にフ
オトリソグラフイツク技術を用いて貫通孔が形成
されるのであるなら、貫通孔とTFRは一層容易
に形成される。
しないという）従来技術における重大な問題が低
減される。もしTFRが最初に形成され、次にフ
オトリソグラフイツク技術を用いて貫通孔が形成
されるのであるなら、貫通孔とTFRは一層容易
に形成される。
Ｆ 実施例
第２図は、絶縁支持体２５上に形成されTFR
構造１１を備えた多重チツプ介在体２４の部分断
面図である。この図に示されているように、
TFR構造１１の上面には、上面に複数の半導体
チツプを配置するための第１の接点パツド２２が
形成されている。この発明は第１図に関連して詳
細に示したような標準的なTFR構造により図示
される（それゆえ同一の構成については同番号を
付する）けれども、TFR構造は一例として参照
されているにすぎないことを理解されたい。絶縁
支持体の表面に形成された金属１８のような薄膜
微細金属ラインもまた同様に適当なものである。
この発明の教示するところによれば、上記絶縁支
持体はセラミツク物質からなる未加工のシートで
あり、約0.1mm〜３mmの範囲厚さのセラミツク及
びガラス・セラミツクの両方を含んでいる。特定
の適用例では、約１mmの厚さのガラス・セラミツ
クが選択される。というのは、それの膨張率がシ
リコンの膨張率とかなり近いからである。しか
し、この発明はガラス・セラミツクに限定される
ものではない。すなわち、好適には反応性イオ
ン・エツチングまたはレーザーを援用した化学エ
ツチングを用いてエツチングされうるものである
なら、別の物質を用いてもよい。尚、TFR構造
が十分に処理され、平面でなく不規則に縮小した
MLC基板上に形成されるところの従来技術に比
較して、TFR構造を形成するための出発物質と
して平板で平滑な未処理の支持板を使用し得るこ
とは大きな利点である。第３図において見てとれ
るように、マスク物質の層２６は支持体２５の底
面上に形成される。このマスク物質としては、セ
ラミツク基板によく接着し、基板の選択的エツチ
ングを可能ならしめる任意の物質（例えばクロム
またはアルミニウム）が選択される。この適用例
においては、接着性のよい薄膜として、例えば
200nm厚のクロム膜が支持体２５の裏面全体に蒸
着される。クロムが選択されたのは、それのセラ
ミツク及びガラス基板への接着性が優れているか
らである（クロムはまた、TFR構造の第１レベ
ルの金属層１８の下層でもある。
構造１１を備えた多重チツプ介在体２４の部分断
面図である。この図に示されているように、
TFR構造１１の上面には、上面に複数の半導体
チツプを配置するための第１の接点パツド２２が
形成されている。この発明は第１図に関連して詳
細に示したような標準的なTFR構造により図示
される（それゆえ同一の構成については同番号を
付する）けれども、TFR構造は一例として参照
されているにすぎないことを理解されたい。絶縁
支持体の表面に形成された金属１８のような薄膜
微細金属ラインもまた同様に適当なものである。
この発明の教示するところによれば、上記絶縁支
持体はセラミツク物質からなる未加工のシートで
あり、約0.1mm〜３mmの範囲厚さのセラミツク及
びガラス・セラミツクの両方を含んでいる。特定
の適用例では、約１mmの厚さのガラス・セラミツ
クが選択される。というのは、それの膨張率がシ
リコンの膨張率とかなり近いからである。しか
し、この発明はガラス・セラミツクに限定される
ものではない。すなわち、好適には反応性イオ
ン・エツチングまたはレーザーを援用した化学エ
ツチングを用いてエツチングされうるものである
なら、別の物質を用いてもよい。尚、TFR構造
が十分に処理され、平面でなく不規則に縮小した
MLC基板上に形成されるところの従来技術に比
較して、TFR構造を形成するための出発物質と
して平板で平滑な未処理の支持板を使用し得るこ
とは大きな利点である。第３図において見てとれ
るように、マスク物質の層２６は支持体２５の底
面上に形成される。このマスク物質としては、セ
ラミツク基板によく接着し、基板の選択的エツチ
ングを可能ならしめる任意の物質（例えばクロム
またはアルミニウム）が選択される。この適用例
においては、接着性のよい薄膜として、例えば
200nm厚のクロム膜が支持体２５の裏面全体に蒸
着される。クロムが選択されたのは、それのセラ
ミツク及びガラス基板への接着性が優れているか
らである（クロムはまた、TFR構造の第１レベ
ルの金属層１８の下層でもある。
第４図において見てとれるように、例えばA.Z.
シプレー（Shipley）によつて製造された
AZ1350Jであり厚さ１〜2μmのフオトレジスト層
２７が、クロム層２６を被覆するように付着され
る。そして標準的なフオトリソグラフイツク工程
を用いて、フオトレジスト層がマスク（図示しな
い）を介して露光され、現像される。これによ
り、貫通孔が形成されるべき領域２８においてク
ロム２７が露出される。
シプレー（Shipley）によつて製造された
AZ1350Jであり厚さ１〜2μmのフオトレジスト層
２７が、クロム層２６を被覆するように付着され
る。そして標準的なフオトリソグラフイツク工程
を用いて、フオトレジスト層がマスク（図示しな
い）を介して露光され、現像される。これによ
り、貫通孔が形成されるべき領域２８においてク
ロム２７が露出される。
露出されたクロム領域は好適には乾式エツチン
グを用いてエツチングされる。例えば、このクロ
ムは、CCl4−アルゴンまたはCCl4−N2（例えば50
％−50％）プラズマのような塩素化されたプラズ
マ中で反応性イオン・エツチング装置を用いてエ
ツチングされる。このときの圧力は約20マイクロ
バールでエネルギー密度は約1W／cm2である。こ
うして出来上がつた構造は第５図に示されてい
る。
グを用いてエツチングされる。例えば、このクロ
ムは、CCl4−アルゴンまたはCCl4−N2（例えば50
％−50％）プラズマのような塩素化されたプラズ
マ中で反応性イオン・エツチング装置を用いてエ
ツチングされる。このときの圧力は約20マイクロ
バールでエネルギー密度は約1W／cm2である。こ
うして出来上がつた構造は第５図に示されてい
る。
このとき、マスク物質２６のエツチングは、フ
オトレジスト・マスク２７を使用することなく、
水晶投影マスク上の標準的なクロムを介して、塩
素を使用してエキシマ（Excimer）レーザーによ
り直接エツチングしてもよい。
オトレジスト・マスク２７を使用することなく、
水晶投影マスク上の標準的なクロムを介して、塩
素を使用してエキシマ（Excimer）レーザーによ
り直接エツチングしてもよい。
次に第６図を参照すると、この発明のキー・ポ
イントとなる工程が図示されており、これによれ
ば、第１レベルの金属層１８に到達するまで、セ
ラミツク支持体を介してほぼ円筒形の貫通孔２９
のエツチングが行なわれる。この貫通孔の直径は
約100μmである。このエツチング工程はCF4−O2
（例えば90％−10％）のようなフツ化プラズマを
用いて反応性イオン・エツチング装置中で行なわ
れ、このときの圧力は約20マイクロバール、エネ
ルギー密度1W／cm2である。このRIE処理は層１
８の下層であるクロムの表面を、自然のエツチ・
ストツプとする。あるいは、例えば好適な高圧プ
ラズマ反応器中で、1Torr、4W／m2という高圧
プラズマ・エツチングを使用することもできる。
イントとなる工程が図示されており、これによれ
ば、第１レベルの金属層１８に到達するまで、セ
ラミツク支持体を介してほぼ円筒形の貫通孔２９
のエツチングが行なわれる。この貫通孔の直径は
約100μmである。このエツチング工程はCF4−O2
（例えば90％−10％）のようなフツ化プラズマを
用いて反応性イオン・エツチング装置中で行なわ
れ、このときの圧力は約20マイクロバール、エネ
ルギー密度1W／cm2である。このRIE処理は層１
８の下層であるクロムの表面を、自然のエツチ・
ストツプとする。あるいは、例えば好適な高圧プ
ラズマ反応器中で、1Torr、4W／m2という高圧
プラズマ・エツチングを使用することもできる。
次に、第７図において見てとれるように、結線
金属が、貫通孔の内壁を含む支持体の背面全体上
にブランケツト付着されて連続的な層３０が形成
され、これにより支持体２５の上面の金属層と背
面の間の電気的接続がはかられる。
金属が、貫通孔の内壁を含む支持体の背面全体上
にブランケツト付着されて連続的な層３０が形成
され、これにより支持体２５の上面の金属層と背
面の間の電気的接続がはかられる。
その結線用金属としては、高導電性である銅が
好ましい。銅は、スパツタリングにより約1μmの
厚さで付着され、これにより水平部分のみならず
垂直方向の被覆がはかられる。銅は貫通孔の内部
に到達し、優れた被覆性と付着性を発揮する。
好ましい。銅は、スパツタリングにより約1μmの
厚さで付着され、これにより水平部分のみならず
垂直方向の被覆がはかられる。銅は貫通孔の内部
に到達し、優れた被覆性と付着性を発揮する。
第８図は、フオトリソグラフイツク工程を用い
て余剰の銅とクロムとを除去した後の構造をあら
わす図である。このとき、比較的深い貫通孔が存
在しているために、標準的なフオトレジスト付着
技術をそのまま適用することはできない。このた
め図示しないが、この工程を実行するに際しては
リストン（Riston：これは米国デユポン（Du−
Pontde Nemours）社の商標である）のような感
光性のポリマ薄膜をマスク上に貼りつけることが
望ましい。これらの金属の除去は、湿式処理
（Cuに対してはFeCl3、Crに対してはKMnO4）、
またはレーザーを援用したCl2中の銅及びクロ
ム・エツチングのような乾式エツチングのどちら
を用いても達成することができる。第８図から見
てとれるように、貫通孔の周囲の金属は、下方の
基板１２上の金属パターン３４との電気的接続を
はかるためのはとめ孔状の第２の接点パツド３１
として残され、下層のクロム・リングは、上述し
たようにその接着性を改善する働きをもつ。この
とき、第２の接点パツド３１は、第１０Ｂ図に示
すように、貫通孔からオフセツトして延長される
ように形成され、これにより、TFR構造に寸法
誤差があつても、接点パツド３１と下方の基板１
２上の金属パターン３４とを整合させることが可
能となる。
て余剰の銅とクロムとを除去した後の構造をあら
わす図である。このとき、比較的深い貫通孔が存
在しているために、標準的なフオトレジスト付着
技術をそのまま適用することはできない。このた
め図示しないが、この工程を実行するに際しては
リストン（Riston：これは米国デユポン（Du−
Pontde Nemours）社の商標である）のような感
光性のポリマ薄膜をマスク上に貼りつけることが
望ましい。これらの金属の除去は、湿式処理
（Cuに対してはFeCl3、Crに対してはKMnO4）、
またはレーザーを援用したCl2中の銅及びクロ
ム・エツチングのような乾式エツチングのどちら
を用いても達成することができる。第８図から見
てとれるように、貫通孔の周囲の金属は、下方の
基板１２上の金属パターン３４との電気的接続を
はかるためのはとめ孔状の第２の接点パツド３１
として残され、下層のクロム・リングは、上述し
たようにその接着性を改善する働きをもつ。この
とき、第２の接点パツド３１は、第１０Ｂ図に示
すように、貫通孔からオフセツトして延長される
ように形成され、これにより、TFR構造に寸法
誤差があつても、接点パツド３１と下方の基板１
２上の金属パターン３４とを整合させることが可
能となる。
別の実施例として、クロム層に開口２８（第５
図）が形成された後に、エツチング・ガスとして
（例えば昇華XeF2）反応性ガスを用いてセラミツ
ク本体に貫通孔２９（第６図）をエツチングする
ために、レーザーを導入した化学エツチングを行
つてもよい。このとき、ハロゲン雰囲気もまた好
適である。
図）が形成された後に、エツチング・ガスとして
（例えば昇華XeF2）反応性ガスを用いてセラミツ
ク本体に貫通孔２９（第６図）をエツチングする
ために、レーザーを導入した化学エツチングを行
つてもよい。このとき、ハロゲン雰囲気もまた好
適である。
動作条件の範囲は次のようである：
圧力：約0.5Torrよりも大
レーザー：約10.6μmのCO2
パルス周波数：装置により（10−1000Hz）
ピーク出力：約１ジユール／パルスより大
レーザー励起による化学的エツチング技術を用
いた他の実施例においては、貫通孔は、（マスク
技術を使用することなく）Nd：YAGまたはCO2
レーザー（CO2レーザーの方がエツチング速度が
大きいので好ましい）を直接用いた所望の貫通孔
パターンを投影し、物質とXeF2ガスとを反応せ
しめることにより、第２図に示したセラミツク技
術体の底面上で直接エツチングを行うことができ
る。次にクロムと銅がスパツタ付着され、余剰の
金属がエツチングにより除去されて、上述したの
と同様に貫通孔のまわりには金属のはとめ孔が残
される。こうして出来上がつた構造は、貫通孔の
内部にも下層にCr膜が存在していることを除い
ては、第８図の構造に類似している。また、レー
ザーの処理条件もNd：YAGまたはCO2の各々で
同様である。
いた他の実施例においては、貫通孔は、（マスク
技術を使用することなく）Nd：YAGまたはCO2
レーザー（CO2レーザーの方がエツチング速度が
大きいので好ましい）を直接用いた所望の貫通孔
パターンを投影し、物質とXeF2ガスとを反応せ
しめることにより、第２図に示したセラミツク技
術体の底面上で直接エツチングを行うことができ
る。次にクロムと銅がスパツタ付着され、余剰の
金属がエツチングにより除去されて、上述したの
と同様に貫通孔のまわりには金属のはとめ孔が残
される。こうして出来上がつた構造は、貫通孔の
内部にも下層にCr膜が存在していることを除い
ては、第８図の構造に類似している。また、レー
ザーの処理条件もNd：YAGまたはCO2の各々で
同様である。
この時点で多重チツプ介在体２４が完成する。
第９Ａ及び９Ｂ図は、それぞれ、４個の半導体チ
ツプのための介在体の平面図と底面図をあらわし
ている。
第９Ａ及び９Ｂ図は、それぞれ、４個の半導体チ
ツプのための介在体の平面図と底面図をあらわし
ている。
これらすべての寸法はフオトリソグラフによつ
て決定され、大型の製品に適合するものである。
技術の進歩に判つて、ますます大型のチツプ介在
体が本発明の教示に従い、寸法許容度の調節に注
意を払う必要なく製造され得る。
て決定され、大型の製品に適合するものである。
技術の進歩に判つて、ますます大型のチツプ介在
体が本発明の教示に従い、寸法許容度の調節に注
意を払う必要なく製造され得る。
多重チツプ介在体２４は、ここで機能と電気的
完全性につき試験される。（切断を行う前に）広
い面積を探針することにより電気的に試験するこ
とは容易である。なぜなら、すべてのチツプの位
置が厳密に正しい位置にあるからである。
完全性につき試験される。（切断を行う前に）広
い面積を探針することにより電気的に試験するこ
とは容易である。なぜなら、すべてのチツプの位
置が厳密に正しい位置にあるからである。
多重チツプ介在体は、ここで単一チツプ介在体
（第９Ａ及び９Ｂ図で２４Ａ〜２４Ｄの参照番号
を付したもの）に分断される。介在体を異なる部
分に画定するには任意の方法を用いることができ
る。
（第９Ａ及び９Ｂ図で２４Ａ〜２４Ｄの参照番号
を付したもの）に分断される。介在体を異なる部
分に画定するには任意の方法を用いることができ
る。
ここで第１０Ａ及び１０Ｂ図を参照して、
MLC基板などの基板への単一チツプ介在体の接
着について説明しよう。このとき、金属を充填し
た貫通孔をもつ標準的な裸のセラミツク基板でも
よいが、先ず上記貫通孔の頂上にさらに金属を付
着しておくことが好ましい。
MLC基板などの基板への単一チツプ介在体の接
着について説明しよう。このとき、金属を充填し
た貫通孔をもつ標準的な裸のセラミツク基板でも
よいが、先ず上記貫通孔の頂上にさらに金属を付
着しておくことが好ましい。
これに適当な金属はモリブデン−ニツケル−金
（Mo／Ni／Au）である。介在体上の接点パツド
３１は、ろう付けまたははんだにより上記金属ア
イランド３４に接着される。そうして接着は、
（第１０Ａ図に示すように）パツドとアイランド
とを整合させるか、（第１０Ｂ図に示すように）
それらをオフセツトさせるかのどちらかによつて
達成することができる。
（Mo／Ni／Au）である。介在体上の接点パツド
３１は、ろう付けまたははんだにより上記金属ア
イランド３４に接着される。そうして接着は、
（第１０Ａ図に示すように）パツドとアイランド
とを整合させるか、（第１０Ｂ図に示すように）
それらをオフセツトさせるかのどちらかによつて
達成することができる。
第１１図は、MLC基板１２の部分断面図であ
り、MLC基板１２上には、各々がVLSI半導体チ
ツプを担持する一対の単一チツプ介在体２４Ａ，
２４Ｂが取り付けられている。尚、図示しない
が、チツプ・はんだパツドを介在体上の各々のチ
ツプ・パターンに接着するためには周知のはんだ
リフロー（solder reflow）技術が援用される。
これについては、米国特許第337410号及び第
3429949号を参照されたい。
り、MLC基板１２上には、各々がVLSI半導体チ
ツプを担持する一対の単一チツプ介在体２４Ａ，
２４Ｂが取り付けられている。尚、図示しない
が、チツプ・はんだパツドを介在体上の各々のチ
ツプ・パターンに接着するためには周知のはんだ
リフロー（solder reflow）技術が援用される。
これについては、米国特許第337410号及び第
3429949号を参照されたい。
Ｇ 考案の効果
以上のように、この発明によれば、半導体チツ
プと基板との間に配置される介在体に、エツチン
グにより貫通孔を形成し、この貫通孔に金属を蒸
着することにより介在体の底面と、介在体上に載
置した例えばTFR膜との間の電気的接続をはか
り、次に介在体を切断するようにしたので、切断
された介在体のうちの良品のみを選択できるから
歩どまりが向上するとともに、出発物質として未
加工のセラミツクを使用でき、パンチングなどの
面倒な工程を必要としないので製造コストを著し
く低減できるという効果がある。
プと基板との間に配置される介在体に、エツチン
グにより貫通孔を形成し、この貫通孔に金属を蒸
着することにより介在体の底面と、介在体上に載
置した例えばTFR膜との間の電気的接続をはか
り、次に介在体を切断するようにしたので、切断
された介在体のうちの良品のみを選択できるから
歩どまりが向上するとともに、出発物質として未
加工のセラミツクを使用でき、パンチングなどの
面倒な工程を必要としないので製造コストを著し
く低減できるという効果がある。
第１図は、MLC基板上に形成された上面に半
導体チツプを取りつけられてなるTFR基板をも
つ周知の半導体デバイス・パツケージの部分断面
図、第２図乃至第８図は、セラミツク・シート上
にTFR構造を形成してなる多重チツプ介在体を
本発明に基づいて順次処理してゆく状態をあらわ
す部分断面図、第９Ａ及び９Ｂ図は、それぞれ、
本発明に基づき製造された多重チツプ介在体の平
面図及び底面図、第１０Ａ及び１０Ｂ図は、裸の
MLC基板に多重チツプを接続するための方法を
示す図、第１１図は、切断と選別を経て上面に
VLSIチツプを取付けられた多重チツプ介在体を、
載置された裸のMLC基板の部分断面図である。 １１……薄膜微細ライン金属層、２５……絶縁
支持体、２６……マスク物質、２９……貫通孔、
３０……結線用金属。
導体チツプを取りつけられてなるTFR基板をも
つ周知の半導体デバイス・パツケージの部分断面
図、第２図乃至第８図は、セラミツク・シート上
にTFR構造を形成してなる多重チツプ介在体を
本発明に基づいて順次処理してゆく状態をあらわ
す部分断面図、第９Ａ及び９Ｂ図は、それぞれ、
本発明に基づき製造された多重チツプ介在体の平
面図及び底面図、第１０Ａ及び１０Ｂ図は、裸の
MLC基板に多重チツプを接続するための方法を
示す図、第１１図は、切断と選別を経て上面に
VLSIチツプを取付けられた多重チツプ介在体を、
載置された裸のMLC基板の部分断面図である。 １１……薄膜微細ライン金属層、２５……絶縁
支持体、２６……マスク物質、２９……貫通孔、
３０……結線用金属。
Claims (1)
- 【特許請求の範囲】 １ 上面に複数の半導体チツプを配置するための
第１の接点用パツドをもち、下面に基板上の金属
パターンと整合するための第２の接点用パツドを
もち、該第２の接点用パツドと該下面の金属パタ
ーンを電気的に接続するように構成された介在体
の製造方法において、 (a) 上面に薄膜微細ライン金属層をもつ絶縁支持
体を用意し、 (b) 上記支持体の底面に、該底面と良好な接着性
を有するマスク物質の層を付着し、 (c) 上記支持体の貫通孔を形成すべき箇所を露出
するように、該形成すべき貫通孔を含み、該形
成すべき貫通孔の径よりも広いパターンに従い
上記マスク物質を画成し、 (d) 上記支持体の露出された領域に、上記薄膜微
細ライン金属層に到達するように、エツチング
によつて上記貫通孔を形成し、 (e) 上方の上記薄膜微細ライン金属層と上記支持
体の底面との間に電気的接続を形成するよう
に、上記貫通孔の内面と該内面に連続する上記
パターン形成された上記マスク物質上に結線用
金属を付着し、 (f) 上記付着された結線用金属をエツチングして
上記第２の接点用パツドを形成する工程を含
み、 (g) 上記第２の接点用パツドは、上記絶縁支持体
の寸法誤差が存在しても、上記下面の金属パタ
ーンとの電気的接続を可能ならしめるように、
上記貫通孔の径よりも広がつた、はとめ状に形
成されることを特徴とする、 チツプ介在体の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US639988 | 1984-08-13 | ||
| US06/639,988 US4617730A (en) | 1984-08-13 | 1984-08-13 | Method of fabricating a chip interposer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6149443A JPS6149443A (ja) | 1986-03-11 |
| JPH0517708B2 true JPH0517708B2 (ja) | 1993-03-09 |
Family
ID=24566380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60153406A Granted JPS6149443A (ja) | 1984-08-13 | 1985-07-13 | チツプ介在体の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4617730A (ja) |
| EP (1) | EP0171662B1 (ja) |
| JP (1) | JPS6149443A (ja) |
| DE (1) | DE3578614D1 (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194747A (ja) * | 1985-02-22 | 1986-08-29 | Mitsubishi Electric Corp | 樹脂封止型半導体集積回路装置 |
| US4789760A (en) * | 1985-04-30 | 1988-12-06 | Advanced Micro Devices, Inc. | Via in a planarized dielectric and process for producing same |
| WO1987000686A1 (en) * | 1985-07-16 | 1987-01-29 | Nippon Telegraph And Telephone Corporation | Connection terminals between substrates and method of producing the same |
| US4820659A (en) * | 1986-07-16 | 1989-04-11 | General Electric Company | Method of making a semiconductor device assembly |
| US4797728A (en) * | 1986-07-16 | 1989-01-10 | General Electric Company | Semiconductor device assembly and method of making same |
| EP0260490A1 (en) * | 1986-08-27 | 1988-03-23 | Kabushiki Kaisha Toshiba | Bonding sheet for electronic component and method of bonding electronic component using the same |
| EP0263221A1 (en) * | 1986-10-08 | 1988-04-13 | International Business Machines Corporation | Method of forming solder bumps on metal contact pads of a substrate |
| JPS63131560A (ja) * | 1986-11-17 | 1988-06-03 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | チップ接続構造体 |
| US4925524A (en) * | 1987-06-12 | 1990-05-15 | Hewlett-Packard Company | Method for forming tungsten structures in a semiconductor |
| US4880684A (en) * | 1988-03-11 | 1989-11-14 | International Business Machines Corporation | Sealing and stress relief layers and use thereof |
| US6288561B1 (en) * | 1988-05-16 | 2001-09-11 | Elm Technology Corporation | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| US4924589A (en) * | 1988-05-16 | 1990-05-15 | Leedy Glenn J | Method of making and testing an integrated circuit |
| US5225771A (en) * | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
| US5512397A (en) * | 1988-05-16 | 1996-04-30 | Leedy; Glenn J. | Stepper scanner discretionary lithography and common mask discretionary lithography for integrated circuits |
| US5020219A (en) * | 1988-05-16 | 1991-06-04 | Leedy Glenn J | Method of making a flexible tester surface for testing integrated circuits |
| WO1990003045A1 (en) * | 1988-09-15 | 1990-03-22 | Unisys Corporation | Method of forming holes in ceramic ic packages |
| CA2002213C (en) * | 1988-11-10 | 1999-03-30 | Iwona Turlik | High performance integrated circuit chip package and method of making same |
| US4914813A (en) * | 1988-11-25 | 1990-04-10 | Innovative Packing Technology | Refurbishing of prior used laminated ceramic packages |
| US5055907A (en) * | 1989-01-25 | 1991-10-08 | Mosaic, Inc. | Extended integration semiconductor structure with wiring layers |
| US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
| US4940181A (en) * | 1989-04-06 | 1990-07-10 | Motorola, Inc. | Pad grid array for receiving a solder bumped chip carrier |
| US5121299A (en) * | 1989-12-29 | 1992-06-09 | International Business Machines Corporation | Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein |
| JPH045844A (ja) * | 1990-04-23 | 1992-01-09 | Nippon Mektron Ltd | Ｉｃ搭載用多層回路基板及びその製造法 |
| US5172303A (en) * | 1990-11-23 | 1992-12-15 | Motorola, Inc. | Electronic component assembly |
| KR930011462B1 (ko) * | 1990-11-23 | 1993-12-08 | 현대전자산업 주식회사 | 다층배선의 단차를 완화시키는 방법 |
| US5166097A (en) * | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
| US5146674A (en) * | 1991-07-01 | 1992-09-15 | International Business Machines Corporation | Manufacturing process of a high density substrate design |
| US5279711A (en) * | 1991-07-01 | 1994-01-18 | International Business Machines Corporation | Chip attach and sealing method |
| JP2765673B2 (ja) * | 1992-06-04 | 1998-06-18 | インターナショナル・ビジネス・マシーンズ・コーポレイション | メタライゼーション層及びその形成方法 |
| US5264729A (en) * | 1992-07-29 | 1993-11-23 | Lsi Logic Corporation | Semiconductor package having programmable interconnect |
| US5512710A (en) * | 1992-08-21 | 1996-04-30 | Cts Corporation | Multilayer package with second layer via test connections |
| US5404044A (en) * | 1992-09-29 | 1995-04-04 | International Business Machines Corporation | Parallel process interposer (PPI) |
| US5406701A (en) * | 1992-10-02 | 1995-04-18 | Irvine Sensors Corporation | Fabrication of dense parallel solder bump connections |
| US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
| JPH08510358A (ja) * | 1993-04-14 | 1996-10-29 | アムコール・エレクトロニクス・インク | 集積回路チップと基板との相互接続 |
| US5462636A (en) * | 1993-12-28 | 1995-10-31 | International Business Machines Corporation | Method for chemically scribing wafers |
| US5861663A (en) * | 1994-12-27 | 1999-01-19 | International Business Machines Corporation | Column grid array or ball grid array pad on via |
| WO2004100260A1 (ja) * | 1995-05-19 | 2004-11-18 | Kouta Noda | 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ |
| JPH0945805A (ja) * | 1995-07-31 | 1997-02-14 | Fujitsu Ltd | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 |
| US6405431B1 (en) | 1996-06-27 | 2002-06-18 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing build-up multi-layer printed circuit board by using yag laser |
| CA2232523C (en) * | 1996-07-22 | 2004-07-13 | Honda Giken Kogyo Kabushiki Kaisha | Plug-in type electronic control unit, structure of connection of wiring board with plug member, unit of connection of electronic part with wiring board, and process for mounting electronic part |
| DE19632200C2 (de) * | 1996-08-09 | 2002-09-05 | Bosch Gmbh Robert | Multichipmodul |
| AU5238898A (en) * | 1996-11-08 | 1998-05-29 | W.L. Gore & Associates, Inc. | Method for reducing via inductance in an electronic assembly and device |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| US5973391A (en) * | 1997-12-11 | 1999-10-26 | Read-Rite Corporation | Interposer with embedded circuitry and method for using the same to package microelectronic units |
| US6833613B1 (en) * | 1997-12-18 | 2004-12-21 | Micron Technology, Inc. | Stacked semiconductor package having laser machined contacts |
| JPH11187542A (ja) * | 1997-12-18 | 1999-07-09 | Furukawa Electric Co Ltd:The | バスバー配線板の製造方法 |
| US6620731B1 (en) * | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
| US6023029A (en) * | 1998-03-19 | 2000-02-08 | International Business Machines Corporation | Use of blind vias for soldered interconnections between substrates and printed wiring boards |
| US6242935B1 (en) * | 1999-01-21 | 2001-06-05 | Micron Technology, Inc. | Interconnect for testing semiconductor components and method of fabrication |
| US6319829B1 (en) | 1999-08-18 | 2001-11-20 | International Business Machines Corporation | Enhanced interconnection to ceramic substrates |
| US6392301B1 (en) * | 1999-10-22 | 2002-05-21 | Intel Corporation | Chip package and method |
| US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
| JP2001168125A (ja) * | 1999-12-03 | 2001-06-22 | Nec Corp | 半導体装置 |
| US6627998B1 (en) * | 2000-07-27 | 2003-09-30 | International Business Machines Corporation | Wafer scale thin film package |
| US6812048B1 (en) | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
| US6537831B1 (en) * | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
| US6531763B1 (en) | 2000-08-15 | 2003-03-11 | Micron Technology, Inc. | Interposers having encapsulant fill control features |
| US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
| US6686657B1 (en) | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
| US6524885B2 (en) * | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
| US20020078401A1 (en) * | 2000-12-15 | 2002-06-20 | Fry Michael Andrew | Test coverage analysis system |
| US20020076854A1 (en) * | 2000-12-15 | 2002-06-20 | Pierce John L. | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates |
| US6529022B2 (en) | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
| US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
| US6787916B2 (en) * | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| DE10205544A1 (de) * | 2002-02-11 | 2003-05-15 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil |
| US6960837B2 (en) * | 2002-02-26 | 2005-11-01 | International Business Machines Corporation | Method of connecting core I/O pins to backside chip I/O pads |
| US6839965B2 (en) * | 2003-02-06 | 2005-01-11 | R-Tec Corporation | Method of manufacturing a resistor connector |
| TW566796U (en) * | 2003-03-12 | 2003-12-11 | Unimicron Technology Corp | Standard printed circuit board core |
| JP4387269B2 (ja) * | 2004-08-23 | 2009-12-16 | 株式会社テクニスコ | ビアが形成されたガラス基板及びビアの形成方法 |
| US7289336B2 (en) * | 2004-10-28 | 2007-10-30 | General Electric Company | Electronic packaging and method of making the same |
| US7781741B2 (en) * | 2005-10-27 | 2010-08-24 | General Electric Company | Methods and systems for controlling data acquisition system noise |
| JP5117698B2 (ja) * | 2006-09-27 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8212331B1 (en) * | 2006-10-02 | 2012-07-03 | Newport Fab, Llc | Method for fabricating a backside through-wafer via in a processed wafer and related structure |
| US8080446B2 (en) * | 2009-05-27 | 2011-12-20 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer interconnections and method of manufacture thereof |
| JP2012069739A (ja) * | 2010-09-24 | 2012-04-05 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| US8780576B2 (en) * | 2011-09-14 | 2014-07-15 | Invensas Corporation | Low CTE interposer |
| US9093506B2 (en) * | 2012-05-08 | 2015-07-28 | Skyworks Solutions, Inc. | Process for fabricating gallium arsenide devices with copper contact layer |
| JP6424610B2 (ja) * | 2014-04-23 | 2018-11-21 | ソニー株式会社 | 半導体装置、および製造方法 |
| US10468363B2 (en) | 2015-08-10 | 2019-11-05 | X-Celeprint Limited | Chiplets with connection posts |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS496460A (ja) * | 1972-05-10 | 1974-01-21 | ||
| JPS505377A (ja) * | 1973-05-29 | 1975-01-21 | ||
| JPS5178176A (ja) * | 1974-12-20 | 1976-07-07 | Ibm |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE377229B (ja) * | 1971-08-27 | 1975-06-23 | Ibm | |
| GB1485569A (en) * | 1974-09-10 | 1977-09-14 | Siemens Ag | Multi-layer wired substrates for multi-chip circuits |
| US4202007A (en) * | 1978-06-23 | 1980-05-06 | International Business Machines Corporation | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers |
| US4277321A (en) * | 1979-04-23 | 1981-07-07 | Bell Telephone Laboratories, Incorporated | Treating multilayer printed wiring boards |
| JPS5670655A (en) * | 1979-11-15 | 1981-06-12 | Matsushita Electric Ind Co Ltd | Manufacture of electronic circuit mounting device |
| US4349862A (en) * | 1980-08-11 | 1982-09-14 | International Business Machines Corporation | Capacitive chip carrier and multilayer ceramic capacitors |
| US4386116A (en) * | 1981-12-24 | 1983-05-31 | International Business Machines Corporation | Process for making multilayer integrated circuit substrate |
| JPS5987893A (ja) * | 1982-11-12 | 1984-05-21 | 株式会社日立製作所 | 配線基板とその製造方法およびそれを用いた半導体装置 |
| GB2136203B (en) * | 1983-03-02 | 1986-10-15 | Standard Telephones Cables Ltd | Through-wafer integrated circuit connections |
| US4439270A (en) * | 1983-08-08 | 1984-03-27 | International Business Machines Corporation | Process for the controlled etching of tapered vias in borosilicate glass dielectrics |
| US4495220A (en) * | 1983-10-07 | 1985-01-22 | Trw Inc. | Polyimide inter-metal dielectric process |
| US4517050A (en) * | 1983-12-05 | 1985-05-14 | E. I. Du Pont De Nemours And Company | Process for forming conductive through-holes through a dielectric layer |
-
1984
- 1984-08-13 US US06/639,988 patent/US4617730A/en not_active Expired - Fee Related
-
1985
- 1985-07-13 JP JP60153406A patent/JPS6149443A/ja active Granted
- 1985-07-23 DE DE8585109180T patent/DE3578614D1/de not_active Expired - Fee Related
- 1985-07-23 EP EP85109180A patent/EP0171662B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS496460A (ja) * | 1972-05-10 | 1974-01-21 | ||
| JPS505377A (ja) * | 1973-05-29 | 1975-01-21 | ||
| JPS5178176A (ja) * | 1974-12-20 | 1976-07-07 | Ibm |
Also Published As
| Publication number | Publication date |
|---|---|
| US4617730A (en) | 1986-10-21 |
| DE3578614D1 (de) | 1990-08-16 |
| EP0171662A2 (en) | 1986-02-19 |
| EP0171662B1 (en) | 1990-07-11 |
| EP0171662A3 (en) | 1987-01-14 |
| JPS6149443A (ja) | 1986-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0517708B2 (ja) | ||
| EP0411165B1 (en) | Method of forming of an integrated circuit chip packaging structure | |
| US5244833A (en) | Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer | |
| US4221047A (en) | Multilayered glass-ceramic substrate for mounting of semiconductor device | |
| US6000130A (en) | Process for making planar redistribution structure | |
| KR100279036B1 (ko) | 전기회로상에영구결속을위한돌출금속접촉부형성방법 | |
| US4446477A (en) | Multichip thin film module | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| JPH03136243A (ja) | 集積回路構造の形成方法 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JPH0226392B2 (ja) | ||
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| US5358826A (en) | Method of fabricating metallized chip carries from wafer-shaped substrates | |
| JPH04355086A (ja) | 電気接続要素の製造方法 | |
| JPH0214796B2 (ja) | ||
| US6841877B2 (en) | Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit | |
| JPH0213949B2 (ja) | ||
| JP2909640B2 (ja) | 電気的接続部材の製造方法 | |
| US20060162955A1 (en) | Test card assembly | |
| US5871868A (en) | Apparatus and method for machining conductive structures on substrates | |
| EP0857403B1 (en) | Method of forming raised metallic contacts on electrical circuits for permanent bonding | |
| JPH09260389A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| KR20000070491A (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
| KR20010062919A (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 |