TWI718264B - 用於高密度互連架構之表面修整層 - Google Patents

用於高密度互連架構之表面修整層 Download PDF

Info

Publication number
TWI718264B
TWI718264B TW106106629A TW106106629A TWI718264B TW I718264 B TWI718264 B TW I718264B TW 106106629 A TW106106629 A TW 106106629A TW 106106629 A TW106106629 A TW 106106629A TW I718264 B TWI718264 B TW I718264B
Authority
TW
Taiwan
Prior art keywords
layer
enepet
trench
solder resist
resist layer
Prior art date
Application number
TW106106629A
Other languages
English (en)
Other versions
TW201803064A (zh
Inventor
大衛 安魯
史利尼維斯 V. 派坦巴拉姆
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201803064A publication Critical patent/TW201803064A/zh
Application granted granted Critical
Publication of TWI718264B publication Critical patent/TWI718264B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Chemically Coating (AREA)

Abstract

一種無電鍍鎳、無電鍍鈀、無電鍍錫堆疊及相關聯的方法被示出。一種用以形成一焊料凸塊的實例方法可以包括在一阻焊層中之一溝槽的一基底處在一第一材料之上形成一第二材料的一層。該第一材料包括鎳而該第二材料包括鈀。該方法進一步包括使用一種無電鍍沉積工序在該第二材料上沉積包括錫的一第三材料，以及使用一種焊料回流及去焊工序以該第三材料形成一焊料凸塊。

Description

用於高密度互連架構之表面修整層
本發明係有關於用於高密度互連架構之表面修整層。
發明背景 隨著在半導體封裝中的間距變得越來越精密，用於精密電解間距凸塊(例如，微球凸塊或焊膏印刷)之傳統基於模板的技術正達到尺度上的極限。對於高頻寬連接封裝，凸塊被需要用於不同的間距及阻焊劑開口(SRO)層尺寸，而該等傳統的模板方法對於這些類型的技術不起作用。此外，雖然電解電鍍可被使用來克服基於模板技術之該等缺陷中的一些，但是其成本更高(例如，使用黃金及許多複雜的製程步驟)並且具有若干限制，包括與凸塊電鍍浴的乾膜抗蝕劑(DFR)相容性、剝離該DFR及晶種層而不損壞該凸塊以及該DFR在更細的間距下對該晶種層的粘附。傳統技術可能在形成一導電凸塊的過程中使用黃金。因此，可解決問題之改進的方法和裝置係所欲的，包括但不侷限於，製造成本的降低和可變化的焊料凸塊間距。
依據本發明之一實施例，係特地提出一種包括一封裝的設備，其包含：該封裝，其包含：阻焊層；嵌入於該阻焊層之一底部的一電極；以及延伸穿過該阻焊層至該電極的一焊料凸塊，該焊料凸塊包括一無電鍍鎳、無電鍍鈀、無電鍍錫(ENEPET)堆疊。
較佳實施例之詳細說明 以下的描述和附圖充分地說明了特定實施例以使得本領域的習知技藝者能夠實踐它們。其他實施例可以包括結構、邏輯、電氣、製程、和其他的變化。一些實施例的部分及特徵可被包括在其他實施例的部分及特徵中，或取代其他實施例的部分及特徵。在發明申請專利範圍中所闡述的實施例包括那些請求項之所有可得的等同者。
雖然本揭示使用半導體晶片封裝的元件及其製造的方法作為一實例，但是本揭示並不侷限於此。本揭示的實例可被使用在任何技術中，其中在一阻焊層中一焊料凸塊的形成被控制。
圖1A-1D根據本揭示的實施例圖示出使用一無電鍍鎳或鎳合金/鈀/錫或錫合金(ENEPET)堆疊來形成一焊料凸塊121的一橫截面示意圖。圖1A-1D的該等封裝100、封裝101、封裝102、及封裝103可分別包括相同材料/層/組件中的一些。圖1A-1D之該等封裝100、封裝101、封裝102、及封裝103的全部或一子集中共同那些材料/層/組件使用了相同的參考號碼。為了簡潔和清晰起見，這些共同層/材料/組件的形成將不會為每一個圖被重複描述。
現在參見圖1A，該封裝101可以包括一SR層104，其具有一電極106及垂直於該電極106做延伸的一溝槽108。該SR層104可包括一阻焊劑(SR)材料，諸如一環氧樹脂或塑料有機材料。該電極106可包括銅、一銅合金、或另一種導電材料。該溝槽108可以藉由在該SR層104中蝕刻一溝槽來形成。在一些實例中，該溝槽108的該等側壁可從該溝槽108之一水平中心向外來形成角度。在其他的實例中，該溝槽108的該等側壁可以垂直於該SR層104的一頂表面。形成在圖1D中所示之該焊料凸塊121的該工序可以包括在該溝槽108的該基底處形成一第一材料110的一層。該第一材料110可接觸在該溝槽108之該基底處的該電極106以及在該溝槽108內之該SR層104的該等側壁。該第一材料110可包括鎳或一鎳合金諸如鎳-磷(Ni-P)。表現出類似於鎳或鎳合金之導電性及擴散阻擋性質的其他材料可被使用，諸如鈷-磷或鐵-磷。該第一材料110的該沉積可以是經由一種無電鍍沉積工序(例如，不使用一電場的一種自催化反應)。
如在圖1B的該封裝101中所示，形成在圖1D中所示之該焊料凸塊121的該工序可進一步包括在該溝槽108之該基底處在該第一材料110的上方形成一第二材料112的一層。該第二材料112可接觸在該溝槽108之該基底處的該第一材料110以及在該溝槽108內之該SR層104的該等側壁。該第二材料112可以包括鈀(Pd)。該第二材料112的該沉積可以經由一種無電鍍沉積工序。
如在圖1C的該封裝102中所示，形成在圖1D中所示之該焊料凸塊121的該工序可進一步包括在該溝槽108之該第二材料112的上方沉積一第三材料120。該第三材料120可以填充該溝槽108並延伸到該SR層104之一頂表面的上方。雖然圖1C把在該SR層104上方該第三材料120的形狀描繪為是矩形的，但是本領域的習知技藝者將會理解的是該形狀可以不是矩形，諸如在該SR層104之該表面處比在一頂部處具有一較大寬度的梯形。該第三材料120可接觸在該溝槽108之該基底處的該第二材料112以及在該溝槽108內之該SR層104的該等側壁。該第三材料120可以包括錫(Sn)或一錫合金(例如Sn-Cu、Sn-Ag、Sn-Bi、等等)。該第三材料120的沉積係經由一無電鍍沉積工序，其有效地把該第三材料120沉積到該第二材料112上。
如在圖1D的該封裝103中所示，形成該焊料凸塊121的該工序可進一步包括在圖1C的該第三材料120上執行一焊料回流及去焊工序。該焊料回流及去焊工序可以把該焊料凸塊121粘附到該第二材料112、把該第二材料112粘附到該第一材料110以及把該第一材料110粘附到該電極106。該焊料回流及去焊工序還可以提供該焊料凸塊121在該SR層104的該表面上方具有用於連接到該晶粒的一種圓形形狀。該圓形表面可以具有一圓形或橢圓形的形狀。該圓形的形狀可降低相鄰觸點會短路在一起的可能性。
該焊料凸塊121然後可與一焊接工序一起使用以與一晶粒或其他電氣組件形成一焊接接頭。在一些實例中，該焊料凸塊121可以形成一氧化物層。在這種情況下，該焊接工序可以包括氧化物移除及優先的表面潤濕。與傳統的模板及電解技術相比，藉由使用該ENEPET堆疊以形成該焊料凸塊121可以降低成本和時間。此外，該ENEPET可被使用來在一單一SR層104上產生具有不同間距之焊料凸塊121。在一些實例中，該焊料凸塊121間距可以小於25μm，諸如20μm。
圖2A-2D根據本揭示的實施例圖示出使用一ENEPET堆疊形成一焊料凸塊221之一橫截面的一示意圖。在圖2A-2D中所描繪的該形成程序與在圖1A-1D中所描述的該形成程序不同之處在於該SR層204的該等側壁何時被蝕刻(例如，在沉積該第三材料220之後)相對於該SR層104的該等側壁何時被蝕刻(例如，在沉積該第一材料110之前)。圖2A-2D的該封裝200、封裝201、封裝202、及封裝203可分別包括相同的材料/層/組件中的一些。圖2A-2D之該等封裝200、封裝201、封裝202、及封裝203的全部或一子集中共同那些材料/層/組件使用了相同的參考號碼。為了簡潔和清晰起見，這些共同層/材料/組件的形成將不會為每一個圖來重複描述。
現在參見圖2A，該封裝201可以包括一SR層204，其具有一電極206及垂直於該電極206做延伸的一溝槽208。該SR層204可包括一SR材料，諸如一環氧樹脂或塑料有機材料。該電極206可包括銅、或另一種導電材料。該溝槽208可以藉由在該SR層204中蝕刻一溝槽來形成。在一些實例中，該溝槽208的該等側壁可從該溝槽208之一水平中心向外來形成角度。在其他的實例中，該溝槽208的該等側壁可以垂直於該SR層204的一頂表面。形成在圖2D中所示之該焊料凸塊221的該工序可包括在該溝槽208的該基底處形成一第一材料210的一層，然後在該第一材料210的上方形成一第二材料212的一層。該第一材料210可接觸在該溝槽208之該基底處的該電極206以及在該溝槽208內之該SR層204的該等側壁，以及該第二材料212可以接觸在該溝槽208該基底處的該第一材料210以及在該溝槽208內之該SR層204的該等側壁。該第一材料210可包括鎳或一鎳合金，諸如鎳-磷(Ni-P)以及該第二材料212可以包括鈀(Pd)。對於該第一材料210，表現出類似於鎳或鎳合金之導電性及擴散阻擋性質的其他材料可被使用，諸如鈷-磷或鐵-磷。該第一材料210及該第二材料212的該沉積可以是經由一種無電鍍沉積工序(例如，不使用一電場的一種自催化反應)。
如在圖2B的該封裝201中所示，形成在圖2D中所示之該焊料凸塊221的該工序可進一步包括在該溝槽208之該第二材料212的上方沉積一第三材料220。該第三材料220可以延伸到高至該SR層204的一頂表面。該第三材料220可以接觸在該溝槽208該基底處的該第二材料212以及在該溝槽208內之該SR層204的該等側壁。該第三材料220可以包括錫(Sn)或一錫合金(例如Sn-Cu、Sn-Ag、Sn-Bi、等等)。該第三材料220的沉積係經由一無電鍍沉積工序，其有效地把該第三材料220沉積到該第二材料212上。
如在圖2C的該封裝202中所描繪，形成在圖2D中所描繪之該焊料凸塊221的該工序可進一步包括蝕刻該SR層204以移除該SR層204的一頂部。該第三材料220可以保持在適當位置上使得該第三材料220的一部分在該SR層204之上方被延伸。該第三材料220的該等側面可以以一向外的方向做延伸，使得該第三材料220在一頂端處的一寬度大於該第三材料220在鄰近該SR層204之該經蝕刻表面之一部分處的一寬度。
如在圖2D的該封裝203中所描繪，形成該焊料凸塊221的該工序可進一步包括在圖2B及2C的該第三材料220上執行一焊料回流及去焊工序。該焊料回流及去焊工序可以把該焊料凸塊221粘附到該第二材料212、把該第二材料212粘附到該第一材料210以及把該第一材料210粘附到該電極206。該焊料回流及去焊工序還可以提供該焊料凸塊221在該SR層204的該表面上方具有用於連接到該晶粒的一種圓形形狀。在一些實例中，該焊料凸塊221可以具有一圓形或橢圓形的形狀。該圓形的形狀可降低相鄰觸點會短路在一起的可能性。
該焊料凸塊221然後可與一焊接工序一起使用以與一晶粒或其他電氣組件形成一焊接接頭。在一些實例中，該焊料凸塊221可以形成一氧化物層。在這種情況下，該焊接工序可以包括氧化物移除及優先的表面潤濕。與傳統的模板及電解技術相比，藉由使用該ENEPET堆疊以形成該焊料凸塊221可以降低成本和時間。此外，該ENEPET可被使用來在一單一SR層204上產生具有不同間距之焊料凸塊221。在一些實例中，該焊料凸塊221間距可以小於25μm，諸如20μm。
圖3A-3D根據本揭示的實施例圖示出使用一ENEPET堆疊形成一焊料凸塊321之一橫截面的一示意圖。在圖3A-3D中所描繪的該形成程序與在圖1A-1D中所描述的該形成程序不同之處在於，除了把該第一材料310及該第二材料312沉積在該溝槽308的該基底之上，還包括把它們沉積在該溝槽308的該等側壁上。圖3A-3D的該封裝300、封裝301、封裝302、及封裝303可分別包括相同的材料/層/組件中的一些。圖3A-3D之該等封裝300、封裝301、封裝302、及封裝303的全部或一子集中共同那些材料/層/組件使用了相同的參考號碼。為了簡潔和清晰起見，這些共同層/材料/組件的該形成將不會為每一個圖來重複描述。
現在參見圖3A，該封裝301可以包括一SR層304，其具有一電極306及垂直於該電極306做延伸的一溝槽308。該SR層304可包括一SR材料，諸如一環氧樹脂或塑料有機材料。該電極306可包括銅、或另一種導電材料。該溝槽308可以藉由在該SR層304中蝕刻一溝槽來形成。在一些實例中，該溝槽308的該等側壁可從該溝槽308之一水平中心向外來形成角度。在其他的實例中，該溝槽308的該等側壁可以垂直於該SR層304的一頂表面。形成在圖3D中所示之該焊料凸塊321的該工序可以包括沿著該基底及該溝槽308的該等側壁形成一第一材料310的一層。該第一材料310可向上延伸到該溝槽308的該整個側壁一直到該SR層304的一頂表面。該第一材料310可接觸在該溝槽308之該基底處的該電極306以及在該溝槽308內之該SR層304的該等側壁。該第一材料310可包括鎳或一鎳合金，諸如鎳-磷(Ni-P)。表現出類似於鎳或鎳合金之導電性及擴散阻擋性質的其他材料可被使用，諸如鈷-磷或鐵-磷。該第一材料310的該沉積可以是經由一種無電鍍沉積工序。
如在圖3B的該封裝301中所示，形成在圖3D中所示之該焊料凸塊321的該工序可進一步包括沿著該溝槽308之該基底及側壁在該第一材料310的上方形成一第二材料312的一層。該第二材料312可以沿著該溝槽308之該基底及側壁接觸該第一材料310。該第二材料312可以包括鈀(Pd)。在一些實例中，該第二材料312可以不包括鎳(Ni)。該第二材料312的該沉積可以經由一種無電鍍沉積工序。
如在圖3C的該封裝302中所示，形成在圖3D中所示之該焊料凸塊321的該工序可進一步包括在該溝槽308之該基底中的該第二材料312上方沉積一第三材料320。該第三材料320可以延伸到該SR層304之一頂表面之上。雖然圖3C把在該SR層304上方該第三材料320的形狀描繪為是矩形的，但是本領域的習知技藝者將會理解的是該形狀可以不是矩形，諸如在該SR層304之該表面處比在一頂部處具有一較大寬度的梯形。該第三材料320可以沿著該溝槽308之該基底及側壁接觸該第二材料312。該第三材料320可以包括錫(Sn)或一錫合金(例如Sn-Cu、Sn-Ag、Sn-Bi、等等)。該第三材料320的該沉積係經由一無電鍍沉積工序，其有效地把該第三材料320沉積到該第二材料312上。
如在圖3D的該封裝303中所示，形成該焊料凸塊321的該工序可進一步包括在圖3C的該第三材料320上執行一焊料回流及去焊工序。該焊料回流及去焊工序可以把該焊料凸塊321粘附到該第二材料312、把該第二材料312粘附到該第一材料310以及把該第一材料310粘附到該電極306。該焊料回流及去焊工序還可以提供該焊料凸塊321在該SR層304的該表面上方具有用於連接到該晶粒的一種圓形的形狀。該圓形的形狀可降低相鄰觸點會短路在一起的可能性。該焊料凸塊321可具有一圓形或橢圓形的形狀。
該焊料凸塊321然後可與一焊接工序一起使用以與一晶粒或其他電氣組件形成一焊接接頭。在一些實例中，該焊料凸塊321可以形成一氧化物層。在這種情況下，該焊接工序可以包括氧化物移除及優先的表面潤濕。與傳統的模板及電解技術相比，藉由使用該ENEPET堆疊以形成該焊料凸塊321可以降低成本和時間。此外，該ENEPET可被使用來在一單一SR層304上產生具有不同間距之焊料凸塊321。在一些實例中，該焊料凸塊321間距可以小於25μm，諸如20μm。
圖4根據本揭示的實施例圖示出一裝置400之一橫截面的一示意圖，其包括具有一第一ENEPET堆疊420、一第二ENEPET堆疊430、一第三ENEPET堆疊440、以及一第四ENEPET堆疊450的一封裝410。該晶粒410可以包括三個主要的層：一SR層412、一第一味之素積層膜(ABF)膜414、以及一第二ABF膜416。
該第一ENEPET堆疊420、第二ENEPET堆疊430、第三ENEPET堆疊440、以及第四ENEPET堆疊450可各自被形成在該SR層412中。該第一ENEPET堆疊420可以包括一錫或一合適的「Sn」材料合金422、一鈀層424、以及一鎳或鎳合金層426。該第二ENEPET堆疊430可以包括一錫或合適的「Sn」材料合金432、一鈀層434、以及一鎳或鎳合金層436。該第三ENEPET堆疊440可以包括一錫或合適的「Sn」材料合金442、一鈀層444、以及一鎳或鎳合金層446。該第四ENEPET堆疊450可以包括一錫或合適的「Sn」材料合金452、一鈀層454、以及一鎳或鎳合金層456。該第一ENEPET堆疊420、該第二ENEPET堆疊430、該第三ENEPET堆疊440、以及該第四ENEPET堆疊450中的每一個可以使用在圖1-3(A-D)中所描述的該等方法中之一。雖然該第一ENEPET堆疊420、第二ENEPET堆疊430、該第三ENEPET堆疊440、以及該第四ENEPET堆疊450各自以該等層424、426、434、436、444、446、454、以及456來被描繪，其僅沿著該等各自的溝槽433、443、以及443的該基底做延伸，如先前參照圖3A-D所描述的，但是該等層424、426、434、436、444、446、454、以及456也可以在該各自溝槽423、433、443、以及453的側壁向上延伸。在該第一ENEPET堆疊420與該第二ENEPET堆疊430之間的該間距可以具有一間距X，其不同於在該第三ENEPET堆疊440與該第四ENEPET堆疊450之間的該間距Y。在一些實例中，該間距X及/或該間距Y可以是20-25μm。在一些實例中，該間距X可以大於100μm而該間距Y可以小於25μm。該第一ENEPET堆疊420、第二ENEPET堆疊430、該第三ENEPET堆疊440、以及該第四ENEPET堆疊450可以連接到該晶粒404之一對準的觸點460、觸點470、觸點480、以及触點490。
該第一ENEPET堆疊420可以連接到向下延伸穿過該等ABF膜414及416的一電極428。該第二ENEPET堆疊430可以連接到向下延伸穿過該等ABF膜414及416的一電極438。該第三ENEPET堆疊440及該第四ENEPET堆疊450可以分別連接到一電極448及一電極458，其各自下延伸穿過該ABF膜414到一嵌入式多晶片互連橋(EMIB)418。該等電極428、438、448、及458可以各自包括一導電材料，諸如銅或一銅合金。該EMIB 418可以在該晶粒404與另一晶粒(圖中未示出)之間提供一高頻寬連接。該EMIB 418可藉由一晶粒接合膜(DBF)419保持就位。藉由以無電鍍沉積工序使用在圖1-3(AD)中所描述該等方法之一形成該第一ENEPET堆疊420、該第二ENEPET堆疊430、該第三ENEPET堆疊440、以及該第四ENEPET堆疊450，可以在同一封裝中實現可變的間距，這是使用傳統的模板技術可能無法達成的。與基於模板的技術相比，更細的間距係有可能的。
雖然在圖4中所示的該錫/錫合金材料422、432、442及452在該SR層412的上方都具有一矩形的形狀，但是應被理解的是，在一回流及脫焊程序之後，該錫/錫合金材料422、432、442及452可各自在該SR層412的上方具有一圓形或橢圓形的形狀。
圖5根據一些實施例圖示出一種用於形成一焊料凸塊的方法500。該方法500可被分別實現分別用於圖1A-1D的該等封裝100-103、分別用於圖2A-2D的該等封裝200-203、分別用於圖3A-3D的該等封裝300-303、圖4的該裝置400、或其組合。
在一些實施例中，該方法500可以包括在該阻焊層中形成一電極。在一些實施例中，該方法500可進一步包括在一封裝之一阻焊層中形成該溝槽。
在510，該方法500可以包括在該阻焊層中之一溝槽的一基底處在一第一材料之上形成一第二材料的一層。該第一材料可以包括鎳或一鎳合金而該第二材料可以包括鈀。在一些實例中，該方法500可進一步包括沿著在該阻焊層中之該溝槽的該基底形成該第一材料的一層。該第一材料可以包括圖1A-1D的該第一材料110、圖2A-2D的該第一材料210、圖3A-3D的該第一材料310、圖4的該等層424、434、444、及/或454、或其之組合。該第二材料可以包括圖1B-1D的該第二材料112、圖2A-2D的該第二材料212、圖3B-3D的該第二材料312、圖4的該等層426、436、446、及/或456、或其之組合。該阻焊層可以包括圖1A-1D的該阻焊層104、圖2A-2D的該阻焊層204、圖3A-3D的該阻焊層304、圖4的該阻焊層412、或其之組合。該溝槽可以包括圖1A-1B的該溝槽108、圖2A的該溝槽208、圖3A-3B的該溝槽308、圖4的該等溝槽423、433、443、及/或453、或其之組合。
在一些實例中，該方法500可進一步包括蝕刻該阻焊層以在該焊料凸塊的回流及去焊之前降低該阻焊層的該高度。在一些實例中，該第一材料可以接觸一電極，諸如圖1A-1D的該電極110、圖2A-2D的該電極210、圖3A-3D的該電極310、圖4的該等電極428、438、448、及/或458、或其之組合。在一些實施例中，沿著在該阻焊層中之該溝槽的該基底形成該第一材料的該層可以包括沿著在該阻焊層中之該溝槽的側壁形成該第一材料的一層。在一些實施例中，形成該第二材料的該層可以包括沿著在該阻焊層中之該溝槽的側壁在該第一材料之上形成該第二材料的一層。
在520，該方法500可進一步包括使用一種無電鍍沉積工序在該第二材料上沉積包括錫或錫合金的一第三材料。該第三材料可以包括圖1C的該第三材料120、圖2B-2C的該第三材料220、圖3C的該第三材料320、圖4的該錫/錫合金材料432、442、及/或452、或其之組合。在一些實施例中，該方法500可進一步包括在沉積該第三材料之後，蝕刻該阻焊層以降低該阻焊層的一高度。在一些實例中，在該第二材料上沉積包括錫/錫合金的該第三材料可以包括用該第三材料填充該溝槽，使得該第三材料延伸至該溝槽的一頂部邊緣。在其他的實例中，在該第二材料上沉積包括錫/錫合金的該第三材料可以包括用該第三材料填充該溝槽，使得該第三材料延伸到該溝槽之一頂部邊緣的上方。
在530，該方法500可進一步包括使用一回流及去焊工序以該第三材料形成一焊料凸塊。該焊料凸塊可以包括圖1D的該焊料凸塊121、圖2D的該焊料凸塊221、圖3D的該焊料凸塊321、圖4的該錫/錫合金材料422、432、442、及/或452、或其之組合。該焊料凸塊可以提供一連接點用以連接到另一個晶粒的一連接點，諸如圖4的該晶粒404。
圖7根據一些實施例圖示出一種用於形成多個焊料凸塊的方法700。該方法700可被分別實現分別用於圖1A-1D的該等封裝100-103、分別用於圖2A-2D的該等封裝200-203、分別用於圖3A-3D的該等封裝300-303、圖4的該裝置400，或其之組合。
在610，該方法600可以包括在一封裝的一阻焊層中形成一第一對ENEPET堆疊。該第一對ENEPET堆疊可以各自包括圖1C-1D的材料110、112、及120/121、圖2B-2D的材料210、212、及220/221、圖3B-3D的材料310、312、及320/321、圖4的該對ENEPET堆疊420及430、或其之組合。
在一些實例中，在該封裝之該阻焊層中形成該第一對ENEPET堆疊可以包括在該阻焊層中之一溝槽的一基底處在一第一材料之上形成一第二材料的一層，以及使用一種無電鍍沉積工序在該第二材料上沉積包括錫或錫合金的一第三材料。該第一材料可以包括鎳或一鎳合金而該第二材料可以包括鈀。在一些實例中，該第二材料可以不包括鎳。在一些實例中，該方法600可進一步包括沿著在該阻焊層中之該溝槽的側壁在該第一材料之上形成該第二材料的一層。該第一材料可以包括圖1A-1D的該第一材料110、圖2A-2D的該第一材料210、圖3A-3D的該第一材料310、圖4的該等層424、434、444、及/或454、或其之組合。該第二材料可以包括圖1B-1D的該第二材料112、圖2A-2D的該第二材料212、圖3B-3D的該第二材料312、圖4的該等層426、436、446、及/或456、或其之組合。該阻焊層可以包括圖1A-1D的該阻焊層104、圖2A-2D的該阻焊層204、圖3A-3D的該阻焊層304、圖4的該阻焊層412、或其之組合。該溝槽可以包括圖1A-1B的該溝槽108、圖2A的該溝槽208、圖3A-3B的該溝槽308、圖4的該等溝槽423、433、443、及/或453、或其之組合。該第三材料可以包括圖1C的該第三材料120、圖2B- 2C的該第三材料220、圖3C的該第三材料320、圖4的該錫/錫合金材料422、532、442、及/或452、或其之組合。
在620，該方法600可以進一步包括，在該封裝之該阻焊層中形成該第一對ENEPET堆疊的同時，在該封裝之該阻焊層中形成一第二對ENEPET堆疊。該第一對ENEPET堆疊的一寬度可能比該第二對ENEPET堆疊具有一更大的間距。在一些實例中，該第二對ENEPET堆疊的間距可以是20-25μm。該第二對ENEPET堆疊可以包括圖1C-1D的該等材料110、112、及120/121、圖2B-2D的該等材料210、212、及220/221、圖3B-3D的該等材料310、312、及320/321、圖4之該等ENEPET堆疊440及/或450的該對、或其之組合。
在一些實例中，該方法600可進一步包括形成延伸穿過該阻焊層、一第一味之素積層膜(ABF)層到一第二ABF層的一第一電極(例如，圖4的該電極428或438)，並且形成延伸穿過該阻焊層及該第一味之素積層膜到一互連橋的一第二電極(例如，圖4的該電極448或458)。該味之素積層膜可以包括圖4的該第一ABF 514而該互連橋可以包括圖4的該EMIB 418。
該第一對ENEPET堆疊及該第二對ENEPET堆疊可被使用作為對另一個晶粒之觸點的連接點，諸如圖4之該晶粒404的觸點460、470、480、以及490。
為了更佳地說明本文所揭示之該等方法及裝置，以下提供實施例的一非限制性的清單：
實例1包括包含一種封裝的技術主題(諸如一裝置、設備、或機器)，其包含：一種封裝，該封裝包含：阻焊層；嵌入在該阻焊層之一底部的一電極；以及延伸穿過該阻焊層到該電極的一焊料凸塊，該焊料凸塊包括一無電鍍鎳、無電鍍鈀、無電鍍錫(ENEPET)堆疊。
在實例2中，實例1的該技術主題可以包括，其中該ENEPET堆疊包含：接觸該電極的一第一層，其中該第一層包括一鎳材料；在該第一層之上的一第二層，其中該第二層包括鈀；以及在該第二層之上的一第三層，其中該第三層包括錫或一錫合金。
在實例3中，實例1至2之任一的該技術主題可以包括，其中該封裝進一步包含：嵌入在該阻焊層之一底部與該電極平行之一第二電極；以及延伸穿過該阻焊層到該第二電極之一第二焊料凸塊，該第二焊料凸塊包括一第二ENEPET堆疊；其中在該第二ENEPET堆疊與一相鄰堆疊之間的一間距不同於在該ENEPET堆疊與一相鄰堆疊之間的一間距。
在實例4中，實例1至3之任一的該技術主題可以包括，其中在該ENEPET堆疊與該相鄰堆疊之間的該間距小於25μm。
實例5包括技術主題(諸如一裝置、設備、或機器)，其包含：具有一第一間距形成在該封裝之一阻焊層中的一第一對無電鍍鎳、無電鍍鈀、無電鍍錫(ENEPET)堆疊；以及具有一第二間距形成在該封裝之該阻焊層中的一第二對ENEPET堆疊，其中該第一間距大於該第二間距。
在實例6中，實例5的該技術主題可以包括，其中該第一間距大於100μm以及該第二間距小於25μm。
在實例7中，實例5至6之任一的該技術主題可以包括，其中在該封裝之該阻焊層中之該第一對ENEPET的一第一ENEPET堆疊包含：在該阻焊層中之一溝槽的一基底處之第一材料的一層；在該溝槽之該基底處在一第一材料之上之一第二材料的一層；以及使用一種無電鍍沉積工序沉積在該第二材料上之包括錫的一第三材料。
在實例8中，實例5至7之任一的該技術主題可以包括，其中該第一材料的該層沿著在該阻焊層中之該溝槽的該等側壁做延伸，並且其中該第二材料的該層沿著在該阻焊層中之該溝槽的該等側壁在該第一材料上做延伸。
在實例9中，實例5至8之任一的該技術主題可以包括，其中該第一材料包括鎳以及該第二材料包括鈀。
在實例10中，實例5至9之任一的該技術主題可以包括，其中延伸穿過該阻焊層之一部分並穿過一第一味之素累積層膜(ABF)層至到一第二ABF層中的一第一電極，其中該對ENEPET堆疊的一第一ENEPET堆疊接觸該第一電極；以及延伸穿過該阻焊層之一部分並穿過該第一ABF層到一互連橋的一第二電極，其中該對ENEPET堆疊的一第二ENEPET堆疊接觸該第二電極。
實例11包括用以形成一焊料凸塊的技術主題(諸如一方法、用於執行動作的構件、包括指令的機器可讀取媒體當由一機器執行時致使該機器執行動作或致使一裝置來執行)，其包含：在一阻焊層中之一溝槽的一基底處在一第一材料之上形成一第二材料的一層，其中該第一材料包括鎳而該第二材料包括鈀；使用一種無電鍍沉積工序在該第二材料上沉積包括錫的一第三材料；以及使用一種回流及去焊工序以該第三材料形成一焊料凸塊。
在實例12中，實例11的該技術主題可以包括，沿著在該阻焊層中之該溝槽的該基底形成該第一材料的一層。
在實例13中，實例11至12之任一的該技術主題可以包括，其中該第一材料接觸一電極。
在實例14中，實例11至13之任一的該技術主題可以包括，形成該電極；以及在該電極上形成該阻焊層。
在實例15中，實例11至14之任一的該技術主題可以包括，其中沿著在該阻焊層中之該溝槽的該基底形成該第一材料的該層包括沿著在該阻焊層中之該溝槽的側壁形成該第一材料的一層。
在實例16中，實例11至15之任一的該技術主題可以包括，其中形成該第二材料的該層進一步包含沿著在該阻焊層中之該溝槽的側壁在該第一材料之上形成該第二材料的一層。
在實例17中，實例11至16之任一的該技術主題可以包括，在形成在該阻焊層中的該溝槽之前，蝕刻該阻焊層以降低該阻焊層的一高度。
在實例18中，實例11至17之任一的該技術主題可以包括，在沉積該第三材料之後，蝕刻該阻焊層以降低該阻焊層的一高度。
在實例19中，實例11至18之任一的該技術主題可以包括，在該阻焊層中形成該溝槽。
在實例20中，實例11至19之任一的該技術主題可以包括，其中該焊料凸塊具有一圓形或橢圓的形狀。
在實例21中，實例11至20之任一的該技術主題可以包括，其中在該第二材料上沉積包括錫的該第三材料包括以該第三材料填充該溝槽，使得該第三材料延伸到該溝槽的一頂部邊緣。
在實例22中，實例11至21之任一的該技術主題可以包括，其中在該第二材料上沉積包括錫的該第三材料包括以該第三材料填充該溝槽，使得該第三材料延伸超過該溝槽的一頂部邊緣。
實例23包含一種裝置，其包含有用於執行該等實例10-22之任一的構件。
實例24包括用以形成一焊料凸塊的技術主題(諸如一方法、用於執行動作的構件、包括指令的機器可讀取媒體當由一機器執行時致使該機器執行動作或致使一裝置來執行)，其包含：在一封裝的一阻焊層中形成一第一對無電鍍鎳、無電鍍鈀、無電鍍錫(ENEPET)堆疊；在該封裝之該阻焊層中形成該第一對ENEPET堆疊的同時，在該封裝之該阻焊層中形成一第二對ENEPET堆疊；其中在該第一對ENEPET堆疊之間的一間距大於在該第二對ENEPET堆疊之間的一間距。
在實例25中，實例24的該技術主題可以包括，其中該第二對ENEPET堆疊的一間距小於25μm。
在實例26中，實例24至25之任一的該技術主題可以包括，其中在該封裝之該阻焊層中形成該第一對ENEPET堆疊包含：在該阻焊層中之一溝槽的一基底處在一第一材料之上形成一第二材料的一層，其中該第一材料包括鈀和鎳而該第二材料包括鈀；以及使用一種無電鍍沉積工序在該第二材料上沉積包括錫的一第三材料。
在實例27中，實例24至26之任一的該技術主題可以包括，沿著在該阻焊層中之該溝槽的側壁在該第一材料之上形成該第二材料的一層。
在實例28中，實例24至27之任一的該技術主題可以包括，形成延伸穿過該阻焊層之一部分並且穿過一第一味之素累積層膜(ABF)層到一第二ABF層的一第一電極；以及形成延伸穿過該阻焊層之一部分並且穿過該第一ABF層到一互連橋的一第二電極。
實例29包含一種裝置，其包含有用於執行該等實例24-28之任一的構件。
這些實例旨在提供本技術主題的非限制性實例–它們並不旨在提供排他性或窮舉性的說明。以上的詳細說明被包括用以提供關於該等提出裝置及方法的進一步資訊。
以上的詳細描述包括對該等附圖的參照，該等附圖形成該詳細描述的一部分。經由圖示的方式，該等附圖展示出本發明可以被實施於其中的具體實施例。這些實施例在本文中也被稱為「實例」。這樣的實例可以包括除了那些所展示或描述之元件以外的元件。然而，本發明者也考慮了只有那些所展示或描述之元件被提供在其中的實例。此外，本發明者還考慮了使用那些所展示或描述元件(或其一或多個方面)之任何組合或排列的實例，不是針對在本文中所展示或描述之一特定的實例(或其一或多個方面)，就是針對在本文中所展示或描述之其他的實例(或其一或多個方面)。
在這份文件中，正如在專利文獻中所常見的，「一」或「一個」等詞被使用以包括一個或多於一個，獨立於「至少一個」或「一或多個」之任何其他的實例或使用。在這份文件中，「或」一詞被使用來指一非排他性的或，使得「A或B」包括「A但非B」、「B但非A」、以及「A及B」，除非另有說明。在這份文件中，「包括」及「其中」等詞被使用作為該等對應用詞「包含」及「在其中」的該等普通英語等效詞。另外，在以下面的請求項中，「包括」及「包含」等詞係開放式的，即，就算一系統、裝置、物品、組合物、配方、或程序包括一請求項在該用詞之後所列出那些之外的元件，仍然被視為落在該請求項的範圍內。此外，在以下的請求項中，「第一」、「第二」、以及「第三」等詞僅被使用作為標籤，並不意圖在它們的物件上施加數字的要求。
以上的描述旨在是說明性的，而不是限制性的。例如，該等上述實例(或其一或多個方面)可彼此被組合使用。其他的實施例可被使用，諸如由本領域的普通技術人員中之一在閱讀該上述描述後立即就可進行的那些實施例。摘要被提供以符合37 C.F.R. §1.72(b)，用以讓讀者可快速地確定本技術揭示的本質。摘要是在不會用於解讀或限制該等請求項之範圍或含義的理解下被提交的。另外，在以上較佳實施例之詳細說明中，各種特徵可被組合在一起以流線化本揭示。這不應被解讀成旨在一未被宣稱權利之特徵對於任何的請求項都是至關重要的。相反的是，發明的技術主題可以出現在少於一特定經揭示實施例之所有的特徵。因此，以下的請求項由此被結合到較佳實施例之詳細說明中，每一請求項本身代表一單獨的實施例，並且可被預期的是這樣的實施例可以彼此以各種組合或排列來被結合。本揭示的範圍應參照該等所附請求項來被確定，伴隨這些請求項有權宣稱之等效者的該全部範圍。
100、101、102、103、200、201、202、203、300、301、302、303、410‧‧‧封裝 104、204、304、412‧‧‧SR層 106、206、306、428、438、448、458‧‧‧電極 108、208、308、423、433、443、453‧‧‧溝槽 110、210、310‧‧‧第一材料 112、212、312‧‧‧第二材料 120、220、320‧‧‧第三材料 121、221、321‧‧‧焊料凸塊 400‧‧‧裝置 404‧‧‧晶粒 414‧‧‧ABF 1 416‧‧‧ABF 2 418‧‧‧EMIB晶粒 420‧‧‧第一ENEPET堆疊 422、432、442、452‧‧‧錫或合適的「Sn」材料合金 424、434、444、454‧‧‧鈀層 426、436、446、456‧‧‧鎳或鎳合金層 430‧‧‧第二ENEPET堆疊 440‧‧‧第三ENEPET堆疊 450‧‧‧第四ENEPET堆疊 460、470、480、490‧‧‧觸點 500、600‧‧‧方法 510〜530、610〜620‧‧‧方塊
圖1A-1D根據本揭示的一些實施例係形成一焊料凸塊的一橫截面。
圖2A-2D根據本揭示的一些實施例係形成一焊料凸塊的一橫截面。
圖3A-3D根據本揭示的一些實施例係形成一焊料凸塊的一橫截面。
圖4根據本揭示的一些實施例係具有變化間距焊料凸塊之一種半導體封裝的一橫截面。
圖5根據本揭示的一些實施例係形成焊料凸塊之一種實例方法的流程圖。
圖6根據本揭示的一些實施例係形成多個焊料凸塊之一種實例方法的流程圖。
500‧‧‧方法
510~530‧‧‧方塊

Claims (22)

  1. 一種包括一封裝的設備，其包含：該封裝，其包含：阻焊層；嵌入於該阻焊層之底部的一第一電極；延伸穿過該阻焊層至該第一電極的一第一焊料凸塊，該第一焊料凸塊包括一無電鍍鎳、無電鍍鈀、無電鍍錫(ENEPET)堆疊；嵌入於該阻焊層之底部與該第一電極平行之一第二電極；以及延伸穿過該阻焊層至該第二電極的一第二焊料凸塊，該第二焊料凸塊包括一第二ENEPET堆疊；其中在該第二ENEPET堆疊與相鄰堆疊之間的一間距係不同於在該第一ENEPET堆疊與相鄰堆疊之間的一間距。
  2. 如請求項1之設備，其中該第一ENEPET堆疊包含：接觸該第一電極的一第一層，其中該第一層包括一鎳材料；在該第一層之上的一第二層，其中該第二層包括鈀；以及在該第二層之上的一第三層，其中該第三層包括錫或一錫合金。
  3. 如請求項1之設備，其中在該第一 ENEPET堆疊與其相鄰堆疊之間的該間距係小於25μm。
  4. 一種包括一封裝的設備，其包含：形成在該封裝之一阻焊層中之具有一第一間距的一第一對無電鍍鎳、無電鍍鈀、無電鍍錫(ENEPET)堆疊；以及形成在該封裝之該阻焊層中之具有一第二間距的一第二對ENEPET堆疊，其中該第一間距係大於該第二間距；延伸穿過該阻焊層之一部分並穿過一第一味之素累積層膜(ABF)層至一第二ABF層的一第一電極，其中該第一對ENEPET堆疊的一第一ENEPET堆疊接觸該第一電極；以及延伸穿過該阻焊層之一部分並穿過該第一ABF層至一互連橋的一第二電極，其中該第二對ENEPET堆疊的一第二ENEPET堆疊接觸該第二電極。
  5. 如請求項4之設備，其中該第一間距係大於100μm且該第二間距係小於25μm。
  6. 如請求項4之設備，其中在該封裝之該阻焊層中的該第一對ENEPET堆疊之一第一ENEPET堆疊包含：在該阻焊層中之一溝槽的一基底處之一第一材料的一層；在該溝槽之該基底處的在該第一材料之上之一第二材料的一層；以及使用一無電鍍沉積工序而沉積於該第二材料上之包 括錫的一第三材料。
  7. 如請求項6之設備，其中該第一材料的該層沿著在該阻焊層中之該溝槽的側壁延伸，並且其中該第二材料的該層在該第一材料之上沿著在該阻焊層中之該溝槽的側壁做延伸。
  8. 如請求項6之設備，其中該第一材料包括鎳以且該第二材料包括鈀。
  9. 一種用以形成一焊料凸塊的方法，其包含：在一阻焊層中之一溝槽的一基底處在一第一材料之上形成一第二材料之一層，其中該第一材料包括鎳且該第二材料包括鈀；使用一無電鍍沉積工序在該第二材料上沉積包括錫的一第三材料；以及使用一回流及去焊工序從該第三材料形成出一焊料凸塊，其中在該第二材料上沉積包括錫的該第三材料之步驟包含以該第三材料填充該溝槽使得該第三材料延伸至該溝槽的一頂部邊緣。
  10. 如請求項9之方法，其進一步包含沿著在該阻焊層中之該溝槽的該基底形成該第一材料的一層。
  11. 如請求項10之方法，其中該第一材料接觸一電極。
  12. 如請求項11之方法，其進一步包含：形成該電極；以及 在該電極之上形成該阻焊層。
  13. 如請求項10之方法，其中沿著在該阻焊層中之該溝槽的該基底形成該第一材料的該層的步驟包括沿著在該阻焊層中之該溝槽的側壁形成該第一材料的一層。
  14. 如請求項9之方法，其中形成該第二材料的該層的步驟進一步包含沿著在該阻焊層中之該溝槽的側壁在該第一材料之上形成該第二材料的一層。
  15. 如請求項9之方法，其進一步包含，在該阻焊層中形成該溝槽之前，蝕刻該阻焊層以降低該阻焊層的一高度。
  16. 如請求項9之方法，其進一步包含在該阻焊層中形成該溝槽。
  17. 如請求項9之方法，其中以該第三材料填充該溝槽使得該第三材料延伸至該溝槽的一頂部邊緣之步驟進一步包含以該第三材料填充該溝槽使得該第三材料延伸超過該溝槽的一頂部邊緣。
  18. 一種用以形成一焊料凸塊的方法，其包含：在一封裝的一阻焊層中形成一第一對無電鍍鎳、無電鍍鈀、無電鍍錫(ENEPET)堆疊；以及在該封裝之該阻焊層中形成該第一對ENEPET堆疊的同時，在該封裝之該阻焊層中形成一第二對ENEPET堆疊，其中在該第一對ENEPET堆疊之間的一間距係大於在該第二對ENEPET堆疊之間的一間距。
  19. 如請求項18之方法，其中該第二對 ENEPET堆疊的一間距係小於25μm。
  20. 如請求項18之方法，其中在該封裝之該阻焊層中形成該第一對ENEPET堆疊之步驟包含：在該阻焊層中之一溝槽的一基底處在一第一材料之上形成一第二材料的一層，其中該第一材料包括鈀和鎳而該第二材料包括鈀；以及使用一無電鍍沉積工序在該第二材料上沉積包括錫的一第三材料。
  21. 如請求項18之方法，其進一步包含沿著在該阻焊層中之該溝槽的側壁在該第一材料之上形成該第二材料的一層。
  22. 如請求項18之方法，其進一步包含：形成延伸穿過該阻焊層之一部分並穿過一第一味之素累積層膜(ABF)層至一第二ABF層的一第一電極；以及形成延伸穿過該阻焊層之一部分並穿過該第一ABF層到一互連橋的一第二電極。
TW106106629A 2016-04-01 2017-03-01 用於高密度互連架構之表面修整層 TWI718264B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/088,711 US10049996B2 (en) 2016-04-01 2016-04-01 Surface finishes for high density interconnect architectures
US15/088,711 2016-04-01

Publications (2)

Publication Number Publication Date
TW201803064A TW201803064A (zh) 2018-01-16
TWI718264B true TWI718264B (zh) 2021-02-11

Family

ID=59961856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106629A TWI718264B (zh) 2016-04-01 2017-03-01 用於高密度互連架構之表面修整層

Country Status (4)

Country Link
US (3) US10049996B2 (zh)
DE (1) DE112017001626T5 (zh)
TW (1) TWI718264B (zh)
WO (1) WO2017172204A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049996B2 (en) 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
KR20210125864A (ko) * 2020-04-09 2021-10-19 에스케이하이닉스 주식회사 매립된 솔더의 접합 구조를 구비하는 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079461A1 (en) * 2006-09-29 2008-04-03 Megica Corporation Integrated circuit chips with fine-line metal and over-passivation metal
US20080264681A1 (en) * 2004-10-14 2008-10-30 Ibiden Co., Ltd. Printed Wiring Board and Method for Manufacturing Printed Wiring Board
US20110189848A1 (en) * 2008-10-21 2011-08-04 Ingo Ewert Method to form solder deposits on substrates
TW201209946A (en) * 2010-07-05 2012-03-01 Atotech Deutschland Gmbh Method to form solder deposits on substrates
US20130087920A1 (en) * 2011-10-11 2013-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Structure Having Dies with Connectors of Different Sizes
US20130113094A1 (en) * 2011-11-08 2013-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
CN103579152A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 焊盘上凸块（bop）接合结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
TW508987B (en) * 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
JP2006120956A (ja) * 2004-10-22 2006-05-11 Ibiden Co Ltd 多層プリント配線板
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007281369A (ja) * 2006-04-11 2007-10-25 Shinko Electric Ind Co Ltd 半田接続部の形成方法、配線基板の製造方法、および半導体装置の製造方法
KR100744606B1 (ko) * 2006-06-21 2007-08-01 삼성전기주식회사 패키지 기판 제조방법
US20080131996A1 (en) * 2006-12-05 2008-06-05 Gene Wu Reverse build-up process for fine bump pitch approach
US8124429B2 (en) * 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8686560B2 (en) * 2010-04-07 2014-04-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to mitigate failures due to stress
KR20120001176A (ko) 2010-06-29 2012-01-04 최성문 미닫이 도어
US9099318B2 (en) * 2010-10-15 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip having different pad width to UBM width ratios and method of manufacturing the same
US8338945B2 (en) * 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
TW201227851A (en) 2010-12-28 2012-07-01 Ind Tech Res Inst Metal bump structure and method for fabricating the same
US8569167B2 (en) * 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
US9721912B2 (en) * 2011-11-02 2017-08-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to furnish shock absorber functionality
US8766460B2 (en) 2012-02-02 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package with interposer frame and method of making the same
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US8941244B1 (en) * 2013-07-03 2015-01-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9070676B2 (en) 2013-10-09 2015-06-30 Invensas Corporation Bowl-shaped solder structure
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
US10049996B2 (en) 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080264681A1 (en) * 2004-10-14 2008-10-30 Ibiden Co., Ltd. Printed Wiring Board and Method for Manufacturing Printed Wiring Board
US20080079461A1 (en) * 2006-09-29 2008-04-03 Megica Corporation Integrated circuit chips with fine-line metal and over-passivation metal
US20110189848A1 (en) * 2008-10-21 2011-08-04 Ingo Ewert Method to form solder deposits on substrates
TW201209946A (en) * 2010-07-05 2012-03-01 Atotech Deutschland Gmbh Method to form solder deposits on substrates
US20130087920A1 (en) * 2011-10-11 2013-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Structure Having Dies with Connectors of Different Sizes
US20130113094A1 (en) * 2011-11-08 2013-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
CN103579152A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 焊盘上凸块（bop）接合结构

Also Published As

Publication number Publication date
US10998282B2 (en) 2021-05-04
US10049996B2 (en) 2018-08-14
US20190393178A1 (en) 2019-12-26
US10438914B2 (en) 2019-10-08
TW201803064A (zh) 2018-01-16
DE112017001626T5 (de) 2018-12-13
WO2017172204A3 (en) 2018-07-26
WO2017172204A2 (en) 2017-10-05
US20170287860A1 (en) 2017-10-05
US20180323162A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
US9355952B2 (en) Device packaging with substrates having embedded lines and metal defined pads
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
US9679806B1 (en) Nanowires for pillar interconnects
US9324557B2 (en) Method for fabricating equal height metal pillars of different diameters
US7713575B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
US9508666B2 (en) Packaging structures and methods with a metal pillar
US11211261B2 (en) Package structures and methods for forming the same
TWI395279B (zh) 微凸塊結構
TW201532221A (zh) 半導體元件及其製造方法
US8618648B1 (en) Methods for flip chip stacking
KR101570274B1 (ko) 쓰루 패키지 비아(tpv)
KR20140017295A (ko) 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자 및 그 제조방법
TW201533872A (zh) 半導體裝置及其製作方法
US9847315B2 (en) Packages, packaging methods, and packaged semiconductor devices
TWI718264B (zh) 用於高密度互連架構之表面修整層
KR20200060774A (ko) 팬-아웃 상호연결부 통합 공정들 및 구조들
TW201009963A (en) Flip-chip package and method thereof
CN102543908A (zh) 倒装芯片封装件及其制造方法
KR20140063631A (ko) 웨이퍼 레벨 패키징에서 고밀도 인덕터들 및 재배치를 위한 박막 구조
CN116137232A (zh) 实现超窄节距互连的高密度铜柱微凸点制备工艺及其应用
WO2014024250A1 (ja) 配線基板およびその製造方法ならびに半導体装置
US20150130061A1 (en) Bump-on-Trace Methods and Structures in Packaging
Grafe et al. Challenges in 3D die stacking
CN113594131A (zh) 半导体封装装置及其制造方法
CN105185760B (zh) 封装结构及其制法