CN105185760B - 封装结构及其制法 - Google Patents

封装结构及其制法 Download PDF

Info

Publication number
CN105185760B
CN105185760B CN201410287465.XA CN201410287465A CN105185760B CN 105185760 B CN105185760 B CN 105185760B CN 201410287465 A CN201410287465 A CN 201410287465A CN 105185760 B CN105185760 B CN 105185760B
Authority
CN
China
Prior art keywords
conductive
substrate
connecting part
guide
guide connecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410287465.XA
Other languages
English (en)
Other versions
CN105185760A (zh
Inventor
蔡国清
张仕育
李健伟
黄富堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105185760A publication Critical patent/CN105185760A/zh
Application granted granted Critical
Publication of CN105185760B publication Critical patent/CN105185760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种封装结构及其制法，该封装结构包括：具有第一及第二导接部的第一基材、以及具有第三及第四导接部的第二基材，该第一导接部的端位高于该第二导接部的端位，且该第四导接部的端位高于该第三导接部的端位，令该第一与第三导接部相对接，且该第二与第四导接部相对接，使该第一基材堆迭于该第二基材上。所以藉由互补方式进行对接，使该第一与第三导接部的结合处的高度位置不同于该第二与第四导接部的结合处的高度位置，以避免各接点间发生桥接。

Description

封装结构及其制法
技术领域
本发明涉及一种封装制程，特别是关于一种封装结构及其制法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，例如，晶片尺寸覆晶封装(FCCSP)或球栅阵列覆晶封装(FCBGA)等封装技术。
图1A至图1B为现有封装结构1的制法的剖视示意图。
如图1A所示，一晶片11的表面11a上依序形成凸块底下金属层(UBM)111、铜柱(Cupillar)112以及焊锡材料113，以构成导接部110。一封装基板12的表面12a上具有线路(图略)与多个电性连接该线路的焊垫120。
如图1B所示，将该晶片11以其导接部110覆晶结合至该封装基板12的焊垫120上，再回焊(reflow)该焊锡材料113，使该晶片11覆晶结合至该封装基板12上，其中，该导接部110与该焊垫120构成导电凸块(bump)10，且因各该导接部110的高度一致，所以于覆晶结合后，各该导电凸块10的焊锡材料113的高度位置t均相同。
目前现有覆晶制程中，随着电子产品的接点(即I/O)数量愈来愈多，在封装件的尺寸大小不变的情况下，各该导电凸块10间的间距需缩小，以符合细间距(fine pitch)的需求，例如，相邻的两导接部110的间距d小于40微米。。
然而，由于各该导电凸块10的焊锡材料113的高度位置t均相同，所以当各该导电凸块10的间距缩小以符合细间距需求时，进行回焊该焊锡材料113的过程中，相邻的两导电凸块10容易发生桥接(bridge)的现象，如图1B所示，因而导致短路，从而造成产品良率过低及可靠度不佳等问题。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明的目的为提供一种封装结构及其制法，以避免各接点间发生桥接。
本发明的封装结构，包括：第一基材，其具有第一表面、设于该第一表面上的至少一第一导接部及至少一第二导接部，且相对于该第一表面，该第一导接部的端位不同于该第二导接部的端位；以及第二基材，其具有第二表面、设于该第二表面上的至少一第三导接部及至少一第四导接部，且相对于该第二表面，该第四导接部的端位高于该第三导接部的端位，又该第一导接部结合该第三导接部，而该第二导接部结合该第四导接部，使该第一基材堆迭于该第二基材上。
本发明还提供一种封装结构的制法，其包括：提供第一基材及第二基材，该第一基材具有第一表面、设于该第一表面上的至少一第一导接部及至少一第二导接部，且相对于该第一表面，该第一导接部的端位不同于该第二导接部的端位，该第二基材具有第二表面、设于该第二表面上的至少一第三导接部及至少一第四导接部，且相对于该第二表面，该第四导接部的端位高于该第三导接部的端位；以及将该第一导接部结合该第三导接部，且该第二导接部结合该第四导接部，使该第一基材堆迭于该第二基材上。
前述的封装结构及其制法中，该第一与第二导接部为垫状体或柱状体。
前述的封装结构及其制法中，该第三与第四导接部为垫状体或柱状体。
前述的封装结构及其制法中，该第一导接部与该第二导接部为多个，且该第一导接部与该第二导接部为交错式相邻排列。
前述的封装结构及其制法中，该第三导接部与该第四导接部为多个，且该第三导接部与该第四导接部为交错式相邻排列。
前述的封装结构及其制法中，该第一导接部与该第三导接部藉由接着层相结合。
前述的封装结构及其制法中，该第二导接部与该第四导接部藉由接着层相结合。
前述的封装结构及其制法中，相对于该第二表面，该第一与第三导接部的结合处的高度位置不同于该第二与第四导接部的结合处的高度位置。
前述的封装结构及其制法中，该第二基材的第二表面上还形成有凹部，且该第三导接部设于该凹部中，该第四导接部设于该第二表面上，使该第四导接部的端位高于该第三导接部的端位。
前述的封装结构及其制法中，该第一表面平行该第二表面。
由上可知，本发明封装结构及其制法中，藉由各基材形成有不同端位的导接部，以于堆迭制程时，采用互补的方式，使该第一与第三导接部的结合处的高度位置不同于该第二与第四导接部的结合处的高度位置，以避免各接点间发生桥接的现象，所以相较于现有技术，本发明应用于细间距覆晶封装制程中，能大幅提高封装良率。
附图说明
图1A至图1B为现有封装结构的制法的剖视示意图；
图2A至图2C为本发明封装结构的制法的第一实施例的剖视示意图；
图3A至图3C为本发明封装结构的制法的第二实施例的剖视示意图；以及
图4A至图4B为本发明封装结构的制法的第三实施例的剖视示意图。
符号说明
1,2,3,4 封装结构
10 导电凸块
11 晶片
11a,12a 表面
110 导接部
111 凸块底下金属层
112 铜柱
113 焊锡材料
12 封装基板
120 焊垫
21,31 第一基材
21a,31a 第一表面
22,32 第一导接部
220,260,320,330 焊垫
221,261,321,331 金属柱
222,262,322,332 接着层
23,33 第二导接部
24,34,44 第二基材
24a,34a,44a 第二表面
25,35,45 第三导接部
26,36,46 第四导接部
27 第一接点
28 第二接点
440 凹部
h1-h8,h,h’ 端位
D,d 间距
t,x,y,z,x’,y’,z’ 高度位置。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、”第三”、”第四”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C为本发明封装结构2的制法的第一实施例的剖视示意图。
如图2A及图2B所示，提供一第一基材21及一第二基材24，其中，该第一基材21与第二基材24可为封装基板、硅中介板、半导体元件、线路板等，但并不限于上述，于此该第一基材21以半导体元件为例，该第二基材24以封装基板为例。此外，以下所述的端位表示顶端表面的位置。
所述的第一基材21具有第一表面21a、设于该第一表面21a上的多个第一导接部22及多个第二导接部23，且相对于该第一表面21a，该第一导接部22的端位h1高于该第二导接部23的端位h2，如图2A所示。
于本实施例中，该第一导接部22为柱状体，其包含依序形成于该第一表面21a上的焊垫220、金属柱221及接着层222。其中，该金属柱221可为电镀方式所形成的铜柱，该接着层222的材料可为如锡膏的焊锡材料、导电胶。
此外，该第二导接部23为垫状体，即形成于该第一表面21a上的焊垫，且该第一导接部22与该第二导接部23间的间距D至多40微米(um)。其中，该第一导接部22与该第二导接部23为交错式相邻排列，且该焊垫220可与该第二导接部23一同制作。
所述的第二基材24具有第二表面24a、设于该第二表面24a上的第三导接部25及第四导接部26，且相对于该第二表面24a，该第四导接部26的端位h4高于该第三导接部25的端位h3，如图2B所示。
于本实施例中，该第三导接部25为垫状体，即形成于该第二表面24a上的焊垫。
此外，该第四导接部26为柱状体，其包含依序形成于该第二表面24a上的焊垫260、金属柱261及接着层262。其中，该第三导接部25与该第四导接部26为交错式相邻排列，且该焊垫260可与该第三导接部25一同制作，而该金属柱261可为电镀方式所形成的铜柱，又该接着层262的材料可为如锡膏的焊锡材料、导电胶。
如图2C所示，进行堆迭制程，将该第一导接部22结合该第三导接部25(两者结合后可视为第一接点27)，且该第二导接部23结合该第四导接部26(两者结合后可视为第二接点28)，再回焊该接着层222,262，使该第一基材21堆迭固定于该第二基材24上。
于本实施例中，由于该第一导接部22的高度与该第二导接部23的高度不同，且该第三导接部25的高度与该第四导接部26的高度不同，所以于结合后，相对于该第二表面24a，该第一与第三导接部22,25的结合处的高度位置y不同于该第二与第四导接部23,26的结合处的高度位置y’，其中，所述的结合处即该接着层222,262的高度位置。因此，藉由此方式，得以避免于回焊时该第一接点27与第二接点28间发生桥接的现象。
此外，由于结合时是采用互补的方式，即高低部位相互结合，所以于结合后，该第一基材21能稳固地水平放置于该第二基材24上，使该第一表面21a平行该第二表面24a。
图3A至图3C为本发明封装结构3的制法的第二实施例的剖视示意图。本实施例与第一实施例的差异在于金属柱与接着层仅形成于其中一基材上。
如图3A所示，所述的第一基材31具有第一表面31a、设于该第一表面31a上的多个第一导接部32及多个第二导接部33，且相对于该第一表面31a，该第一导接部32的端位h5高于该第二导接部33的端位h6。
于本实施例中，该第一导接部32为柱状体，其包含依序形成于该第一表面31a上的焊垫320、金属柱321及接着层322。其中，该金属柱321可为电镀方式所形成的铜柱，该接着层322的材料可为如锡膏的焊锡材料、导电胶。
此外，该第二导接部33为柱状体，其包含依序形成于该第一表面31a上的焊垫330、金属柱331及接着层332。其中，该金属柱331可为电镀方式所形成的铜柱，该接着层332的材料可为如锡膏的焊锡材料、导电胶，且该金属柱321与该金属柱331的高度不相同，使该第一导接部32的端位h5高于该第二导接部33的端位h6。
如图3B所示，所述的第二基材34具有第二表面34a、设于该第二表面34a上的第三导接部35及第四导接部36，且相对于该第二表面34a，该第四导接部36的端位h8高于该第三导接部35的端位h7。
于本实施例中，该第三与第四导接部35,36均为垫状体，即形成于该第二表面34a上的焊垫，且该第三与第四导接部35,36的厚度不相同，使该第四导接部36的端位h8高于该第三导接部35的端位h7。
如图3C所示，进行堆迭制程，将该第一导接部32结合该第三导接部35，且该第二导接部33结合该第四导接部36，再回焊该接着层322,332，使该第一基材31堆迭固定于该第二基材34上。
于本实施例中，由于该第一导接部32的高度与该第二导接部33的高度不同，且该第三导接部35的高度与该第四导接部36的高度不同，所以相对于该第二表面34a，该第一与第三导接部32,35的结合处的高度位置z不同于该第二与第四导接部33,36的结合处的高度位置z’。所述的结合处即该接着层322,332的高度位置。
图4A至图4B为本发明封装结构4的制法的第三实施例的剖视示意图。本实施例与第二实施例的差异在于第二基材的第二表面上具有凹部。
如图4A所示，所述的第二基材44具有第二表面44a、形成于该第二表面44a上的凹部440、设于该凹部440中的第三导接部45、及设于该第二表面44a上的第四导接部46，且相对于该第二表面34a，该第四导接部46的端位h高于该第三导接部45的端位h’。
于本实施例中，该第三与第四导接部45,46的厚度虽然相同，但藉由该凹部440的设计，使该第三导接部45的位置下降，致使该第四导接部46的端位h高于该第三导接部45的端位h’。
如图4B所示，进行堆迭制程，将该第一导接部32结合该第三导接部45，且该第二导接部33结合该第四导接部46，再回焊该接着层322,332，使该第一基材31堆迭固定于该第二基材44上。
于本实施例中，由于该第一导接部32的高度与该第二导接部33的高度不同，且该第四导接部46的端位h与该第三导接部45的端位h’不同，所以相对于该第二表面44a，该第一与第三导接部32,45的结合处的高度位置x不同于该第二与第四导接部33,46的结合处的高度位置x’。
另外，除了第一至第三实施例以外，其它的制法中也可将接着层形成于焊垫上。
本发明提供一种封装结构2,3,4，其包括一第一基材21,31、以及一设于该第一基材21,31上的第二基材24,34,44。
所述的第一基材21,31具有第一表面21a,31a、设于该第一表面21a,31a上的至少一第一导接部22,32及至少一第二导接部23,33，且相对于该第一表面21a,31a，该第一导接部22,32的端位h1,h5高于该第二导接部23,33的端位h2,h6。
于一实施例中，该第一导接部22,32与第二导接部23,33为垫状体或柱状体。
于一实施例中，该第一导接部22,32与该第二导接部23,33为交错式相邻排列。
所述的第二基材24,34,44具有第二表面24a,34a,44a、设于该第二表面24a,34a,44a上的至少一第三导接部25,35,45及至少一第四导接部26,36,46，且相对于该第二表面24a,34a,44a，该第四导接部26,36,46的端位h4,h8,h高于该第三导接部25,35,45的端位h3,h7,h’。
于一实施例中，该第三导接部25,35,45与第四导接部26,36,46为垫状体或柱状体。
于一实施例中，该第三导接部25,35,45与该第四导接部26,36,46为交错式相邻排列。
所述的封装结构2,3,4藉由该第一导接部22,32结合该第三导接部25,35,45，而该第二导接部23,33结合该第四导接部26,36,46，使该第一基材21,31堆迭于该第二基材24,34,44上。
于一实施例中，该第一导接部22,32与该第三导接部25,35,45藉由接着层222,322相结合。
于一实施例中，该第二导接部23,33与该第四导接部26,36,46藉由接着层262,332相结合。
于一实施例中，相对于该第二表面24a,34a,44a，该第一导接部22,32与第三导接部25,35,45的结合处的高度位置x,y,z不同于该第二导接部23,33与第四导接部26,36,46的结合处的高度位置’’’x,y,z。
于一实施例中，该第一表面21a,31a与该第二表面24a,34a,44a为相互平行。
于一实施例中，该第二基材44的第二表面44a上还具有凹部440，且该第三导接部45设于该凹部440中，该第四导接部46设于该第二表面44a上，使该第四导接部46的端位h高于该第三导接部45的端位h’。
综上所述，本发明封装结构及其制法，主要藉由各基材形成有不同端位的导接部，以于堆迭制程时，采用互补的方式，使相邻的导接部的结合处的高度位置互不相同，所以能避免各接点间发生桥接的现象。因此，本发明应用于细间距覆晶封装制程中，能大幅提高封装良率及可靠度。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (12)

1.一种封装结构，包括：
第一基材，其具有第一表面、设于该第一表面上的至少一第一导接部及至少一第二导接部，且相对于该第一表面，该第一导接部的端位不同于该第二导接部的端位；以及
第二基材，其具有第二表面、设于该第二表面上的至少一第三导接部及至少一第四导接部，且相对于该第二表面，该第四导接部的端位高于该第三导接部的端位，又该第一导接部结合该第三导接部，而该第二导接部结合该第四导接部，使该第一基材堆迭于该第二基材上；
其中，该第一导接部为柱状体且包含依序形成于该第一表面上的焊垫、金属柱及接着层，该第二导接部为柱状体且包含依序形成于该第一表面上的焊垫、金属柱及接着层；
其中，该第三导接部为形成于该第二表面上的焊垫，该第四导接部为形成于该第二表面上的焊垫；
其中，该第二基材的该第二表面上还具有凹部，且该第三导接部设于该凹部中，该第四导接部设于该第二表面上，使该第四导接部的端位高于该第三导接部的端位，且相对于该第二表面，该第一与第三导接部的结合处的高度位置不同于该第二与第四导接部的结合处的高度位置。
2.如权利要求1所述的封装结构，其特征在于，该第一导接部与该第二导接部为多个。
3.如权利要求1所述的封装结构，其特征在于，该第三导接部与该第四导接部为多个。
4.如权利要求1所述的封装结构，其特征在于，该第一导接部与该第三导接部藉由接着层相结合。
5.如权利要求1所述的封装结构，其特征在于，该第二导接部与该第四导接部藉由接着层相结合。
6.如权利要求1所述的封装结构，其特征在于，该第一表面平行该第二表面。
7.一种封装结构的制法，包括：
提供第一基材及第二基材，该第一基材具有第一表面、设于该第一表面上的至少一第一导接部及至少一第二导接部，且相对于该第一表面，该第一导接部的端位不同于该第二导接部的端位，该第二基材具有第二表面、设于该第二表面上的至少一第三导接部及至少一第四导接部，且相对于该第二表面，该第四导接部的端位高于该第三导接部的端位，其中，该第一导接部为柱状体且包含依序形成于该第一表面上的焊垫、金属柱及接着层，该第二导接部为柱状体且包含依序形成于该第一表面上的焊垫、金属柱及接着层，且其中，该第三导接部为形成于该第二表面上的焊垫，该第四导接部为形成于该第二表面上的焊垫；以及
将该第一导接部结合该第三导接部，且该第二导接部结合该第四导接部，使该第一基材堆迭于该第二基材上；
其中，该第二基材的该第二表面上还形成有凹部，且该第三导接部设于该凹部中，该第四导接部设于该第二表面上，使该第四导接部的端位高于该第三导接部的端位，且相对于该第二表面，该第一与第三导接部的结合处的高度位置不同于该第二与第四导接部的结合处的高度位置。
8.如权利要求7所述的封装结构的制法，其特征在于，该第一导接部与该第二导接部为多个。
9.如权利要求7所述的封装结构的制法，其特征在于，该第三导接部与该第四导接部为多个。
10.如权利要求7所述的封装结构的制法，其特征在于，该第一导接部与该第三导接部藉由接着层相结合。
11.如权利要求7所述的封装结构的制法，其特征在于，该第二导接部与该第四导接部藉由接着层相结合。
12.如权利要求7所述的封装结构的制法，其特征在于，该第一表面平行该第二表面。
CN201410287465.XA 2014-06-11 2014-06-24 封装结构及其制法 Active CN105185760B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103120145 2014-06-11
TW103120145A TWI567887B (zh) 2014-06-11 2014-06-11 封裝結構及其製法

Publications (2)

Publication Number Publication Date
CN105185760A CN105185760A (zh) 2015-12-23
CN105185760B true CN105185760B (zh) 2019-12-17

Family

ID=54907750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410287465.XA Active CN105185760B (zh) 2014-06-11 2014-06-24 封装结构及其制法

Country Status (2)

Country Link
CN (1) CN105185760B (zh)
TW (1) TWI567887B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214308A (en) * 1990-01-23 1993-05-25 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JP2011124484A (ja) * 2009-12-14 2011-06-23 Stanley Electric Co Ltd 半導体素子の実装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190525B2 (ja) * 2005-08-22 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR100881183B1 (ko) * 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
US20130140592A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode with improved light extraction efficiency and methods of manufacturing same
CN202394889U (zh) * 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214308A (en) * 1990-01-23 1993-05-25 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JP2011124484A (ja) * 2009-12-14 2011-06-23 Stanley Electric Co Ltd 半導体素子の実装方法

Also Published As

Publication number Publication date
TWI567887B (zh) 2017-01-21
CN105185760A (zh) 2015-12-23
TW201546982A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
US10510731B2 (en) Package-on-package (PoP) structure including stud bulbs
USRE49045E1 (en) Package on package devices and methods of packaging semiconductor dies
US9515039B2 (en) Substrate structure with first and second conductive bumps having different widths
US11101238B2 (en) Surface mounting semiconductor components
KR101478875B1 (ko) 반도체 다이를 패키징하는 패키지 온 패키지 장치 및 방법
US20140021605A1 (en) Package on Package Devices and Methods of Packaging Semiconductor Dies
US9343387B2 (en) Package on package structure and fabrication method thereof
US20120193789A1 (en) Package stack device and fabrication method thereof
US11075182B2 (en) Semiconductor package and method of forming the same
TW201725661A (zh) 半導體裝置與其製造方法
US9349705B2 (en) Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers
CN107708300B (zh) 电子堆迭结构及其制法
US10595412B2 (en) Semiconductor device, electronic device, method of manufacturing semiconductor device, and method of manufacturing electronic device
CN105185760B (zh) 封装结构及其制法
CN110838477B (zh) 电子封装件及其制法
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
US8703533B2 (en) Semiconductor package and method for manufacturing the same
TWI760629B (zh) 電子封裝件及其導電基材與製法
JP2012174900A (ja) 半導体装置の製造方法
TW200534444A (en) Flip chip package and process thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant