KR20230019543A - 범프 상호연결 구조를 포함한 반도체 장치 제조 방법 - Google Patents

범프 상호연결 구조를 포함한 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20230019543A
KR20230019543A KR1020210101168A KR20210101168A KR20230019543A KR 20230019543 A KR20230019543 A KR 20230019543A KR 1020210101168 A KR1020210101168 A KR 1020210101168A KR 20210101168 A KR20210101168 A KR 20210101168A KR 20230019543 A KR20230019543 A KR 20230019543A
Authority
KR
South Korea
Prior art keywords
substrate
solder layer
forming
resist pattern
metal post
Prior art date
Application number
KR1020210101168A
Other languages
English (en)
Inventor
송준용
김강훈
김시윤
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210101168A priority Critical patent/KR20230019543A/ko
Priority to US17/548,205 priority patent/US12002783B2/en
Priority to CN202210048846.7A priority patent/CN115701646A/zh
Publication of KR20230019543A publication Critical patent/KR20230019543A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11906—Multiple masking steps with modification of the same mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

범프 상호연결 구조를 포함한 반도체 장치 제조 방법을 제시할 수 있다. 반도체 장치 제조 방법은, 접속 패드를 포함한 제1기판을 형성하고, 접속 패드에 솔더층 및 솔더층으로부터 돌출된 금속 포스트를 포함하는 범프를 형성할 수 있다. 범프 랜드를 포함한 제2기판을 형성할 수 있다. 금속 포스트의 단부가 범프 랜드에 접촉하도록 제1기판을 제2기판 상에 배치하고, 솔더층을 리플로우시킬 수 있다. 이에 따라, 금속 포스트를 범프 랜드에 상호연결시킬 수 있다.

Description

범프 상호연결 구조를 포함한 반도체 장치 제조 방법{Methods of manufacturing semiconductor device with bump interconnections}
본 개시는 반도체 패키지 기술에 관한 것으로, 특히, 범프 상호연결 구조를 포함한 반도체 장치 제조 방법에 관한 것이다.
반도체 장치는 반도체 다이와 패키지 기판(packaging substrate)을 포함하는 반도체 패키지(semiconductor package) 형태로 구성될 수 있다. 반도체 장치는 복수의 반도체 다이들이 서로 전기적으로 접속한 구조로 구성될 수도 있다. 집적회로(IC: Integrated Circuit)들이 반도체 다이에 집적될 수 있다. 패키지 기판에 반도체 다이가 실장(mounting)될 수 있다. 반도체 패키지는 반도체 다이를 보호하는 봉지층(encapsulant)을 포함할 수 있다. 반도체 다이와 패키지 기판은 범프 상호연결 구조(bump interconnection)에 의해서 서로 전기적으로 연결될 수 있다. 범프 상호연결 구조는 반도체 다이와 다른 반도체 다이를 전기적으로 접속할 수도 있다.
본 개시는 범프 상호연결 구조를 포함한 반도체 장치를 제조하는 방법을 제시하고자 한다.
본 개시의 일 관점은, 접속 패드를 포함한 제1기판을 형성하는 단계; 상기 접속 패드에 솔더층 및 상기 솔더층으로부터 돌출된 금속 포스트를 포함하는 범프를 형성하는 단계; 범프 랜드(bump land)를 포함한 제2기판을 형성하는 단계; 상기 금속 포스트의 단부가 상기 범프 랜드에 접촉하도록 상기 제1기판을 상기 제2기판 상에 배치하는 단계; 및 상기 솔더층을 리플로우(reflow)시켜 상기 금속 포스트를 상기 범프 랜드에 상호연결(interconnection)시키는 단계를 포함하는 반도체 장치 제조 방법을 제시할 수 있다.
본 개시의 다른 일 관점은, 접속 패드를 포함한 기판을 형성하는 단계; 상기 기판의 상기 접속 패드 상에 링 형상의 제1오프닝을 포함하는 제1레지스트 패턴을 형성하는 단계; 상기 제1오프닝 내에 솔더 물질을 채워, 삽입홀을 가지는 솔더층의 링 패턴을 형성하는 단계; 상기 제1레지스트 패턴의 상기 삽입홀을 채우고 있는 부분을 선택적으로 제거하는 단계; 상기 삽입홀에 실질적으로 중첩되는 제2오프닝을 포함하는 제2레지스트 패턴을 형성하는 단계; 및 상기 제2오프닝 내에 금속 물질을 채워, 상기 삽입홀에 삽입 부분이 삽입되고 상기 솔더층의 링 패턴 바깥으로 돌출 부분이 돌출된 금속 포스트를 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제시할 수 있다.
본 개시의 실시예들에 따르면, 본 개시는 범프 상호연결 구조를 포함한 반도체 장치를 제조하는 방법을 제시할 수 있다. 본 개시에 따른 반도체 장치 제조 방법들은 이웃하는 범프들이 원하지 않게 브리지(bridge)되어, 전기적으로 단락되는 위험(short risk)을 감소시킬 수 있다.
도 1은 일 실시예에 따른 반도체 장치 제조 방법을 보여주는 공정 흐름도이다.
도 2 내지 도 9는 도 1의 반도체 장치 제조 방법을 보여주는 개략적인 도면들이다.
도 10 및 도 11은 비교예에 따른 반도체 장치의 범프 상호연결 구조를 보여주는 개략적인 단면도들이다.
도 12는 다른 실시예에 따른 반도체 장치를 보여주는 개략적인 단면도이다.
도 13는 도 1의 반도체 장치 제조 방법의 범프를 형성하는 단계를 보여주는 세부 공정 흐름도이다.
도 14 내지 도 22는 도 13의 반도체 장치 제조 방법의 범프를 형성하는 세부 공정 단계들을 보여주는 개략적인 단면도들이다.
본 개시의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다.
본 개시의 기재에서 "제1" 및 "제2", "측면(side)", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
반도체 장치는 반도체 기판 또는 복수의 반도체 기판들이 스택된 구조를 포함할 수 있다. 반도체 장치는 반도체 기판들이 스택된 구조가 패키징(packaging)된 반도체 패키지 구조를 지시할 수 있다. 반도체 기판들은 전자 부품 및 요소들이 집적된 반도체 웨이퍼, 반도체 다이 또는 반도체 칩을 지시할 수 있다. 반도체 칩은 DRAM이나 SRAM, NAND FLASH, NOR FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩, 어플케이션 프로세서(AP: Application Processor), 그래픽 처리 장치(GPU: Graphic Processing Unit), 중앙 처리 장치(CPU: Central Processing Unit), 또는 시스템 온 칩(SoC: System On Chip)과 같은 프로세서를 지시할 수 있다. 반도체 장치는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다. 반도체 장치는 사물 인터넷에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 일 실시예에 따른 반도체 장치 제조 방법을 보여주는 공정 흐름도이다.
도 1을 참조하면, 반도체 장치 제조 방법은, 접속 패드를 포함한 제1기판를 형성하는 단계(S10)와, 솔더층 및 금속 포스트를 포함하는 범프를 형성하는 단계(S20)와, 범프 랜드를 포함한 제2기판을 형성하는 단계(S30)와, 금속 포스트의 단부가 범프 랜드에 접촉하도록 제1기판을 제2기판 상에 배치하는 단계(S40)와, 솔더층을 리플로우(reflow)시키는 단계(S50)을 포함하여 수행될 수 있다.
도 2 내지 도 9는 도 1의 반도체 장치 제조 방법의 공정 단계들을 보여주는 개략적인 도면들이다. 도 2는 도 1의 반도체 장치 제조 방법의 제1기판(100)을 형성하는 단계(S10)를 보여주는 개략적인 단면도이다. 도 3은 도 1의 반도체 장치 제조 방법의 제1기판(100)에 범프(200)를 형성하는 단계(S20)를 보여주는 개략적인 단면도이다. 도 4 및 도 5는 도 3의 범프(200)를 확대하여 보여주는 개략적인 도면들이다.
도 2를 도 1과 함께 참조하면, 반도체 장치(10)를 제조하는 방법은, 접속 패드(150)들을 포함하는 제1기판(100)을 형성하는 단계(S10)를 포함할 수 있다. 반도체 장치(10)는 제1기판(100)을 포함할 수 있다. 제1기판(100)은 제1기판 몸체부(body of substrate: 110), 및 접속 패드(150)들을 포함하여 형성될 수 있다. 제1기판(100)은 유전층(130)을 더 포함할 수 있다. 제1기판 몸체부(110) 상에 접속 패드(150)를 형성하고, 접속 패드(150)의 일부 부분을 드러내는 유전층(130)을 제1기판 몸체부(110) 상에 형성할 수 있다. 접속 패드(150) 상에 제1기판(100) 상으로 연장되는 시드 금속층(seed metal layer: 230)을 형성할 수 있다. 시드 금속층(230)은 유전층(130)을 덮도록 연장될 수 있다. 시드 금속층(230)은 접속 패드(150)에 범프를 형성하는 도금(plating) 공정에 도금 시드층(plating seed layer)으로 형성될 수 있다.
제1기판(100)은 반도체 다이(semiconductor die)를 포함할 수 있다. 반도체 다이는 반도체 칩(semiconductor chip)을 지시할 수 있다. 반도체 다이는 집적회로(IC)들을 포함할 수 있다. 디램(DRAM) 소자나 낸드(NAND) 소자와 같은 메모리(memory) 소자가 반도체 다이에 집적될 수 있다. 제1기판 몸체부(110)는 실리콘(Si)과 같은 반도체 물질의 층을 포함할 수 있다. 제1기판 몸체부(110)는 반도체 물질의 층 상에 형성된 다층 금속 배선층(multi-level metallization)을 더 포함할 수 있다. 다층 금속 배선층은 복수의 절연층들 및 도전 패턴들을 포함하여 구성될 수 있다.
접속 패드(150)들은 제1기판(100)에 집적된 집적회로들을 외부 기기와 전기적으로 연결시키는 접속 단자들로 형성될 수 있다. 접속 패드(150)들은 구리(Cu)나 알루미늄(Al)을 포함하는 도전 패턴들을 포함하여 형성될 수 있다. 유전층(130)은 접속 패드(150)의 일부 부분을 드러내면서, 제1기판 몸체부(110) 상에 형성될 수 있다. 유전층(130)은 제1기판(100) 또는 제1기판 몸체부(110)을 보호하는 패시베이션층(passivation layer)을 포함하여 형성될 수 있다. 유전층(130)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4)과 같은 유전 물질을 포함할 수 있다.
도 3 및 도 1을 참조하면, 반도체 장치(10)를 제조하는 방법은, 접속 패드(150)에 범프(200)들을 형성하는 단계(S20)를 포함할 수 있다. 범프(200)들은 접속 패드(150)에 전기적으로 접속되고 결합되는 요소로 형성될 수 있다. 범프(200)는 솔더층(210), 및 금속 포스트(metal post: 220)을 포함하여 형성될 수 있다. 범프(200)는 시드 금속층(230)을 더 포함할 수 있다. 시드 금속층(230)은 접속 패드(150)와 솔더층(210) 사이에 형성될 수 있다. 시드 금속층(230)은 접속 패드(150)와 금속 포스트(220) 사이에 형성될 수 있다. 시드 금속층(230)은 솔더층(210)을 형성하는 도금 공정에서 도금 시드층으로 형성될 수 있다. 시드 금속층(230)은 금속 포스트(220)를 형성하는 또 다른 도금 공정에서 도금 시드층으로 이용될 수 있다. 시드 금속층(230)은 솔더층(210) 및 금속 포스트(220)에 대한 하부범프금속층(UBM: Under Bump Metallurgy layer)을 구성하는 하나의 층으로 형성될 수도 있다. 하부범프금속층은 여러 종류의 금속층들이 다층으로 적층된 구조를 포함할 수 있다.
솔더층(210)은 금속 포스트(220)에 대응하는 다른 접속 요소(connecting component or connector)에 금속 포스트(220)를 본딩(bonding) 또는 결합(coupling)시키는 도전성 접착층으로 형성될 수 있다. 솔더층(210)은 다양한 솔더 물질(soldering material)을 포함할 수 있다. 솔더층(210)은 주석(Sn) 또는 주석-은(SnAg) 합금 또는 주석-은-금(AuSnAg) 합금을 포함할 수 있다.
금속 포스트(220)는 솔더층(210)을 관통하면서 접속 패드(150)에 결합 또는 본딩되도록 형성될 수 있다. 금속 포스트(220)와 접속 패드(150) 사이에 시드 금속층(230)이 더 개재될 수도 있다. 금속 포스트(200)는 솔더층(210)으로부터 일부 부분이 솔더층(210) 상측 바깥으로 돌출되도록 형성될 수 있다. 금속 포스트(200)는 솔더층(210)을 이루는 솔더 물질 보다는 높은 강성(stiffness)를 가지는 금속 물질을 포함할 수 있다. 금속 포스트(200)는 솔더 물질 보다는 높은 융점(melting point)을 가지는 금속 물질로 형성될 수 있다. 금속 포스트(200)는 구리(Cu)를 포함하여 형성될 수 있다. 금속 포스트(200)는 도전성 범프 또는 도전성 필라(pillar)를 지시할 수도 있다.
도 3과 함께 도 4를 참조하면, 범프(200)를 구성하는 금속 포스트(220)는, 삽입 부분(221)과 돌출 부분(222)을 포함하여 구성될 있다. 금속 포스트(220)의 삽입 부분(221)은 솔더층(210)을 관통하는 부분일 수 있고, 금속 포스트(220)의 돌출 부분(222)은 삽입 부분(221)으로부터 연장되고, 솔더층(210)으로부터 돌출된 부분일 수 있다. 금속 포스트(220)의 삽입 부분(221)은 접속 패드(150)에 접속되면서, 솔더층(210)을 관통하고, 솔더층(210)에 삽입된 부분을 포함할 수 있다. 금속 포스트(220)의 삽입 부분(221)의 측면(221S)은 솔더층(210)이 덮고 있는 측면 부분일 수 있다. 금속 포스트(220)의 돌출 부분(222)의 측면(222S)은 솔더층(210)이 덮지 못해 드러난 측면 부분일 수 있다.
도 5는 도 4에 제시된 범프(200)를 실질적으로 구성하는 금속 포스트(220)와 솔더층(210)을 분해하여 도시하고 있다. 솔더층(210)은 삽입홀(inserting hole: 211)이 몸체 중앙에 관통하는 홀 형태로 형성된 구조를 포함할 수 있다. 솔더층(210)은 삽입홀(211)을 가지는 링 패턴(ring pattern)으로 접속 패드(150) 상에 형성될 수 있다. 금속 포스트(220)의 삽입 부분(221)이 솔더층(210)의 링 패턴의 삽입홀(211)에 삽입된 형상으로, 금속 포스트(220)는 형성될 수 있다. 금속 포스트(220)는 돌출 부분(222)이 삽입 부분(221)으로부터 연장되고, 솔더층(210)의 링 패턴 형상 바깥으로 돌출되도록 형성될 수 있다.
도 4 및 도 5에서 솔더층(210)이 원형 링 패턴으로 도시되고 있지만, 솔더층(210)은 사각형 링 패턴 또는 다각형 링 패턴과 같이 다양한 형상의 링 패턴으로 형성될 수도 있다. 도 4 및 도 5에서 금속 포스트(220)는 원 기둥 형상으로 도시되고 있지만, 사각 기둥 형상 또는 다각형 기둥 형상과 같은 다양한 기둥 형상으로 형성될 수도 있다.
도 6은 도 1의 반도체 장치 제조 방법의 제2기판(300)을 형성하는 단계(S30)를 보여주는 개략적인 단면도이다. 도 6은 제2기판(300) 상에 제1기판(100)을 뒤집어 도입한 것을 더 보여준다.
도 6을 도 1과 함께 참조하면, 반도체 장치(10)를 제조하는 방법은, 범프 랜드(bump land: 350)들을 포함한 제2기판(300)을 형성하는 단계(S30)을 포함할 수 있다. 제2기판(300)은 제1기판(100)으로 구성되는 반도체 다이가 실장되는 패키지 기판(packaging substrate)을 포함할 수 있다. 제2기판(300)은 제1기판(100)으로 구성되는 반도체 다이를, 외부 기기나 외부 모듈(module) 또는 다른 전자 부품에 전기적으로 연결시키도록 구성될 수 있다. 제2기판(300)은 인쇄회로기판(PCB: Printed Circuit Board) 형태로 구성될 수 있다. 제2기판(300)은 인터포저(interposer) 형태나 재배선층(RDL: ReDistribution Layer)을 포함한 다층 구조를 지시할 수도 있다.
제2기판(300)은 제2기판 몸체부(310) 및 범프 랜드(350)들을 포함하여 구성될 수 있다. 제2기판(300)은 제2기판 몸체부(310) 상에 형성된 솔더 레지스트 패턴(solder resist pattern: 320)을 더 포함할 수 있다. 제2기판 몸체부(310)는 유전층을 포함하여 구성될 수 있다. 제2기판 몸체부(310)는, 구체적으로 도시하지는 않았지만, 복수의 유전층들과 복수의 도전성 트레이스 패턴(conductive trace pattern)들 및 도전성 비아(via)들을 포함할 수 있다. 도전성 비아들은 서로 다른 층위에 배치된 도전성 트레이스 패턴들을 서로 연결시킬 수 있다. 범프 랜드(350)들은 제2기판 몸체부(310) 상에 범프(200)들이 랜딩(landing)되고, 범프(200)들이 접속되는 요소 성분으로 형성될 수 있다. 도시하지는 않았지만, 범프 랜드(350)들에 연결되는 도전성 트레이스 패턴들이 제2기판 몸체부(310) 상에 더 형성될 수 있다. 범프 랜드(350)는 구리(Cu)를 포함하는 도전 패턴으로 형성될 수 있다.
솔더 레지스트 패턴(320)은 제2기판 몸체부(310) 상에 형성될 수 있다. 솔더 레지스트 패턴(320)은 범프 랜드(350)를 드러내는 제3오프닝(opening: 325)들을 제공하도록 형성될 수 있다. 제3오프닝(325)의 측벽이 범프 랜드(350)와 이격되어, 제3오프닝(325)의 측벽과 범프 랜드(350) 사이에 오목한 홈 구조가 유도될 수도 있다. 제2기판(300)은 제1기판(100)을 구성하는 반도체 다이와 대응되는 다른 반도체 다이를 포함할 수 있다. 제2기판 몸체부(110)는 반도체 물질의 층을 포함할 수 있고, 범프 랜드(350)는 또 다른 접속 패드로 구성될 수 있다.
도 6을 다시 참조하면, 제1기판(100)을 제2기판(300)에 결합시키기 위해서, 제2기판(300) 상에 제1기판(100)을 도입할 수 있다. 도 3의 제1기판(100)은 뒤집어져(flip), 도 6에 제시한 것과 같이, 제2기판(300) 상에 위치할 수 있다. 제1기판(100)은 범프(200)의 단부(223)가 범프 랜드(350)을 바라보도록 제2기판(300) 상으로 도입될 수 있다. 제1기판(100)은 범프(200)의 단부(223)가 범프 랜드(350)에 정렬(align)되도록 제2기판(300) 상으로 도입될 수 있다.
도 7은 도 1의 반도체 장치 제조 방법의 제1기판(100)을 제2기판(300) 상에 배치하는 단계(S40)를 보여주는 개략적인 단면도이다.
도 7을 도 1과 함께 참조하면, 반도체 장치(10)를 제조하는 방법은, 제1기판(100)을 제2기판(300) 상에 배치하는 단계(S40)을 포함할 수 있다. 도 6에서 제시된 것과 같이 제1기판(100)을 뒤집어서 제2기판(300) 상에 도입한 후, 제1기판(100)을 제2기판(300)쪽으로 하강시켜, 제1기판(100)의 범프(200)의 단부(223)가 제2기판(300)의 범프 랜드(350)에 접촉하도록, 제1기판(100)을 제2기판(300) 상에 배치시킬 수 있다.
도 8 및 도 9는 도 1의 반도체 장치 제조 방법의 솔더층(210R)을 리플로우시키는 단계(S50)를 보여주는 개략적인 단면도들이다. 도 8은 솔더층(210R)의 리플로우가 진행 중인 것을 보여주고, 도 9는 리플로우된 솔더층(210R)이 본딩 랜드(350)에 본딩된 형상을 보여준다.
도 8 및 도 9를 도 1과 함께 참조하면, 반도체 장치(10)를 제조하는 방법은, 솔더층(210R)을 리플로우시키는 단계(S50)를 포함할 수 있다. 도 8을 참조하면, 제1기판(100)의 범프(200)의 단부(223)가 제2기판(300)의 범프 랜드(350)에 접촉한 상태에서, 솔더층(210R)에 열량(thermal budget)을 인가하여, 솔더층(210R)을 리플로우시킬 수 있다. 인가되는 열량에 의해서 솔더층(210R)을 이루는 솔더 물질이 용융되고, 용융된 솔더 물질이 아래로 흘러내릴 수 있다. 용융된 솔더층(210R)은 금속 포스트(220)의 돌출 부분(222)의 측면(222S)을 위에서 아래로 순차적으로 덮도록 흘러내릴 수 있다.
솔더층(210R)이 금속 포스트(220)의 돌출 부분(222)의 측면(222S)를 덮으면서 흘러내려서, 흘러내린 솔더층(210R)이, 도 9에 제시된 것과 같이, 범프 랜드(350)에 접촉할 수 있다. 흘러내린 솔더층(210R)을 범프 랜드(350)를 덮을 수 있고, 이에 따라, 흘러내린 솔더층(210R)이 범프 랜드(350)에 본딩(bonding)될 수 있다. 리플로우된 솔더층(210R)이 금속 포스트(220)의 측면(221S, 222S)를 덮고 범프 랜드(350)와 본딩됨으로써, 리플로우된 솔더층(210R)에 의해서 금속 포스트(220)가 범프 랜드(350)에 상호연결(interconnection)될 수 있다.
리플로우된 솔더층(210R)의 측면(210S)은 금속 포스트(220)쪽으로 만곡된 측면(depression side: 210S)으로 형성될 수 있다. 리플로우된 솔더층(210R)의 측면(210S)이 만곡된 측면(210S)을 가지므로, 솔더층(210R)이 이웃하는 다른 범프(200)와 연결되는 브리지 불량(bridge fail)이 실질적으로 억제되거나 감소될 수 있다. 이에 따라, 범프(200)와 이웃하는 다른 범프(200)가 전기적으로 연결되는 전기적 단락(short) 위험성이 감소될 수 있다.
도 10 및 도 11은 비교예에 따른 반도체 장치(10P)의 범프 상호연결 구조를 보여주는 개략적인 단면도들이다.
도 10을 참조하면, 비교에 따른 반도체 장치(10P)는 제1기판(100P)과 제2기판(300P)이 범프 상호연결 구조로 결합된 구조를 포함할 수 있다. 제1기판(100P)은 접속 패드(150P) 및 범프(200P)를 포함하여 구성되고, 제2기판(300P)은 범프 랜드(350P)를 포함하여 구성될 수 있다. 범프(200P)는 금속 포스트(220P)와 솔더층(210P)을 포함하여 구성될 수 있다. 금속 포스트(220P)는 접속 패드(150P)에 본딩되고, 접속 패드(150P)로부터 돌출된 형상을 가질 수 있다. 리플로우되기 이전의 솔더층(210P)은 금속 포스트(220P)의 단부(223P)를 덮도록 형성될 수 있다. 리플로우되기 이전의 솔더층(210P)은 금속 포스트(220P)의 단부(223P)와 범프 랜드(350P) 사이에 위치할 수 있다. 솔더층(210P)이 금속 포스트(220P)의 단부(223P) 상에 위치하고 있어, 솔더층(210P)이 리플로우되면서 솔더층(210P)이 원하지 않게 측방향(218P)으로 흐를 가능성이 있다. 이에 따라, 도 11에 제시된 것과 같이, 솔더층(210P)과 이웃하는 다른 솔더층(210P-1)이 서로 연결되는 브리지 불량(210B)이 유발될 수 있다.
도 7을 다시 참조하면, 실시예에 따른 솔더층(210)은 금속 포스트(220)의 삽입 부분(221)의 측면(221S)를 덮고, 금속 포스트(220)의 돌출 부분(222)의 측면(222S)을 드러내도록 형성될 수 있다. 이에 따라, 솔더층(210)은 금속 포스트(220)의 단부(223)와 범프 랜드(350) 사이에 위치하지 않고, 범프 랜드(350)와 금속 포스트(220)의 돌출 부분(220)의 길이만큼 멀리 떨어진 위치에 위치할 수 있다.
도 8에서와 같이 솔더층(210R)이 리플로우되면, 솔더층(210R)은 금속 포스트(220)의 돌출 부분(222)의 측면(222S)을 덮으면서 흘러내릴 수 있다. 솔더층(210R)이 금속 포스트(220)의 단부(223)로부터 멀리 떨어지고 접속 패드(150)에 가까운 위치에 위치하므로, 솔더층(210R)이 아래로 흘러내르는 흐름(210F)이 솔더층(210R)이 측방향으로 흐르는 흐름(210Z) 보다 우세하게 유도될 수 있다. 이에 따라, 솔더층(210R)이 측방향으로 흐르는 흐름(210Z)이 제한되면서, 솔더층(210R)이 리플로우될 수 있다. 이와 같이, 솔더층(210R)이 측방향으로 흐르는 흐름(210Z)을 제한하거나 감소시키면서 솔더층(210R)을 리플로우시킬 수 있어, 도 10에 제시된 브리지 불량(210B)을 억제시키거나 배제시키거나 또는 감소시킬 수 있다.
도 12는 다른 실시예에 따른 반도체 장치(11)를 보여주는 개략적인 단면도이다. 도 12에서 도 2 내지 도 9에 제시된 도면 부호들과 동일하게 제시된 도면 부호들은 실질적으로 동일한 구성 요소들을 지시할 수 있다.
도 12를 참조하면, 다른 실시예에 따른 반도체 장치(11)는 제1기판(100)과 제2기판(1300)을 포함할 수 있다. 제2기판(1300)은 제2기판 몸체부(1310)와 및 범프 랜드(1350)을 포함할 수 있다. 제2기판(1300)은 솔더 레지스트 패턴(1320)을 더 포함할 수 있다. 솔더 레지스트 패턴(1320)은 제4오프닝(1325)를 제공하는 패턴일 수 있다. 제4오프닝(1325) 내에 복수의 범프 랜드(1350)들이 배치될 수 있다. 범프 랜드(1350)는 표면에 오목한 홈(1351)을 포함할 수 있다. 금속 포스트(220)의 단부(223)가 오목한 홈(1351)에 삽입될 수 있다. 금속 포스트(220)의 단부(223)가 오목한 홈(1351)에 삽입되도록, 제1기판(100)이 제2기판(1300) 상에 배치될 수 있다. 이에 따라, 제1기판(100)이 제2기판(1300)에 정렬되는 정확도가 개선될 수 있다.
솔더층(210R)이 리플로우되어 범프 랜드(1350)를 덮으면서, 리플로우되는 솔더 물질이 오목한 홈(1351) 내로 유입될 수 있다. 솔더층(210R)의 일부 부분이 범프 랜드(1350)의 오목한 홈(1351)을 채울 수 있어, 솔더층(210R)이 범프 랜드(1350) 바깥으로 흘러넘치는 것이 제한되거나 감소될 수 있다. 이에 따라, 도 11에 제시된 브리지 불량(210B)은 억제되거나 배제되거나 또는 감소될 수 있다.
도 13는 도 1의 반도체 장치 제조 방법의 범프를 형성하는 단계(S20)를 보여주는 공정 흐름도이다.
도 13를 참조하면, 도 1의 반도체 장치 제조 방법의 범프를 형성하는 단계(S20)는, 링 형상의 제1오프닝을 포함하는 제1레지스트 패턴을 형성하는 단계(S21)와, 제1오프닝 내에 솔더 물질을 채워, 삽입홀을 가지는 링 패턴으로 솔더층을 형성하는 단계(S22)와, 제1레지스트 패턴의 삽입홀을 채우고 있는 부분을 선택적으로 제거하는 단계(S23)와, 삽입홀에 실질적으로 중첩되는 제2오프닝을 포함하는 제2레지스트 패턴을 형성하는 단계(S24), 및 제2오프닝 내에 금속 물질을 채워, 금속 포스트를 형성하는 단계(S25)를 포함할 수 있다.
도 14 내지 도 22는 도 13의 반도체 장치 제조 방법의 범프를 형성하는 단계(S20)의 세부 공정 단계들을 보여주는 개략적인 단면도들이다. 도 14 내지 도 22에서 도 2 내지 도 9에 제시된 도면 부호들과 동일하게 제시된 도면 부호들은 실질적으로 동일한 구성 요소들을 지시할 수 있다. 도 14는 도 13의 반도체 장치 제조 방법의 범프를 형성하는 단계(S20)의 제1레지스트 패턴(400)을 형성하는 단계(S21)를 보여주는 개략적인 단면도이다. 도 15는 도 14의 제1레지스트 패턴(400)의 평면 형상을 보여주는 개략적인 평면도이다.
도 14를 참조하면, 제1기판(100)의 접속 패드(150) 상에 제1레지스트 패턴(400)을 형성할 수 있다. 접속 패드(150) 상에 시드 금속층(230)이 형성되고, 시드 금속층(230) 상에 제1레지스트 패턴(400)이 형성될 수 있다. 제1레지스트 패턴(400)은 제1오프닝(430)을 포함하는 패턴으로 형성될 수 있다.
도 15를 참조하면, 제1오프닝(430)은 도 5에 제시된 솔더층(210)의 패턴 형상을 제공하는 오프닝 형상으로 형성될 수 있다. 솔더층(210)을 링 패턴으로 형성하기 위해서, 제1오프닝(430)은 링 형상으로 형성될 수 있다. 제1레지스트 패턴(400)은 제1부분(410)과 제2부분(420)을 포함할 수 있다. 제1레지스트 패턴(400)의 제1부분(410)은 제1제1오프닝(430)의 외주 형상(outline shape)를 제공하는 패턴 부분일 수 있다. 제1레지스트 패턴(400)의 제2부분(420)은 제1오프닝(430)이 링 형상을 가지도록, 제1오프닝(430) 중앙 부분에 기둥 형상으로 형성된 패턴 부분일 수 있다. 제1레지스트 패턴(400)의 제1부분(410)과 제2부분(420)은 서로 이격된 패턴 부분들로 형성될 수 있다.
도 16은 도 13의 반도체 장치 제조 방법의 범프를 형성하는 단계(S20)의 솔더층을 형성하는 단계(S22)를 보여주는 개략적인 단면도이다.
도 16을 참조하면, 솔더 물질을 도금하는 제1도금 공정을 수행할 수 있다. 시드 금속층(230)을 도금 시드층으로 사용하여, 솔더 물질이 시드 금속층(230)으로부터 도금 및 성장되도록 할 수 있다. 제1레지스트 패턴(400)은 솔더 물질이 도금되는 공정 과정에서, 솔더 물질의 도금을 가이드(guide)하는 도금 레지스트층으로 형성될 수 있다. 제1레지스트 패턴(400)의 제1오프닝(430)에 드러난 시드 금속층(230) 부분으로부터, 솔더 물질이 제1오프닝(430) 내를 채우도록 도금 및 성장될 수 있다. 솔더 물질이 제1오프닝(430) 내를 채워, 제1오프닝(430) 내에 제1오프닝(430)의 형상을 따르는 패턴 형상을 가지는 솔더층(210)이 형성될 수 있다. 솔더층(210)은 삽입홀(도 5의 211)을 가지는 링 패턴으로 형성될 수 있다. 솔더 물질은 제1오프닝(430)을 부분적으로 채우도록 도금될 수 있다. 또는, 솔더 물질은 제1오프닝(430)을 실질적으로 완전히 채우도록 도금될 수 있다.
도 17 및 도 18은 도 13의 반도체 장치 제조 방법의 범프를 형성하는 단계(S20)의 제1레지스트 패턴(400)의 제2부분(420)을 선택적으로 제거하는 단계(S23)을 보여주는 개략적인 도면들이다. 도 17은 제1레지스트 패턴(400)의 제2부분(420)을 노광(exposure)하는 단계를 보여주는 개략적인 도면이다. 도 18은 노광된 제1레지스트 패턴(400)의 제2부분(420)을 현상하는 단계를 보여주는 개략적인 단면도이다.
도 17을 참조하면, 제1레지스트 패턴(400)의 제2부분(420)을 선택적으로 노광할 수 있다. 제1레지스트 패턴(400)의 제2부분(420)은 솔더층(210)의 삽입홀(211)을 채우고 있는 부분일 수 있다. 솔더층(210)의 삽입홀(211)을 드러내기 위해서, 솔더층(210)의 삽입홀(211)을 채우고 있는 제1레지스트 패턴(400)의 제2부분(420)을 제거하는 것이 요구된다. 제1레지스트 패턴(400)의 제2부분(420)을 제거하기 위해서, 삽입홀(211)을 채우고 있는 제1레지스트 패턴(400)의 제2부분(420)에 노광 광(550)을 조사할 수 있다. 노광 광(550)을 제1레지스트 패턴(400)의 제2부분(420)에 선택적으로 조사하기 위해서, 레티클(reticle) 또는 노광 마스크(exposure mask: 500)를 제1레지스트 패턴(400) 상에 도입할 수 있다. 노광 마스크(500)는 제1레지스트 패턴(400)의 제2부분(420)에 중첩되는 부분에 개구(aperture: 510)를 가질 수 있다. 노광 광(550)은 개구(510)를 지나 제1레지스트 패턴(400)의 제2부분(420)에 도달할 수 있다. 개구(510) 이외의 노광 마스크(500)의 몸체 부분은 노광 광(550)을 차단할 수 있다.
제1레지스트 패턴(400)의 제2부분(420)은 노광 광(550)에 의해서 노광될 수 있다. 노광된 제1레지스트 패턴(400)의 제2부분(420)은, 도 18에 제시된 것과 같이, 현상(develop)될 수 있다. 현상액을 사용하는 현상 공정에 의해서, 제1레지스트 패턴(400)의 제2부분(420)은 선택적으로 제거될 수 있다. 이에 따라, 솔더층(210)의 삽입홀(211)이 드러나고, 삽입홀(211) 바닥에 시드 금속층(230)의 일부 부분이 드러날 수 있다. 이와 같이 노광 및 현상 공정으로 제1레지스트 패턴(400)의 삽입홀(211)을 채우고 있는 제2부분(420)을 선택적으로 제거할 수 있다(도 13의 S23).
도 19는 도 13의 반도체 장치 제조 방법의 범프를 형성하는 단계(S20)의 제2레지스트 패턴(600)을 형성하는 단계(S24)를 보여주는 개략적인 단면도이다. 도 20은 도 19의 제2레지스트 패턴(600)의 평면 형상을 보여주는 개략적인 평면도이다.
도 19를 참조하면, 제1레지스트 패턴(400)을 상에 제2레지스트 패턴(600)을 형성할 수 있다. 제1레지스트 패턴(400)의 제1부분(410)을 덮고, 솔더층(210)의 일부 부분을 덮으면서, 제2레지스트 패턴(600)이 형성될 수 있다. 제2레지스트 패턴(600)은 솔더층(210)의 삽입홀(211)을 드러내도록 형성될 수 있다. 제2레지스트 패턴(600)은, 도 20에 제시된 것과 같이, 솔더층(210)의 삽입홀(211)을 드러내는 제2오프닝(620)을 포함하는 패턴으로 형성될 수 있다. 제2레지스트 패턴(600)의 제2오프닝(620)이 솔더층(210)의 삽입홀(211)에 실질적으로 중첩되도록, 제2레지스트 패턴(600)이 형성될 수 있다. 제2레지스트 패턴(600)은 삽입홀(221)의 바닥에 위치하는 시드 금속층(230) 부분을 드러내는 패턴으로 형성될 수 있다.
도 21 및 도 22는 도 13의 반도체 장치 제조 방법의 범프를 형성하는 단계(S20)의 금속 포스트(220)를 형성하는 단계(S25)를 보여주는 개략적인 단면도들이다. 도 21은 금속 포스트(220)를 형성하는 단계(S25)를 보여주고, 도 22는 제1 및 제2레지스트 패턴들(400, 600)을 제거하는 단계를 보여준다.
도 21을 참조하면, 금속 물질을 도금하는 제2도금 공정을 수행할 수 있다. 시드 금속층(230)을 도금 시드층으로 사용하여, 제2레지스트 패턴(600)의 제2오프닝(620)에 드러난 시드 금속층(230) 부분으로부터 금속 물질이 도금 및 성장될 수 있다. 구리(Cu)와 같은 금속 물질이 도금될 수 있다. 금속 물질이 제2오프닝(620)을 채워, 제2오프닝(620) 내에 금속 포스트(220)가 형성될 수 있다.
금속 포스트(220)를 형성한 이후에, 도 22에 제시된 것과 같이, 제1 및 제2레지스트 패턴들(400, 600)을 제거할 수 있다. 제1 및 제2레지스트 패턴들(400, 600)이 제거되면서, 하부의 시드 금속층(230)의 일부 부분(230B)이 드러날 수 있다. 드러난 시드 금속층(230)의 일부 부분(230B)을 선택적으로 식각하거나 제거할 수 있다. 시드 금속층(230)의 솔더층(210) 및 금속 포스트(220)에 중첩된 다른 부분(230A)은 잔류될 수 있다. 이와 같은 세부 공정 과정으로 범프(도 3의 200)들을 제1기판(100)에 형성할 수 있다.
이제까지 본 개시에 대하여 실시예들을 중심으로 살펴보았다. 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자는 본 개시가 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 개시의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 개시에 포함된 것으로 해석되어야 할 것이다.
100, 300: 기판,
150: 접속 패드,
200: 범프,
210: 솔더층,
220: 금속 포스트,
350: 범프 랜드.

Claims (20)

  1. 접속 패드를 포함한 제1기판을 형성하는 단계;
    상기 접속 패드에 솔더층 및 상기 솔더층으로부터 돌출된 금속 포스트를 포함하는 범프를 형성하는 단계;
    범프 랜드(bump land)를 포함한 제2기판을 형성하는 단계;
    상기 금속 포스트의 단부가 상기 범프 랜드에 접촉하도록 상기 제1기판을 상기 제2기판 상에 배치하는 단계; 및
    상기 솔더층을 리플로우(reflow)시켜 상기 금속 포스트를 상기 범프 랜드에 상호연결(interconnection)시키는 단계를 포함하는 반도체 장치 제조 방법.
  2. 제1항에 있어서,
    상기 제1기판은
    반도체 다이를 포함하는 반도체 장치 제조 방법.
  3. 제2항에 있어서,
    상기 제2기판은
    상기 반도체 다이가 실장되는 패키지 기판을 포함하는 반도체 장치 제조 방법.
  4. 제1항에 있어서,
    상기 솔더층은
    상기 접속 패드 상에 삽입홀(inserting hole)을 가지는 링 패턴(ring pattern)으로 형성되는 반도체 장치 제조 방법.
  5. 제4항에 있어서,
    상기 금속 포스트는
    상기 링 패턴의 상기 삽입홀에 삽입되는 삽입 부분; 및
    상기 삽입 부분으로부터 연장되고 상기 링 패턴 바깥으로 돌출되는 돌출 부분을 포함하는 반도체 장치 제조 방법.
  6. 제5항에 있어서,
    상기 솔더층을 리플로우시키는 단계는
    상기 솔더층이 상기 금속 포스트의 상기 돌출 부분의 측면을 덮도록 흘러내려서 상기 범프 랜드와 본딩(bonding)하는 단계를 포함하는 반도체 장치 제조 방법.
  7. 제1항에 있어서,
    상기 솔더층을 리플로우시키는 단계는
    상기 솔더층이 상기 금속 포스트의 측면을 따라 흘러내려
    상기 금속 포스트쪽으로 만곡된 상기 솔더층의 측면이 형성되도록 수행되는 반도체 장치 제조 방법.
  8. 제1항에 있어서,
    상기 범프 랜드는
    오목한 홈을 포함하고,
    상기 제1기판은 상기 금속 포스트의 단부가 상기 오목한 홈에 삽입되도록 상기 제2기판 상에 배치되는 반도체 장치 제조 방법.
  9. 제1항에 있어서,
    상기 솔더층은
    주석(Sn) 또는 주석-은(SnAg) 합금 또는 주석-은-금(AuSnAg) 합금을 포함하는 반도체 장치 제조 방법.
  10. 제1항에 있어서,
    상기 금속 포스트는
    구리(Cu)를 포함하는 반도체 장치 제조 방법.
  11. 제1항에 있어서,
    상기 범프를 형성하는 단계는
    상기 제1기판의 상기 접속 패드 상에 링 형상의 제1오프닝(opening)을 포함하는 제1레지스트 패턴을 형성하는 단계;
    상기 제1오프닝 내에 솔더 물질을 채워, 삽입홀을 가지는 링 패턴으로 상기 솔더층을 형성하는 단계;
    상기 제1레지스트 패턴의 상기 삽입홀을 채우고 있는 부분을 선택적으로 제거하는 단계;
    상기 삽입홀에 실질적으로 중첩되는 제2오프닝을 포함하는 제2레지스트 패턴을 형성하는 단계; 및
    상기 제2오프닝 내에 금속 물질을 채워 상기 금속 포스트를 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  12. 제11항에 있어서,
    상기 제1레지스트 패턴을 형성하는 단계 이전에,
    상기 제1기판의 상기 접속 패드를 덮고 상기 제1기판 상으로 연장된 시드 금속층(seed metal layer)을 형성하는 단계를 더 포함하는 반도체 장치 제조 방법.
  13. 제11항에 있어서,
    상기 솔더층은 상기 솔더 물질이 도금(plating)되어 형성되는 반도체 장치 제조 방법.
  14. 제11항에 있어서,
    상기 금속 포스트는
    상기 금속 물질이 도금되어 형성되는 반도체 장치 제조 방법.
  15. 제11항에 있어서,
    상기 제1레지스트 패턴의 상기 삽입홀을 채우고 있는 부분을 선택적으로 제거하는 단계는
    상기 제1레지스트 패턴의 상기 삽입홀을 채우고 있는 부분에 노광 광을 선택적으로 조사하는 노광(exposure) 단계; 및
    상기 제1레지스트 패턴의 상기 노광된 부분을 현상(develop)하는 단계를 포함하는 반도체 장치 제조 방법.
  16. 접속 패드를 포함한 기판을 형성하는 단계;
    상기 기판의 상기 접속 패드 상에 링 형상의 제1오프닝을 포함하는 제1레지스트 패턴을 형성하는 단계;
    상기 제1오프닝 내에 솔더 물질을 채워, 삽입홀을 가지는 솔더층의 링 패턴을 형성하는 단계;
    상기 제1레지스트 패턴의 상기 삽입홀을 채우고 있는 부분을 선택적으로 제거하는 단계;
    상기 삽입홀에 실질적으로 중첩되는 제2오프닝을 포함하는 제2레지스트 패턴을 형성하는 단계; 및
    상기 제2오프닝 내에 금속 물질을 채워, 상기 삽입홀에 삽입 부분이 삽입되고 상기 솔더층의 링 패턴 바깥으로 돌출 부분이 돌출된 금속 포스트를 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  17. 제16항에 있어서,
    상기 제1레지스트 패턴을 형성하는 단계 이전에,
    상기 제1기판의 상기 접속 패드를 덮고 상기 제1기판 상으로 연장된 시드 금속층을 형성하는 단계를 더 포함하는 반도체 장치 제조 방법.
  18. 제16항에 있어서,
    상기 솔더층은 상기 솔더 물질이 도금(plating)되어 형성되는 반도체 장치 제조 방법.
  19. 제16항에 있어서,
    상기 금속 포스트는
    상기 금속 물질이 도금되어 형성되는 반도체 장치 제조 방법.
  20. 제16항에 있어서,
    상기 제1레지스트 패턴의 상기 삽입홀을 채우고 있는 부분을 선택적으로 제거하는 단계는
    상기 제1레지스트 패턴의 상기 삽입홀을 채우고 있는 부분에 노광 광을 선택적으로 조사하는 노광(exposure) 단계; 및
    상기 제1레지스트 패턴의 상기 노광된 부분을 현상(develop)하는 단계를 포함하는 반도체 장치 제조 방법.
KR1020210101168A 2021-08-02 2021-08-02 범프 상호연결 구조를 포함한 반도체 장치 제조 방법 KR20230019543A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210101168A KR20230019543A (ko) 2021-08-02 2021-08-02 범프 상호연결 구조를 포함한 반도체 장치 제조 방법
US17/548,205 US12002783B2 (en) 2021-08-02 2021-12-10 Methods of manufacturing semiconductor device with bump interconnection
CN202210048846.7A CN115701646A (zh) 2021-08-02 2022-01-17 制造具有凸块互连件的半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210101168A KR20230019543A (ko) 2021-08-02 2021-08-02 범프 상호연결 구조를 포함한 반도체 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20230019543A true KR20230019543A (ko) 2023-02-09

Family

ID=85038633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210101168A KR20230019543A (ko) 2021-08-02 2021-08-02 범프 상호연결 구조를 포함한 반도체 장치 제조 방법

Country Status (3)

Country Link
US (1) US12002783B2 (ko)
KR (1) KR20230019543A (ko)
CN (1) CN115701646A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806045B2 (en) * 2013-08-29 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
KR20160095520A (ko) 2015-02-03 2016-08-11 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 이들의 제조방법

Also Published As

Publication number Publication date
CN115701646A (zh) 2023-02-10
US20230034877A1 (en) 2023-02-02
US12002783B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
US20210384120A1 (en) Semiconductor packages and methods of forming same
CN107689333B (zh) 半导体封装件及其形成方法
US7670939B2 (en) Semiconductor chip bump connection apparatus and method
KR20160004065A (ko) 반도체 패키지 및 이의 제조방법
TWI737054B (zh) 半導體結構、封裝結構及形成半導體結構的方法
KR20200136489A (ko) 오프셋 3d 구조를 갖는 멀티-칩 패키지
KR20100102635A (ko) 언더 범프 라우팅 층 방법 및 장치
CN102263074A (zh) 系统级封装
US11984425B2 (en) Semiconductor package
US7410824B2 (en) Method for solder bumping, and solder-bumping structures produced thereby
TW202205581A (zh) 偏心接合結構及其製造方法
US7906377B2 (en) Fabrication method of circuit board
KR20230019543A (ko) 범프 상호연결 구조를 포함한 반도체 장치 제조 방법
KR102310979B1 (ko) 제한된 솔더 상호 연결 패드들을 가진 회로 보드 및 그 제조 방법
KR20220150093A (ko) 반도체 패키지
JP2007103855A (ja) 半導体装置用基板および半導体装置
US20240234302A1 (en) Semiconductor packages and methods of forming same
TWI831749B (zh) 封裝件基板及其製造方法
US10573588B2 (en) Package substrate and semiconductor package including the same
CN117641723A (zh) 印刷电路板
JP2023079160A (ja) プリント回路基板及びその製造方法
KR20220022302A (ko) 반도체 패키지 및 그 제조 방법
TW202205582A (zh) 偏心接合結構及其製造方法
JP4903123B2 (ja) 半導体装置の製造方法
JP2012195418A (ja) 半導体装置の製造方法