JP4903123B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4903123B2 JP4903123B2 JP2007335725A JP2007335725A JP4903123B2 JP 4903123 B2 JP4903123 B2 JP 4903123B2 JP 2007335725 A JP2007335725 A JP 2007335725A JP 2007335725 A JP2007335725 A JP 2007335725A JP 4903123 B2 JP4903123 B2 JP 4903123B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- wiring layer
- resin post
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
WLCSPにおいてチップの小型化及び端子数の増加に対応するには再配線の微細化が必要である。しかしながら、従来よりも微細な再配線を形成するには多大な開発工数を要する。また、2層配線を形成する場合、2つの配線層の間に配される絶縁樹脂層の厚みが厚くなるほど、段差が大きくなり、2つの配線層を結合させる微細孔(ビア)の形成が困難となっていた。
WLCSPにおいてチップの小型化及び端子数の増加に対応するには再配線の微細化が必要である。しかしながら、従来よりも微細な再配線を形成するには多大な開発工数を要する。
本発明の請求項2に記載の半導体装置の製造方法は、請求項1において、前記工程Cの後に、前記微細孔を通じて前記第一配線層と前記第二配線層とを電気的に接続する工程Eを、さらに備えたことを特徴とする。
半導体装置1A(1)は、一面に電極3が配された半導体基板2と、半導体基板2の一面上に配され電極3を露出する開口部4aを備えた絶縁樹脂層4と、絶縁樹脂層4上に配され電極3と電気的に接続された第一配線層(導電部)5と、絶縁樹脂層4上であって第一配線層5の一部に少なくとも重なるように配され、面状をなす第一頂部6bを備えた突起状の第一樹脂ポスト6B(6)と、半導体基板2の一面側であって第一樹脂ポスト6B(6)の周囲の少なくとも一部に配され微細孔7a(ビア)を備えた第一傾斜層7と、少なくとも第一頂部6b上に配された第二配線層8B(8)と、第二配線層8B(8)が配された第一頂部6bに載置されたはんだバンプ9B(9)と、封止層10と、を備えている。
絶縁樹脂層4は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部4aは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
封止層10は、電子部品、電極3および第一樹脂ポスト6を保護するためのもので、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは5〜50μm程度である。
本発明では、基板上に形成した第一配線層5の一部に少なくとも重なるように、面状をなす第一頂部6bを備えた突起状の第一樹脂ポスト6B(6)を形成し、少なくとも前記第一頂部6b上に第二配線層8B(8)を形成している。このように第一配線層5に重なるように樹脂ポストを形成することで、樹脂ポストの応力緩和能力を保ちつつ、樹脂ポスト周辺の制約がなくなるだけでなく、樹脂ポスト直下にも再配線を形成できるため、該樹脂ポスト近辺に微細な再配線を高密度に形成することができる。これにより本発明では、ウエハレベルCSPにおいて、チップの小型化及び端子数の増加に対応することが可能な半導体装置の製造方法を提供することができる。
以下、各工程について詳細に説明する。
また、半導体基板2上に、窒化珪素等からなるパッシベーション膜(図示せず)を形成する。このパッシベーション膜の上記電極3に整合する位置には開口部が形成されており、電極3が露出している。
絶縁樹脂層4は、電極3と整合する位置に形成された開口部4aを有する。絶縁樹脂層4は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば1〜30μmである。
絶縁樹脂層4は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部4aは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
絶縁樹脂層4上に、蒸着法、塗付法、化学気相成長法、無電解めっき法などによりシード層(図示せず)を形成する。
シード層は、絶縁樹脂層4との密着性を確保するための密着層となる下層と、第一配線層5の形成時の給電に使用される給電層となる上層とから構成される。また、シード層は、第一配線層5が絶縁樹脂層4に侵入拡散するのを防止するものである。第一配線層5が絶縁樹脂層4に侵入拡散すると、密着性が著しく損なわれる。
給電層には、例えば、銅、クロム、アルミ、チタン、チタン−タングステン合金、金などが用いられ、その厚みは100〜3000nmであることが好ましい。
このようにして形成される第一配線層5の厚みは3〜50μmであることが好ましい。
スピンコート法、キャスティング法、ラミネート法、ディスペンス法等により、半導体基板2の全面に感光性の液状樹脂を塗布・乾燥して樹脂層を形成し、この樹脂層をフォトリソグラフィ技術によってパターニングし、面状をなす第一頂部6a、6bを備える円錐台状の第一樹脂ポスト6A、6B(6)を形成する。なお、フォトリソグラフィの過程においてポジ型レジストを用いることによって、第一樹脂ポスト6を円錐台状に形成することができる。
このようにして形成される第一樹脂ポスト6の厚みは2〜100μm程度、直径は50〜500μm程度である。
第二配線層8は、上述した第一配線層5と同様にして形成することができる。また、Cuめっき層上に、例えばNiおよびAuめっき層を、該第二配線層8上に形成するはんだバンプ9の濡れ性向上のために形成しても良い。
この工程は通常、上記工程Cと同時に行われる。すなわち、第二配線層8A、8B(8)を一緒に形成する際に、微細孔7a内にもめっき層を形成することで、第一配線層5と第二配線層8A(8)とを電気的に接続される。その結果、第二配線層8が、電極3と電気的に接続される。
なお、この工程は図4(a)に示すように、多段階に分けて行ってもよい。すなわち、たとえば、まず第二配線層8B(8)のみを形成する。次に、第一傾斜層7の厚み方向に延びる微細孔7aを形成し、微細孔7aの底部に第一配線層5の一部が露呈された状態とした後、前記第二配線層8A(8)を形成する。これにより、第一傾斜層7に形成された微細孔7aを通じて前記第一配線層5と前記第二配線層8とを電気的に接続する(工程E)。その結果、第二配線層8が、電極3と電気的に接続される。
その後、第一傾斜層7及び第二配線層8上に封止層10を形成する。封止層10は、例えば感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。
次いで、封止層10の開口部10aにより露出された第二配線層8上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだボールを形成する。その後、リフロー炉を用いてはんだボールを溶融させ、第二配線層8上に、はんだバンプ9を形成する。
以上のようにして図1に示したような半導体装置1A(1)が得られる。
図6及び図7は、第一樹脂ポスト6を内包するように、該第二頂部20aを備えた突起状の第二樹脂ポスト20を形成したものである。これにより、絶縁樹脂層4上に第一配線層5、第一頂部6a上に第二配線層8、第二頂部20上に第三配線層21をそれぞれ形成することができる。その結果、再配線をさらに高密度化することができる。
上述した半導体装置1Aの製造方法において説明した(1)〜(6)までは同様にして行うことができるので、説明は省略する。ただし、(6)工程Cにおいて、第二配線層8を第一樹脂ポスト6上に形成する。
このようにして製造される半導体装置では、設計の自由度がさらに向上し、再配線をより高密度化することができる。その結果、ウエハレベルCSPにおいて、チップの小型化及び端子数の増加に対応することが可能である。
Claims (2)
- 少なくとも一面に電極を備えた半導体基板上に、第一配線層を形成する工程Aと、
前記半導体基板上であって前記第一配線層の一部に少なくとも重なるように、面状をなす第一頂部を備えた突起状の第一樹脂ポストを形成する工程Bと、
少なくとも前記第一頂部上に第二配線層を形成する工程Cと、を備え、
前記工程Bと前記工程Cとの間に、前記第一樹脂ポストの周囲の少なくとも一部に、第一樹脂ポストよりも離れたところの上面が前記第一頂部よりも低くなるような形態として、絶縁樹脂からなり微細孔を有する第一傾斜層を形成する工程Dを、さらに備えたことを特徴とする半導体装置の製造方法。 - 前記工程Cの後に、前記微細孔を通じて前記第一配線層と前記第二配線層とを電気的に接続する工程Eを、さらに備えたことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335725A JP4903123B2 (ja) | 2007-12-27 | 2007-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335725A JP4903123B2 (ja) | 2007-12-27 | 2007-12-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158747A JP2009158747A (ja) | 2009-07-16 |
JP4903123B2 true JP4903123B2 (ja) | 2012-03-28 |
Family
ID=40962436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007335725A Expired - Fee Related JP4903123B2 (ja) | 2007-12-27 | 2007-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4903123B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4265575B2 (ja) * | 2005-06-21 | 2009-05-20 | セイコーエプソン株式会社 | 半導体チップおよび電子機器 |
-
2007
- 2007-12-27 JP JP2007335725A patent/JP4903123B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009158747A (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3879816B2 (ja) | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 | |
JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
JP5222459B2 (ja) | 半導体チップの製造方法、マルチチップパッケージ | |
KR100659527B1 (ko) | 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조 | |
US20110221069A1 (en) | Semiconductor device and method of manufacturing the same | |
US20180135185A1 (en) | Fabrication method of substrate having electrical interconnection structures | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
TW201143002A (en) | Semiconductor structure and method of forming semiconductor device | |
US20070111499A1 (en) | Wafer redistribution structure with metallic pillar and method for fabricating the same | |
JP2010245509A (ja) | 半導体装置 | |
US20230120191A1 (en) | Semiconductor device, circuit board structure and manufacturing method thereof | |
JP2009124042A (ja) | 半導体装置 | |
KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
KR100826989B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
TW202021077A (zh) | 高密度基板及具有其之堆疊矽封裝組件 | |
CN114883196A (zh) | 半导体器件及其制造方法 | |
JP2006303036A (ja) | 半導体装置 | |
JP2004153249A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4903123B2 (ja) | 半導体装置の製造方法 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
KR20070006110A (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
JP2008227161A (ja) | 半導体装置 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004172163A (ja) | 半導体装置及びその製造方法 | |
JP2010192938A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120104 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |