JP2023044841A - 基板ユニットおよび半導体装置 - Google Patents

基板ユニットおよび半導体装置 Download PDF

Info

Publication number
JP2023044841A
JP2023044841A JP2021152927A JP2021152927A JP2023044841A JP 2023044841 A JP2023044841 A JP 2023044841A JP 2021152927 A JP2021152927 A JP 2021152927A JP 2021152927 A JP2021152927 A JP 2021152927A JP 2023044841 A JP2023044841 A JP 2023044841A
Authority
JP
Japan
Prior art keywords
wire
row
circuit board
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021152927A
Other languages
English (en)
Inventor
克也 村上
Katsuya Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021152927A priority Critical patent/JP2023044841A/ja
Priority to US17/693,886 priority patent/US12080677B2/en
Publication of JP2023044841A publication Critical patent/JP2023044841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Figure 2023044841000001
【課題】回路基板から半導体装置を剥離させやすい基板ユニットおよび半導体装置を提供することである。
【解決手段】実施形態の基板ユニットは、回路基板と、半導体装置と、ワイヤーとを備える。前記半導体装置は、前記回路基板に面する底面と、前記回路基板と前記底面との間に配置されて前記回路基板に接合された複数の接合部品とを有する。前記ワイヤーは、前記基板と前記底面との間に配置されている。前記複数の接合部品は、第１方向に２つ以上の接合部品が並ぶ第１列と、前記第１方向とは交差した第２方向において前記第１列から離れ、前記第１方向に２つ以上の接合部品が並ぶ第２列とを含む。前記ワイヤーは、前記第１列と前記第２列との間に配置された第１部分を含むとともに、前記複数の接合部品に含まれる１つの接合部品と比べて強度が高い。
【選択図】図４

Description

本発明の実施形態は、基板ユニットおよび半導体装置に関する。
回路基板に実装可能に構成される半導体記憶装置が知られている。半導体記憶装置が回路基板に実装された基板ユニットがある。一般的に半導体記憶装置は、回路基板に半田を介して実装される。基板ユニットの製造や修理において、回路基板に実装された半導体記憶装置を取り外す必要性が生じる。半田を介して実装された半導体記憶装置を回路基板から熱負荷をかけずに取り外すことは容易でない。基板ユニットの製造や修理において、回路基板から半導体記憶装置を容易に剥離できることが求められる。
特開２００２－００９２０９号公報
本発明が解決しようとする課題は、回路基板から半導体装置を剥離させやすい基板ユニットおよび半導体装置を提供することである。
実施形態の基板ユニットは、回路基板と、半導体装置と、ワイヤーとを備える。前記半導体装置は、前記回路基板に面する底面と、前記回路基板と前記底面との間に配置されて前記回路基板に接合された複数の接合部品とを有する。前記ワイヤーは、前記基板と前記底面との間に配置されている。前記複数の接合部品は、第１方向に２つ以上の接合部品が並ぶ第１列と、前記第１方向とは交差した第２方向において前記第１列から離れ、前記第１方向に２つ以上の接合部品が並ぶ第２列とを含む。前記ワイヤーは、前記第１列と前記第２列との間に配置された第１部分を含むとともに、前記複数の接合部品に含まれる１つの接合部品と比べて強度が高い。
第１実施形態の電子機器を示す断面図。 第１実施形態の基板ユニットの一部を示す断面図。 図２中に示されたＦ３線で囲まれた領域を拡大して示す断面図。 第１実施形態の半導体記憶装置の底面およびワイヤーを示す下面図。 第１実施形態の基板ユニットの製造方法を説明するための断面図。 第１実施形態の基板ユニットの製造方法を説明するための平面図。 第１実施形態の半導体記憶装置の剥離方法を説明するための下面図。 第１実施形態の半導体記憶装置の剥離方法を説明するための下面図。 第１実施形態の基板ユニットの製造方法の変形例を説明するための断面図。 第２実施形態の基板ユニットの一部を示す断面図。 第２実施形態の基板ユニットの製造方法を説明するための断面図。 第３実施形態の基板ユニットの一部を示す断面図。 第３実施形態の半導体記憶装置の底面を示す下面図。 第４実施形態の半導体記憶装置の底面およびワイヤーを示す下面図。 第５実施形態の半導体記憶装置の底面およびワイヤーを示す下面図。 第６実施形態の半導体記憶装置の底面およびワイヤーを示す下面図。 第７実施形態の基板ユニットの一部を示す断面図。 第８実施形態の基板ユニットの一部を示す断面図。 第８実施形態の基板ユニットの製造方法を説明するための断面図。 第８実施形態の第２変形例の基板ユニットの一部を示す断面図。
以下、実施形態の基板ユニットおよび半導体記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。「平行」、「直交」、または「同じ」とは、それぞれ「略平行」、「略直交」、または「略同じ」である場合も含み得る。「接続」とは、構造的な接続に限定されず、電気的な接続も含み得る。すなわち「接続」とは、複数の要素が直接に接続される場合に限定されず、複数の要素が別の要素を間に介在させて接続される場合も含み得る。「固定」とは、複数の要素が直接に固定される場合に限定されず、複数の要素が別の要素を間に介在させて固定される場合も含み得る。
先に、＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向、＋Ｚ方向、および－Ｚ方向について定義する。＋Ｘ方向、－Ｘ方向、＋Ｙ方向、および－Ｙ方向は、後述する回路基板１０の表面に沿う方向である。＋Ｘ方向は、後述する半導体記憶装置３０の第４側面３１ｄから第３側面３１ｃに向かう方向である（図４参照）。－Ｘ方向は、＋Ｘ方向とは反対方向である。＋Ｘ方向と－Ｘ方向とを区別しない場合は、単に「Ｘ方向」と称する。＋Ｙ方向および－Ｙ方向は、Ｘ方向と交差する（例えば直交する）方向である。＋Ｙ方向は、半導体記憶装置３０の第２側面３１ｂから第１側面３１ａに向かう方向である（図４参照）。－Ｙ方向は、＋Ｙ方向とは反対方向である。＋Ｙ方向と－Ｙ方向とを区別しない場合は、単に「Ｙ方向」と称する。＋Ｚ方向および－Ｚ方向は、Ｘ方向およびＹ方向と交差する（例えば直交する）方向であり、回路基板１０の厚さ方向である（図１参照）。＋Ｚ方向は、回路基板１０から半導体記憶装置３０に向かう方向である。－Ｚ方向は、＋Ｚ方向とは反対方向である。＋Ｚ方向と－Ｚ方向とを区別しない場合は、単に「Ｚ方向」と称する。以下では説明の便宜上、「＋Ｚ方向」を「上」、「－Ｚ方向」を「下」と称する場合がある。ただし、これら表現は重力方向を規定するものではない。Ｘ方向は、「第１方向」の一例である。Ｙ方向は、「第２方向」の一例である。
（第１実施形態）
＜１．電子機器＞
まず、基板ユニット３を含む電子機器１について説明する。
図１は、第１実施形態の電子機器１を示す断面図である。電子機器１は、例えば、ノート型パーソナルコンピュータのような情報処理装置である。ただし、電子機器１は、上記例に限定されず、据置型のパーソナルコンピュータや、サーバ装置、モバイル型の情報端末機器、車載装置など各種の情報処理装置が適宜該当する。電子機器１は、例えば、箱状の筐体２と、筐体２に収容された基板ユニット３とを有する。基板ユニット３は、後述する半導体記憶装置３０を含む。半導体記憶装置３０は、種々の情報を記憶可能である。このため、半導体記憶装置３０、または基板ユニット３は、「ストレージ装置」または「メモリシステム」と称されてもよい。
＜２．基板ユニット＞
＜２．１ 基板ユニットの全体構成＞
次に、基板ユニット３について説明する。基板ユニット３は、例えば、回路基板１０、１つ以上（例えば複数）の電子部品２０、半導体記憶装置３０、およびワイヤー５０を備えている。なお、ワイヤー５０は、回路基板１０または半導体記憶装置３０の一部として設けられていてもよい。
回路基板１０は、例えば電子機器１のマザーボードであるが、これに限定されない。回路基板１０は、ガラスエポキシ樹脂のような絶縁体と、配線パターンとを有するプリント回路基板またはプリント配線基板である。配線パターンは、絶縁体の表層および内層に設けられた導体である。
電子部品２０は、回路基板１０に実装されている。電子部品２０は、例えば、ＣＰＵ（Central Processing Unit）のようなホストコントローラ、ホストメモリ、ホストブリッジ、または電源回路部品などである。ただし、電子部品２０は、上記例に限定されない。回路基板１０及び電子部品２０は、ホスト装置Ｈの一部を構成する。
半導体記憶装置３０は、回路基板１０に実装されている。半導体記憶装置３０は、例えば、ホスト装置Ｈのホストコントローラから受け取るデータを不揮発に記憶する記憶装置である。本実施形態では、半導体記憶装置３０は、ＢＧＡ（Ball Grid Array）型の半導体パッケージである。半導体記憶装置３０は、回路基板１０に面する底面３１ｅを含む本体部３１と、本体部３１の底面３１ｅに設けられた複数の半田ボール３２とを含む。半導体記憶装置３０は、「半導体装置」の一例である。なお、半導体装置は、半導体記憶装置３０に限らず、例えば記憶機能を有しない半導体装置でもよい。
半田ボール３２は、「接合部品」の一例である。なお、接合部品は、半田ボール３２に限らず、別の材料による接合部品（金バンプなど）でもよい。また、複数の半田ボール３２（複数の接合部品）は、半導体記憶装置３０（半導体装置）の一部として設けられることに代えて、半導体記憶装置３０とは異なる別部品として設けられてもよい。以下では、「半導体記憶装置３０の本体部３１の底面３１e」を単に「半導体記憶装置３０の底面３１e」と称する場合がある。半導体記憶装置３０については、詳しく後述する。
ワイヤー５０は、回路基板１０と半導体記憶装置３０の底面３１eとの間に配置されている。ワイヤー５０は、回路基板１０から半導体記憶装置３０を剥離させる場合に、複数の半田ボール３２を破壊するために用いられる。ワイヤー５０については、詳しく後述する。
＜２．２ 半導体記憶装置＞
図２は、基板ユニット３の一部を示す断面図である。図３は、図２中に示されたＦ３線で囲まれた領域を拡大した断面図である。回路基板１０は、回路基板１０の外部に露出する複数のパッド１１と、複数のパッド１１に対応する領域を除いて回路基板１０の表面に設けられた絶縁層１２（例えばソルダーレジスト層）とを有する。
半導体記憶装置３０は、上述したように、本体部３１と、複数の半田ボール３２とを有する。本体部３１は、例えば、回路基板４１（以下では区別のため「パッケージ基板４１」と称する）、１つ以上の半導体メモリ部品４２、コントローラ部品４３、および封止樹脂部４４を有する。すなわち、半導体記憶装置３０は、コントローラ部品４３を含むＢＧＡ－ＳＳＤ（Ball Grid Array type Solid State Drive）である。半導体記憶装置３０は、ＤＲＡＭ（Dynamic Random Access Memory）を含んでもよい。ただし、半導体記憶装置３０は、上記例に限定されない。例えば、半導体記憶装置３０は、コントローラ部品４３およびＤＲＡＭを有さずに、１つ以上の半導体メモリ部品４２を含む半導体パッケージでもよい。
パッケージ基板４１は、Ｚ方向で回路基板１０から離れるとともに、回路基板１０と平行に配置されている。パッケージ基板４１は、ガラスエポキシ樹脂のような絶縁体と、絶縁体の表層および内層に設けられた配線パターンとを有するプリント回路基板またはプリント配線基板である。パッケージ基板４１は、第１面４１ａと、第２面４１ｂとを有する。第１面４１ａは、－Ｚ方向に向いた面であり、回路基板１０に面する。第２面４１ｂは、＋Ｚ方向に向いた面である。
パッケージ基板４１の第１面４１ａには、複数のパッド４５と、絶縁層４６（例えばソルダーレジスト層、図３参照）とが設けられている。複数のパッド４５は、パッケージ基板４１の外部に露出する。絶縁層４６は、複数のパッド４５に対応する領域を除いてパッケージ基板４１の第１面４１ａを覆う。複数のパッド４５および絶縁層４６の表面は、半導体記憶装置３０の底面３１eを形成している。パッケージ基板４１の第２面４１ｂには、複数のパッド４７が設けられている。
半導体メモリ部品４２は、パッケージ基板４１の第２面４１ｂに実装されている。図２に示す例では、複数の半導体メモリ部品４２は、互いに積層された状態で、パッケージ基板４１の第２面４１ｂ上に載置されている。半導体メモリ部品４２は、複数のボンディングワイヤーＢＷ１を介して、パッケージ基板４１の第２面４１ｂの複数のパッド４７に接続されている。半導体メモリ部品４２は、「半導体部品」の一例である。
コントローラ部品４３は、パッケージ基板４１の第２面４１ｂに実装されている。コントローラ部品４３は、複数のボンディングワイヤーＢＷ２を介して、パッケージ基板４１の第２面４１ｂの複数のパッド４７に接続されている。コントローラ部品４３は、ホスト装置Ｈ（一例ではホストコントローラ）に対する接続用のインターフェイス回路を含む。コントローラ部品４３は、パッケージ基板４１に含まれる配線およびボンディングワイヤーＢＷ１，ＢＷ２を介して、半導体メモリ部品４２と接続される。コントローラ部品４３は、ホスト装置Ｈから受け取る命令に基づき、半導体メモリ部品４２に対するデータの書き込み、読み出し、および消去を実行する。コントローラ部品４３は、「半導体部品」の別の一例である。
封止樹脂部４４は、パッケージ基板４１の第２面４１ｂに設けられ、半導体メモリ部品４２、コントローラ部品４３、およびボンディングワイヤーＢＷ１，ＢＷ２を覆う。すなわち、封止樹脂部４４は、半導体メモリ部品４２、コントローラ部品４３、およびボンディングワイヤーＢＷ１，ＢＷ２を封止する。封止樹脂部４４は、いわゆるモールド樹脂部であり、絶縁性を有する。封止樹脂部４４は、「絶縁部」と称されてもよい。封止樹脂部４４は、例えば、熱硬化性樹脂（エポキシ樹脂など）に対してシリカフィラーが混ぜられた材料で形成されている。
半導体記憶装置３０は、第１側面３１ａ、第２側面３１ｂ、第３側面３１ｃ、および第４側面３１ｄを有する（図４参照）。第１側面３１ａ、第２側面３１ｂ、第３側面３１ｃ、および第４側面３１ｄの各々は、半導体記憶装置３０の外形の一部を含む。第１側面３１ａは、＋Ｙ方向側の端面であり、Ｘ方向に延びている。第２側面３１ｂは、－Ｙ方向側の端面であり、Ｘ方向に延びている。第３側面３１ｃは、＋Ｘ方向側の端面であり、Ｙ方向に延びている。第４側面３１ｄは、－Ｘ方向側の端面であり、Ｙ方向に延びている。第１側面３１ａ、第２側面３１ｂ、第３側面３１ｃ、および第４側面３１ｄの各々は、例えば、封止樹脂部４４の端面およびパッケージ基板４１の端面を含む。
複数の半田ボール３２は、パッケージ基板４１の第１面４１ａの複数のパッド４５に接続するように設けられている。複数の半田ボール３２は、回路基板１０とパッケージ基板４１との間に配置され、回路基板１０の複数のパッド１１に接合されている。複数の半田ボール３２は、例えば、Ｘ方向およびＹ方向に間隔を空けて格子状に配置されている。ただし、複数の半田ボール３２は、完全な格子状に配置されたものに限定されず、パッケージ基板４１の第１面４１ａのなかで部分的に設けられてもよい。複数の半田ボール３２の配置レイアウトについては、ワイヤー５０の説明のなかで詳しく述べる。
＜２．３ ワイヤー＞
次に、ワイヤー５０について説明する。ワイヤー５０は、回路基板１０と半導体基板装置３０のパッケージ基板４１との間に配置されている。上述したようにワイヤー５０は、回路基板１０から半導体記憶装置３０を剥離させる場合に、複数の半田ボール３２を破壊するために用いられる。ワイヤー５０は、半導体記憶装置３０に含まれる個々の半田ボール３２と比べて強度（例えば引張強度［ｋｇｆ／ｍｍ２］）が高い。言い換えると、ワイヤー５０は、半田ボール３２を破壊可能な強度を有する。ここで言う「強度」とは、例えば常温下での強度である。ワイヤー５０は、例えば、ステンレス線またはタングステン線のような金属線、ピアノ線、アモルファス線、アラミド繊維線、炭素繊維線（例えばカーボンナノチューブ線）などが該当し得る。
ワイヤー５０の直径は、例えば、半田ボール３２の直径の半分以下である。例えば、半田ボール３２の直径が２２０［μｍ］である場合、ワイヤー５０の直径は１００［μｍ］以下である。「半田ボールの直径」とは、例えば、半導体基板装置３０が回路基板１０に実装された状態において、半田ボール３２のＸ方向（またはＹ方向）の最大径である。
本実施形態では、ワイヤー５０は、例えば絶縁性を有する。「絶縁性を有する」とは、ワイヤー５０が絶縁材料で形成される場合に加え、導電材料（例えば金属材料）で形成されたワイヤー本体の表面に絶縁層が設けられている場合も含み得る。なお、ワイヤー５０は、絶縁性を有することに代えて、導電性を有してもよい。
ワイヤー５０は、高い熱伝導性を有してもよい。例えば、ワイヤー５０は、銅よりも熱伝導率が高い材料を含む。別の観点では、ワイヤー５０は、封止樹脂部４４に含まれる材料と比べて熱伝導率が高い材料を含む。銅または封止樹脂部４４に含まれる材料と比べて熱伝導率が高い材料は、例えばカーボンナノチューブである。ただし、高い熱伝導性を有する場合のワイヤー５０の材料は、上記例に限定されない。
図３に示すように、ワイヤー５０は、例えば、接着剤６０を介して、半導体記憶装置３０の底面３１eに固定されている。本実施形態では、ワイヤー５０は、接着剤６０を介して、半導体記憶装置３０の絶縁層４６（例えばソルダーレジスト層）の表面に固定されている。
図４は、半導体記憶装置３０の底面３１eおよびワイヤー５０を示す下面図である。
ここで、複数の半田ボール３２の配置レイアウトの一例について説明する。複数の半田ボール３２は、例えば、第１列Ｒ１に配置された複数の半田ボール３２、第２列Ｒ２に配置された複数の半田ボール３２、第３列Ｒ３に配置された複数の半田ボール３２、第４列Ｒ４に配置された複数の半田ボール３２、第５列Ｒ５に配置された複数の半田ボール３２、…、および第Ｎ列（Ｎは６以上の整数）に配置された複数の半田ボール３２を含む。以下では、説明の便宜上、第１列Ｒ１、第２列Ｒ２、第３列Ｒ３、第４列Ｒ４、第５列Ｒ５、…、第Ｎ列ＲＮを、第１ボール列Ｒ１、第２ボール列Ｒ２、第３ボール列Ｒ３、第４ボール列Ｒ４、第５ボール列Ｒ５、…、第Ｎボール列ＲＮと称する。また、第１ボール列Ｒ１、第２ボール列Ｒ２、第３ボール列Ｒ３、第４ボール列Ｒ４、第５ボール列Ｒ５、…、第Ｎボール列ＲＮを互いに区別しない場合は、単に「ボール列Ｒ」と称する。複数のボール列Ｒは、互いに間隔を空けてＹ方向に並んでいる。各ボール列Ｒでは、複数の半田ボール３２がＸ方向に並んでいる。
本実施形態では、ワイヤー５０は、延伸方向の向きを変えながら複数のボール列Ｒの間を延びている。例えば、ワイヤー５０は、第１直線部Ｓ１、第２直線部Ｓ２、第３直線部Ｓ３、第４直線部Ｓ４、第５直線部Ｓ５を含む複数の直線部Ｓと、第１接続部Ｃ１、第２接続部Ｃ２、第３接続部Ｃ３、第４接続部Ｃ４を含む複数の接続部Ｃとを含む。
第１直線部Ｓ１は、Ｙ方向で第１ボール列Ｒ１と第２ボール列Ｒ２との間に配置され、Ｘ方向に延びている。第１直線部Ｓ１は、＋Ｘ方向側および－Ｘ方向側の各々において、第１ボール列Ｒ１および第２ボール列Ｒ２よりも大きくまたは長く延びている。第２直線部Ｓ２は、Ｙ方向で第２ボール列Ｒ２と第３ボール列Ｒ３との間に配置され、Ｘ方向に延びている。第２直線部Ｓ２は、＋Ｘ方向側および－Ｘ方向側の各々において、第２ボール列Ｒ２および第３ボール列Ｒ３よりも大きくまたは長く延びている。他の直線部Ｓについても同様である。すなわち、各直線部Ｓは、Ｙ方向で隣り合う２つのボール列Ｒの間に配置され、Ｘ方向に延びている。各直線部Ｓは、＋Ｘ方向側および－Ｘ方向側の各々において、Ｙ方向で隣り合う２つのボール列Ｒよりも大きくまたは長く延びている。言い換えると、各直線部Ｓは、＋Ｘ方向側および－Ｘ方向側の各々において、Ｙ方向で隣り合う２つのボール列Ｒよりも大きくまたは長く配置されている。第１直線部Ｓ１は、「第１部分」の一例である。第２直線部Ｓ２は、「第２部分」の一例である。
第１接続部Ｃ１は、第２ボール列Ｒ２よりも－Ｘ方向側に位置し、Ｙ方向に延びている。第１接続部Ｃ１は、第１直線部Ｓ１の－Ｘ方向側の端部と、第２直線部Ｓ２の－Ｘ方向側の端部とを接続している。第２接続部Ｃ２は、第３ボール列Ｒ３よりも＋Ｘ方向側に位置し、Ｙ方向に延びている。第２接続部Ｃ２は、第２直線部Ｓ２の＋Ｘ方向側の端部と、第３直線部Ｓ３の＋Ｘ方向側の端部とを接続している。第３接続部Ｃ３は、第４ボール列Ｒ４よりも－Ｘ方向側に位置し、Ｙ方向に延びている。第３接続部Ｃ３は、第３直線部Ｓ３の－Ｘ方向側の端部と、第４直線部Ｓ４の－Ｘ方向側の端部とを接続している。第４接続部Ｃ４は、第５ボール列Ｒ５よりも＋Ｘ方向側に位置し、Ｙ方向に延びている。第４接続部Ｃ４は、第４直線部Ｓ４の＋Ｘ方向側の端部と、第５直線部Ｓ５の＋Ｘ方向側の端部とを接続している。他の接続部Ｃについても同様である。すなわち、各接続部Ｃは、ボール列Ｒに対して＋Ｘ方向側または－Ｘ方向側に位置し、ワイヤー５０に含まれる複数の部分（例えば、直線部Ｓ）を接続している。第１接続部Ｃ１は、「第３部分」の一例である。言い換えると、ワイヤー５０の一部は、第１ボール列Ｒ１と第２ボール列Ｒ２の間を通過し、第２ボール列Ｒ２の－Ｘ方向側の端部を外側（－Ｘ方向側）から迂回し、第２ボール列Ｒ２と第３ボール列Ｒ３の間を通過し、第３ボール列Ｒ３の＋Ｘ方向側の端部を外側（＋Ｘ方向側）から迂回し、第３ボール列Ｒ３と第４ボール列Ｒ４の間を通過し、第４ボール列Ｒ４の－Ｘ方向側の端部を外側（－Ｘ方向側）から迂回し、第４ボール列Ｒ４と第５ボール列Ｒ５の間を通過し、第５ボール列Ｒ５の＋Ｘ方向側の端部を外側（＋Ｘ方向側）から迂回し、その後の同様の方向転換を繰り返しながら複数のボール列Ｒの間に配置されている。
本実施形態では、ワイヤー５０は、第１端部６１と、第２端部６２とを有する。第１端部６１は、Ｚ方向側から見た場合、半導体記憶装置３０の第１側面３１ａと、第１ボール列Ｒ１との間に位置する。第１端部６１は、第１部分６１ａと、第２部分６１ｂとを含む。第１部分６１ａは、半導体記憶装置３０の第１側面３１ａに沿ってＸ方向に延びている。第１部分６１ａは、１つの接続部Ｃを介して、第１直線部Ｓ１と接続されている。第２部分６１ｂは、第１部分６１ａの端から半導体記憶装置３０の第１側面３１ａに向かうように、第１部分６１ａに対して傾斜して延びている。第２部分６１ｂは、Ｚ方向で見た場合、半導体記憶装置３０の第１側面３１ａに達する。例えば、第２部分６１ｂの端ｅ１は、Ｚ方向で見た場合、半導体記憶装置３０の第１側面３１ａと揃う。なお、半導体記憶装置３０の底面３１ｅのなかでワイヤー５０の第２部分６１ｂの周囲に位置する第１周囲領域Ａ１には接着剤６０が設けられなくてもよい。これにより、半導体記憶装置３０の底面３１ｅに対して第２部分６１ｂの少なくとも一部が移動可能であってもよい。
第２端部６２は、Ｚ方向側から見た場合、半導体記憶装置３０の第２側面３１ｂと、第Ｎボール列ＲＮとの間に位置する。第２端部６２は、第１部分６２ａと、第２部分６２ｂとを含む。第１部分６２ａは、半導体記憶装置３０の第２側面３１ｂに沿ってＸ方向に延びている。第１部分６２ａは、１つの接続部Ｃを介して、１つの直線部Ｓと接続されている。第２部分６２ｂは、第１部分６２ａの端から半導体記憶装置３０の第２側面３１ｂに向かうように、第１部分６２ａに対して傾斜して延びている。第２部分６２ｂは、Ｚ方向で見た場合、半導体記憶装置３０の第２側面３１ｂに達する。例えば、第２部分６２ｂの端ｅ２は、Ｚ方向で見た場合、半導体記憶装置３０の第２側面３１ｂと揃う。なお、半導体記憶装置３０の底面３１ｅのなかで第２部分６２ｂの周囲に位置する第２周囲領域Ａ２には接着剤６０が設けられなくてもよい。これにより、半導体記憶装置３０の底面３１ｅに対して第２部分６２ｂの少なくとも一部が移動可能であってもよい。
＜３．基板ユニットの製造方法＞
次に、基板ユニット３の製造方法について説明する。
図５は、第１実施形態の基板ユニット３の製造方法を説明するための断面図である。図５は、半導体記憶装置３０の底面３１eに複数の半田ボール３２が取り付けられた後に、底面３１eにワイヤー５０が取り付けられる例を示す。
まず、図５中の（ａ）に示すように、既存の製造方法により複数の中間体７１を含む構造体７０が準備される。中間体７１は、半導体記憶装置３０の少なくとも一部となる構造部である。本実施形態では、中間体７１は、半導体記憶装置３０の本体部３１と同じ構成を有する。複数の中間体７１は、互いに繋がっている。すなわち、構造体７０が複数の中間体７１に個片化されることで本体部３１が得られる。次に、図５中の（ｂ）に示すように、複数の中間体７１の各々に複数の半田ボール３２が取り付けられる。
次に、図５中の（ｃ）に示すように、複数の中間体７１の表面にワイヤー材５０Ｍが取り付けられる。ワイヤー材５０Ｍは、隣り合う２つのボール列Ｒの間に配置される直線部Ｓを含む。ワイヤー材５０Ｍは、複数の中間体７１に亘って取り付けられる。すなわち、２つ以上の中間体７１に対して連続した１本のワイヤー材５０Ｍが取り付けられる。これについては、図６を参照して後述する。なお、２つ以上の中間体７１に対して連続した１本のワイヤー材５０Ｍが取り付けられることに代えて、各中間体７１に対して個別にワイヤー５０が取り付けられてもよい。
次に、複数の中間体７１に個片化するためのダイジングが行われる。すなわち、複数の中間体７１の境界が切断される。これにより、ワイヤー材５０Ｍも同時に切断され、１本のワイヤー材５０Ｍから複数の半導体記憶装置３０に対応する複数のワイヤー５０が得られる。これにより、ワイヤー５０が取り付けられた半導体記憶装置３０が得られる。なお、２つ以上の中間体７１に対して連続した１本のワイヤー材５０Ｍが取り付けられることに代えて、個片化された各半導体記憶装置３０に対して個別にワイヤー５０が取り付けられてもよい。
次に、図５中の（ｄ）に示すように、個片化された半導体記憶装置３０がワイヤー５０と共に回路基板１０に実装される。これにより、基板ユニット３が完成する。
図６は、半導体記憶装置３０の製造方法を説明するための平面図であり、図６は、図５中の（ｃ）で示す工程に対応する図である。図６では、半導体記憶装置３０の製造途中においてパッケージ基板４１から複数の半田ボール３２に向かう方向を－Ｚ方向と定義している。本実施形態では、Ｙ方向に並ぶ複数の中間体７１に対して１本のワイヤー材５０Ｍが取り付けられる。そして、ダイジングにより個片化されることで切断されたワイヤー材５０Ｍの切断部がワイヤー５０の第１端部６１の端ｅ１および第２端部６２の端ｅ２となる。このような製造方法によれば、ワイヤー５０の端ｅ１，ｅ２が半導体記憶装置３０の側面３１ａ，３１ｂと確実に揃う。
＜４．半導体記憶装置の剥離方法＞
次に、回路基板１０から半導体記憶装置３０を剥離させる方法を説明する。
図７は、半導体記憶装置３０の剥離方法を説明するための下面図であり、剥離準備状態を示す図である。図７に例示する剥離準備状態では、例えば、ワイヤー５０の第２端部６２が半導体記憶装置３０の底面３１eから取り外され、－Ｚ方向側から見た場合に、半導体記憶装置３０の外形よりも外側に引き出されている。
図８は、半導体記憶装置３０の剥離方法を説明するための下面図であり、剥離作業中状態を示す図である。図８に例示する剥離作業中状態では、ワイヤー５０の第２端部６２が半導体記憶装置３０の外側方向に引っ張られる（例えば－Ｙ方向に引っ張られる）ことで、半導体記憶装置３０の底面３１eに設けられた複数の半田ボール３２が順に１つずつ破壊される（例えば切断される）。図８では、破壊された半田ボール３２を２点鎖線で示す。この作業を続けることで、全ての半田ボール３２が破壊され、回路基板１０から半導体記憶装置３０が剥離される。この剥離作業は、例えば常温下で行われる。
＜５．利点＞
一般的に、回路基板に実装された半導体記憶装置を備える電子機器または基板ユニットに不具合が生じた場合に、半導体記憶装置が回路基板から取り外され、不具合の原因解析または取り外された半導体記憶装置に記憶されているデータの救済が行われることがある。しかしながら、例えば加熱して半導体記憶装置を回路基板から取り外す際に、半導体メモリ部品が高温になると、半導体メモリ部品の内部の記憶状態が変化し、記憶されているデータがダメージを受ける場合がある。このため、加熱して回路基板から半導体記憶装置を取り外す作業は容易ではなく、不具合の原因解析やデータの救済が困難な場合がある。
一方で、本実施形態では、基板ユニット３は、回路基板１０と、半導体記憶装置３０と、ワイヤー５０とを備えている。半導体記憶装置３０は、回路基板１０に面する底面３１ｅと、回路基板１０に接合された複数の半田ボール３２とを有する。複数の半田ボール３２は、Ｘ方向に２つ以上の半田ボール３２が並ぶ第１列Ｒ１と、Ｙ方向で第１列Ｒ１から離れ、Ｘ方向に２つ以上の半田ボール３２が並ぶ第２列Ｒ２とを含む。ワイヤー５０は、回路基板１０と半導体記憶装置３０の底面３１ｅとの間に配置されている。ワイヤー５０は、第１列Ｒ１と第２列Ｒ２との間に配置された第１直線部Ｓ１を含むとともに、複数の半田ボール３２に含まれる１つの半田ボール３２と比べて強度が高い。
このような構成によれば、半導体記憶装置３０を回路基板１０から取り外す必要が生じた場合に、ワイヤー５０を引っ張ることで、半田ボール３２を破壊し、半導体記憶装置３０を回路基板１０から取り外すことができる。これにより、半導体メモリ部品４２に記憶されているデータがダメージを受けることを抑制しながら、半導体記憶装置３０を回路基板１０から取り外すことができる。その結果、不具合の原因解析やデータの救済を容易に行うことができる。また上記構成によれば、ＬＧＡ（Land Grid Array）型の半導体パッケージが専用のソケットを介することで取り外し可能に実装される場合と比べて、コストや電気特性、熱特性の面で有利な基板ユニット３を実現することができる。
本実施形態では、複数の半田ボール３２は、Ｙ方向で第２列Ｒ２に対して第１列Ｒ１とは反対側に位置し、Ｘ方向に２つ以上の半田ボール３２が並ぶ第３列Ｒ３を含む。ワイヤー５０は、第２列Ｒ２と第３列Ｒ３との間に配置された第２直線部Ｓ２と、第１直線部Ｓ１の端部と第２直線部Ｓ２の端部とを接続した第１接続部Ｃ１とを含む。このような構成によれば、ワイヤー５０が折り返されながら延びている。このため、複数の列Ｒに対応する複数のワイヤーが設けられる場合と比べて、少ない数（例えば１つ）のワイヤー５０によって複数の列Ｒに含まれる半田ボール３２を破壊することができる。さらに、ワイヤー５０が折り返されながら延びていると、ワイヤー５０を１つの方向（例えば図８の－Ｙ方向）に引っ張ることで、複数の列Ｒに含まれる半田ボール３２を破壊することができる。これにより、回路基板１０から半導体記憶装置３０を剥離させる作業の作業性を高めることができる。
本実施形態では、ワイヤー５０は、半導体記憶装置３０の底面３１ｅに固定されている。このような構成によれば、回路基板１０に半導体記憶装置３０の半田ボール３２を接合する作業において、ワイヤー５０が邪魔になりにくい。これにより、基板ユニット３の製造性の向上を図ることができる場合がある。
本実施形態では、ワイヤー５０は、Ｚ方向で見た場合、半導体記憶装置３０の第１側面３１ａに達している。このような構成によれば、半導体記憶装置３０を回路基板１０から取り外す必要が生じた場合に、半導体記憶装置３０の外周側にワイヤー５０の端部を取り出しやすい。これにより、回路基板１０から半導体記憶装置３０を剥離させる作業の作業性をさらに高めることができる。
本実施形態では、ワイヤー５０は、絶縁性を有する。このような構成によれば、ワイヤー５０と半田ボール３２とがショートする可能性を小さくすることができる。さらに、ワイヤー５０が絶縁部材となって隣接する半田ボール３２の間の絶縁性を確保し、複数の半田ボール３２の間にショートが生じることを抑制することができる。これにより、基板ユニット３の製造歩留や信頼性を高めることができる。
本実施形態では、ワイヤー５０は、封止樹脂部４４に含まれる材料と比べて熱伝導率が高い材料を含んでもよい。このような構成によれば、ワイヤー５０の端部（例えば第１端部６１または第２端部６２）を引っ張りながらワイヤー５０を加熱することで、半田ボール３２に熱を加えることができる。従って、ワイヤー５０を加熱せずに作業を行う場合と比べて半田ボール３２を破壊しやすくなる場合がある。これにより、回路基板１０から半導体記憶装置３０を剥離させる作業の作業性をさらに高めることができる場合がある。
本実施形態では、それぞれが半導体記憶装置３０の少なくとも一部となる複数の中間体７１を含む構造体７０が準備される。そして、複数の中間体７１に亘るように構造体７０の表面にワイヤー材５０Ｍが取り付けられる。そして、ワイヤー材５０Ｍの切断を伴いながら構造体７０が複数の中間体７１に個片化されることで、ワイヤー５０が取り付けられた半導体記憶装置３０が得られる。このような構成によれば、複数の半導体記憶装置３０に対して一度にワイヤー５０を取り付けることができるため、複数の半導体記憶装置３０に対して個別にワイヤー５０を取り付ける場合と比べて、基板ユニット３の製造性を高めることができる。また上記製造方法によれば、ワイヤー５０の端ｅ１，ｅ２が半導体記憶装置３０の側面３１ａ，３１ｂとそれぞれ揃うため、半導体記憶装置３０の外周側にワイヤー５０の端部を取り出しやすくなる。これにより、回路基板１０から半導体記憶装置３０を剥離させる作業の作業性をさらに高めることができる。
（製造方法の変形例）
次に、基板ユニット３の製造方法の変形例について説明する。
図９は、基板ユニット３の製造方法の変形例を説明するための断面図である。図９は、半導体記憶装置３０の底面３１eにワイヤー５０が取り付けられた後に、底面３１eに複数の半田ボール３２が取り付けられる例である。以下に説明する以外の工程は、第１実施形態と同様である。
まず、図９中の（ａ）に示すように、複数の中間体７１を含む構造体７０が準備される。ここまでの工程は、上述の第１実施形態と同様である。
次に、図９中の（ｂ）に示すように、複数の中間体７１の表面にワイヤー材５０Ｍが取り付けられる。ワイヤー材５０Ｍは、隣り合う２つのボール列Ｒの間に配置される直線部Ｓを含む。ワイヤー材５０Ｍは、複数の中間体７１に亘って取り付けられる。すなわち、２つ以上の中間体７１に対して連続した１本のワイヤー材５０Ｍが取り付けられる。これについては、図６を参照して説明した内容と同様である。なお、２つ以上の中間体７１に対して連続した１本のワイヤー材５０Ｍが取り付けられることに代えて、各中間体７１に対して個別にワイヤー５０が取り付けられてもよい。本変形例では、ワイヤー材５０Ｍを取り付ける時点では、複数の半田ボール３２は取り付けられていない。このため、例えばスクリーン印刷により、ワイヤー材５０Ｍを固定する接着剤６０を複数の中間体７１の表面に塗布することができる。
次に、図９中の（ｃ）に示すように、複数の中間体７１の各々に複数の半田ボール３２が取り付けられる。例えば、フラックスをつけた半田ボール３２を中間体７１に載せてリフローすることで、ワイヤー材５０Ｍに含まれる複数の直線部Ｓの間に半田ボール３２が取り付けられる。次に、複数の中間体７１に個片化するためのダイジングが行われる。すなわち、複数の中間体７１の境界が切断される。これにより、ワイヤー材５０Ｍも同時に切断され、１本のワイヤー材５０Ｍから複数の半導体記憶装置３０に対応する複数のワイヤー５０が得られる。これにより、ワイヤー５０が取り付けられた半導体記憶装置３０が得られる。
次に、図９中の（ｄ）に示すように、個片化された半導体記憶装置３０がワイヤー５０と共に回路基板１０に実装される。これにより、基板ユニット３が完成する。
このような構成でも、第１実施形態と同様の基板ユニット３を形成することができる。本変形例の製造方法によれば、ワイヤー材５０Ｍを固定する接着剤６０を、例えばスクリーン印刷によって複数の中間体７１の表面に一括して塗布することができる。このため、基板ユニット３の製造性の向上を図ることができる場合がある。
（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、半導体記憶装置３０Ａの底面３１ｅに、ワイヤー５０の少なくとも一部が埋め込まれた接着剤シート８０が取り付けられている点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態と同様である。
図１０は、第２実施形態の基板ユニット３Ａの一部を示す断面図である。本実施形態では、半導体記憶装置３０Ａの底面３１ｅに接着剤シート８０が取り付けられている。接着剤シート８０は、Ｘ方向およびＹ方向に沿うシート状に形成されている。接着剤シート８０は、接着剤６０を含む。本実施形態では、ワイヤー５０の少なくとも一部は、接着剤シート８０の内部（すなわち接着剤６０の内部）に埋め込まれている。図１０に示す例では、ワイヤー５０の全部が接着剤シート８０の内部に埋め込まれている。なお、ワイヤー５０の一部または全部が接着剤シート８０の内部に埋め込まれることに代えて、ワイヤー５０は、接着剤シート８０の表面に載せられることで接着剤シート８０に取り付けられていてもよい。
接着剤シート８０は、複数の開口部８１を有する。複数の開口部８１は、複数の半田ボール３２に１対１で対応する位置に配置されている。各開口部８１は、１つの半田ボール３２がＺ方向に通過可能な大きさを有する。「半田ボールが通過可能」とは、半田ボール３２がパッケージ基板４１に先に取り付けられている状態で、各開口部８１に半田ボール３２を通すことが可能であることを意味する。これにより、半田ボール３２と接着剤シート８０との干渉をさけつつ、接着剤シート８０をパッケージ基板４１に取り付けることができる。Ｚ方向から見た場合、開口部８１は、矩形状でもよく、円状でもよい。開口部８１は、２つ以上の半田ボール３２が通過可能な大きさを有してもよい。本実施形態では、ワイヤー５０の少なくとも一部が埋め込まれた接着剤シート８０が半導体記憶装置３０Ａの底面３１ｅに取り付けられることで、ワイヤー５０が半導体記憶装置３０Ａの底面３１ｅに固定される。
図１１は、第２実施形態の基板ユニット３Ａの製造方法を説明するための断面図である。まず、図１１中の（ａ）に示すように、複数の中間体７１を含む構造体７０が準備される。次に、図１１中の（ｂ）に示すように、複数の中間体７１に複数の半田ボール３２が取り付けられる。ここまでの工程は、上述の第１実施形態（図５を参照）と同様である。
次に、図１１中の（ｃ）に示すように、複数の中間体７１に対して、複数の接着剤シート８０を含む接着剤シート８０Ｍが取り付けられる。接着剤シート８０Ｍには、ワイヤー材５０Ｍの少なくとも一部が予め埋め込まれている。これにより、ワイヤー材５０Ｍは、接着剤シート８０Ｍと一体に持ち運びや取り付けが可能である。接着剤シート８０Ｍは、複数の中間体７１を覆う外形を有するとともに、複数の開口部８１を有する。接着剤シート８０Ｍは、各開口部８１に１以上の半田ボール３２が通されることで、複数の中間体７１の表面に取り付けられる。本実施形態では、接着剤シート８０Ｍが複数の中間体７１の表面に取り付けられることで、複数の中間体７１に対してワイヤー材５０Ｍが固定される。
本実施形態では、接着剤シート８０Ｍが複数の中間体７１の表面に取り付けられた後に、複数の中間体７１に個片化するためのダイジングが行われる。すなわち、複数の中間体７１の境界が切断される。これにより、接着剤シート８０Ｍおよびワイヤー材５０Ｍも同時に切断され、１枚の接着剤シート８０Ｍから複数の半導体記憶装置３０Ａに対応する複数の接着剤シート８０が得られ、１本のワイヤー材５０Ｍから複数の半導体記憶装置３０Ａに対応する複数のワイヤー５０が得られる。これにより、ワイヤー５０が取り付けられた半導体記憶装置３０Ａが得られる。
次に、図１１中の（ｄ）に示すように、個片化された半導体記憶装置３０Ａがワイヤー５０と共に回路基板１０に実装される。これにより、基板ユニット３Ａが完成する。
このような構成でも、第１実施形態の基板ユニット３と同様の基板ユニット３Ａを得ることができる。本実施形態では、ワイヤー５０は、接着剤シート８０とともに、半導体記憶装置３０Ａの底面３１ｅに取り付けられる。このような構成によれば、半導体記憶装置３０Ａの底面３１ｅに半田ボール３２が先に取り付けられている場合であっても、ワイヤー５０を容易に取り付けることができる。これにより、基板ユニット３Ａの製造性を高めることができる。
なお、複数の中間体７１に対して接着剤シート８０Ｍが取り付けられることに代えて、中間体７１の１つずつに対して接着剤シート８０が個別に取り付けられてもよい。また、ダイジングによって得られた各半導体記憶装置３０Ａに対して接着剤シート８０が個別に取り付けられてもよい。また、接着剤シート８０Ｍまたは接着剤シート８０は、中間体７１に複数の半田ボール３２が取り付けられる前に、中間体７１に取り付けられてもよい。
（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、半導体記憶装置３０Ｂの底面３１ｅに溝３１ｇが設けられた点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態と同様である。
図１２は、第３実施形態の基板ユニット３Ｂの一部を示す断面図である。本実施形態では、半導体記憶装置３０Ｂの底面３１ｅは、溝３１ｇを有する。溝３１ｇは、ワイヤー５０が取り付けられる位置に設けられている。溝３１ｇは、回路基板１０から離れる方向（＋Ｚ方向）に窪んでいる。つまり、溝３１ｇは、半導体記憶装置３０Ｂの底面３１ｅから、パッケージ基板４１の厚み方向（Ｚ方向）の内側に向かって窪んでいる。溝３１ｇには、例えば、接着剤６０の一部およびワイヤー５０の一部が収容される。
図１３は、第３実施形態の半導体記憶装置３０Ｂの底面３１ｅを示す下面図である。図１３は、ワイヤー５０が取り付けられていない状態を示す。本実施形態では、溝３１ｇは、ワイヤー５０が取り付けられる領域に沿って延びている。例えば、溝３１ｇは、ワイヤー５０の複数の直線部Ｓおよび複数の接続部Ｃに対応する形状を有する。溝３１ｇは、ワイヤー５０が半導体記憶装置３０Ｂの底面３１ｅに取り付けられる場合に、ワイヤー５０の位置を規制する案内溝として機能する。
このような構成によれば、ワイヤー５０が半導体記憶装置３０Ｂの底面３１ｅに取り付けられる場合に、溝３１ｇがワイヤー５０の位置を規制する。すなわち、半導体記憶装置３０Ｂの底面３１ｅに対してワイヤー５０が少しずれた位置に置かれても、ワイヤー５０は溝３１ｇに案内されて適切な位置に配置される。これにより、半導体記憶装置３０Ｂの底面３１ｅに対してワイヤー５０が配置される位置の精度を緩和することができる。従って、基板ユニット３Ｂの製造性の向上を図ることができる。
（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、複数の半田ボール３２が並ぶ間隔がＸ方向とＹ方向で異なる点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態と同様である。
図１４は、第４実施形態の半導体記憶装置３０Ｃの底面３１ｅおよびワイヤー５０を示す下面図である。本実施形態では、複数の半田ボール３２は、Ｘ方向に第１間隔（第１距離）Ｌ１で並べられている。一方で、複数の半田ボール３２は、Ｙ方向に第２間隔（第２距離）Ｌ２で並べられている。第２間隔Ｌ２は、第１間隔Ｌ１よりも短い。
本実施形態では、ワイヤー５０は、絶縁性を有する。ここで、複数の半田ボール３２がＸ方向およびＹ方向に沿う格子状に配置される場合、Ｘ方向で並ぶ２つの半田ボール３２の間にワイヤー５０が配置される構成と、Ｙ方向で並ぶ２つの半田ボール３２の間にワイヤー５０が配置される構成とが考えられる。本実施形態では、ワイヤー５０は、Ｘ方向で並ぶ２つの半田ボール３２（すなわち第１間隔Ｌ１で並ぶ２つ半田ボール３２）の間には配置されておらず、Ｙ方向で並ぶ２つの半田ボール３２（すなわち第２間隔Ｌ２で並ぶ２つ半田ボール３２）の間に配置されている。
このような構成によれば、格子状に配置された複数の半田ボール３２のなかで相対的に狭い間隔で並べられた２つの半田ボール３２の間にワイヤー５０が配置されている。これにより、相対的に狭い間隔で並べられた２つの半田ボール３２の間のショートが生じる可能性を絶縁性のワイヤー５０によって抑制することができる。これにより、半導体記憶装置３０Ｃの製造歩留や信頼性を向上させることができる。
（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は、ワイヤー５０が全てのボール列Ｒの間の設けられていない点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態と同様である。
図１５は、第５実施形態の半導体記憶装置３０Ｄの底面３１ｅおよびワイヤー５０を示す下面図である。本実施形態では、ワイヤー５０は、複数のボール列Ｒに関して１列置きで、Ｙ方向に隣り合う２つのボール列Ｒの間を延びている。例えば、ワイヤー５０は、第１直線部Ｓ１、第２直線部Ｓ２、および第１接続部Ｃ１を含む。第１直線部Ｓ１は、第２ボール列Ｒ２と第３ボール列Ｒ３との間に延びている。第２直線部Ｓ２は、第４ボール列Ｒ４と第５ボール列Ｒ５との間に延びている。第１接続部Ｃ１は、第１直線部Ｓ１の端部と第２直線部Ｓ２の端部とを接続している。本実施形態では、第２ボール列Ｒ２は、「第１列」の一例である。第３ボール列Ｒ３は、「第２列」の一例である。第５ボール列Ｒ５は、「第３列」の一例である。
このような構成によれば、複数のボール列Ｒの間にワイヤー５０を配置する作業の作業量を少なくすることができる。これにより、製造性の向上を図ることができる。なお、ワイヤー５０は、１列置きに代えて、例えば２列置きまたは３列置きで、隣り合う２つのボール列Ｒの間に配置されてもよい。
（第６実施形態）
次に、第６実施形態について説明する。第６実施形態は、ワイヤー５０Ｅが渦巻き状に配置された点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態と同様である。
図１６は、第６実施形態の半導体記憶装置３０Ｅの底面３１ｅおよびワイヤー５０Ｅを示す下面図である。本実施形態では、ワイヤー５０Ｅが渦巻き状に配置されている。例えば、ワイヤー５０Ｅは、半導体記憶装置３０Ｅの４つの側面３１ａ，３１ｂ，３１ｃ，３１ｄのうちのいずれか１つに沿う複数の直線部Ｓを有する。複数の直線部Ｓは、例えば、半導体記憶装置３０Ｅの底面３１ｅにおいて時計回り（または反時計回り）に進むに従い、半導体記憶装置３０Ｅの外周側から徐々に離れるように連続して配置されている。このような構成によっても、半導体記憶装置３０Ｅを回路基板１０から取り外す必要が生じた場合に、ワイヤー５０Ｅを引っ張ることで、半田ボール３２を破壊し、半導体記憶装置３０Ｅを回路基板１０から取り外すことができる。
（第７実施形態）
次に、第７実施形態について説明する。第７実施形態は、半導体記憶装置３０Ｆの本体部３１が傾斜部９１を有する点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態と同様である。なお第７実施形態は、第２から第６の実施形態および後述する第８実施形態のうち１つ以上の実施形態と組み合わされて実現可能である。
図１７は、第７実施形態の基板ユニット３Ｆの一部を示す断面図である。本実施形態では、ワイヤー５０は、第１実施形態と同様に配置されている。半導体記憶装置３０Ｆの本体部３１の底面３１ｅは、傾斜部９１を有する。傾斜部９１は、例えば、本体部３１の＋Ｙ方向側の端部および－Ｙ方向側の端部において、本体部３１の下端部（例えば、パッケージ基板４１の下端部）に設けられている。傾斜部９１は、Ｙ方向における本体部３１の中央部から＋Ｙ方向又は－Ｙ方向に離れるに従い＋Ｚ方向側に位置するように傾斜している。傾斜部９１は、直線状の傾斜部でも、丸みを伴う傾斜部でもよい。また、同様の傾斜部９１が、本体部３１の＋Ｘ方向側の端部および－Ｘ方向側の端部において、本体部３１の下端部（例えば、パッケージ基板４１の下端部）に設けられてもよい。この場合、傾斜部９１は、Ｘ方向における本体部３１の中央部から＋Ｘ方向又は－Ｘ方向に離れるに従い＋Ｚ方向側に位置するように傾斜する。
このような構成によれば、半導体記憶装置３０Ｆに対してワイヤー５０を外周側に引っ張る場合に、ワイヤー５０が傾斜部９１に沿って引っ張られる。従って、ワイヤー５０に、底面３１ｅにおける直角または鋭角のような鋭い角部が当たりにくい。これにより、ワイヤー５０を引っ張る作業においてワイヤー５０が途中で破断することを抑制することができる。これにより、回路基板１０から半導体記憶装置３０を剥離させる作業の作業性をさらに高めることができる。
（第８実施形態）
次に、第８実施形態について説明する。第８実施形態は、ワイヤー５０が回路基板１０に取り付けられている点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態と同様である。
図１８は、第８実施形態の基板ユニット３Ｇの一部を示す断面図である。ワイヤー５０は、例えば、第１実施形態と同様の接着剤６０を介して、回路基板１０の表面に固定されている。本実施形態では、ワイヤー５０は、接着剤６０を介して、回路基板１０の絶縁層１２（例えばソルダーレジスト層、図３参照）の表面に固定されている。Ｚ方向から見たワイヤー５０の配置は、例えば、第１実施形態と同様である。なお本実施形態では、ワイヤー５０は、Ｚ方向から見た場合、半導体記憶装置３０よりも外周側まで延びていてもよい。
図１９は、第８実施形態の基板ユニット３Ｇの製造方法を説明するための断面図である。まず、図１９中の（ａ）に示すように、回路基板１０が準備される。回路基板１０には複数のパッド１１が設けられている。次に、図１９中の（ｂ）に示すように、回路基板１０の表面にワイヤー５０が取り付けられる。このときワイヤー５０は、複数のパッド１１を避けた位置に取り付けられる。次に、図１９中の（ｃ）に示すように、半導体記憶装置３０と回路基板１０との間にワイヤー５０を位置させつつ、半導体記憶装置３０が回路基板１０に実装される。これにより、基板ユニット３Ｇが完成する。
このような構成によれば、第１実施形態と同様に、回路基板１０から半導体記憶装置３０を剥離させやすくなる。また本実施形態によれば、複数の半田ボール３２を避けながらワイヤー５０を半導体記憶装置３０の底面３１ｅに取り付ける作業を行う必要がなくなる。これにより、基板ユニット３Ｇの製造性の向上を図ることができる場合がある。
（第８実施形態の第１変形例）
図１０を参照して上述した第２実施形態では、ワイヤー５０の少なくとも一部が埋め込まれた接着剤シート８０が半導体記憶装置３０の底面３１ｅに取り付けられる。これにより、ワイヤー５０が半導体記憶装置３０の底面３１ｅに固定されている。これに代えて、第８実施形態の第１変形例では、ワイヤー５０の少なくとも一部が埋め込まれた接着剤シート８０が回路基板１０の表面に取り付けられる。これにより、ワイヤー５０が回路基板１０の表面に固定される。このような構成によれば、基板ユニット３Ｇの製造性のさらなる向上を図ることができる。
（第８実施形態の第２変形例）
図２０は、第８実施形態の第２変形例の基板ユニット３Ｈの一部を示す断面図である。上述した第３実施形態では、半導体記憶装置３０Ｂの底面３１ｅにワイヤー５０に沿う溝３１ｇが設けられている。これに代えて、第８実施形態の第２変形例では、回路基板１０Ｈの表面に同様の溝１０ｇが設けられている。溝１０ｇは、ワイヤー５０が取り付けられる位置に設けられている。溝１０ｇは、半導体記憶装置３０から離れる方向（－Ｚ方向）に窪んでいる。つまり、溝１０ｇは、回路基板１０Ｈの表面から、回路基板１０Ｈの厚み方向（Ｚ方向）の内側に向かって窪んでいる。溝１０ｇには、例えば、接着剤６０の一部およびワイヤー５０の一部が収容される。溝１０ｇは、Ｚ方向から見た場合、例えば第２実施形態で説明した溝３１ｇと同じ形状を有する。溝１０ｇは、ワイヤー５０が回路基板１０Ｈの表面に取り付けられる場合に、ワイヤー５０の位置を規制する案内溝として機能する。
このような構成によれば、ワイヤー５０が回路基板１０Ｈの表面に取り付けられる場合に、溝１０ｇがワイヤー５０の位置を規制する。すなわち、回路基板１０Ｈの表面に対してワイヤー５０が少しずれた位置に置かれても、ワイヤー５０は溝１０ｇに案内されて適切な位置に配置される。これにより、回路基板１０の表面に対してワイヤー５０が配置される位置の精度を緩和することができる。従って、基板ユニット３Ｈの製造性の向上を図ることができる。
以上、いくつの実施形態および変形例について説明したが、実施形態および変形例は、上述した例に限定されない。例えば、上述した実施形態および変形例は、適宜組み合わされて実現可能である。
以上説明した少なくともひとつの実施形態によれば、ワイヤーは、それぞれが複数の接合部品を含み且つ隣り合う第１列と第２列との間に配置された部分を含む。また、ワイヤーの強度は、１つの接合部品の強度と比べて高い。このような構成によれば、回路基板から半導体装置を剥離させやすくなる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…電子機器、３，３Ａ，３Ｂ，３Ｆ、３Ｇ、３Ｈ…基板ユニット、１０，１０Ｈ…回路基板、３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆ…半導体記憶装置（半導体装置）、３１…本体部、３１ａ，３１ｂ，３１ｃ，３１ｄ…側面、３１ｅ…底面、３２…半田ボール（接合部品）、４１…基板（パッケージ基板）、４２…半導体メモリ部品（半導体部品）、４３…コントローラ部品（半導体部品）、４４…封止樹脂部、５０…ワイヤー、６０…接着剤、８０…接着剤シート、９１…傾斜部、Ｒ１…第１列（第１ボール列）、Ｒ２…第２列（第２ボール列）、Ｒ３…第３列（第３ボール列）、Ｓ１…第１直線部（第１部分）、Ｓ２…第２直線部（第２部分）、Ｃ１…第１接続部（第３部分）。

Claims (14)

  1. 回路基板と、
    前記回路基板に面する底面と、前記回路基板と前記底面との間に配置されて前記回路基板に接合された複数の接合部品とを有した半導体装置と、
    前記回路基板と前記底面との間に配置されたワイヤーと、
    を備え、
    前記複数の接合部品は、第１方向に２つ以上の接合部品が並ぶ第１列と、前記第１方向とは交差した第２方向において前記第１列から離れ、前記第１方向に２つ以上の接合部品が並ぶ第２列とを含み、
    前記ワイヤーは、前記第１列と前記第２列との間に配置された第１部分を含むとともに、前記複数の接合部品に含まれる１つの接合部品と比べて強度が高い、
    基板ユニット。
  2. 前記複数の接合部品は、前記第２方向において前記第２列に対して前記第１列とは反対側に位置し、前記第１方向に２つ以上の接合部品が並ぶ第３列を含み、
    前記ワイヤーは、前記第２列と前記第３列との間に配置された第２部分と、前記第１部分の端部と前記第２部分の端部とを接続した第３部分とを含む、
    請求項１に記載の基板ユニット。
  3. 前記ワイヤーは、前記底面に固定されている、
    請求項１または請求項２に記載の基板ユニット。
  4. 前記底面は、前記ワイヤーに沿って延びた溝を有する、
    請求項３に記載の基板ユニット。
  5. 前記ワイヤーは、前記回路基板に固定されている、
    請求項１または請求項２に記載の基板ユニット。
  6. 前記回路基板は、前記ワイヤーに沿って延びた溝を有する、
    請求項５に記載の基板ユニット。
  7. 前記半導体装置は、当該半導体装置の外形の一部を含む側面を有し、
    前記回路基板の厚さ方向で見た場合、前記ワイヤーは前記側面に達する端部を有する、
    請求項１から請求項６のうちいずれか１項に記載の基板ユニット。
  8. 前記ワイヤーは、絶縁性を有する、
    請求項１から請求項７のうちいずれか１項に記載の基板ユニット。
  9. 前記複数の接合部品は、前記第１方向において第１間隔で並び、前記第２方向において前記第１間隔よりも短い第２間隔で並び、
    前記ワイヤーは、前記第２間隔で離れた前記第１列と前記第２列との間に配置された、
    請求項８に記載の基板ユニット。
  10. 前記半導体装置は、半導体部品と、前記半導体部品を封止する封止樹脂部と、を有し、
    前記ワイヤーは、前記封止樹脂部に含まれる材料と比べて熱伝導率が高い材料を含む、
    請求項１から請求項９のうちいずれか１項に記載の基板ユニット。
  11. 前記ワイヤーは、銅よりも熱伝導率が高い材料を含む、
    請求項１から請求項１０のうちいずれか１項に記載の基板ユニット。
  12. 前記複数の接合部品が通過可能な大きさをそれぞれが有する複数の開口部を有するとともに、前記底面または前記回路基板に取り付けられた接着剤シートをさらに備え、
    前記ワイヤーは、前記接着剤シートに取り付けられている、
    請求項１から請求項１０のうちいずれか１項に記載の基板ユニット。
  13. 底面を有するとともに、半導体部品を含む本体部と、
    前記底面に設けられた複数の接合部品と、
    前記底面に固定されたワイヤーと、
    を備え、
    前記複数の接合部品は、第１方向に２つ以上の接合部品が並ぶ第１列と、前記第１方向とは交差した第２方向において前記第１列から離れ、前記第１方向に２つ以上の接合部品が並ぶ第２列とを含み、
    前記ワイヤーは、前記第１列と前記第２列との間に配置された第１部分を含むとともに、前記複数の接合部品に含まれる１つの接合部品と比べて強度が高い、
    半導体装置。
  14. 回路基板と、
    前記回路基板に面する底面を有した半導体装置と、
    前記回路基板と前記底面との間に配置され、前記回路基板と前記底面とに接合された複数の接合部品と、
    前記回路基板と前記底面との間に配置されたワイヤーと、
    を備え、
    前記複数の接合部品は、第１方向に２つ以上の接合部品が並ぶ第１列と、前記第１方向とは交差した第２方向において前記第１列から離れ、前記第１方向に２つ以上の接合部品が並ぶ第２列とを含み、
    前記ワイヤーは、前記第１列と前記第２列との間に配置された第１部分を含むとともに、前記複数の接合部品に含まれる１つの接合部品と比べて強度が高い、
    基板ユニット。
JP2021152927A 2021-09-21 2021-09-21 基板ユニットおよび半導体装置 Pending JP2023044841A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021152927A JP2023044841A (ja) 2021-09-21 2021-09-21 基板ユニットおよび半導体装置
US17/693,886 US12080677B2 (en) 2021-09-21 2022-03-14 Board unit and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021152927A JP2023044841A (ja) 2021-09-21 2021-09-21 基板ユニットおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2023044841A true JP2023044841A (ja) 2023-04-03

Family

ID=85573186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021152927A Pending JP2023044841A (ja) 2021-09-21 2021-09-21 基板ユニットおよび半導体装置

Country Status (2)

Country Link
US (1) US12080677B2 (ja)
JP (1) JP2023044841A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335810A (ja) 1997-05-29 1998-12-18 Sony Corp リワーク装置
JP2001077518A (ja) 1999-09-01 2001-03-23 Fujitsu Ltd 電子部品実装プリント基板および電子部品取り外し方法
JP3387481B2 (ja) 2000-06-26 2003-03-17 日本電気株式会社 半導体装置の実装構造，その実装方法およびリペア方法
JP5594198B2 (ja) 2011-03-16 2014-09-24 富士通株式会社 電子部品及び電子部品組立装置
US12040307B2 (en) * 2020-05-29 2024-07-16 Intel Corporation Magnetic induced heating for solder interconnects

Also Published As

Publication number Publication date
US12080677B2 (en) 2024-09-03
US20230086136A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
JP2007103423A (ja) 半導体装置及びその製造方法
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
US8310068B2 (en) TCP-type semiconductor device
US8138777B2 (en) TCP-type semiconductor device and method of testing thereof
JP5405749B2 (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2007287743A (ja) 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
US8102046B2 (en) Semiconductor device and method of manufacturing the same
JP2023044841A (ja) 基板ユニットおよび半導体装置
US11367680B2 (en) Electronic assembly having multiple substrate segments
JP2011054797A (ja) Ｔｃｐ型半導体装置
JP2005064355A (ja) 半導体装置およびその製造方法
KR100612783B1 (ko) 반도체 장치
KR101320973B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
JP2007042867A (ja) 半導体装置
JPWO2004093184A1 (ja) 半導体装置及びその製造方法
JP2007109746A (ja) 半導体装置およびその製造方法
KR20110012706A (ko) 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지
US20070114578A1 (en) Layout structure of ball grid array
JP2005109377A (ja) 半導体装置およびその製造方法
JP4767556B2 (ja) 半導体装置
JP2006013497A (ja) 半導体ペレット及び半導体装置
JP2006269699A (ja) 半導体装置およびその製造方法
JP2022023677A (ja) 回路基板、保護カバーおよび回路基板の製造方法
JP2001156097A (ja) 電子回路およびｌｓｉチップ実装構造体並びに半導体装置の製造方法