JPH10223705A - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JPH10223705A JPH10223705A JP2169897A JP2169897A JPH10223705A JP H10223705 A JPH10223705 A JP H10223705A JP 2169897 A JP2169897 A JP 2169897A JP 2169897 A JP2169897 A JP 2169897A JP H10223705 A JPH10223705 A JP H10223705A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- electrode pad
- probe needle
- tip
- needle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 電極パッドのピッチが狭くなっても、プロー
ブ針の配置を可能にする。 【解決手段】 チップ上の複数の電極パッドに各プロー
ブ針を当接させてテストを行うプローブカードにおい
て、各プローブ針７を各電極パッド８の一辺に対してほ
ぼ直角に横切るように配置するとともに、各プローブ針
７の先端７ａを各電極パッド８の対角線方向に所定の長
さだけそれぞれ折曲させる。
ブ針の配置を可能にする。 【解決手段】 チップ上の複数の電極パッドに各プロー
ブ針を当接させてテストを行うプローブカードにおい
て、各プローブ針７を各電極パッド８の一辺に対してほ
ぼ直角に横切るように配置するとともに、各プローブ針
７の先端７ａを各電極パッド８の対角線方向に所定の長
さだけそれぞれ折曲させる。
Description
【０００１】
【発明の属する技術分野】この発明は、ウエハ上の半導
体集積回路チップの電極パッドと、試験装置の回路端子
との間を接続するプローブカードに係り、特にこのプロ
ーブカードの形状および配置に関するものである。
体集積回路チップの電極パッドと、試験装置の回路端子
との間を接続するプローブカードに係り、特にこのプロ
ーブカードの形状および配置に関するものである。
【０００２】
【従来の技術】図７に示すように、一般のプローブカー
ド１は保持基板２と、この保持基板２の開口２ａの周縁
にほぼ均等間隔で配列された複数のプローブ針３とで構
成されている。そして、これら各プローブ針３の先端
を、外部回路との電気的接続を図るために半導体集積回
路４の周縁に沿って配設された複数の電極パッド５の表
面に、図８に示すようにそれぞれ当接させることにより
半導体集積回路４のテストが実行される。なお、実際に
はプローブカード１は固定されており、複数の集積回路
４が形成されたウエハ（図示せず）が、プローブカード
１に対して進退することにより、各プローブ針３と各電
極パッド５との接離が行われる。
ド１は保持基板２と、この保持基板２の開口２ａの周縁
にほぼ均等間隔で配列された複数のプローブ針３とで構
成されている。そして、これら各プローブ針３の先端
を、外部回路との電気的接続を図るために半導体集積回
路４の周縁に沿って配設された複数の電極パッド５の表
面に、図８に示すようにそれぞれ当接させることにより
半導体集積回路４のテストが実行される。なお、実際に
はプローブカード１は固定されており、複数の集積回路
４が形成されたウエハ（図示せず）が、プローブカード
１に対して進退することにより、各プローブ針３と各電
極パッド５との接離が行われる。
【０００３】そして、プローブ針３は図８に示すよう
に、先端が電極パッド５側に屈曲して形成されており、
電極パッド５と接触動作を行う場合、まず、電極パッド
５側が移動してプローブ針３に接近し、図９に示すよう
にプローブ針３は電極パッド５の手前側に当接され、オ
ーバドライブがかかって電極パッド５の表面を摺動し図
１０に示す位置で停止する。その後、テストが終了する
と、プローブ針３は電極パッド５から離れるのである
が、電極パッド５の表面には図１１に示すようなプロー
ブ痕６が残される。
に、先端が電極パッド５側に屈曲して形成されており、
電極パッド５と接触動作を行う場合、まず、電極パッド
５側が移動してプローブ針３に接近し、図９に示すよう
にプローブ針３は電極パッド５の手前側に当接され、オ
ーバドライブがかかって電極パッド５の表面を摺動し図
１０に示す位置で停止する。その後、テストが終了する
と、プローブ針３は電極パッド５から離れるのである
が、電極パッド５の表面には図１１に示すようなプロー
ブ痕６が残される。
【０００４】上記のような方法によれば、プローブ針３
が電極パッド５に対して手前から奥に向かって垂直に摺
動するようになっているので、接触上やむをえず摺動量
の長い動作が要求されるテストを行う場合、電極パッド
５の一辺の長さをａとすると、プローブ痕６の長さはａ
より短くなるため、ｙ方向の余裕が少なくなり不良品の
発生率が増加してテストの信頼性が低下する。又、小型
化の要求により電極パッド５の寸法が縮小された場合、
プローブ痕６の長さがパッド領域からはみだす可能性が
あり、十分な摺動量を確保することができない等の問題
点がある。
が電極パッド５に対して手前から奥に向かって垂直に摺
動するようになっているので、接触上やむをえず摺動量
の長い動作が要求されるテストを行う場合、電極パッド
５の一辺の長さをａとすると、プローブ痕６の長さはａ
より短くなるため、ｙ方向の余裕が少なくなり不良品の
発生率が増加してテストの信頼性が低下する。又、小型
化の要求により電極パッド５の寸法が縮小された場合、
プローブ痕６の長さがパッド領域からはみだす可能性が
あり、十分な摺動量を確保することができない等の問題
点がある。
【０００５】このため、例えば特開平３−２７８４３８
号公報等により、図１２に示すように各プローブ針３を
各電極パッド５の一辺に対して電極パッド５の対角線と
平行に横切るように配置するとともに、図１３および図
１４に示すようにプローブ針３を、電極パッド５の対角
線上手前から奥に向かって摺動させる方法が提案されて
いる。そして、この方法によれば、図１５に示すように
形成されるプローブ痕６の長さを、√２・ａ近くまで伸
ばすことができるため、摺動量の確保が可能であること
は勿論のこと、プローブ痕６の長さがａで十分な場合に
はその分電極パッド５の小型化が可能になる。
号公報等により、図１２に示すように各プローブ針３を
各電極パッド５の一辺に対して電極パッド５の対角線と
平行に横切るように配置するとともに、図１３および図
１４に示すようにプローブ針３を、電極パッド５の対角
線上手前から奥に向かって摺動させる方法が提案されて
いる。そして、この方法によれば、図１５に示すように
形成されるプローブ痕６の長さを、√２・ａ近くまで伸
ばすことができるため、摺動量の確保が可能であること
は勿論のこと、プローブ痕６の長さがａで十分な場合に
はその分電極パッド５の小型化が可能になる。
【０００６】
【発明が解決しようとする課題】従来のプローブカード
は以上のように、各プローブ針３を各電極パッド５の一
辺に対して、電極パッド５の対角線と平行に横切るよう
に配置しているので、プローブ痕の長さを伸ばし摺動量
を確保できるとはいうものの、例えば図１２に示すよう
に電極パッド５のピッチをＰとすると、各プローブ針３
の根元近傍の間隔Ｌは、電極パッド５が正方形の場合に
Ｐ／√２となるため、小型化に伴って電極パッド５のピ
ッチ寸法が段々狭くなってくると、隣接する各プローブ
針３の根元部同士がぶつかる等して配置が困難になると
いう問題点があった。
は以上のように、各プローブ針３を各電極パッド５の一
辺に対して、電極パッド５の対角線と平行に横切るよう
に配置しているので、プローブ痕の長さを伸ばし摺動量
を確保できるとはいうものの、例えば図１２に示すよう
に電極パッド５のピッチをＰとすると、各プローブ針３
の根元近傍の間隔Ｌは、電極パッド５が正方形の場合に
Ｐ／√２となるため、小型化に伴って電極パッド５のピ
ッチ寸法が段々狭くなってくると、隣接する各プローブ
針３の根元部同士がぶつかる等して配置が困難になると
いう問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、所定の摺動量を確保し且つ電極
パッドのピッチが狭くなってもプローブ針を配置するこ
とができるプローブカードを提供することを目的とする
ものである。
ためになされたもので、所定の摺動量を確保し且つ電極
パッドのピッチが狭くなってもプローブ針を配置するこ
とができるプローブカードを提供することを目的とする
ものである。
【０００８】
【課題を解決するための手段】この発明の請求項１に係
るプローブカードは、チップ上の複数の電極パッドに各
プローブ針を当接させてテストを行うプローブカードに
おいて、各プローブ針を各電極パッドの一辺に対してほ
ぼ直角に横切るように配置するとともに、各プローブ針
の先端を各電極パッドの対角線方向に所定の長さだけそ
れぞれ折曲させたものである。
るプローブカードは、チップ上の複数の電極パッドに各
プローブ針を当接させてテストを行うプローブカードに
おいて、各プローブ針を各電極パッドの一辺に対してほ
ぼ直角に横切るように配置するとともに、各プローブ針
の先端を各電極パッドの対角線方向に所定の長さだけそ
れぞれ折曲させたものである。
【０００９】又、この発明の請求項２に係るプローブカ
ードは、チップ上の複数の電極パッドに各プローブ針を
当接させてテストを行うプローブカードにおいて、各プ
ローブ針を各電極パッドの一辺に対してほぼ直角に横切
るように配置するとともに、各プローブ針の先端と根元
との間に各電極パッドの対角線方向に所定の長さだけそ
れぞれ折曲された方向規制部を形成したものである。
ードは、チップ上の複数の電極パッドに各プローブ針を
当接させてテストを行うプローブカードにおいて、各プ
ローブ針を各電極パッドの一辺に対してほぼ直角に横切
るように配置するとともに、各プローブ針の先端と根元
との間に各電極パッドの対角線方向に所定の長さだけそ
れぞれ折曲された方向規制部を形成したものである。
【００１０】
【発明の実施の形態】 実施の形態１．図１はこの発明の実施の形態１における
プローブカードのプローブ針の形状をそれぞれ示し、
（Ａ）は平面図、（Ｂ）は正面図、図２は図１における
プローブ針の動作をそれぞれ示し、（Ａ）は摺動前の平
面図、（Ｂ）は摺動後の平面図、図３は図１におけるプ
ローブ針によって形成されるプローブ痕を示す平面図で
ある。図において、７はチップ（図示せず）上の複数の
電極パッド８の一辺に対して、ほぼ直角に横切るように
配置された複数のプローブ針で、先端７ａが電極パッド
８の対角線方向に所定の長さだけ折曲されている。９は
プローブ針７の先端７ａの摺動により電極パッド８の表
面に形成されるプローブ痕である。
プローブカードのプローブ針の形状をそれぞれ示し、
（Ａ）は平面図、（Ｂ）は正面図、図２は図１における
プローブ針の動作をそれぞれ示し、（Ａ）は摺動前の平
面図、（Ｂ）は摺動後の平面図、図３は図１におけるプ
ローブ針によって形成されるプローブ痕を示す平面図で
ある。図において、７はチップ（図示せず）上の複数の
電極パッド８の一辺に対して、ほぼ直角に横切るように
配置された複数のプローブ針で、先端７ａが電極パッド
８の対角線方向に所定の長さだけ折曲されている。９は
プローブ針７の先端７ａの摺動により電極パッド８の表
面に形成されるプローブ痕である。
【００１１】次に上記のように構成される実施の形態１
におけるプローブカードのプローブ針７の動作について
説明する。まず、半導体集積回路が形成されたウエハ
（図示せず）がプローブカード側に移動して、各電極パ
ッド８が各プローブ針７の先端７ａに当接し図２（Ａ）
に示す状態となる。次いで、さらにウエハをプローブカ
ード側に移動させると、プローブ針７の先端７ａは折曲
された電極パッド８の対角線方向に撓んで、図２（Ｂ）
に示すようにその先端部が電極パッド８の対角線上を手
前から奥に向かって摺動し、図３に示すようなプローブ
痕９を形成して停止する。そして、この状態で半導体集
積回路のテストが実行される。
におけるプローブカードのプローブ針７の動作について
説明する。まず、半導体集積回路が形成されたウエハ
（図示せず）がプローブカード側に移動して、各電極パ
ッド８が各プローブ針７の先端７ａに当接し図２（Ａ）
に示す状態となる。次いで、さらにウエハをプローブカ
ード側に移動させると、プローブ針７の先端７ａは折曲
された電極パッド８の対角線方向に撓んで、図２（Ｂ）
に示すようにその先端部が電極パッド８の対角線上を手
前から奥に向かって摺動し、図３に示すようなプローブ
痕９を形成して停止する。そして、この状態で半導体集
積回路のテストが実行される。
【００１２】このように上記実施の形態１によれば、各
プローブ針７を各電極パッド８の一辺に対してほぼ直角
に横切るように配置するとともに、各プローブ針７の先
端７ａを所定の長さだけ電極パッド８の対角線方向に折
曲するようにしているので、電極パッド８のピッチ寸法
が狭くなっても、隣接するプローブ針７の根元部同士が
ぶつかることなく配置が容易になるとともに、所定の摺
動量を確保してテストの信頼性の向上を図ることも可能
になる。
プローブ針７を各電極パッド８の一辺に対してほぼ直角
に横切るように配置するとともに、各プローブ針７の先
端７ａを所定の長さだけ電極パッド８の対角線方向に折
曲するようにしているので、電極パッド８のピッチ寸法
が狭くなっても、隣接するプローブ針７の根元部同士が
ぶつかることなく配置が容易になるとともに、所定の摺
動量を確保してテストの信頼性の向上を図ることも可能
になる。
【００１３】実施の形態２．図４はこの発明の実施の形
態２におけるプローブカードのプローブ針の形状をそれ
ぞれ示し、（Ａ）は平面図、（Ｂ）は正面図、図５は図
４におけるプローブ針の動作をそれぞれ示し、（Ａ）は
摺動前の平面図、（Ｂ）は摺動後の平面図、図６は図４
におけるプローブ針によって形成されるプローブ痕を示
す平面図である。図において、上記実施の形態１におけ
ると同様の部分は同一符号を付して説明を省略する。１
０は電極パッド８の一辺に対して、ほぼ直角に横切るよ
うに配置された複数のプローブ針で、先端１０ａと根元
との間に電極パッド８の対角線方向に所定の長さだけ折
曲された方向規制部１０ｂが形成されている。１１はプ
ローブ針１０の先端１０ａの摺動により電極パッド８の
表面に形成されるプローブ痕である。
態２におけるプローブカードのプローブ針の形状をそれ
ぞれ示し、（Ａ）は平面図、（Ｂ）は正面図、図５は図
４におけるプローブ針の動作をそれぞれ示し、（Ａ）は
摺動前の平面図、（Ｂ）は摺動後の平面図、図６は図４
におけるプローブ針によって形成されるプローブ痕を示
す平面図である。図において、上記実施の形態１におけ
ると同様の部分は同一符号を付して説明を省略する。１
０は電極パッド８の一辺に対して、ほぼ直角に横切るよ
うに配置された複数のプローブ針で、先端１０ａと根元
との間に電極パッド８の対角線方向に所定の長さだけ折
曲された方向規制部１０ｂが形成されている。１１はプ
ローブ針１０の先端１０ａの摺動により電極パッド８の
表面に形成されるプローブ痕である。
【００１４】次に上記のように構成される実施の形態２
におけるプローブカードのプローブ針１０の動作につい
て説明する。まず、半導体集積回路が形成されたウエハ
（図示せず）がプローブカード側に移動して、各電極パ
ッド８が各プローブ針１０の先端１０ａに当接し図５
（Ａ）に示す状態となる。次いで、さらにウエハをプロ
ーブカード側に移動させると、プローブ針１０の方向規
制部１０ｂは折曲された電極パッド８の対角線方向に撓
んで、図５（Ｂ）に示すようにその先端１０ａが電極パ
ッド８の対角線上を手前から奥に向かって摺動し、図６
に示すようなプローブ痕１１を形成して停止する。そし
て、この状態で半導体集積回路のテストが実行される。
におけるプローブカードのプローブ針１０の動作につい
て説明する。まず、半導体集積回路が形成されたウエハ
（図示せず）がプローブカード側に移動して、各電極パ
ッド８が各プローブ針１０の先端１０ａに当接し図５
（Ａ）に示す状態となる。次いで、さらにウエハをプロ
ーブカード側に移動させると、プローブ針１０の方向規
制部１０ｂは折曲された電極パッド８の対角線方向に撓
んで、図５（Ｂ）に示すようにその先端１０ａが電極パ
ッド８の対角線上を手前から奥に向かって摺動し、図６
に示すようなプローブ痕１１を形成して停止する。そし
て、この状態で半導体集積回路のテストが実行される。
【００１５】このように上記実施の形態２によれば、各
プローブ針１０を各電極パッド８の一辺に対してほぼ直
角に横切るように配置するとともに、各プローブ針１０
の方向規制部１０ｂを所定の長さだけ電極パッド８の対
角線方向に折曲するようにしているので、電極パッド８
のピッチ寸法が狭くなっても、隣接するプローブ針１０
の根元部同士がぶつかることなく配置が容易になるとと
もに、所定の摺動量を確保してテストの信頼性の向上を
図ることも可能になる。
プローブ針１０を各電極パッド８の一辺に対してほぼ直
角に横切るように配置するとともに、各プローブ針１０
の方向規制部１０ｂを所定の長さだけ電極パッド８の対
角線方向に折曲するようにしているので、電極パッド８
のピッチ寸法が狭くなっても、隣接するプローブ針１０
の根元部同士がぶつかることなく配置が容易になるとと
もに、所定の摺動量を確保してテストの信頼性の向上を
図ることも可能になる。
【００１６】
【発明の効果】以上のように、この発明の請求項１によ
れば、チップ上の複数の電極パッドに各プローブ針を当
接させてテストを行うプローブカードにおいて、各プロ
ーブ針を各電極パッドの一辺に対してほぼ直角に横切る
ように配置するとともに、各プローブ針の先端を各電極
パッドの対角線方向に所定の長さだけそれぞれ折曲させ
たので、所定の摺動量を確保し且つ電極パッドのピッチ
が狭くなってもプローブ針を配置することが可能なプロ
ーブカードを提供することができる。
れば、チップ上の複数の電極パッドに各プローブ針を当
接させてテストを行うプローブカードにおいて、各プロ
ーブ針を各電極パッドの一辺に対してほぼ直角に横切る
ように配置するとともに、各プローブ針の先端を各電極
パッドの対角線方向に所定の長さだけそれぞれ折曲させ
たので、所定の摺動量を確保し且つ電極パッドのピッチ
が狭くなってもプローブ針を配置することが可能なプロ
ーブカードを提供することができる。
【００１７】又、この発明の請求項２によれば、チップ
上の複数の電極パッドに各プローブ針を当接させてテス
トを行うプローブカードにおいて、各プローブ針を各電
極パッドの一辺に対してほぼ直角に横切るように配置す
るとともに、各プローブ針の先端と根元との間に各電極
パッドの対角線方向に所定の長さだけそれぞれ折曲され
た方向規制部を形成したので、所定の摺動量を確保し且
つ電極パッドのピッチが狭くなってもプローブ針を配置
することが可能なプローブカードを提供することができ
る。
上の複数の電極パッドに各プローブ針を当接させてテス
トを行うプローブカードにおいて、各プローブ針を各電
極パッドの一辺に対してほぼ直角に横切るように配置す
るとともに、各プローブ針の先端と根元との間に各電極
パッドの対角線方向に所定の長さだけそれぞれ折曲され
た方向規制部を形成したので、所定の摺動量を確保し且
つ電極パッドのピッチが狭くなってもプローブ針を配置
することが可能なプローブカードを提供することができ
る。
【図１】 この発明の実施の形態１におけるプローブカ
ードのプローブ針の形状をそれぞれ示し、（Ａ）は平面
図、（Ｂ）は正面図である。
ードのプローブ針の形状をそれぞれ示し、（Ａ）は平面
図、（Ｂ）は正面図である。
【図２】 図１におけるプローブ針の動作をそれぞれ示
し、（Ａ）は摺動前の平面図、（Ｂ）は摺動後の平面図
である。
し、（Ａ）は摺動前の平面図、（Ｂ）は摺動後の平面図
である。
【図３】 図１におけるプローブ針によって形成される
プローブ痕を示す平面図である。
プローブ痕を示す平面図である。
【図４】 この発明の実施の形態２におけるプローブカ
ードのプローブ針の形状をそれぞれ示し、（Ａ）は平面
図、（Ｂ）は正面図である。
ードのプローブ針の形状をそれぞれ示し、（Ａ）は平面
図、（Ｂ）は正面図である。
【図５】 図４におけるプローブ針の動作をそれぞれ示
し、（Ａ）は摺動前の平面図、（Ｂ）は摺動後の平面図
である。
し、（Ａ）は摺動前の平面図、（Ｂ）は摺動後の平面図
である。
【図６】 図４におけるプローブ針によって形成される
プローブ痕を示す平面図である。
プローブ痕を示す平面図である。
【図７】 従来のプローブカードの構成を一部を破断し
て示す平面図である。
て示す平面図である。
【図８】 図７におけるプローブカードのプローブ針と
電極パッドとの当接状態を示す正面図である。
電極パッドとの当接状態を示す正面図である。
【図９】 図７におけるプローブ針の摺動前の動作を示
す平面図である。
す平面図である。
【図１０】 図７におけるプローブ針の摺動後の動作を
示す平面図である。
示す平面図である。
【図１１】 図７におけるプローブ針によって形成され
るプローブ痕を示す平面図である。
るプローブ痕を示す平面図である。
【図１２】 従来のプローブカードのプローブ針の図７
とは異なる配置構成を示す平面図である。
とは異なる配置構成を示す平面図である。
【図１３】 図１２におけるプローブ針の摺動前の動作
を示す平面図である。
を示す平面図である。
【図１４】 図１２におけるプローブ針の摺動後の動作
を示す平面図である。
を示す平面図である。
【図１５】 図１２におけるプローブ針によって形成さ
れるプローブ痕を示す平面図である。
れるプローブ痕を示す平面図である。
７，１０ プローブ針、７ａ，１０ａ 先端、１０ｂ
方向規制部、８ 電極パッド、９，１１ プローブ痕。
方向規制部、８ 電極パッド、９，１１ プローブ痕。
Claims (2)
- 【請求項１】 チップ上の複数の電極パッドに各プロー
ブ針を当接させてテストを行うプローブカードにおい
て、上記各プローブ針を上記各電極パッドの一辺に対し
てほぼ直角に横切るように配置するとともに、上記各プ
ローブ針の先端を上記各電極パッドの対角線方向に所定
の長さだけそれぞれ折曲させたことを特徴とするプロー
ブカード。 - 【請求項２】 チップ上の複数の電極パッドに各プロー
ブ針を当接させてテストを行うプローブカードにおい
て、上記各プローブ針を上記各電極パッドの一辺に対し
てほぼ直角に横切るように配置するとともに、上記各プ
ローブ針の先端と根元との間に上記各電極パッドの対角
線方向に所定の長さだけそれぞれ折曲された方向規制部
を形成したことを特徴とするプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169897A JPH10223705A (ja) | 1997-02-04 | 1997-02-04 | プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169897A JPH10223705A (ja) | 1997-02-04 | 1997-02-04 | プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223705A true JPH10223705A (ja) | 1998-08-21 |
Family
ID=12062299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169897A Pending JPH10223705A (ja) | 1997-02-04 | 1997-02-04 | プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223705A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017022035A1 (ja) * | 2015-07-31 | 2017-02-09 | 日本電子材料株式会社 | プローブカード |
| CN106935524A (zh) * | 2015-12-24 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 探针卡和晶圆测试系统及晶圆测试方法 |
-
1997
- 1997-02-04 JP JP2169897A patent/JPH10223705A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017022035A1 (ja) * | 2015-07-31 | 2017-02-09 | 日本電子材料株式会社 | プローブカード |
| JPWO2017022035A1 (ja) * | 2015-07-31 | 2017-12-14 | 日本電子材料株式会社 | プローブカード |
| TWI680301B (zh) * | 2015-07-31 | 2019-12-21 | 日商日本電子材料股份有限公司 | 探針卡 |
| CN106935524A (zh) * | 2015-12-24 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 探针卡和晶圆测试系统及晶圆测试方法 |
| US10670654B2 (en) | 2015-12-24 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Probe card and wafer testing system and wafer testing method |
| US11105848B2 (en) | 2015-12-24 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Probe card with angled probe and wafer testing method using the same |
| US11994555B2 (en) | 2015-12-24 | 2024-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Probe card with angled probe and wafer testing method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836003B2 (en) | Integrated circuit package alignment feature | |
| JP3616236B2 (ja) | プローブカードおよびそれを用いたウエハテスト方法 | |
| US6091079A (en) | Semiconductor wafer | |
| KR100479190B1 (ko) | 반도체장치 및 이의 와이어본딩방법 | |
| JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
| JP2001215256A (ja) | プリント回路基板によるチップテスト装置 | |
| JP3586106B2 (ja) | Ｉｃ試験装置用プローブカード | |
| JPH11307601A (ja) | 半導体装置 | |
| JPH10223705A (ja) | プローブカード | |
| JP2001127256A (ja) | 半導体装置 | |
| JP2001060567A (ja) | 半導体装置の製造方法 | |
| JPS6362343A (ja) | プロ−ブ・カ−ド | |
| JP2009182124A (ja) | プローブパッドおよびそれを用いた電子装置 | |
| JPS6379337A (ja) | 半導体基板 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JPH01198051A (ja) | 半導体集積回路 | |
| JPH11260992A (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JPH03196633A (ja) | 半導体集積回路装置及び半導体ウエハ | |
| JP2891908B2 (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| JPH08330464A (ja) | ピン・グリッド・アレイ構造ｌｓｉ | |
| JPS6023983Y2 (ja) | 半導体装置用パッケ−ジ | |
| JPS6141232Y2 (ja) | ||
| JPH08115958A (ja) | 半導体装置 | |
| JPH0661316A (ja) | プローブ集合体 | |
| JPH0653393A (ja) | 半導体装置用リードフレーム |