JP3194261U - フェライト基板 - Google Patents

フェライト基板 Download PDF

Info

Publication number
JP3194261U
JP3194261U JP2014004641U JP2014004641U JP3194261U JP 3194261 U JP3194261 U JP 3194261U JP 2014004641 U JP2014004641 U JP 2014004641U JP 2014004641 U JP2014004641 U JP 2014004641U JP 3194261 U JP3194261 U JP 3194261U
Authority
JP
Japan
Prior art keywords
substrate
ferrite
slot
wall surface
roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014004641U
Other languages
English (en)
Inventor
威仁 ▲頼▼
威仁 ▲頼▼
志恭 ▲黄▼
志恭 ▲黄▼
Original Assignee
思鷺科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 思鷺科技股▲分▼有限公司 filed Critical 思鷺科技股▲分▼有限公司
Application granted granted Critical
Publication of JP3194261U publication Critical patent/JP3194261U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Led Device Packages (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Control Of Transmission Device (AREA)

Abstract

【課題】導線と基板の結合構造が安定し、インダクタンスを生じさせることができるフェライト基板を提供する。【解決手段】フェライト基板10は、基板20および導線30を備える。基板20はフェライトから製作され、かつ表面22と、表面22を陥没させて形成したスロット24とを有する。スロット24は壁面241によって定義される。壁面241は粗度Raが0.1から20μmである。導線30は基板20のスロット24内に充填される。上述した特徴により、導線30は基板20から剥離しにくいため、フェライト基板10の構造を安定させることができる。一方、フェライト基板10はインダクタンスを生じさせることができるため、多様な機能性を有する。【選択図】図2

Description

本考案は、回路基板、特に構造が安定し、インダクタンスを生じさせることができるフェライト基板に関するものである。
従来の回路基板は、絶縁材料からなる基板および基板の表面に付着した複数の導線を備える。製作工程を進める際、まずスパッタリングによって一層の導電材料(例えばニッケルクロム合金)を基板の表面に分布させる。即ちシード層(seed layer)を形成する。続いて、マイクロリソグラフィおよびめっき加工によって金属材料(例えば銅)をシード層に分布させる。即ち導線を形成する。続いて、エッジングによってシード層上の導線に遮蔽されず外部に露出した部位を除去する。
上述した製作工程において、導線は基板の表面に突起するため、後続の回路基板製作工程に影響を与えるだけでなく、導線を剥離させるという問題が発生する。シード層の不要な部位をエッチングする際、過度にエッチングを進めるとシード層が剥離しやすくなる。一方、電子部品の小型化が進めば進むほど、導線と、導線と基板の接触面積とを使用上の需要に応じて漸小させるため、基板に付着した導線の安定性を低下させてしまう。一方、導線の幅が小さく、スパッタリングによって形成された導線の厚さが大きくなく、導線の水平断面積が限られるため、許容電流が制限される。
本考案は、上述した欠点に鑑み、導線と基板の結合構造が安定し、インダクタンスを生じさせることができるフェライト基板を提供することを主な目的とする。
上述の目的を達成するために、本考案によるフェライト基板は、基板および導線を備える。基板はフェライトから製作され、かつ表面と、表面を陥没させて形成したスロットとを有する。スロットは壁面によって定義される。壁面は粗度Raが0.1から20μmである。導線は基板のスロット内に充填される。
導線は基板のスロット内に完全に埋め込まれ、スロットの壁面は相応の粗度を有するため、導線と基板の結合構造は従来の構造より安定する。スロットは相応の深さを有し、導線の水平断面積を増大させるため、導線は従来のものより大きい電流を許容できる。一方、スロットと導線とはらせん状を呈するように基板に形成される。フェライト基板はインダクタンスを生じさせることができるため、多様な機能性を有する。
本考案の第1実施形態によるフェライト基板を示す平面図である。 本考案の第1実施形態によるフェライト基板を示す断面図である。 本考案の第1実施形態によるフェライト基板の実物を示す写真である。 本考案の第2実施形態によるフェライト基板の実物を示す写真である。 本考案の第3実施形態によるフェライト基板の実物を示す写真である。 本考案の第4実施形態によるフェライト基板の実物を示す写真である。 本考案の第5実施形態によるフェライト基板の実物を示す写真である。 本考案の第6実施形態によるフェライト基板の実物を示す写真である。
以下、本考案によるフェライト基板を図面に基づいて説明する。
図1に示すように、本考案の第1実施形態によるフェライト基板10は、基板20および導線30を備える。
基板20は、フェライト(ferrite)粉末を用いて焼結することによって成形される。フェライトはMn-Zn系フェライト、Ni-Zn系フェライト、Ni-Cu-Zn系フェライト、Mn-Mg-Zn系フェライト、Mn-Mg-Al系フェライト、Mn-Cu-Zn系フェライト、コバルトフェライトまたはその混合物である。別の実施形態において、基板20は別の製作法によってフェライトから製作されてもよい。
図2に示すように、基板20は表面22と、表面22を陥没させて形成したスロット24とを有する。スロット24は壁面241によって定義される。壁面241は底部壁面243および二つの側辺壁面245を有する。壁面241の底部壁面243および側辺壁面245は表面に複数の起伏を有し、粗度Raが0.1から20μmである。底部壁面243は仮想平面Pに位置する複数の峰243aを有する。仮想平面Pと表面22は相互に平行し、間隔がDである。即ち、スロット24の深度がDである。深度Dは0.9から70μmである。
導線30の材料は、導電性の良好な銅(Cu)、銀(Ag)、金(Au)などの金属である。導線30は基板20のスロット24内に充填され、頂面32を有する。頂面32と基板20の表面22とは一線に並ぶ。言い換えれば、導線30と基板20のスロット24は形が相互に対応する。本実施形態において、スロット24と導線30は図1に示すように基板20にらせん状に形成される。別の実施形態において、スロット24と導線30の形は状況に応じて変わってもよい。導線30の頂面32は基板20の平面22より低くても、高くてもよい。一方、スロット24および導線30の数は限らず、フェライト基板10の用途に応じて変わってもよい。
フェライト基板10の導線30は、基板20の表面22に突起せず、完全に基板20のスロット24内に埋め込まれる。スロット24の底部壁面243と側辺壁面245は粗度Raが0.1μmから20μmであるため、スロット24内に導線30を安定させ、固定することができる。つまり、導線30と基板20の結合構造は非常に安定する。導線が非常に細くても剥離しにくい。またスロット24の底部壁面243および側辺壁面245の粗度Raは0.3μmから15μmが好ましい。特に0.5μmから10μmが最も好ましい。一方、本実施形態において、スロット24と導線30はらせん状を呈するように基板20に形成されるため、フェライト基板10はインダクタンスを生じさせることができるだけでなく、多様な機能性を有する。スロット24は深度Dが0.9μmから70μmであるため、導線30は相応の厚さを有し、許容電流が比較的大きい。つまり、応用範囲を増大させることができる。
表1に示すように、本考案の提示した第1実施形態から第6実施形態はスロット24の深度Dが0.9μmから20μmの間であり、スロット24の壁面241の粗度Raが0.3μmから10μmの間である。図3から図8は、第1実施形態から第6実施形態によるフェライト基板の実物を示す写真の順である。写真により、基板20のスロット24または導線30が上側に近ければ近いほど、幅が漸大する。本考案の提示した実施形態はスロット24内に金属を充填し、安定させ、導線30を成形することができる。かつ実験結果により、スロット24の壁面241の粗度Raが0.1μmから20μmの間、スロット24の深度Dが1μmから70μmの間である条件下でスロット24内に成形した導線30の構造が安定することが判明した。それに対し、スロット24の深度Dが0.9μm以下であるか、粗度Raが0.1μm以下であれば、構造安定性の高い導線は成形されにくい。
図2に示すように、基板20の実際の厚さに対し、スロット24の深さDが極めて小さいはずであるが、本考案の技術特徴を明確にするために、スロット24の深度Dは実際の比より大きく表示される。一方、別の実施形態において、スロット24の壁面241は断面が半楕円形、半円形または不規則な形であってもよい。
以上、本考案は、上記実施形態になんら限定されるものではなく、考案の趣旨を逸脱しない範囲において種々の形態で実施可能である。
10:フェライト基板、
20:基板、
22:表面、
24:スロット、
241:壁面
243:底部壁面、
243a:峰
245:側辺壁面、
30:導線、
32:頂面、
D:深度、
P:仮想平面

Claims (7)

  1. 基板および導線を備え、
    前記基板は、フェライトから製作され、かつ表面と、前記表面を陥没させて形成したスロットとを有し、前記スロットは壁面によって定義され、前記壁面は粗度Raが0.1から20μmであり、
    前記導線は、前記基板の前記スロット内に充填されることを特徴とするフェライト基板。
  2. 前記基板の前記スロットの前記壁面は、粗度Raが0.3から15μmであることを特徴とする請求項1に記載のフェライト基板。
  3. 前記基板の前記スロットの前記壁面は、粗度Raが0.5から10μmであることを特徴とする請求項1に記載のフェライト基板。
  4. 前記導線は、頂面を有し、前記頂面と前記基板の前記表面とは一線に並ぶことを特徴とする請求項1に記載のフェライト基板。
  5. 前記基板は、フェライト粉末を用いて焼結することによって成形されることを特徴とする請求項1に記載のフェライト基板。
  6. 前記基板の前記スロットは、深度が0.9から70μmであることを特徴とする請求項1に記載のフェライト基板。
  7. 前記基板の前記スロットは、らせん状を呈することを特徴とする請求項1に記載のフェライト基板。

JP2014004641U 2013-09-05 2014-09-01 フェライト基板 Expired - Fee Related JP3194261U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102216723 2013-09-05
TW102216723U TWM470379U (zh) 2013-09-05 2013-09-05 陶瓷電路板及具有該陶瓷電路板的led封裝模組

Publications (1)

Publication Number Publication Date
JP3194261U true JP3194261U (ja) 2014-11-13

Family

ID=50347828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014004641U Expired - Fee Related JP3194261U (ja) 2013-09-05 2014-09-01 フェライト基板

Country Status (5)

Country Link
US (2) US20150060929A1 (ja)
JP (1) JP3194261U (ja)
CN (1) CN204119639U (ja)
DE (1) DE202014100619U1 (ja)
TW (1) TWM470379U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034150A (ja) * 2015-08-04 2017-02-09 株式会社ダイセル 回路基板とその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019213598A1 (de) * 2019-09-06 2021-03-11 Mahle International Gmbh Flachspulenträger

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080513A (en) * 1975-11-03 1978-03-21 Metropolitan Circuits Incorporated Of California Molded circuit board substrate
KR19980069992A (ko) * 1997-01-20 1998-10-26 사와무라시코우 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법
KR20080017496A (ko) * 1998-02-26 2008-02-26 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
US6995402B2 (en) * 2003-10-03 2006-02-07 Lumileds Lighting, U.S., Llc Integrated reflector cup for a light emitting device mount
CN101297382B (zh) * 2005-10-27 2011-05-04 株式会社东芝 平面磁元件及利用该平面磁元件的电源ic封装
JP2009182272A (ja) * 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP5512562B2 (ja) * 2010-03-29 2014-06-04 日本特殊陶業株式会社 多層配線基板
KR20150002171A (ko) * 2013-06-28 2015-01-07 삼성전기주식회사 박막형 공통 모드 필터 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034150A (ja) * 2015-08-04 2017-02-09 株式会社ダイセル 回路基板とその製造方法

Also Published As

Publication number Publication date
DE202014100619U1 (de) 2014-06-12
TWM470379U (zh) 2014-01-11
CN204119639U (zh) 2015-01-21
US20150061814A1 (en) 2015-03-05
US20150060929A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
CN104733155B (zh) 片式电子组件及其制造方法
CN104934187B (zh) 片式电子组件及其制造方法
CN104575937B (zh) 片式电子组件及其制造方法
CN106067368B (zh) 线圈组件及其制造方法
CN105428001B (zh) 片式电子组件及其制造方法
JP6672756B2 (ja) 電子部品および電子部品の製造方法
CN104078221B (zh) 电感器及用于制造该电感器的方法
US20100225436A1 (en) Microfabricated inductors with through-wafer vias
CN105185507B (zh) 片式电子器件和用于安装片式电子器件的板
TW201108367A (en) Coreless package substrate and method of forming the same
CN105261606A (zh) 无核心层封装基板及其制法
CN100589684C (zh) 埋图案基板及其制造方法
TWI330053B (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
CN104681531B (zh) 封装基板及其制法
WO2013101243A1 (en) High density package interconnects
CN203492264U (zh) 一种用于led显示的积层电路板
KR20170023621A (ko) 코일 부품 및 그 제조방법
CN108417550A (zh) 半导体装置及其制造方法
JP3194261U (ja) フェライト基板
US20120058692A1 (en) Contact of electrical connector and plating method thereof
CN110136938A (zh) 电子组件
CN105702432B (zh) 电子组件以及具有该电子组件的板
CN107666782A (zh) 具厚铜线路的电路板及其制作方法
JP3189458U (ja) セラミックス回路基板およびセラミックス回路基板を有するパッケージングledモジュール
TWI634822B (zh) 電路板結構及其製造方法

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3194261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees