CN106816424A - 电子元件及其制造方法、用于该电子元件的引线框架 - Google Patents
电子元件及其制造方法、用于该电子元件的引线框架 Download PDFInfo
- Publication number
- CN106816424A CN106816424A CN201510867964.0A CN201510867964A CN106816424A CN 106816424 A CN106816424 A CN 106816424A CN 201510867964 A CN201510867964 A CN 201510867964A CN 106816424 A CN106816424 A CN 106816424A
- Authority
- CN
- China
- Prior art keywords
- lead frame
- pin
- electronic component
- molding material
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000012778 molding material Substances 0.000 claims description 38
- 238000000465 moulding Methods 0.000 claims description 33
- 238000002679 ablation Methods 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 210000003205 muscle Anatomy 0.000 claims description 2
- 238000003466 welding Methods 0.000 description 25
- 238000005520 cutting process Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种电子元件，包括用于提供电连接触点的第一表面及围绕该第一表面的多个侧面；该电子元件包括引线框架及装配于其上的器件管芯；该引线框架位于该电子元件的该第一表面一侧，并配置为在电子元件的第一表面上提供焊接垫，至少一个焊接垫在多个侧面中的至少一个上延伸达到引线框架的厚度。本发明还提供了一种用于该电子元件的引线框架及制造该电子元件的方法。
Description
技术领域
本发明涉及一种电子元件与其制造方法，以及用于该电子元件的引线框架。具体地，本发明涉及一种侧面可焊接的电子元件与其制造方法，以及为该电子元件提供侧面可焊接的引线框架。
背景技术
各种小外形封装(Small Out-Line Package，SOP)的电子元件结构被开发出来，以适应于电子设备中对于元件小型化的需求，例如SON(SmallOutline Package，No leads)封装、QFN(Quad Flat-Pack No-lead，方形扁平无引脚)封装、DFN(Dual Flat-Pack No-lead，双侧扁平无引脚)封装等。这些封装形式相比于有引脚的封装而言，可以实现更佳的电学性能，并且厚度和占用面积都较小，并且具有较佳的散热性能。
电子元件形成之后，为实现其特定的功能和设计目的，需要将电子元件焊接到相应的外部电路系统上。典型地，电子元件利用焊接技术被连接到印刷电路板(PCB)上。焊接的可靠性对于电子元件的性能发挥具有重要的影响。自动光学检测(Automatic Optical Inspection，AOI)常被用来检测焊接之后的印刷电路板，通过各电子元件焊接之后的外形轮廓等特征来判断是否存在虚焊、翘曲、断焊等问题。
对于普通的无引脚封装来说，形成的电子元件上用于焊接的焊盘都位于电子元件与PCB相对的表面上，从而在焊接之后所形成的焊点会被PCB或电子元件本身所遮挡。在利用AOI机器进行检测时，将不会捕捉到这种普通无引脚封装的焊接特征，从而不能判断焊接的可靠性。
对于无引脚的封装而言，较佳的检测方法是利用AXI(AutomaticX-ray Inspection)。然而，周知的是，AXI所使用的器材、工序等，都会带来制造、检测成本的上升。
此外，除了对于电子元件的电学性能的不断优化的需求之外，随着系统的集成度的进一步提升，对于器件小型化的要求持续存在，并且也带来散热性的问题。
发明内容
从而，有必要提供一种可以便于检测并具有增强的电学与散热性能的电子元件。
此外，还有必要提供一种相应的用于电子元件的引线框架。
此外，还有必要提供一种制造电子元件的方法。
一种电子元件，包括用于提供电连接触点的第一表面及围绕该第一表面的多个侧面；所述电子元件包括引线框架及装配于其上的器件管芯；所述引线框架位于所述电子元件的该第一表面一侧，并配置为在所述电子元件的所述第一表面上提供焊接垫，至少一个所述焊接垫在所述多个侧面中的至少一个上延伸达到所述引线框架的厚度。
一种用于电子元件的引线框架，包括多个引线框架部件构成的阵列，每一引线框架部件在面对阵列中相邻引线框架部件的第一方向一侧上包括至少一个引脚，所述引线框架部件在所述引脚的垂直于所述第一方向的第二方向上的至少一侧包括连接筋，所述连接筋沿所述第一方向延伸至相邻引线框架部件，形成由所述连接筋、引脚包围的空间。
一种制造电子元件的方法，包括：
提供引线框架，所述引线框架包括至少沿第一方向排布的引线框架部件的阵列；至少一个引线框架在所述第一方向的一侧上具有引脚；所述引脚在第一方向上与相邻引线框架部件之间具有第一空间；
提供器件管芯；
将所述器件管芯装配在所述引线框架上；
利用模封材料对所述器件管芯与所述引线框架进行模封，以形成模封体，其中所述模封材料填充所述第一空间，所述引脚暴露在所述模封体的第一表面；
在所述模封体上所述引脚相对于相邻引线框架部件的空间内沿垂直于第一表面的方向执行消蚀，直至穿透所述模封体，以暴露所述引脚在第一方向上的侧面；
对所述引脚的在第一方向上的侧面以及暴露在模封体的第一表面的部分施加镀层；
在所述引脚外沿垂直于第一方向的第二方向锯切模封体，以去除在相邻引线框架部件之间的模封材料。
通过各实施方式，得到的电子元件可以在侧面形成与PCB的焊接连接，并易于经受AOI的检测。通过侧面连接的电子元件与PCB之间的结构具有更为优良的电气性能与散热性能，提升了电子元件的整体可靠性。
附图说明
以下将结合附图对于本发明的实施方式进行进一步描述，其中：
图1为一种实施方式的电子元件的立体视图；
图2A-图2D为一种实施方式中用于制造图1所示的电子元件的方法各步骤时所得结构的部分剖面示意图；
图3为一种实施方式的电子元件与PCB相互结合的结构剖视图；
图4为一种实施方式的具有凹陷的引线框架在制造电子元件中结构的剖面视图；
图5为侧面具有凹陷的引线框架所形成的电子元件的剖面视图；
图6为一种实施方式中制造电子元件的方法在切割过程的剖面视图；
图7A-图7B为一种实施方式的引线框架的平面视图与放大视图；
图8A-图8I分别为一种实施方式的制造电子元件的方法中所得结构的示图；
图9为一种实施方式的电子元件的立体视图。
具体实施方式
请参考图1所示的，其为本发明一种实施方式的电子元件的立体视图。该电子元件100具有第一表面102以及多个侧面104。第一表面102上提供了该电子元件100向外电连接的触点。多个侧面104围绕第一表面102设置，并且可选地与第一表面102相垂直。
为提供电子元件100向外的电连接，在其第一表面102上设有多个接触点/焊接垫106、108。在可选的实施方式中，该接触点/焊接垫106、108是由电子元件100中所包括的引线框架来提供的。引线框架的材料可选地为铜(Cu)。为实现由引线框架提供接触点/焊接垫，引线框架需要设置在电子元件100的第一表面102一侧。电子元件100通常包括引线框架与器件管芯，在器件管芯装配到引线框架上之后，利用模封材料将其固封起来，引线框架上的与器件管芯中相应部分电连接的暴露部分即可提供为该电子元件的对外连接。当电子元件100通过例如表面贴装技术(Surface Mounting Technology，SMT)被装配在印刷电路板(PrintedCircuit Board，PCB)上时，通常利用焊料将电子元件100焊接在PCB上，从而引线框架中暴露的部分即提供为该焊接所需的焊接垫。
在电子元件100的第一表面102上，除了位于中间位置的焊接垫106之外，还包括位于第一表面102一侧与侧面104相接位置处的焊接垫108。由图1可以看到，焊接垫108自第一表面102延伸到侧面104上，并沿着侧面104延伸一定的距离。在可选的实施方式中，焊接垫108在侧面104上所延伸的距离与电子元件100的引线框架的厚度相等。可以理解的是，在将引线框架固封在模封材料中之后，除了使引线框架露出第一表面102之外，还将引线框架自电子元件100的侧面暴露出来，从而可以使位于第一表面102与侧面104相接处的引线框架部分既在第一表面102上延伸、也在侧面104上延伸，并且在侧面104上所延伸的距离与引线框架的厚度相等。
如图2A-2D所示，其为一种实施方式中用于制造图1所示的电子元件的方法各步骤时所得结构的部分剖面示意图。
首先，提供引线框架202以及器件管芯(图未示)。如图2A所示，该引线框架202包括由多个引线框架部件202a、202b排列而成的阵列。在该图2A中，只示出了在X方向上排列的引线框架部件，可以理解的是，在与X方向相垂直的穿过纸面的Y方向(图未示)上，引线框架202也可以包括多个引线框架部件。引线框架202在各引线框架部件202a、202b的相对的一侧上包括引脚204a、204b。在引线框架202中，引线框架部件202a在其引脚204a一侧与引线框架部件202b之间，具有空间208。
随后，将器件管芯装配在引线框架202上，并利用模封材料206对已经装配的器件管芯与引线框架202进行模封，以形成模封体200。其中模封材料206填充引脚204a、204b之间的空间208，并且引脚204a、204b暴露在形成的模封体200的第一表面210上。所形成的部件结构如图2A所示。
请参考图2B，对图2A中所形成的模封体200进行切割。该切割是在引脚204a、204b之间的空间208位置开始，并沿着模封体200的厚度方向纵深地进行到至少直至超过引线框架202的厚度。经过该切割，引脚204a、204b的相对的侧面S1、S2得以暴露出来。可以理解的是，该切割可以采用机械、化学或者激光等方式进行消蚀，并且在其他实施方式中，该切割可以沿着模封体200的厚度方向纵深地进行到直至穿透模封体200。可选地，当利用激光进行切割时，切割所用激光的功率可以是30W。
其后，对模封体200上引脚204a、204b暴露在第一表面210上的部分以及其侧面S1、S2施加镀层212。在图2C中，为了清楚显示起见，镀层212经过了一定程度的放大。可以理解的是，在该镀层工序中，各引线框架部件202a、202b中除了引脚204a、204b以外的其他露出第一表面210的部分表面上，也被施加了相应的镀层。该施加镀层的过程可以利用电镀或其他已经的形成镀层的方式进行。可选地，该镀层的材料可以是镍钯金(NiPdAu)等。
最后，进一步地去除在各个引线框架部件202a、202b之间的模封材料206，以形成最终的使引线框架202的引脚204a分别暴露在第一表面210和侧面S1、并在其上覆有镀层的电子元件。如图2D所示的，经过最终形成的电子元件可以是如图1所示的形式。
如图3所示的，其为图1、图2中的电子元件在装配到PCB上时，与PCB上焊接点所形成的焊接结构的剖视图。
该PCB包括基板302以及形成在基板上的焊接点304。可以理解的是，基板302为有机绝缘材料制成，焊接点304是通过在基板302上进行电镀、刻蚀而形成相应的迹线、焊盘等电性连接结构。在本发明实施方式的电子元件310被通过SMT等技术装配到PCB上时，其第一表面配置为面对PCB，并且在第一表面上的引脚312的暴露部分与PCB上相应的焊接点304相对准。可选地，在PCB上的焊接点304上已经预先通过丝网印刷等方式涂敷了相应的焊料，从而当电子元件310置于其上时，焊料也与电子元件310上第一表面处的引脚312相接触。进一步地，焊料还被布置在电子元件310横向尺寸以外部分的焊接点304上。在随后进行的加热焊接过程中，焊料受热熔化，将引脚312与PCB的焊接点304连接在一起；与此同时，前述的在电子元件310横向尺寸以外部分的焊料在熔化之后，由于其表面张力等效应的作用，沿着引脚312在侧面暴露的部分向上爬升，在电子元件310侧面上形成坡形的接触。最终，在PCB与电子元件310之间，由引脚312下方所形成的焊接与引脚312侧方所形成的焊接一起，组成了电子元件310与PCB的电性焊接320。
当利用AOI对图3中电子元件310与PCB的结合情况进行检测时，位于电子元件310的引脚312侧面部分的坡形焊接将会被检测，从而可以据此评估电子元件310与PCB之间的结合程度。此外，由于在传统的面对面接触之外，本发明实施方式的电子元件还提供了侧向的附加电性连接与机械连接，可以增强电子元件与PCB之间的连接可靠性，并防止焊接过程中产生的翘曲、歪斜等问题。
应当说明的是，在图3中，引脚312的尺寸被放大，以显示其上被施加的镀层，同时电性焊接320的尺寸也被放大，以方便显示与说明。
引线框架通常是通过冲压、蚀刻等方式制得。如图4所示的，当通过蚀刻方式形成引线框架400时，由于蚀刻工艺本身的原因，例如过刻蚀等原因，在引线框架400的引脚402侧面常常会形成一些凹陷404。在通过图2A-2D所示的方式利用具有了凹陷的引线框架来制造电子元件时，在凹陷404中常常会残存部分的模封材料406，并进而影响到后续施加镀层到引脚402的侧面。由模封材料406所覆盖的引脚402的侧面将不会被镀层所覆盖；当所形成的电子元件装配到PCB上时，在引脚402的侧面所形成的焊接将受到限制，并进而影响电子元件与PCB之间的电性连接与机械连接，并且影响到其在AOI仪器下的可检测性。图4中示意性地示出了左侧的引脚的凹陷形状，可以理解的是，右侧的引脚上也可能具有同样或者类似的凹陷。
图5中示出了侧面具有凹陷的引线框架所形成的电子元件的剖面视图，其中可以看到，引线框架的引脚的至少部分侧面上由于残存了模封材料而未能有效地被镀层覆盖。可以想见的是，如图5中的该电子元件被装配到PCB上时，在侧面甚至都不能形成电性焊接。
有鉴于此，根据本发明的一种实施方式，进一步提供了一种形成电子元件的方法。该方法与图2A-2D中所示的实施方式的方法类似，然而图6中示出了其与前述的实施方式的区别。根据图6中所示的该实施方式，在进行例如图2B中所示的切割过程时，除了将引线框架600的引脚602侧面空间中的模封材料去除之外，还将切割工序拓展到去除其侧面的凹陷604(如图中虚线所示)的宽度。可以理解的是，该拓展的宽度至少应当等于凹陷604的深度。在一种可选的实施方式中，该拓展的切割宽度在40μm至50μm之间。利用该拓展的切割，使得引脚602的沿着引线框架600的厚度上的整个侧面都被暴露出来，可以将凹陷604及残存其中的模封材料一并去除，得到平滑的引脚侧面。由于该加宽的切割去除了模封材料，在引脚602的侧面上将不会存在影响到镀层附着的因素，从而便利于后续与PCB之间的安装，并增强其可检测性、机械与电性强度。与图4中类似地，图6中只示出了左侧部分的示例，在其他实施方式中，右侧部分的引脚也可能具有同样或类似的凹陷并通过本发明的实施方式中拓展的切割得以去除。
如图7A-7B所示，其为本发明一种实施方式的用于制造电子元件的引线框架的部分结构示意图。
该引线框架700包括多个排列成阵列的引线框架部件700a、700b、700c等。引线框架部件700a在Y方向上的面对相邻的引线框架部件一侧，包括引脚每一引线框架部件包括引脚702、704等。可以理解的是，图7中每一个引线框架部件都将用于形成一个单独的电子元件，其中将器件管芯置于引线框架之上，并利用引线接合或者倒装等方式将引脚702、704与器件管芯相连接。引脚702、704等构成与器件管芯的电性连接，提供了器件管芯的对外信号交流。
进一步地，如图7B所示的，其为图7A中的引线框架中一个引线框架部件的放大视图。在引脚704的X方向的两侧，设有连接筋706、708。结合图7A和图7B可以看到，连接筋706、708沿着Y方向延伸，直至相邻的引线框架部件的引脚在X方向的两侧。由于连接筋706、708连接在引脚704在X方向的两侧，并且沿着Y方向而向相邻的引线框架部件延伸，因而在引脚704与相邻引线框架部件的与之由相同连接筋相连的引脚之间，将形成由引脚704、连接筋706、708所包围的空间710。
在可选的实施方式中，在一个引脚上，可以仅在X方向上的一侧上包括连接筋。通过该连接筋的设置，可以使得引脚与连接筋呈现大体垂直的状态。
进一步地，在相邻的引线框架部件之间，所述引线框架还包括支撑件712。在一种实施方式中，支撑件712可以连接在两个相邻引线框架部件之间的连接筋的中点位置处。支撑件712沿着X方向延伸，直至与引线框架部件在X方向长度相同的长度。换言之，支撑件712沿着X方向延伸到引线框架部件在X方向的侧边的长度。
在各引线框架部件之间的Y方向上，可以进一步包括第二支撑件714。第二支撑件714与引线框架部件中的至少一部分，例如管芯焊盘716相连。第二支撑件714在沿Y方向延伸后，可以与支撑件712在引线框架部件的一角相连。
如图7B所示的，引线框架部件在Y方向的一侧上，还包括第二引脚718。为方便说明起见，图7B的实施方式中标示了与引脚704在对称一侧的第二引脚718，可以看到的是，在该实现为对称结构的实施方式中，在与引脚704同侧，也包括有类似的第二引脚718(图中未标示附图标号)。在可选的实施方式中，第二引脚718与引脚704沿着X方向呈线性排布在引线框架部件的一侧上。在图7B中所示的实施方式中，可以包括分别位于引脚704的在X方向的两侧的两个第二引脚718。在其他的实施方式中，也可以包括更多或更少的第二引脚718。
第二引脚718在其X方向的一侧上连接有第二连接筋720，第二连接筋720沿着X方向延伸直至与第二支撑件714相连，从而第二连接筋720连接在第二支撑件714在X方向的一侧上。第二引脚718通过第二连接筋720而得到第二支撑件714的机械支撑，从而第二引脚718与引脚704之间机械地隔离。
结合图7A与图7B可以看出，纵横相交的支撑件712、第二支撑件714通过连接筋706、708、720等与引脚704、718、管芯焊盘716相连接，实现对引脚704、718以及管芯焊盘716等需要与管芯实现连接的部件的机械支撑。
如图8A-图8I所示的，其为根据本发明一种实施方式的制造电子元件的方法在各步骤中所得到的相应结构的示意图。在该实施方式中，制造电子元件中所使用的引线框架可以是图7A、图7B所示的引线框架的实现形式。
图8A、图8B所示的分别是将器件管芯装配到引线框架上之后，利用模封材料将引线框架、器件管芯的装配件固封之后所形成的结构的表面视图与其沿B-B方向的剖面视图。在图8A中，经过模封材料810固封之后所形成的模封体800中，引线框架中各个引线框架部件与其上所装配的器件管芯将用于形成一个单独的电子元件820；在未分离之前，各个电子元件820由模封材料810以及埋在其中的引线框架的连接筋、支撑件连接在一起。在各个电子元件820的一个表面802上，引线框架部件中的引脚804、第二引脚806以及管芯焊盘808等，均暴露出来。
如图8B所示的，与前述的图4、图5中类似地，该电子元件820的引线框架中，引脚804由于在引线框架制作过程中的过刻蚀现象而产生凹陷，并在其中填充有模封材料810。
继续参考图8C、图8D，其分别示出了在前述图8A形成模封体800之后的步骤中模封体800的表面视图及其沿D-D方向的剖面视图。在该步骤中，在模封体800上引脚804相对于相邻的电子元件820的引脚之间的空间内，沿着模封体800的厚度方向进行消蚀。通过该消蚀，可以去除引脚804与相邻的电子元件的相应引脚之间的空间内所填充的模封材料，从而使引脚804的侧面暴露。
优选地，由图8B中所示的凹陷及其中所填充的模封材料也通过该消蚀而得以去除。为实现去除凹陷及其中的模封材料的目的，该消蚀的宽度应当被扩展到去除引脚804相对于相邻的电子元件的侧面的至少一部分。在一种可选的实施方式中，该消蚀是利用激光刻蚀来执行的，激光刻蚀的功率可以选择为70W，利用增大的激光功率，可以使消蚀宽度增大约40μm～50μm。可选地，该消蚀可以达到穿透模封体800的厚度的深度，从而在模封体800上的引脚804侧面形成穿孔。通过该穿透模封体800的厚度的消蚀，使得引脚804的侧面与其下方的模封材料810的侧面暴露在同一平面上。
进一步参考图8E，在其中，位置812为对模封体800所执行消蚀的位置。可以看到，在该实施方式中，除了在引脚804侧面进行该消蚀之外，在第二引脚806侧面也进行该消蚀过程。执行了消蚀步骤之后的模封体800的一部分的表面视图如图8F所示，可以看到，在引脚804、第二引脚806侧面，都形成了相应的穿孔。
继续参考图8G，与前述的图2C中的步骤类似地，在暴露的引脚804、第二引脚806的下表面和侧面的部分上进行镀层。通过该步骤，在引脚804、第二引脚806的暴露出模封材料810的部分上，都具有镀层814。在图8G中，为便于展示，镀层814的尺寸进行了适度的放大。由前所述的，在图8D中所执行的消蚀穿透模封体800，当利用电镀液对暴露的引脚804、第二引脚806进行电镀时，穿透所形成的穿孔有利于电镀液流入并覆盖到引脚804、第二引脚806的侧面上，从而有利于形成在引脚804、第二引脚806上的镀层。
随后，请参考图8H，在各电子元件820之间的进行锯切，以去除相邻的电子元件820之间的模封材料810及埋在其中的连接筋、支撑件等，以形成单独的电子元件820。具体地，该锯切可以包括沿着互相垂直的两个方向的锯切过程。可以理解的是，在电子元件820具有引脚的一侧上，由于前面的消蚀过程仅在引脚804的长度左右的范围上穿透模封体800，而相邻电子元件的相对的引脚之间、电子元件的垂直具有引脚一侧的另一侧上，仍然存有未被去除的与其他电子元件相连的模封材料等。
进一步参考图8I，其为锯切范围的示意图。图8I中，线条816示出了在相邻的电子元件820之间进行锯切的范围。可选地，该锯切并不严格沿着与前述消蚀所形成的引脚804、第二引脚806的侧面相同的平面进行。在可选的实施方式中，该锯切相比于前述的引脚804的侧面稍有退让。通过该锯切，可以去除前述的相邻引线框架部件的相对的引脚之间的空间中所填充的模封材料810。并且，该锯切在同一电子元件820的相邻引脚，如引脚804与第二引脚806之间的部分818上，所形成的侧面由于前述的退让而与引脚804在执行了消蚀以后的侧面相平行，而不在同一平面上。可以理解的是，该锯切当然地可以沿着与引脚804的侧面在同一平面上进行，从而所形成的同一电子元件820的相邻引脚之间部分818的侧面与引脚804、第二引脚806的侧面处在同一平面上。
如图9所示，在进行了本发明实施方式的制造电子元件的各步骤之后，所形成的电子元件900中，引脚902、引脚904的侧面与其上的模封材料910的侧面通过消蚀步骤而处在同一平面上。在引脚902、904之间部分的模封材料910的侧面则相对地稍许伸出，从而使得引脚902、904的侧面相应地形成凹进的空间。可以理解的是，该稍显凹进的空间是由前述消蚀、锯切了引线框架中相邻引线框架部件的相对引脚之间的空间内所填充的模封材料910而形成的。当电子元件900在被安装到PCB上时，位于该凹进空间内的引脚902将与熔融的焊料相结合而形成彼此之间的焊接连接，从而引脚902两侧的模封材料910将形成为该熔融的焊料的阻挡，以免焊料蔓延到引脚902以外的部分而影响焊接的效果。从而，可以理解的是，通过由消蚀、锯切而形成的该凹进的空间可以作用为提升电子元件900的可焊接性，并可以改善焊接效果。进一步地，由于引脚902、904的侧面与其上方的模封材料910的侧面是通过消蚀步骤而位于同一平面上的，该凹进的空间并不会影响焊接之后通过AOI设备对焊接结果进行检测。
可以理解的是，该电子元件900不但可以在侧面形成焊接结构而使其可以被AOI检测，并且由于消除了引线框架制作过程中可能出现的侧面凹陷，使得电子元件900的侧面更佳地形成金属镀层以用于与PCB的焊接连接。
在此参考了特定的所示的例子对于各种示例的实施方式进行了描述。所述示例的例子被选择为辅助本领域的技术人员来形成对于各实施方式的清晰理解并得实施。然而，可以构建为包括一个或多个实施方式的系统、结构和器件的范围，以及根据一个或多个实施方式实施的方法的范围，并不为所展示的示例性例子所限制。相反地，所属技术领域的技术人员基于本说明书可以理解：可以根据各实施方式来实施出很多其他的配置、结构和方法。
应当理解的是，就于本发明在前描述中所使用的各种位置指示来说，例如顶、底、上、下，彼等指示仅是参考了相应的附图而给出，并且当器件的朝向在制造或工作中发生变化时，可以代替地具有其他位置关系。如上所述，那些位置关系只是为清楚起见而描述，并非限制。
本说明的前述描述是参考特定的实施方式和特定的附图，但本发明不应当限制于此，而应当由权利要求书所给出。所描述的各附图都是示例性的而非限制性的。在附图中，为示例的目的，各元件的尺寸可能被放大，且可能没有绘制为特定的比例尺。本说明也应当包括各元件、工作方式在容限和属性上的不连续的变换。还应当包括本发明的各种弱化实施。
本说明及权利要求书中所使用的词汇“包括”并不排除其他元件或步骤。除非特别指出，在使用单数形式如“一”、“一个”指代确定或不确定的元件时，应当包括该元件的复数。从而，词汇“包括”不应当被理解为限于在其后所列出的条目，不应当理解为不包括其他元件或步骤；描述“器件包括项目A和B”的范围不应当限制为只包括元件A和B的器件。该描述表示，就于本说明而言，只有器件的元件A和B是相关的。
对于所属领域的技术人员而言，在不背离本发明的权利要求的范畴内可以作出多种具体变化。
Claims (20)
1.一种引线框架，其特征在于：包括多个引线框架部件构成的阵列，每一引线框架部件在第一方向上的一侧上包括至少一个引脚；并在所述至少一个引脚在第二方向上的至少一侧上包括连接筋，所述第二方向与所述第一方向相交；所述连接筋沿所述第一方向延伸至相邻引线框架部件；所述引线框架部件与相邻的引线框架部件之间形成由所述连接筋、引脚包围的第一空间。
2.根据权利要求1所述的引线框架，其特征在于：所述第一方向垂直于所述第二方向。
3.根据权利要求1所述的引线框架，其特征在于：所述引线框架部件在所述引脚在第二方向上的两侧上各包括连接筋，所述连接筋沿第一方向延伸至相邻的引线框架部件。
4.根据权利要求1所述的引线框架，其特征在于：进一步包括支撑件，所述支撑件连接在相邻的引线框架部件之间的连接筋上，并沿第二方向延伸到至少所述引线框架部件在第二方向上的侧边的长度。
5.根据权利要求1所述的引线框架，其特征在于：进一步包括第二支撑件，所述第二支撑件设于引线框架部件及其在第二方向上相邻的另一引线框架部件之间，并沿第一方向延伸，所述第二支撑件至少部分地与所述引线框架部件机械相连。
6.根据权利要求5所述的引线框架，其特征在于：进一步包括设于所述第二支撑件一侧并沿第二方向延伸的第二连接筋，所述引线框架部件进一步包括至少一个设于沿第一方向的一侧的第二引脚，所述第二连接筋连接并机械地支撑所述引线框架部件的第二引脚，从而所述第二引脚与第一方向上相邻的引脚之间机械地隔离。
7.一种电子元件，包括用于提供电连接触点的第一表面及围绕该第一表面的多个侧面；其特征在于：所述电子元件包括如权利要求1-6中任一项所述的引线框架及装配于其上的器件管芯；所述引线框架位于所述电子元件的该第一表面一侧，并配置为在所述电子元件的所述第一表面上提供焊接垫。
8.根据权利要求7所述的电子元件，其特征在于：至少一个所述焊接垫在所述多个侧面中的至少一个上延伸达到所述引线框架的厚度。
9.根据权利要求7所述的电子元件，其特征在于：所述引线框架在在所述电子元件的所述多个侧面中的至少一个上暴露，以提供所述至少一个焊接垫在所述多个侧面中的至少一个上的延伸。
10.根据权利要求7所述的电子元件，其特征在于：进一步包括模封材料，所述模封材料包封所述引线框架与所述器件管芯，所述引线框架在所述电子元件的多个侧面中的至少一个上暴露，暴露的所述引线框架的侧面与部分所述模封材料的侧面在同一平面上。
11.根据权利要求10所述的电子元件，其特征在于：所述引线框架的暴露的侧面和与之在同一平面上的所述模封材料的侧面是在同一工序中形成的。
12.根据权利要求10所述的电子元件，其特征在于：所述电子元件的侧面还包括未暴露所述引线框架的侧面的部分，所述未暴露引线框架的侧面的部分由所述模封材料的侧面形成。
13.根据权利要求12所述的电子元件，其特征在于：所述电子元件的未暴露引线框架的侧面的部分侧面与暴露引线框架的侧面的部分侧面平行但不在同一平面上。
14.一种制造电子元件的方法，其特征在于，包括：
提供如权利要求1至6中任一项所述的引线框架；
提供器件管芯；
将所述器件管芯装配在所述引线框架上；
利用模封材料对所述器件管芯与所述引线框架进行模封，以形成模封体，其中所述模封材料填充所述第一空间，所述引脚暴露在所述模封体的第一表面；
在所述模封体上所述引脚相对于相邻引线框架部件的空间内沿垂直于第一表面的方向执行消蚀，直至穿透所述模封体，以暴露所述引脚在第一方向上的侧面；
对所述引脚的在第一方向上的侧面以及暴露在模封体的第一表面的部分施加镀层；
在所述引脚外沿垂直于第一方向的第二方向锯切模封体，以去除在相邻引线框架部件之间的模封材料。
15.根据权利要求14所述的制造电子元件的方法，其特征在于：所述消蚀去除第一空间内的模封材料，并去除所述引脚面对相邻引线框架部件一侧的至少一部分，以暴露所述引脚在第一方向上的侧面。
16.根据权利要求14所述的制造电子元件的方法，其特征在于：所述消蚀暴露所述引脚在第一方向上的沿所述引线框架的整个侧面。
17.根据权利要求14所述的制造电子元件的方法，其特征在于：利用激光进行所述消蚀。
18.根据权利要求14所述的制造电子元件的方法，其特征在于：所述消蚀使得所述引脚在第一方向上的侧面与覆盖其上的所述模封材料的侧面暴露在同一平面上。
19.根据权利要求14所述的制造电子元件的方法，其特征在于：所述锯切使所述模封材料所暴露的在第一方向上的侧面与所述消蚀使所述引脚所暴露的在第一方向上的侧面平行但不在同一平面上。
20.根据权利要求14所述的制造电子元件的方法，其特征在于：所述消蚀使所述引脚所暴露的在第一方向上的侧面低于所述所述锯切使所述模封材料所暴露的在第一方向上的侧面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510867964.0A CN106816424A (zh) | 2015-12-01 | 2015-12-01 | 电子元件及其制造方法、用于该电子元件的引线框架 |
| US15/345,478 US20180151482A1 (en) | 2015-12-01 | 2016-11-07 | Electronic device, manufacturing method and lead frame for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510867964.0A CN106816424A (zh) | 2015-12-01 | 2015-12-01 | 电子元件及其制造方法、用于该电子元件的引线框架 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106816424A true CN106816424A (zh) | 2017-06-09 |
Family
ID=59107542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510867964.0A Pending CN106816424A (zh) | 2015-12-01 | 2015-12-01 | 电子元件及其制造方法、用于该电子元件的引线框架 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20180151482A1 (zh) |
| CN (1) | CN106816424A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3499552A1 (en) * | 2017-12-14 | 2019-06-19 | Nexperia B.V. | Semiconductor device and method of manufacture |
| CN112490721A (zh) * | 2018-03-07 | 2021-03-12 | 台达电子工业股份有限公司 | 信号引脚组合件及信号引脚组合件的制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4040470A1 (en) * | 2021-02-03 | 2022-08-10 | Nexperia B.V. | A semiconductor device and a method of manufacturing a semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130279A (ja) * | 1994-10-31 | 1996-05-21 | Rohm Co Ltd | 半導体装置の構造及びその製造方法 |
| CN1306676A (zh) * | 1999-04-08 | 2001-08-01 | 新光电气工业株式会社 | 半导体装置用引线框架 |
| CN102683234A (zh) * | 2011-03-15 | 2012-09-19 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN105575940A (zh) * | 2014-10-29 | 2016-05-11 | 恩智浦有限公司 | 具有多个i/o侧面可焊接端子的封装 |
-
2015
- 2015-12-01 CN CN201510867964.0A patent/CN106816424A/zh active Pending
-
2016
- 2016-11-07 US US15/345,478 patent/US20180151482A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130279A (ja) * | 1994-10-31 | 1996-05-21 | Rohm Co Ltd | 半導体装置の構造及びその製造方法 |
| CN1306676A (zh) * | 1999-04-08 | 2001-08-01 | 新光电气工业株式会社 | 半导体装置用引线框架 |
| CN102683234A (zh) * | 2011-03-15 | 2012-09-19 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN105575940A (zh) * | 2014-10-29 | 2016-05-11 | 恩智浦有限公司 | 具有多个i/o侧面可焊接端子的封装 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3499552A1 (en) * | 2017-12-14 | 2019-06-19 | Nexperia B.V. | Semiconductor device and method of manufacture |
| CN112490721A (zh) * | 2018-03-07 | 2021-03-12 | 台达电子工业股份有限公司 | 信号引脚组合件及信号引脚组合件的制作方法 |
| US11245214B2 (en) | 2018-03-07 | 2022-02-08 | Delta Electronics, Inc. | Connector, method for manufacturing connector and signal pin assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180151482A1 (en) | 2018-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104167395B (zh) | 薄轮廓引线半导体封装 | |
| JP5259978B2 (ja) | 半導体装置の製造方法 | |
| TWI409926B (zh) | 導線架 | |
| US20150076675A1 (en) | Leadframe package with wettable sides and method of manufacturing same | |
| JP2009158593A (ja) | バンプ構造およびその製造方法 | |
| CN108109972B (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
| CN104465544A (zh) | 半导体装置及其制造方法 | |
| TWI634634B (zh) | 半導體裝置及其製造方法 | |
| JP4367476B2 (ja) | モールドパッケージの製造方法 | |
| CN106816424A (zh) | 电子元件及其制造方法、用于该电子元件的引线框架 | |
| CN205194694U (zh) | 表面贴装电子器件 | |
| CN106816416A (zh) | 半导体嵌入式混合封装结构及其制作方法 | |
| CN108206170A (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
| CN113990831A (zh) | 用于半导体器件的表面贴装封装件 | |
| CN109037077A (zh) | 一种半导体芯片封装方法 | |
| CN103021892B (zh) | 无外引脚半导体封装构造及其制造方法与导线架条 | |
| JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
| CN102136459B (zh) | 封装结构及其制法 | |
| CN104254190B (zh) | 电路板的制作方法 | |
| US20130049180A1 (en) | Qfn device and lead frame therefor | |
| JP4708915B2 (ja) | 封止型プリント基板の製造方法 | |
| JP2008227410A (ja) | 半導体装置およびその製造方法 | |
| CN108198761A (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
| CN207834273U (zh) | 具有引脚侧壁爬锡功能的堆叠封装结构 | |
| KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170609 |