CN101894766B - 焊料凸块制作方法 - Google Patents

焊料凸块制作方法 Download PDF

Info

Publication number
CN101894766B
CN101894766B CN2009100518490A CN200910051849A CN101894766B CN 101894766 B CN101894766 B CN 101894766B CN 2009100518490 A CN2009100518490 A CN 2009100518490A CN 200910051849 A CN200910051849 A CN 200910051849A CN 101894766 B CN101894766 B CN 101894766B
Authority
CN
China
Prior art keywords
layer
metal electrode
opening
photoresist layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100518490A
Other languages
English (en)
Other versions
CN101894766A (zh
Inventor
李润领
童沙丹
司伟
吴俊徐
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100518490A priority Critical patent/CN101894766B/zh
Publication of CN101894766A publication Critical patent/CN101894766A/zh
Application granted granted Critical
Publication of CN101894766B publication Critical patent/CN101894766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭露了一种焊料凸块制作方法，包括：提供一具有焊盘的半导体基底；在所述半导体基底上形成金属叠层；在所述金属叠层上形成第一光阻层，并图案化第一光阻层形成第一开口，所述第一开口位于焊盘上方相应位置并暴露出金属叠层；在所述第一开口中形成金属电极；平坦化所述第一光阻层和金属电极的表面；在所述第一光阻层和金属电极表面形成第二光阻层，并图案化第二光阻层形成第二开口，所述第二开口暴露出所述金属电极；在所述第二开口中形成焊料层；去除所述第一光阻层、第二光阻层和未被金属电极覆盖的金属叠层；回流所述焊料层形成凸点。本发明可形成高度和体积一致的高质量的焊料凸块，提高了半导体器件的良率。

Description

焊料凸块制作方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种焊料凸块制作方法。
背景技术
随着集成电路技术的不断发展，半导体器件越来越向小型化、智能化、高性能、高可靠性方向发展。在集成电路芯片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。传统的封装技术已经成为制约电路性能提高的瓶颈，促使芯片的封装技术由原来的切割压线技术发展为目前的倒装芯片(Flip Chip)技术。
倒装芯片技术是在芯片制造完成后，在芯片的焊盘(Bond Pad)上形成焊料凸块(bump)，将芯片切割后直接将带有焊料凸块的芯片粘贴于印刷电路板(PCB)或其它基底上，从而减小封装截面宽度，满足半导体器件的高性能(如高速、高频、更小的引脚)、小外形的要求，使产品具有良好的电学性能和传热性能。
焊料凸块制作技术是倒装芯片中的一个关键技术，半导体器件的可靠性很大程度上取决于每个焊料凸块的结构和材料，以及它们电互连的效力。因此，每个焊料凸块的高度和体积的一致性是至关重要的。
详细的，请参考图1A至图1H，其为现有的焊料凸块制作方法的各步骤相应结构的剖面示意图。
参考图1A，首先，提供一半导体基底110，所述半导体基底110上形成有钝化层(Passivation Layer)120和焊盘130，所述钝化层120具有暴露出所述焊盘130表面的开口。
参考图1B，在钝化层120和焊盘130的表面沉积金属叠层，所述金属叠层包括阻挡层(Barrier layer)141以及位于阻挡层141之上的种子层(Seed Layer)142，所述阻挡层141的材料为钛或铬，所述种子层142的材料为铜。
参考图1C，在所述金属叠层上形成光阻层150，并图案化所述光阻层150形成开口151，所述开口151位于焊盘130上方相应位置，并暴露出所述金属叠层。
参考图1D，在所述开口151中形成金属电极160，所述金属电极160的材料为铜，所述金属电极160可通过电镀方式形成。由于金属电极160的厚度较大，且受电镀工艺精度的限制，金属电极160的表面是非平坦的。
参考图1E，接下来，在金属电极160上形成焊料层170，所述焊料层170的材料可以为锡银合金或锡铅合金，并以锡为主要成分，其中，焊料层170可通过电镀方式形成。
参考图1F，通过湿法工艺去除所述光阻层150。
参考图1G，以所述焊料层170为掩模，湿法刻蚀去除未被金属电极160覆盖的金属叠层。
参考图1H，最后，回流所述焊料层170形成凸点171，所述金属叠层、凸点171和金属电极160共同组成焊料凸块。
理想的，通过回流工艺后形成的凸点应为半球形或者凸球形，然而，由于金属电极160的表面为非平坦结构，导致在回流焊料层170时，经常出现如图1H所示的凸点异常现象，工艺控制非常困难。此外，对于现有的焊料凸块制造工艺而言，由于金属电极截面大小有差异，并且每个金属电极表面的平坦程度是不同的，此外金属电极分布也不均匀，因此金属电极的高度也不一致，形成在金属电极之上的焊料层的形状不一致，导致回流工艺后形成的凸点的体积和高度存在差异，进而导致焊料凸块的体积和高度存在差异，严重影响了半导体器件的可靠性。
发明内容
本发明提供一种焊料凸块制作方法，以解决现有技术所形成的凸点形状异常，且焊料凸块的高度和体积的一致性差的问题。
为解决上述技术问题，本发明提供一种焊料凸块制作方法，包括：提供一具有焊盘的半导体基底；在所述半导体基底上形成金属叠层；在所述金属叠层上形成第一光阻层，并图案化第一光阻层形成第一开口，所述第一开口位于所述焊盘上方相应位置，并暴露出所述金属叠层；在所述第一开口中形成金属电极；平坦化所述第一光阻层和所述金属电极的表面；在所述第一光阻层和金属电极表面形成第二光阻层，并图案化所述第二光阻层形成第二开口，所述第二开口暴露出所述金属电极；在所述第二开口中形成焊料层；去除所述第一光阻层、第二光阻层和未被金属电极覆盖的金属叠层；回流所述焊料层形成凸点。
可选的，所述第二开口的截面宽度小于所述第一开口的截面宽度。
可选的，在形成所述金属叠层前，还包括：清洗所述半导体基底的表面。
可选的，所述半导体基底还包括一钝化层，所述钝化层具有暴露出所述焊盘的开口。所述钝化层的材料为氮化硅、二氧化硅或氮氧化硅。
可选的，所述金属叠层包括阻挡层以及位于所述阻挡层之上的种子层，其中，所述阻挡层的材料为钛或铬，所述种子层的材料为铜。所述金属叠层可以通过溅射方式形成。
可选的，所述金属电极的材料为铜。所述金属电极通过电镀方式形成。
可选的，所述焊料层的材料为锡银合金或锡铅合金。所述焊料层通过电镀方式形成。
可选的，所述焊盘的材料为铝。
与现有技术相比，本发明提供的焊料凸块制作方法具有以下优点：
1、本发明通过化学机械研磨方法将金属电极平坦化，并保证每个金属电极的高度一致，因此，在回流焊料层后不会出现凸点形状异常的现象，凸点的高度和体积的一致性更加易于控制，可确保形成高度和体积一致的高质量的焊料凸块。
2、在本发明提供的焊料凸块制作方法中，所形成的第二开口的截面宽度小于第一开口的截面宽度，即保证所述焊料层的截面宽度小于所述金属电极的截面宽度，可确保形成形状规则的凸点，提高了半导体器件的良率。
附图说明
图1A～1H为现有的焊料凸块制作方法的各步骤相应结构的剖面示意图；
图2为本发明实施例所提供的焊料凸块制作方法的流程图；
图3A～3J为本发明实施例所提供的焊料凸块制作方法的各步骤相应结构的剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
还应了解，当提到一层在另一层或衬底“上”时，该层可以直接在另一层或衬底上，或也可以有中间层。还应当了解，当提到一层在另一层“下”时，该层可以直接在另一层下面，或可以有一或多个中间层。另外，还应理解，当提到一层在两个层“之间”时，它可以只是在两个层之间的层，或也可以有一或多个中间层。
在背景技术中已经提及，焊料凸块制作技术是倒装芯片中的一个关键技术，半导体器件的可靠性很大程度上取决于每个焊料凸块的结构和材料，以及它们电互连的效力，因此，每个焊料凸块的高度和体积的一致性是至关重要的。
然而，受电镀工艺的精度限制，通过传统焊料凸块制作技术所形成的金属电极的表面是非平坦的，导致在回流焊料层时，经常出现凸点异常现象，工艺控制非常困难。此外，对于传统的焊料凸块制作技术而言，由于金属电极截面大小有差异，并且每个金属电极表面的平坦程度是不同的，此外金属电极分布也不均匀，因此金属电极的高度也不一致，形成在金属电极之上的焊料层的形状不一致，导致回流工艺后形成的凸点的体积和高度存在差异，进而导致焊料凸块的体积和高度存在差异，严重影响了半导体器件的可靠性。
本发明的核心思想在于，通过化学机械研磨方法将金属电极平坦化，使得金属电极具有平坦的表面，且保证每个金属电极的高度一致。因此，在回流所述焊料层后，不会出现凸点形状异常的现象，凸点的高度和体积的一致性更加易于控制，可确保形成高度和体积一致的高质量的焊料凸块，提高了半导体器件的良率。
由于本发明主要涉及半导体器件的后段制程，即在半导体基底上制作焊料凸块的过程，所以对在半导体基底表面或者中间形成半导体器件结构的过程不予介绍，但是本领域技术人员对此应是知晓的。
请参考图2，其为本发明实施例所提供的焊料凸块制作方法的流程图，结合该图，该方法包括步骤：
步骤21，提供一具有焊盘的半导体基底。
步骤22，在所述半导体基底上形成金属叠层。
步骤23，在所述金属叠层上形成第一光阻层，并图案化第一光阻层形成第一开口，所述第一开口位于所述焊盘上方相应位置，并暴露出所述金属叠层。
步骤24，在所述第一开口中形成金属电极。
步骤25，平坦化所述第一光阻层和所述金属电极的表面。
步骤26，在所述第一光阻层和金属电极表面形成第二光阻层，并图案化所述第二光阻层形成第二开口，所述第二开口暴露出所述金属电极。
步骤27，在所述第二开口中形成焊料层。
步骤28，去除所述第一光阻层、第二光阻层和未被金属电极覆盖的金属叠层。
步骤29，回流所述焊料层形成凸点。
下面将结合剖面示意图对本发明的焊料凸块制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
图3A～3J为本发明实施例所提供的焊料凸块制作方法的各步骤相应结构的剖面示意图。
参考图3A，首先，提供一半导体基底310，所述半导体基底310的材料为硅、多晶硅或非晶硅中的一种，所述半导体基底310已经完成前段的半导体器件制作和金属互连，在所述半导体基底310上形成有钝化层320和焊盘330，钝化层320具有暴露出焊盘330表面的开口。
其中，焊盘330的材料为铝，钝化层320的材料可以为氮化硅、二氧化硅或氮氧化硅。所述钝化层320用来防止半导体器件结构免于机械方式的损害，例如刮伤，以及化学方式的损害，例如水气或其它污染源的侵入。
在形成金属叠层前，通常需要清洗所述半导体基底310的表面，以去除所述钝化层320和焊盘330表面的颗粒、金属离子或其它杂质。
参考图3B，在所述钝化层320和焊盘330的表面沉积金属叠层，所述金属叠层包括阻挡层341以及位于所述阻挡层341之上的种子层342。所述金属叠层可通过溅射方式形成。
其中，阻挡层341的材料可以为钛或铬，其可有效地阻止不希望的金属间化合物的形成和迁移。种子层342的材料为铜，用作后续电镀工艺中的焊料凸块阴极，与直流电源负极连接。
参考图3C，在所述金属叠层上形成第一光阻层350，并图案化所述第一光阻层350形成第一开口351，所述第一开口351位于焊盘330上方相应位置，并暴露出所述金属叠层。
参考图3D，在所述第一开口351中形成金属电极360，所述金属电极360的材料为铜，所述金属电极360可通过电镀方式形成，所述金属电极360的厚度应小于或等于第一光阻层350的厚度。
其中，金属电极360与所述金属叠层具有良好的物理性质匹配性，包括具有相近的热膨胀系数以及传导能力等，且相邻层间无共熔现象发生，以保证所述金属电极与后续层间形成牢固的物理连接。
但是，由于金属电极360的厚度较大，且受电镀工艺的精度限制，金属电极360的表面为非平坦结构，此外，每个金属电极的平坦程度是不同的，并且不同的金属电极的高度也不一致。
本发明的关键步骤是，通过化学机械研磨方法，平坦化所述第一光阻层350和金属电极360的表面，且保证每个金属电极的高度一致。因此，在回流焊料层370后不会出现凸点形状异常的现象，焊料凸块整体的高度和体积的一致性更加易于控制，提高半导体器件的良率。
参考图3E，通过化学机械研磨方法将金属电极360和第一光阻层350平坦化，使得第一光阻层350和金属电极360具有平坦的表面，且保证每个金属电极的高度一致。
通常，由于第一光阻层350的材质较金属电极360的材质软，因此平坦化后的第一光阻层350的厚度略低于平坦化后的金属电极360的厚度。
参考图3F，接着，在第一光阻层350和金属电极360表面形成第二光阻层352，并图案化所述第二光阻层352，以形成第二开口353，第二开口353暴露出所述金属电极360。
优选的，所述第二开口353的截面宽度略小于第一开口351的截面宽度，即保证后续形成的焊料层370的截面宽度略小于金属电极360的截面宽度，因此，在回流所述焊料层370后，可确保形成形状规则的凸点371，提高了半导体器件的良率。
参考图3G，在所述第二开口353中形成焊料层370。
在本发明一实施例中，焊料层370的材料为锡银合金或锡铅合金，并以锡为主要成分，在本发明其它实施例中，焊料层的材料也可为其它合金。其中，所述焊料层370可通过电镀方式形成。
参考图3H，通过湿法工艺，去除所述第一光阻层350和第二光阻层352。
参考图3I，接着，以所述焊料层370为掩模，湿法刻蚀去除未被金属电极370覆盖的金属叠层。
参考图3J，最后，回流所述焊料层370以形成凸点371，所述金属叠层、金属电极360和凸点371共同组成焊料凸块。由于金属电极360具有平坦的表面，因此，回流所述焊料层370后不会出现凸点形状异常的现象，可形成高度和体积一致的凸点371，进而形成高度和体积一致的高质量的焊料凸块，并降低了工艺控制的难度，具有很强的操作性。
综上所述，本发明所提供的焊料凸块制作方法，通过化学机械研磨方法将金属电极平坦化，使得金属电极具有平坦的表面，且可保证每个金属电极的高度一致，因此，在回流所述焊料层后不会出现凸点形状异常的现象，凸点的高度和体积的一致性更加易于控制；另外，在本发明所提供的焊料凸块制作方法中，所形成的第二开口的截面宽度小于第一开口的截面宽度，即保证了焊料层的截面宽度小于金属电极的截面宽度，有助于形成形状规则的凸点，提高了半导体器件的良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种焊料凸块制作方法，包括：
提供一具有焊盘的半导体基底；
在所述半导体基底上形成金属叠层；
在所述金属叠层上形成第一光阻层，并图案化所述第一光阻层形成第一开口，所述第一开口位于所述焊盘上方相应位置，并暴露出所述金属叠层；
在所述第一开口中形成金属电极，所述金属电极的厚度小于或等于所述第一光阻层的厚度；
平坦化所述第一光阻层和所述金属电极的表面；
在所述第一光阻层和金属电极表面形成第二光阻层，并图案化所述第二光阻层形成第二开口，所述第二开口暴露出所述金属电极；
在所述第二开口中形成焊料层；
去除所述第一光阻层、第二光阻层和未被金属电极覆盖的金属叠层；
回流所述焊料层形成凸点。
2.如权利要求1所述的焊料凸块制作方法，其特征在于，所述第二开口的截面宽度小于所述第一开口的截面宽度。
3.如权利要求1所述的焊料凸块制作方法，其特征在于，在形成所述金属叠层前，还包括：
清洗所述半导体基底的表面。
4.如权利要求1所述的焊料凸块制作方法，其特征在于，所述半导体基底还包括钝化层，所述钝化层具有暴露出所述焊盘的开口。
5.如权利要求4所述的焊料凸块制作方法，其特征在于，所述钝化层的材料为氮化硅、二氧化硅或氮氧化硅。
6.如权利要求1所述的焊料凸块制作方法，其特征在于，所述金属叠层包括阻挡层以及位于所述阻挡层之上的种子层。
7.如权利要求6所述的焊料凸块制作方法，其特征在于，所述阻挡层的材料为钛或铬。
8.如权利要求6所述的焊料凸块制作方法，其特征在于，所述种子层的材料为铜。
9.如权利要求1所述的焊料凸块制作方法，其特征在于，所述金属叠层通过溅射方式形成。
10.如权利要求1所述的焊料凸块制作方法，其特征在于，所述金属电极的材料为铜。
11.如权利要求1所述的焊料凸块制作方法，其特征在于，所述金属电极通过电镀方式形成。
12.如权利要求1所述的焊料凸块制作方法，其特征在于，所述焊料层的材料为锡银合金或锡铅合金。
13.如权利要求1所述的焊料凸块制作方法，其特征在于，所述焊料层通过电镀方式形成。
14.如权利要求1所述的焊料凸块制作方法，其特征在于，所述焊盘的材料为铝。
CN2009100518490A 2009-05-22 2009-05-22 焊料凸块制作方法 Active CN101894766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100518490A CN101894766B (zh) 2009-05-22 2009-05-22 焊料凸块制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100518490A CN101894766B (zh) 2009-05-22 2009-05-22 焊料凸块制作方法

Publications (2)

Publication Number Publication Date
CN101894766A CN101894766A (zh) 2010-11-24
CN101894766B true CN101894766B (zh) 2012-05-23

Family

ID=43103918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100518490A Active CN101894766B (zh) 2009-05-22 2009-05-22 焊料凸块制作方法

Country Status (1)

Country Link
CN (1) CN101894766B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522347B (zh) * 2011-12-23 2015-04-29 清华大学 一种制备焊料凸块的方法
CN103258791B (zh) * 2013-05-16 2016-06-01 华进半导体封装先导技术研发中心有限公司 通过制备超细间距微凸点实现金属互连的方法及相应器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929093A (zh) * 2005-09-07 2007-03-14 日月光半导体制造股份有限公司 凸块制程及其结构
CN101090099A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 焊料凸块及其制造方法
CN101106096A (zh) * 2006-07-11 2008-01-16 日月光半导体制造股份有限公司 形成导电凸块的方法及其结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929093A (zh) * 2005-09-07 2007-03-14 日月光半导体制造股份有限公司 凸块制程及其结构
CN101090099A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 焊料凸块及其制造方法
CN101106096A (zh) * 2006-07-11 2008-01-16 日月光半导体制造股份有限公司 形成导电凸块的方法及其结构

Also Published As

Publication number Publication date
CN101894766A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
TWI467716B (zh) 用於積體電路裝置之玻璃芯基板及其製造方法
TWI273682B (en) Method for manufacturing wafer level chip scale package using redistribution substrate
CN100468713C (zh) 半导体晶片焊料凸块结构及其制造方法
US7816787B2 (en) Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes
CN101211798B (zh) 焊料凸块结构及其制作方法
CN101154606B (zh) 半导体器件的制造方法
JP2004152812A (ja) 半導体装置及び積層型半導体装置
CN102222647A (zh) 半导体裸片及形成导电元件的方法
CN110783298A (zh) 半导体器件及其制造方法
JP2006339654A (ja) パッケージングチップおよびそのパッケージング方法
TW201243972A (en) Semiconductor chip with supportive terminal pad
USRE48421E1 (en) Flip chip and method of making flip chip
CN108538802B (zh) 半导体装置封装及制造半导体装置封装的方法
CN105023906A (zh) 具电性连接结构的基板及其制法
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
US8294266B2 (en) Conductor bump method and apparatus
CN102870209B (zh) 电路装置的制造方法
CN103258791A (zh) 通过制备超细间距微凸点实现金属互连的方法及相应器件
US20080142964A1 (en) Tubular-shaped bumps for integrated circuit devices and methods of fabrication
CN101894766B (zh) 焊料凸块制作方法
CN100580897C (zh) 平顶凸块结构的制造方法
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
CN102386164A (zh) 半导体装置及半导体装置的制造方法
CN101853841A (zh) 元件装配用基板及其制造方法、半导体模块及其制造方法
CN108878390A (zh) 梳状凸块结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant