CN107004661A - 具有嵌入式桥接互连件的半导体封装 - Google Patents

具有嵌入式桥接互连件的半导体封装 Download PDF

Info

Publication number
CN107004661A
CN107004661A CN201480081195.5A CN201480081195A CN107004661A CN 107004661 A CN107004661 A CN 107004661A CN 201480081195 A CN201480081195 A CN 201480081195A CN 107004661 A CN107004661 A CN 107004661A
Authority
CN
China
Prior art keywords
semiconductor packages
cross tie
bridge joint
tie part
joint cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480081195.5A
Other languages
English (en)
Other versions
CN107004661B (zh
Inventor
K-O·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004661A publication Critical patent/CN107004661A/zh
Application granted granted Critical
Publication of CN107004661B publication Critical patent/CN107004661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

具有嵌入式桥接互连件的半导体封装以及相关组件和方法在本文中公开。在一些实施例中，半导体封装可具有第一侧和第二侧，并可包括嵌入在堆叠材料中的桥接互连件，桥接互连件具有第一侧，第一侧具有多个导电垫。半导体封装还可包括过孔，其具有比第二端部更窄的第一端部。桥接互连件和过孔可布置为使得半导体封装的第一侧更靠近桥接互连件的第一侧而不是桥接互连件的第二侧，并且使得半导体封装的第一侧更靠近过孔的第一端部而不是过孔的第二端部。也可公开和/或要求其它实施例。

Description

具有嵌入式桥接互连件的半导体封装
技术领域
本公开总体涉及半导体封装的领域，并且更具体涉及具有嵌入式桥接互连件的半导体封装。
背景技术
传统集成电路器件可包括设置在器件一侧上的电触点。这些电触点可用来将器件耦合到另一部件(例如，经由焊接连接)。然而，如果电触点不适当地定位在器件侧面上(例如，位于距器件面不适当的距离)，可能难以形成器件和该另一部件之间的电连接。
附图说明
实施例容易通过以下详细描述连同附图来理解。为便于该描述，相似附图标号指代相似结构元件。在附图的图中，实施例仅作为例子并且不作为限制而示出。
图1和图2是根据各种实施例的具有嵌入式桥接互连件的半导体封装的侧面剖视图。
图3至图17是根据各种实施例的包括图1的半导体封装的集成电路组件的制造中各种操作之后的组件的侧面剖视图。
图18至图27是根据各种实施例的包括图2的半导体封装的集成电路组件的制造中各种操作之后的组件的侧面剖视图。
图28是根据各种实施例的包括插入器和具有嵌入式桥接互连件的半导体封装的集成电路组件的侧面剖视图。
图29是根据各种实施例的具有设置在其上的部件的扭曲表面的侧面剖视图。
图30是根据各种实施例的在用夹具变平之后图29的表面的侧面剖视图。
图31至图33是根据各种实施例的集成电路组件制造中的各种操作中的夹具的使用的侧面剖视图。
图34至图36是根据各种实施例的集成电路组件制造中的各种操作中的另一夹具的使用的侧面剖视图。
图37是根据各种实施例的用于制造半导体封装的方法的流程图。
图38是根据各种实施例的制造集成电路组件的方法的流程图。
图39是可以包括本文所公开的半导体封装中的任一种中的一种或多种的示例计算机装置的框图。
具体实施方式
具有嵌入式桥接互连件的半导体封装与相关组件和方法在本文中公开。在一些实施例中，半导体封装可包括桥接互连件和过孔。桥接互连件可在堆叠材料中嵌入，并可具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫。过孔可延伸穿过堆叠材料的一部分，并可具有比过孔的第二端部更窄的第一端部。半导体封装可具有第一侧和相反的第二侧，并且桥接互连件可布置在半导体封装中，使得桥接互连件的第一侧和半导体封装的第一侧之间的距离小于桥接互连件的第二侧和半导体封装的第一侧之间的距离。过孔可布置在半导体封装中，使得过孔的第一端部和半导体封装的第一侧之间的距离小于过孔的第二端部和半导体封装的第一侧之间的距离。
本文所公开的各种实施例在其中硅基桥接互连件被包括在具有有机衬底的集成电路组件中的应用中可能特别有用。基于有机衬底的器件可能在制造上比硅基器件更便宜，但可能相比硅对精细特征的形成更不适合。在其中希望高特征密度或小特征尺寸时，在有机衬底上形成此类特征可能过于困难或不可能，并且可以代替地使用硅衬底。
为解决该问题，硅基结构可被包括在有机衬底器件中。硅基结构可包括器件的高特征密度或小特征尺寸部分，并可被嵌入或以其它方式包括在具有有机衬底的器件中。该途径可允许实现局部小或高密度特征而不必须由硅形成整个器件(其可能过于昂贵、巨大和/或工艺密集)。
硅基桥接互连件可以是包括在有机衬底器件中的硅基结构的一个特别有用的例子。桥接互连件可用来在两个部件诸如中央处理单元(CPU)和存储器器件之间路由信号。在本文中公开的一些实施例中，桥接互连件可在两个部件之间提供高密度信号路径。此类高密度信号路径可以实质上为下一代存储器器件技术的成功实施方案，诸如高带宽存储器(HBM)和宽I/O 2(WIO)2，其中希望存储器器件和CPU使用非常密集的封装设计来彼此通信。因此，在本文中公开的具有嵌入式桥接互连件的半导体封装的各种实施例以及相关组件和技术可使得能够实现这些高密度存储器技术(和其它高密度或小特征尺寸应用)的成功实施方案。
具体地，为将两个高密度部件彼此附接，可需要较紧密的部件放置容差需求以实现成功的对齐和耦合。热压缩粘结可以是用于实现该对齐和耦合的有用工艺。在热压缩粘结中，粘结头可将第一部件(例如管芯)放置在第一部件将要粘结到的第二部件(例如，封装、另一管芯或任何其它部件)的第一表面上。第二部件可通过在与第一表面相反的表面上拉动的所施加的真空而附接到基座。当真空将第二部件抵靠基座“拉平”时，希望第一表面大体平坦(或，也就是说，为了第一表面上的相关特征近似共面)。该期望结果可称为“顶部共面性”。在第一表面上基本上没有共面特征的情况下，难以在第一部件和第二部件之间实现一致的粘结。这些问题在有机器件中可能被加剧，因为(通常用来在硅器件中的不同层之间实现平坦表面)的化学机械抛光通常不在有机制造中执行(由于例如成本)。
然而，传统制造工艺通常不能符合成功粘结的共面需求。这经常是在第一部件的各层(例如，在有机层压工艺期间出现的那些层)的沉积和放置期间固有制造变化的结果。传统上，尝试减小导致低劣的顶部共面性的厚度上的变化，该尝试集中在铜金属密度、铜镀覆和堆叠材料层压工艺上。然而，这些尝试可能固有地受限制，因为其总是在部件的“顶部”和“背部”侧上存在由例如铜镀覆工艺、堆叠材料层压工艺和阻焊材料变化而引起的一些固有变化。对于倒装芯片结构，例如，几乎不可能提供在某些应用中可能需要的极少或没有变化(例如，良好的顶部共面性)的最终结构。这些先前尝试还引起在制造工艺期间的显著花费。此外，需要极平的铜或其它特殊材料以实现希望的顶部共面性的技术可能最终限制可用于部件结构的设计选项。
本文中所公开的各种实施例包括用于制造半导体封装和集成电路组件的技术，其使用无核心加工技术以制造具有非常好的顶部共面性(例如，具有非常小或几乎为零的变化)的部件。该顶部共面性可使得能够在管芯附接工艺中使用热压缩粘结，即使是在极精细的特征间距(例如，小于130微米的凸块节距)。
在一些实施例中，本文中公开的半导体封装可利用层压到可剥离牺牲层上作为“C4”或倒装芯片连接侧的第一堆叠层的表面。桥接互连件(例如硅桥接互连件)可嵌入在空腔(例如在形成第一金属层或第二金属层后通过激光形成)中，并且可在桥接互连件和空腔之间使用堆叠树脂或其它材料来填充空腔。通过使用第一堆叠层的表面作为(管芯可附接到的)C4侧，C4侧将与可剥离核心的表面的轮廓一样平坦。如果封装(一旦从牺牲核心脱离)，激光变形(例如，由于从热膨胀失配的系数引起的残余应力，以及在构建固化和铜老化工艺期间的收缩不平衡)，扭曲的封装仍可“变平”以便在C4侧上实现良好的顶部共面性(使用例如机械和/或真空力，如下论述)。存在到(半导体封装将要附接到的)管芯的基本共面的表面可在热压缩粘结工艺期间改善半导体封装和管芯上凸块之间的连接。
各种操作可以以对理解所要求主题最有帮助的方式依次描述为多个单独行为或操作。然而，描述顺序不应解释为意味着这些操作必须依赖顺序。具体地，这些操作可以不按照呈现的顺序执行。所描述操作可以以与所描述实施例不同的顺序执行。可执行各种另外的操作，和/或可在另外实施例中省略所描述操作。
为了本公开的目的，短语“A和/或B”意思是(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
描述使用短语“在实施例中”或“在多个实施例中”，其可各自指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包含”、“包括”、“具有”等是同义的。如本文所用，短语“耦合”可意为两个或更多个元件直接物理接触或电接触，或两个或更多个元件不彼此直接接触，但仍彼此协作或相互作用(例如，经由可执行它们自己的变换或具有它们自己的效果的一个或多个中间元件)。例如，两个元件在都与共同元件(例如，共同电路元件)连通时可彼此耦合。如本文所用，术语“逻辑”可指代以下装置、是以下装置的部分或包括以下装置：执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、处理器(共享的、专用的或群)和/或存储器(共享的、专用的或群)、组合逻辑电路和/或提供所描述功能的其它合适部件。
图1和图2是根据各种实施例的具有嵌入式桥接互连件102的半导体封装100的侧面剖视图。桥接互连件102可嵌入在堆叠材料110中。在一些实施例中，桥接互连件102可以是硅桥。桥接互连件102可具有第一侧106，其具有多个导电垫104。虽然在图1和图2中为每个所图示的桥接互连件102图示两个导电垫104，但任何希望数量的导电垫104可被包括在桥接互连件102的第一侧106上。在一些实施例中，桥接互连件102可具有与导电垫104接触的主体124。具体地，导电垫104中的每个可具有第一面134和相反的第二面132，并且第二面132可接触桥接互连件102的主体124。桥接互连件102可具有与第一侧106相反的第二侧108。
堆叠材料110可以是传统上用于制造半导体封装的任何合适的堆叠材料，诸如味之素堆叠膜(ABF)型材料。在一些实施例中，堆叠材料110可以是无机堆叠材料诸如SiOx或SiNx。
半导体封装100还可包括一个或多个过孔112。图1和图2中所示的过孔112中仅有几个用附图编号标记以便于图示。另外，尽管图1和图2图示过孔112的特定布置(例如，以形成特定导电路径)，在各种实施例中，一个或多个过孔112的任何希望布置可包括在半导体封装100中。
过孔112可延伸穿过堆叠材料110的一部分，并可具有第一端部118和第二端部120。过孔112的第一端部118可比过孔112的第二端部120更窄。该形状可以是用来在堆叠材料110中形成过孔112的制造技术的结果，如下所论述。
在一些实施例中，桥接互连件102的导电垫104都不可与半导体封装100的堆叠材料110中的过孔112中的任一个电接触(例如，如图1和图2所示)。在一些实施例中，导电垫104中的多个可由阻焊剂122隔开(例如图2的实施例中所图示)。在一些实施例中，导电垫104可以不由阻焊剂隔开(例如图1的实施例中所图示)。
半导体封装100可自身具有第一侧114和相反第二侧116。在一些实施例中，阻焊剂122的层可设置在半导体封装100的第二侧116上。
桥接互连件102可布置在半导体封装100中，使得在半导体封装100的第一侧114中桥接互连件102的第一侧106之间的距离小于在半导体封装100的第一侧114中桥接互连件102的第二侧108之间的距离。即，在一些实施例中，桥接互连件102可布置为使得半导体封装100的第一侧114更靠近桥接互连件102的第一侧106而不是桥接互连件102的第二侧108。在一些实施例中，(例如，如图1所示)，半导体封装100的第一侧114的表面可包括导电垫104，并因此在桥接互连件102的第一侧106和半导体封装100的第一侧114之间的距离可能实际上为零或非常小。
过孔112可布置在半导体封装100中，使得在半导体封装100的第一侧114中的过孔112的第一端部118之间的距离小于在半导体封装100的第一侧114中的过孔112的第二端部120之间的距离。即，在一些实施例中，半导体封装100的第一侧114可更靠近过孔112的第一端部118而不是过孔112的第二端部120。
在一些实施例中，半导体封装100的第二侧116可以是第一层互连侧，并且半导体封装100的第一侧114可以是第二层互连侧。例如，图2的半导体封装100的第二侧116可以是第一层互连侧，并且图2的半导体封装100的第一侧114可以是第二层互连侧。在一些实施例中，阻焊剂(例如阻焊剂122)可设置在第二层互连侧上。
在一些实施例中，半导体封装100可包括一个或多个触点126。图1和图2中所图示的触点126中仅有几个用附图编号标记以便于图示。另外，尽管图1和图2图示触点126的特定布置，但一个或多个触点126的任何希望的布置可包括在半导体封装100中。触点126可由与导电垫104的材料不同的导电材料形成。例如，在一些实施例中，触点126可由镍形成，而导电垫104可由铜(以及在一些实施例中镀镍)形成。
触点126可具有第一面128和相反的第二面130。在一些实施例中，触点126的第一面128可在与导电垫104的第一面134近似相同的平面中。在一些此类实施例中，触点126和导电垫104可设置在半导体封装100的第一侧114上，并可被定位用于与一个或多个管芯耦合，如下所论述。例如，导电垫104的触点126可被定位用于热压缩粘结到一个或多个管芯。
在一些实施例中，焊料凸块136可设置在导电垫104中的一个或多个和/或触点126中的一个或多个上。此实施例的例子在图2中示出。图2中的焊料凸块136中的仅一个用附图编号标记以便于图示。尽管图2图示焊料凸块136的特定布置，但在各种实施例中，一个或多个焊料凸块136的任何希望布置可包括在半导体封装100中。
在一些实施例中，半导体封装100可至少部分在牺牲核心的表面上形成。具体地，半导体封装100的第一侧114可设置在牺牲核心和半导体封装100的第二侧116之间。在牺牲核心移除后，半导体封装100的第一侧114的至少一部分可具有与牺牲核心的表面轮廓互补的轮廓。各种实施例包括除单体无核心衬底制造工艺之外的使用第一一个或多个堆叠层的高密度桥嵌入加工。包括牺牲核心的制造技术数个例子在下面论述。
图3至图17是根据各种实施例的包括图1的半导体封装100的集成电路组件1700(图17)的制造中各种操作之后的组件的侧面剖视图。尽管图3至图17中图示并在下面论述的操作表示为以特定顺序发生，但这些操作可以以任何合适顺序执行，并且可以按需要省略或重复各种操作。另外，尽管图3至图17图示可用来制造包括图1的半导体封装100的集成电路组件1700的各种操作，用于制造半导体封装100和/或集成电路组件1700的任何其它合适操作组可代替下面论述的操作来使用。
图3图示在牺牲核心302的第一表面306和第二表面308上形成金属结构318之后的组件300。牺牲核心302可包括设置在箔片310之间的主体材料304。在一些实施例中，箔片310可包括内箔层322(例如铜箔)、外箔层324(例如铜箔)和设置在内箔层322与外箔层324之间的粘合层326。粘合层326可临时粘合内箔层322至外箔层324直到外箔层324和内箔层322“剥离”。因此，粘合层326可充当用于释放牺牲核心302的释放层，使得能够一旦已移除主体材料304则从外金属层324“剥离”内箔层322，提供“可剥离”核心。牺牲核心302可根据已知技术构造，并因此不进一步详述。
箔片310可提供金属结构318可设置在其上的第一表面306和第二表面308。金属结构318可包括第一层312、第二层313、第三层314和第四层316。在一些实施例中，第一层312和第四层316可由一种导电材料形成，而第二层313和第三层314可由与第一层312和第四层316不同的一种或多种导电材料形成。例如，在一些实施例中，第一层312和第四层316可由铜形成，而第二层313可由金形成并且第三层314可由镍形成。在金属结构318中的任何合适层(例如第一层312)可通过电镀形成。在一些实施例中，金属结构318的第二层313、第三层314和第四层316可形成图1的半导体组件100的触点126，如下所论述。
在一些实施例中，形成在第一表面306上的金属结构318可以是相对于牺牲核心302形成在第二表面308上的金属结构318的“镜像”，如图3所图示。在一些实施例中，在牺牲核心302上执行的大多数(如果不是全部)制造操作(例如图3至图12中图示的那些)可被执行以便在牺牲核心302的第一表面306和第二表面308上形成镜像结构。因此，为便于图示，仅在第一表面306上形成的结构(和涉及那些结构的形成的制造操作)可参考图3至图12论述。然而，如图3至图12所图示，镜像结构也可在第二表面308上形成(例如，通过执行相同或相似的制造操作)。
图4图示在组件300(图3)的牺牲核心302的第一表面306上提供堆叠材料110之后的组件400。如图所示，在一些实施例中，堆叠材料110可围绕并延伸越过金属结构318(图3)。
图5图示在穿过组件400(图4)的堆叠材料110形成一个或多个过孔之后的组件500。如图所示，在一些实施例中，过孔112中的一个或多个可延伸穿过堆叠材料110以接触金属结构318(图3)中的一个或多个对应金属结构。组件500中过孔112的第一端部118可比过孔112的第二端部120更窄。组件500中过孔112的第一端部118可设置在过孔112的第二端部120和牺牲核心302的第一表面306之间。即，牺牲核心302的第一表面306可更靠近过孔112的第一端部118而不是过孔112的第二端部120。组件500可由组件400使用例如传统微过孔制造技术、干膜抗蚀剂技术和图案化镀覆技术形成。
图6图示在提供另外的堆叠材料110至组件500(图5)和穿过堆叠材料110形成另外的过孔112之后的组件600。如图所示，在一些实施例中，组件600中新近提供的过孔112中的一个或多个可延伸穿过堆叠材料110以接触一个或多个对应现有过孔112和/或金属结构318(图3)。组件600中的新添加的过孔112的第一端部118可比过孔112的第二端部120更窄。组件600中的新添加的过孔112的第一端部118可设置在过孔112的第二端部120和牺牲核心302的第一表面306之间。即，牺牲核心302的第一表面306可更靠近新添加的过孔112的第一端部118而不是过孔112的第二端部120。组件600可由组件500使用例如传统微过孔制造技术、干膜抗蚀剂技术和图案化镀覆技术形成。
图7图示在组件600(图6)的堆叠材料110中形成一个或多个空腔702之后的组件700。在一些实施例中，空腔702可向下延伸到牺牲核心302的第一表面306(图3)。空腔702可由激光形成(例如激光烧蚀)。
图8图示在组件700的空腔702(图7)中设置一个或多个桥接互连件102之后的组件800。如上参考图1和图2论述，并如图9中所再现，桥接互连件102可具有第一侧106(其具有多个导电垫104)，并可具有与第一侧106相反的第二侧108。如图8所图示，桥接互连件102可设置在空腔702中，使得桥接互连件102的第一侧106比第二侧108到第一表面306更靠近牺牲核心302的第一表面306(图3)。即，桥接互连件102的第一侧106可设置在牺牲核心302的第一表面306和桥接互连件102的第二侧108之间。
如图9所示，在一些实施例中，当桥接互连件102设置在空腔702中时，管芯背侧膜902可设置在桥接互连件102上(例如，导电垫104的第一面134上和/或主体124上)。在取放工艺期间，一个或多个桥接互连件102可设置在组件800中。
在一些实施例中，金属结构318的第二层313、第三层314和第四层316可变为触点126(如下面参考图10至图17论述)。在所得的封装中，触点126的第一面128可与导电垫104的第一面134基本共面(如上面参考图1和图2论述)。在桥接互连件102的一些实施例中，仅两层材料可将牺牲核心302的主体材料304(图3)与导电垫104分离；即，箔片310和管芯背侧膜902。类似地，仅两层材料可将牺牲核心302的主体材料304与第二层313(其可提供触点的表面)分离；即，箔片310和第一层312。因此，如果主体材料304的表面基本平坦，并且箔片310、管芯背侧膜902和第一层312的厚度受控制，则可能实现第二层313和导电垫104的良好对齐。仅控制这些变量可使得能够实现优于其中朝向制造工艺的“结束”而不是朝向“开始”形成面向外的触点的传统技术的平面性的充分改善。
图10图示在组件800(图8)上提供另外的堆叠材料110以嵌入桥接互连件102，并且在新提供的堆叠材料110的表面上形成另外的导电结构1002之后的组件1000。导电结构1002可在随后的制造操作中与其它结构(例如过孔)耦合。组件1000还被示出在形成穿过堆叠材料110的另外过孔112之后(相对于图9的组件900)。如图所示，在一些实施例中，在组件600中新提供的过孔112中的一个或多个可延伸穿过堆叠材料110以接触一个或多个对应的现有过孔112和/或金属结构318(图3)。组件600中新添加的过孔112的第一端部118可比过孔112的第二端部120更窄。组件600中新添加的过孔112的第一端部118可设置在过孔112的第二端部120和牺牲核心302的第一表面306之间。即，牺牲核心302的第一表面306可更靠近新添加的过孔112的第一端部118而不是过孔112的第二端部120。组件1000可由组件900使用例如传统微过孔制造技术、干膜抗蚀剂技术和图案化镀覆技术形成。
图11图示在组件1000(图10)上提供另外的堆叠材料110和形成穿过堆叠材料110的另外过孔112之后的组件1100。如图所示，在一些实施例中，组件600中新提供的过孔112中的一个或多个可延伸穿过堆叠材料110以接触一个或多个对应的现有过孔112和/或金属结构318(图3)。组件600中新添加的过孔112的第一端部118可比过孔112的第二端部120更窄。组件600中新添加的过孔112的第一端部118可设置在过孔112的第二端部120和牺牲核心302的第一表面306之间。即，牺牲核心302的第一表面306可更靠近新添加的过孔112的第一端部118而不是过孔112的第二端部120。
图12图示在提供图案化阻焊剂122至组件1100(图11)并还提供膜1202以覆盖图案化阻焊剂122和基础结构之后的组件1200。在一些实施例中，膜1202可以是聚乙烯对苯二酸盐(PET)材料。膜1202可保护基础结构免于随后的蚀刻工艺，如下论述。
图13图示在从组件1200(图12)移除牺牲核心302的主体材料304(图3)之后的组件1300。该工艺可被称为“分板”并可根据传统技术执行。该移除的结果可以是形成两个组件1300(由于先前的镜像制造操作)，但为便于图示在图13中示出组件1300中的仅一个。下面参考图14至图17论述的制造操作可在通过移除主体材料304而形成的两个组件1300中的每个上并行、循序或以任何希望顺序执行。在分板时，内箔层322可移除，并且仅外箔层324可作为组件1300的部分被保留。
图14图示在从组件1300(图13)移除牺牲核心302的外箔层324(图3)之后的组件1400。外箔层324可通过任何合适蚀刻工艺移除。金属结构318(图3)的第一层312也可在外箔层324移除期间或在外箔层324移除之后被移除，如图所示。例如，在一些实施例中，外箔层324和第一层312可由铜形成，并且用铜蚀刻工艺移除。金属结构318的第一层312的移除可暴露金属结构318(图3)的第二层313。第二层313、第三层314和第四层316的组合可随后在图15至图17的论述中称为触点126。在其中外箔层324和金属结构318的第一层312由铜形成的实施例中，第二层313可由镍形成并且镍可充当一旦到达镍则阻止铜蚀刻工艺的“蚀刻停止”。管芯背侧膜902可阻止导电垫104在铜蚀刻工艺期间被蚀刻。
图15图示在从桥接互连件102(例如，从导电垫104的第一面134)移除管芯背侧膜902(图9)并且还移除设置在触点126之间的堆叠材料110，以及设置在触点126和桥接互连件102的导电垫104之间的堆叠材料110之后的组件1500。管芯背侧膜902可通过例如等离子体蚀刻来移除。组件1500可采取图1的半导体封装100的形式，添加了设置在半导体封装100的第二侧116上的膜1202。具体地，导电垫104和触点126可在组件1500中暴露。
图16图示在从组件1500(图15)移除膜1202(例如，通过机械脱离)以形成半导体封装100，并将管芯1602与半导体封装100对齐之后的组件1600。具体地，管芯1602可具有多个导电触点1604设置在其上的表面1608。每个导电触点1604可具有设置在其上的焊料凸块1606。当管芯1602与半导体封装100对齐，使得表面1608面向半导体封装100的第一侧114时，多个导电触点1604中的每个可与桥接互连件102的导电垫104中的一个或暴露在半导体封装100的第一侧114上的触点126对齐。
图17图示在由触点126和桥接互连件102的导电垫104提供的电接触点处将管芯1602附接到(图16的组件1600的)半导体封装100之后的集成电路组件1700。在集成电路组件1700中，管芯1602的导电垫1604(图16)中的每个可与触点126或与桥接互连件102的导电垫104电接触。在一些实施例中，可使用热压缩粘结工艺将管芯1602附接到半导体封装100。
图18至图27是根据各种实施例的包括图2的半导体封装100的集成电路组件2700(图27)的制造中各种操作之后的组件的侧面剖视图。尽管图18至图27中图示并在下面论述的操作表示为以特定顺序发生，但这些操作可以以任何合适顺序执行，并且可按需要省略或重复各种操作。另外，尽管图18至图27图示可用来制造包括图2的半导体封装100的集成电路组件2700的各种操作，用于制造半导体封装100和/或集成电路组件2700的任何其它合适组的操作可代替下面论述的操作来使用。
集成电路组件2700的制造可从图18的组件1800开始。图18的组件1800可具有与图3的组件300的一些类似性，但可包括在牺牲核心的第一表面306和第二表面308上的金属结构1818而不是金属结构318。如上参考图3论述，组件1800的牺牲核心302可包括设置在箔片310之间的主体材料304。在一些实施例中，箔片310可包括内箔层322(例如铜箔)、外箔层324(例如铜箔)和设置在内箔层322与外箔层324之间的粘合层326。粘合层326可临时粘合内箔层322至外箔层324直到外箔层324和内箔层322“剥离”。因此，粘合层326可充当用于释放牺牲核心302的释放层，使得能够一旦已移除主体材料304则从外金属层324“剥离”内箔层322，提供“可剥离”核心，如上所论述。
箔片310可提供金属结构1818可设置在其上的第一表面306和第二表面308。金属结构1818可包括第一层1812和第二层1814。在一些实施例中，第一层1812和第二层1814可由不同的导电材料形成。例如，在一些实施例中，第一层1812可由镍形成，而第二层1814可由铜形成。在金属结构1818中的任何合适层(例如第一层1812)可通过电镀形成。在一些实施例中，第二层1814可形成图2的半导体组件100的触点126，如下所论述。
如上参考图3所论述，在一些实施例中，形成在第一表面306上的金属结构1818可以是相对于牺牲核心302形成在第二表面308上的金属结构1818的“镜像”，如图18所图示。在一些实施例中，在牺牲核心302上执行的大多数(如果不是全部)制造操作可被执行以便在牺牲核心302的第一表面306和第二表面308上形成镜像结构。因此，为便于图示，仅在第一表面306上形成的结构(和涉及那些结构的形成的制造操作)可参考图18至图27论述。然而，如所提到，镜像结构也可在第二表面308上形成(例如，通过执行相同或相似的制造操作)。
图是根据上面参考图3至图11论述的制造操作或根据任何其它合适操作而形成的。
图19图示在执行与上面参考图3至图11论述的对组件1800的相似操作(例如，沉积堆叠材料、形成过孔和放置桥接互连件)，以及在提供膜1902至所得组件之后的组件1900。在一些实施例中，膜1902可以是PET材料。
图20图示在分板操作中从组件1900(图19)移除牺牲核心302的主体材料304(图18)之后的组件2000。该移除的结果可以是形成两个组件2000(由于先前的镜像制造操作)，但为便于图示在图20中示出组件2000中的仅一个。下面参考图21至图27论述的制造操作可在通过移除主体材料304而形成的两个组件2000中的每个上并行、循序或以任何希望顺序执行。如同上面参考图13所论述的，在分板时，内箔层322可移除，并且仅外箔层324可作为组件2000的部分被保留。
图21图示在从组件1900(图19)移除牺牲核心302的外箔层324(图18)，并移除金属结构1818(图18)的第一层1812之后的组件2100。外箔层324和第一层1812的移除可通过蚀刻执行(例如，用于外箔层324的铜蚀刻和用于第一层1812的镍蚀刻)。金属结构1818的第一层1812的移除可暴露金属结构1818的第二层1814，第二层1814可形成触点126。
图22图示在从桥接互连件102(例如，从导电垫104的第一面134)移除管芯背侧膜902(图9)并且还移除设置在金属结构1818的第二层1814之间的堆叠材料110，以及设置在第二层1814和桥接互连件102的导电垫104之间的堆叠材料110之后的组件2200。
图23图示在从组件2200(图22)移除膜1202，并在组件2300的第一侧2314和第二侧2316上提供图案化阻焊剂122之后的组件2300。图案化阻焊剂122可暴露组件2300中的各种导电结构，如图所示。具体地，图案化阻焊剂122可暴露组件2300的第一侧2314上的桥接互连件102的导电垫104。如图所示，图案化阻焊剂122可形成空腔2318。
图24图示镀覆组件2300(图23)以在空腔2138中的各空腔2318中形成触点126(例如，在金属结构1818的第二层1814上)之后的组件2400。也可镀覆桥接互连件102的导电垫104。镀覆到组件2400上的材料可以是例如镍、钯或金，并可使用电解工艺镀覆到组件2400上。该镀覆可以是表面抛光工艺的一部分。组件2400可采取没有焊料凸块136的图2的半导体封装100的形式。具体地，导电垫104和组件2400的第一侧2414上的触点126可被暴露。
图25图示在导电垫104上提供焊料凸块136以及在组件2400(图24)的第一侧2414上提供触点126之后的图2的半导体封装100。焊料凸块136可因此设置在半导体封装100的第一侧114上。在一些实施例中，焊料凸块136可镀覆到组件2400上。
图26图示在将管芯2602与半导体封装100对齐之后的图2的半导体封装100。具体地，管芯2602可具有多个导电触点2604设置在其上的表面2608。每个导电触点2604可具有设置在其上的焊料凸块2606。当管芯2602与半导体封装100对齐，使得表面2608面向半导体封装100的第一侧114时，多个导电触点2604中的每个可与暴露在半导体封装100的第一侧114上并设置在桥接互连件102的导电垫104上的焊料凸块136或暴露在半导体封装100的第一侧114上的触点126中的一个对齐。
图27图示在由触点126上的焊料凸块136和桥接互连件102的导电垫104提供的电接触点处将管芯2602附接到(图26的组件2600的)半导体封装100之后的集成电路组件2700。在集成电路组件2700中，管芯2602的导电触点2604(图26)中的每个可与触点126或与桥接互连件102的导电垫104电接触。在一些实施例中，可使用热压缩粘结工艺将管芯2602附接到半导体封装100。
图28是根据各种实施例的包括插入器2804和具有嵌入式桥接互连件102的半导体封装100(例如，图1或图2的半导体封装100)的集成电路组件2800的侧面剖视图。具体地，集成电路组件2800可包括通过多个焊料凸块2802耦合到插入器2804的组件2700(图27)，焊料凸块2802将半导体封装100的第二侧116上的触点126与插入器2804上的电触点电连接。组件2700可在图28所示的配置中称为“无核心贴片”。在一些实施例中，通过使得能够在昂贵的无核心贴片上实现密集路由，同时可在相对较便宜的有机插入器中完成较低密度路由，插入器2804可提供进一步的成本减小益处。
如上参考图3至图27所论述，用于制造本文中所公开的半导体封装的一些技术可利用牺牲核心(例如牺牲核心302)。具体地，牺牲核心可提供在其上可沉积材料和形成组件的表面(或两个表面)。牺牲核心可在制造工艺中希望的阶段移除，并且另外的制造操作可在剩余组件上执行。
由于牺牲核心的表面可在形成半导体封装期间用作另外材料设置在其上的“平台”，因此所得的半导体封装的各种内部或外部表面可具有与牺牲核心表面的轮廓互补的轮廓。即，如果牺牲核心表面具有突起，则互补表面可具有凹陷(反之亦然)。如果牺牲核心的表面扭曲，则互补表面将以互补形式扭曲。
然而，如果牺牲核心的表面基本平坦，则互补表面也可基本平坦。具体地，如果半导体封装的多个部件每个都以距牺牲核心的基本上平坦的(例如平面的)表面预先确定的距离被设置，则那些部件将在移除牺牲核心时处于相同平面。这样，牺牲核心的基本上平坦的表面可用作半导体部件可相对于其被布置的基准表面；在移除牺牲核心时，以距牺牲核心的表面的共同距离被先前设置的部件将处于共同平面。即使半导体封装随后扭曲(导致这些部件不再平面)，施加力到半导体封装以逆转扭曲将使部件回到共同平面布置。
图29和图30图示这种行为。具体地，图29是具有设置在其上的部件2904(例如，触点/垫)的半导体封装2900的扭曲表面2906的侧面剖视图。部件2904可已在表面2906上形成，使得当表面2906平坦时，部件2904的表面2908是平面的，但半导体封装2900的扭曲可导致部件2904的表面2908离开平面。
图30是根据各种实施例的在用夹具3006使得表面2906“变平”之后图29的半导体封装2900的表面2906的侧面剖视图。具体地，夹具3006可具有接近表面2906设置的一个或多个夹具部件3002和在表面2906的相反表面(未示出)上设置的一个或多个夹具部件3008。夹具部件3002和夹具部件3008可在各方向上施加力以便校正半导体封装2900的扭曲并使得表面2906“变平”。当表面2906平坦时，部件2904的表面2908可以是平面的(促进例如管芯3004和半导体封装2900之间的耦合)。
如上提到，在一些实施例中，本文中所论述的半导体封装100的各种部件可被布置以便具有平面表面。例如，(例如，图1和图2的)半导体封装100可被制造使得触点126的第一面128可以与导电垫104的第一面134处于相同平面。使这些面处于基本相同的平面可促进管芯上导电垫(例如，图16的管芯1602上的导电垫1604或图26的管芯2602上的导电垫2604)和触点126与导电垫104之间迅速且准确附接。如果触点126的第一面128和导电垫104的第一面134基本上不在相同平面，则将管芯附接到半导体封装100的第一侧114的尝试可能导致在管芯和半导体封装100之间的“缝隙”(并因此导致失败的电连接)。
传统制造技术通常尝试将桥接互连件的导电垫与其它面向外的电触点对齐作为半导体封装制造中的最后阶段中的一个。在制造工艺“结束”时实现充分对齐可能需要昂贵且耗时的容差控制过程，并且甚至然后可能不实现希望的共面性。本文所公开的制造技术中的各种制造技术可在基于牺牲核心的工艺中“早先”形成半导体封装结构，使得牺牲核心的基本上平坦的表面可用作用于对齐结构的基准平面，并使得发生制造容限的最小“累积”以限制结构可在其内对齐的准确性。具体地，在堆叠材料(或触点可位于其上的结构)中形成触点并定位桥接互连件的导电垫“靠近”牺牲核心的表面可使得触点和导电垫的表面在平面中比先前可实现的方法更准确地对齐。
尽管平面对齐在本文中用作例子，但任何其它合适对齐可从本文所公开的技术受益。例如，如果半导体封装100的一个部件将要以距第一侧114的第一距离被设置，并且半导体封装100的第二部件将要以距第一侧114的第二不同距离被设置，使用本文所公开的基于牺牲核心的技术制造半导体封装100，并且在制造工艺中“早先”定位第一部件和第二部件，则可将累计变化最小化并可使第一部件和第二部件能够适当定位。
如上参考图29和图30论述，夹具可用来将半导体封装或其它集成电路组件保持在希望位置和取向，同时半导体封装或其它集成电路与另一部件(例如管芯或插入器)耦合。各种夹具配置可用来使得扭曲表面“变平”并在组装期间保持部件在适当位置。
例如，图31至图33是根据各种实施例的集成电路组件3300制造中的各种操作中的真空夹具3102的使用的侧面剖视图，集成电路组件3300包括两个管芯3202和类似于图2的半导体封装100制造的半导体封装100。具体地，图31至图33图示“顶部夹具保持”配置，如下所论述。
图31描绘在应用真空夹具3102的两个或更多个真空夹具部件3104至半导体封装100的第一侧114之后的组件3100。真空夹具3102可附接到半导体封装100以保持半导体封装100的第一侧114平坦。具体地，真空夹具部件3104可在各点施加吸力到半导体封装100的第一侧114以便校正半导体封装100中的扭曲。在一些实施例中，校正半导体封装100中的扭曲可引起在与触点126的第一面128基本相同的平面中定位导电垫104的第一面134。
图32描绘在引入两个管芯3202之后的组件3200。管芯3202可包括导电触点和焊料凸块，并可与半导体封装100对齐，使得导电触点中的各导电触点可电连接到导电垫104和触点126。管芯3202可附接到半导体封装100的第一侧114，同时真空夹具3102保持半导体封装100的第一侧114平坦。任何合适技术可用来将管芯3202附接到半导体封装100。例如，在一些实施例中，可使用热压缩粘结工艺。
图33描绘在从组件3200(图32)的半导体封装100的第一侧114移除真空夹具3102之后的集成电路组件3300。
图34至图36是根据各种实施例的集成电路组件3300制造中的各种操作中的夹具3402(不同于图31至图33的夹具3102)的使用的侧面剖视图，集成电路组件3300包括两个管芯3202和类似于图2的半导体封装100制造的半导体封装100。在一些实施例中，图34至图36中所图示的操作可代替图31至图33中所图示的操作执行。具体地，图34至图36图示“底部夹具保持”配置，如下所论述。
图34描绘在应用真空夹具3402的两个或更多个非真空夹具部件3404至半导体封装100的第一侧114，并应用真空夹具3402的一个或多个真空夹具部件3406至半导体封装100的第二侧116之后的组件3400。真空夹具3402可附接到半导体封装100以保持半导体封装100的第一侧114平坦。具体地，夹具部件3404可在一个或多个点施加吸力到半导体封装100的第二侧116，并且真空夹具3402的非真空夹具部件3404可在一个或多个点施加接触力到半导体封装100的第一侧114，以便校正半导体封装100中的扭曲。真空夹具部件3406可推动半导体封装100抵靠非真空夹具部件3404以使得半导体封装100的第一侧114“变平”。在一些实施例中，校正半导体封装100中的扭曲可引起在与触点126的第一面128基本相同的平面中定位导电垫104的第一面134。
图35描绘在移除非真空夹具部件3404继之以引入两个管芯3202至组件3400(图34)之后的组件3500。管芯3202可包括导电触点和焊料凸块，并可与半导体封装100对齐，使得导电触点中的各导电触点可电连接到导电垫104和触点126。管芯3202可附接到半导体封装100的第一侧114，同时真空夹具部件3406支撑半导体封装100，使得半导体封装100的第一侧114保持平坦。任何合适技术可用来将管芯3202附接到半导体封装100。例如，在一些实施例中，可使用热压缩粘结工艺。
图36描绘在从组件3500(图35)的半导体封装100的第二侧116移除真空夹具部件3406之后的集成电路组件3300。
图37是根据各种实施例的用于制造半导体封装的方法3700的流程图。虽然方法3700可有利地用来形成本文所公开的半导体封装100的实施例中的任何合适的实施例，但可使用方法3700制造任何合适的半导体封装100。
在3702，可在牺牲核心的面上提供堆叠材料。
在3704，可在堆叠材料中形成空腔。在一些实施例中，空腔可向下延伸到牺牲核心的面。
在3706，桥接互连件可设置于在3704形成的空腔中。桥接互连件可具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫。桥接互连件可设置在空腔中，使得桥接互连件的第一侧比桥接互连件的第二侧到牺牲核心的面更靠近牺牲核心的面。
在3708，可提供另外的堆叠材料以嵌入桥接互连件。
在3710，可在堆叠材料中形成过孔。过孔可延伸穿过堆叠材料的一部分，并可具有比过孔的第二端部更窄的第一端部。过孔的第一端部可比过孔的第二端部到牺牲核心的面更靠近牺牲核心的面。
方法3700可包括在各种实施例中的另外操作。例如，在一些实施例中，在3710处在堆叠材料中形成过孔之后，牺牲核心可移除以暴露桥接互连件的导电垫。
在一些实施例中，上面参考3702论述的牺牲核心的面可以是牺牲核心的第一面，并且牺牲核心可具有与第一面相反的第二面。在一些此类实施例中，方法3700还可包括在牺牲核心的第二面上提供第二堆叠材料；在第二堆叠材料中形成下至牺牲核心的第二面的第二空腔；在第二空腔中设置第二桥接互连件，第二桥接互连件具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫，使得第二桥接互连件的第一侧比第二桥接互连件的第二侧到第二面更靠近第二面；提供另外的第二堆叠材料以嵌入第二桥接互连件；以及在第二堆叠材料中形成第二过孔，其中第二过孔延伸穿过第二堆叠材料的一部分，具有比第二过孔的第二端部更窄的第一端部，并且第一端部比过孔的第二端部到面更靠近该面。
图38是根据各种实施例的制造集成电路组件的方法3800的流程图。尽管方法3800可有利地用来形成包括本文所公开的半导体封装100的集成电路组件的实施例的任何合适实施例，但可使用方法3800制造任何合适的集成电路组件。
在3802，可提供半导体封装。半导体封装可包括嵌入在堆叠材料中的桥接互连件，桥接互连件具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫。半导体封装还可包括可延伸穿过堆叠材料的一部分的过孔，过孔具有比过孔的第二端部更窄的第一端部。半导体封装可布置为使得半导体封装具有第一侧和相反的第二侧，桥接互连件布置在半导体封装中，使得桥接互连件的第一侧和半导体封装的第一侧之间的距离小于桥接互连件的第二侧和半导体封装的第一侧之间的距离，并且过孔可布置在半导体封装中，使得过孔的第一端部和半导体封装的第一侧之间的距离小于过孔的第二端部和半导体封装的第一侧之间的距离。在一些实施例中，半导体封装的第一侧的至少一部分可具有与牺牲核心的表面的轮廓互补的轮廓。
在3804，真空夹具可附接到3802的半导体封装。真空夹具可保持半导体封装的第一侧平坦。在一些实施例中，真空夹具可包括第一真空夹具部件，并且在3804将真空夹具附接到半导体封装可包括将第一真空夹具部件附接到半导体封装的第一侧。在一些实施例中，真空夹具可包括第二真空夹具部件，并且在3804将真空夹具附接到半导体封装可包括将第二真空夹具部件附接到半导体封装的第二侧。在一些此类实施例中，第一夹具部件(其可以是非真空部件)可应用到半导体封装的第一侧(例如，在将第二真空夹具部件附接到半导体封装的第二侧之前)。
在3806，管芯可附接到半导体封装的第一侧。管芯可在真空夹具保持半导体封装的第一侧平坦时被附接。在一些实施例中，在3806处将管芯附接到半导体封装的第一侧之前，真空夹具的一个或多个部件可从与半导体封装的接触中移除。在一些实施例中，在3806处将管芯附接到半导体封装的第一侧可包括执行热压缩粘结工艺以将管芯附接到半导体封装的第一侧。
本公开的实施例可实施为可从本文所公开的半导体封装与相关组件和技术受益的任何装置。图39示意地图示根据一些实施方案的计算机装置3900，其可包括具有根据本文所公开的实施例(例如，半导体封装100中的任一种)中的一个或多个而形成和操作的部件的集成电路。
计算装置3900可以是例如移动通信装置或桌面或机架计算装置。计算装置3900可容纳板件诸如主板3902。主板3902可包括数个部件，其包括(但不限于)处理器3904和至少一个通信芯片3906。本文中参考计算装置3900论述的部件中的任一个可以是根据本文所公开的实施例中的任一个的半导体封装或集成电路。处理器3904可以物理地或电气地耦合到主板3902。术语“处理器”可指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。在一些实施方案中，至少一个通信芯片3906也可物理地或电气地耦合到主板3902。在进一步的实施方案中，通信芯片3906可以是处理器3904的部分。
计算装置3900可包括存储装置3908。在一些实施例中，存储装置3908可包括一个或多个固态驱动器。可包括在存储装置3908中的存储装置的例子包括易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如只读存储器ROM)、闪存存储器和大容量存储装置(诸如硬盘驱动器、光盘(CD)、数字通用光盘(DVD)等)。
根据其应用，计算机装置3900可包括可以或不可以物理地或电气地耦合到主板3902的其它部件。这些其它部件可包括但不限于图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、指南针、盖革计数器、加速计、陀螺仪、扬声器和相机。在各种实施例中，这些部件中的任一个或多个可包括根据本公开的半导体封装。
通信芯片3906和天线可使得能够实现用于传递数据至计算装置3900和从计算装置3900传递数据的无线通信。术语“无线”及其变体可用来描述可通过使用调制的电磁辐射穿过非固体介质来通信数据的电路、装置、系统、方法、技术、通信信道等。该术语不意味着相关联装置不包含任何线缆，尽管在一些实施例中它们可以不包含。通信芯片3906可实施数个无线标准或协议中的任一个，包括但不限于电气和电子工程师协会(IEEE)标准，其包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16标准(例如，IEEE 802.16-2005修正案)、长期演进(LTE)项目与任何修正案、更新和/或修订(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”等)。IEEE 802.16兼容宽带宽域(BWA)网络通常称为WiMAX网络，其为全球微波接入互操作性的首字母缩写词，这是用于通过IEEE 802.16标准的一致性和互用性测试的产品的认证商标。通信芯片3906可根据全球移动通信系统(GSM)、通用无线分组业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络操作。通信芯片3906可根据增强型数据GSM演进(EDGE)、GSM EDGE无线电接入网(GERAN)、通用地面无线电接入网(UTRAN)、或演进UTRAN(E-UTRAN)操作。通信芯片3906可根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无线电信(DECT)、演进数据优化(EV-DO)、其变体，以及指定为3G、4G、5G及其以后的任何其它无线协议操作。在其它实施例中，通信芯片3906可根据其它无线通信协议操作。
计算装置3900可包括多个通信芯片3906。例如，第一通信芯片3906可专用于较短距无线通信诸如Wi-Fi和蓝牙，并且第二通信芯片3906可专用于较长距无线通信诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO及其它。在一些实施例中，通信芯片3906可支持有线通信。例如，计算装置3900可包括一个或多个有线服务器。
在各种实例中，计算装置3900可以是膝上计算机、上网本、笔记本、超极本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、桌面计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录器。在进一步的实施方案中，计算装置3900可以是处理数据的任何其它电子装置。在一些实施例中，本文中公开的半导体封装可在高性能计算装置中实施。
以下段落提供本文所公开的实施例的例子。
例子1是一种半导体封装，包括：嵌入在堆叠材料中的桥接互连件，桥接互连件具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫；以及延伸穿过堆叠材料的一部分的过孔，过孔具有比过孔的第二端部更窄的第一端部。半导体封装具有第一侧和相反的第二侧，桥接互连件布置在半导体封装中，使得桥接互连件的第一侧和半导体封装的第一侧之间的距离小于桥接互连件的第二侧和半导体封装的第一侧之间的距离，并且过孔布置在半导体封装中，使得过孔的第一端部和半导体封装的第一侧之间的距离小于过孔的第二端部和半导体封装的第一侧之间的距离。
例子2可包括例子1的主题，并且可进一步包括设置在半导体封装的第二侧上的阻焊剂。
例子3可包括例子1至例子2中任一项的主题，并且可进一步指定第二侧为第一层互连侧，并且半导体封装的第一侧为第二层互连侧。
例子4可包括例子3的主题，并且可进一步包括设置在第二层互连侧上的阻焊剂。
例子5可包括例子1至例子4中任一项的主题，并且可进一步包括由与导电垫的材料不同的材料形成，具有第一面和相反的第二面的触点。导电垫具有第一面和与第一面相反的第二面，其中第二面接触桥接互连件的主体，并且桥接互连件的导电垫的第一面处于与触点的第一面大体相同的平面。
例子6可包括例子5的主题，并且可进一步指定触点和导电垫设置在半导体封装的第一侧上，且被定位用于与一个或多个管芯耦合。
例子7可包括例子5的主题，并且可进一步规定触点包括镍。
例子8可包括例子5的主题，并且可进一步规定导电垫涂覆镍。
例子9可包括例子1至例子8中任一项的主题，并且可进一步包括设置在导电垫中的每个上的焊料凸块。
例子10可包括例子1至例子9中任一项的主题，并且可进一步指定堆叠材料是有机堆叠材料。
例子11可包括例子10的主题，并且可进一步规定桥接互连件是硅桥。
例子12可包括例子1至例子11中任一项的主题，并且可进一步指定导电垫不与堆叠材料中任何过孔电接触。
例子13可包括例子1至例子12中任一项的主题，并且可进一步指定设置在半导体封装和第二半导体封装之间的牺牲核心，第二半导体封装跨牺牲核心形成半导体封装的镜像。
例子14可包括例子1至例子13中任一项的主题，并且可进一步指定半导体封装的第一侧的至少一部分具有与牺牲核心的表面的轮廓互补的轮廓。
例子15是一种集成电路组件，包括管芯和半导体封装，半导体封装包括：嵌入在堆叠材料中的桥接互连件，桥接互连件具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫，以及延伸穿过堆叠材料的一部分的过孔，过孔具有比过孔的第二端部更窄的第一端部。半导体封装具有第一侧和相反的第二侧，桥接互连件布置在半导体封装中，使得桥接互连件的第一侧和半导体封装的第一侧之间的距离小于桥接互连件的第二侧和半导体封装的第一侧之间的距离，过孔布置在半导体封装中，使得过孔的第一端部和半导体封装的第一侧之间的距离小于过孔的第二端部和半导体封装的第一侧之间的距离，并且管芯在多个导电垫处电耦合到桥接互连件。
例子16可包括例子15的主题，并且可进一步指定多个导电垫不由阻焊材料隔开。
例子17可包括例子15至例子16中任一项的主题，并且可进一步包括插入器；其中半导体封装的第二侧是第一层互连侧，并且其中插入器在第一层互连侧处电耦合到半导体封装。
例子18是一种用于制造半导体封装的方法，包括：在牺牲核心的表面上提供堆叠材料；在堆叠材料中形成下至牺牲核心的表面的空腔；将桥接互连件设置在空腔中，桥接互连件具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫，使得桥接互连件的第一侧比桥接互连件的第二侧到该表面更靠近该表面；提供另外的堆叠材料以嵌入桥接互连件；以及在堆叠材料中形成过孔，其中过孔延伸穿过堆叠材料的一部分，具有比过孔的第二端部更窄的第一端部，并且第一端部比第二端部到该表面更靠近该表面。
例子19可包括例子18的主题，并且可进一步包括移除牺牲核心以暴露桥接互连件。
例子20可包括例子18至例子19中任一项的主题，并且可进一步指定该表面是第一表面，并且牺牲核心可包括与第一表面相反的第二表面。例子20可进一步包括：在牺牲核心的第二表面上提供第二堆叠材料；在第二堆叠材料中形成下至牺牲核心的第二表面的第二空腔；在第二空腔中设置第二桥接互连件，第二桥接互连件具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫，使得第二桥接互连件的第一侧比第二桥接互连件的第二侧到第二表面更靠近第二表面；提供另外的第二堆叠材料以嵌入第二桥接互连件；以及在第二堆叠材料中形成第二过孔，其中第二过孔延伸穿过第二堆叠材料的一部分，具有比第二过孔的第二端部更窄的第一端部。并且第一端部比第二端部到第二表面更靠近第二表面。
例子21是一种制造集成电路组件的方法，包括提供半导体封装。半导体封装包括嵌入在堆叠材料中的桥接互连件，桥接互连件具有第一侧和与第一侧相反的第二侧，第一侧具有多个导电垫，以及延伸穿过堆叠材料的一部分的过孔，过孔具有比过孔的第二端部更窄的第一端部。半导体封装具有第一侧和相反的第二侧，桥接互连件布置在半导体封装中，使得桥接互连件的第一侧和半导体封装的第一侧之间的距离小于桥接互连件的第二侧和半导体封装的第一侧之间的距离，过孔布置在半导体封装中，使得过孔的第一端部和半导体封装的第一侧之间的距离小于过孔的第二端部和半导体封装的第一侧之间的距离。例子21进一步包括将真空夹具附接到半导体封装以保持半导体封装的第一侧平坦；以及将管芯附接到半导体封装的第一侧，同时真空夹具保持半导体封装的第一侧平坦。
例子22可包括例子21的主题，并且可进一步指定真空夹具包括第一真空夹具部件，并且将真空夹具附接到半导体封装包括将第一真空夹具部件附接到半导体封装的第一侧。
例子23可包括例子21至例子22中任一项的主题，并且可进一步指定真空夹具包括第二真空夹具部件，并且将真空夹具附接到半导体封装包括将第二真空夹具部件附接到半导体封装的第二侧。例子23进一步包括在将第二真空夹具部件附接到半导体封装的第二侧之前，应用第一夹具部件到半导体封装的第一侧；以及在将管芯附接到半导体封装的第一侧之前，将第一夹具部件从与半导体封装的第一侧的接触中移除。
例子24可包括例子21至例子23中任一项的主题，并且可进一步指定将管芯附接到半导体封装的第一侧包括执行热压缩粘结工艺以将管芯附接到半导体封装的第一侧。
例子25可包括例子21至例子24中任一项的主题，并且可进一步指定半导体封装的第一侧的至少一部分具有与牺牲核心的表面的轮廓互补的轮廓。

Claims (25)

1.一种半导体封装，包括：
嵌入在堆叠材料中的桥接互连件，所述桥接互连件具有第一侧和与所述第一侧相反的第二侧，所述第一侧具有多个导电垫；
延伸穿过所述堆叠材料的一部分的过孔，所述过孔具有比所述过孔的第二端部更窄的第一端部；
其中：
所述半导体封装具有第一侧和相反的第二侧，
所述桥接互连件布置在所述半导体封装中，使得所述桥接互连件的第一侧和所述半导体封装的第一侧之间的距离小于所述桥接互连件的第二侧和所述半导体封装的第一侧之间的距离，以及
所述过孔布置在所述半导体封装中，使得所述过孔的第一端部和所述半导体封装的第一侧之间的距离小于所述过孔的第二端部和所述半导体封装的第一侧之间的距离。
2.根据权利要求1所述的半导体封装，进一步包括：
设置在所述半导体封装的第二侧上的阻焊剂。
3.根据权利要求1所述的半导体封装，其中所述第二侧为第一层互连侧，并且所述半导体封装的第一侧为第二层互连侧。
4.根据权利要求3所述的半导体封装，进一步包括：
设置在所述第二层互连侧上的阻焊剂。
5.根据权利要求1所述的半导体封装，进一步包括：
由与所述导电垫的材料不同的材料形成，具有第一面和相反的第二面的触点；
其中：
所述导电垫具有第一面和与所述第一面相反的第二面，其中所述第二面接触所述桥接互连件的主体，以及
所述桥接互连件的导电垫的第一面处于与所述触点的第一面大体相同的平面。
6.根据权利要求5所述的半导体封装，其中所述触点和所述导电垫设置在所述半导体封装的第一侧上，且被定位用于与一个或多个管芯耦合。
7.根据权利要求5所述的半导体封装，其中所述触点包括镍。
8.根据权利要求5所述的半导体封装，其中所述导电垫涂覆镍。
9.根据权利要求1至权利要求8中任一项所述的半导体封装，进一步包括：
设置在所述导电垫中的每个上的焊料凸块。
10.根据权利要求1至权利要求8中任一项所述的半导体封装，其中所述堆叠材料是有机堆叠材料。
11.根据权利要求10所述的半导体封装，其中所述桥接互连件是硅桥。
12.根据权利要求1至权利要求8中任一项所述的半导体封装，其中所述导电垫不与所述堆叠材料中任何过孔电接触。
13.根据权利要求1至权利要求8中任一项所述的半导体封装，其中牺牲核心设置在所述半导体封装和第二半导体封装之间，所述第二半导体封装跨所述牺牲核心形成所述半导体封装的镜像。
14.根据权利要求1至权利要求8中任一项所述的半导体封装，其中所述半导体封装的第一侧的至少一部分具有与所述牺牲核心的表面的轮廓互补的轮廓。
15.一种集成电路组件，包括：
管芯；以及
半导体封装，包括：
嵌入在堆叠材料中的桥接互连件，所述桥接互连件具有第一侧和与所述第一侧相反的第二侧，所述第一侧具有多个导电垫，以及
延伸穿过所述堆叠材料的一部分的过孔，所述过孔具有比所述过孔的第二端部更窄的第一端部，
其中：
所述半导体封装具有第一侧和相反的第二侧，
所述桥接互连件布置在所述半导体封装中，使得所述桥接互连件的第一侧和所述半导体封装的第一侧之间的距离小于所述桥接互连件的第二侧和所述半导体封装的第一侧之间的距离，
所述过孔布置在所述半导体封装中，使得所述过孔的第一端部和所述半导体封装的第一侧之间的距离小于所述过孔的第二端部和所述半导体封装的第一侧之间的距离，以及
所述管芯在所述多个导电垫处电耦合到所述桥接互连件。
16.根据权利要求15所述的集成电路组件，其中所述多个导电垫不由阻焊材料隔开。
17.根据权利要求15至权利要求16中任一项所述的集成电路组件，进一步包括：
插入器；
其中所述半导体封装的第二侧是第一层互连侧，并且其中所述插入器在所述第一层互连侧处电耦合到所述半导体封装。
18.一种用于制造半导体封装的方法，包括：
在牺牲核心的表面上提供堆叠材料；
在所述堆叠材料中形成下至所述牺牲核心的表面的空腔；
将桥接互连件设置在所述空腔中，所述桥接互连件具有第一侧和与所述第一侧相反的第二侧，所述第一侧具有多个导电垫，使得所述桥接互连件的第一侧比所述桥接互连件的第二侧到所述表面更靠近所述表面；
提供另外的堆叠材料以嵌入所述桥接互连件；以及
在所述堆叠材料中形成过孔，其中所述过孔延伸穿过所述堆叠材料的一部分，所述过孔具有比所述过孔的第二端部更窄的第一端部，并且所述第一端部比所述第二端部到所述表面更靠近所述表面。
19.根据权利要求18所述的方法，进一步包括：
移除所述牺牲核心以暴露所述桥接互连件。
20.根据权利要求18至权利要求19中任一项所述的方法，其中所述表面是第一表面，并且所述牺牲核心具有与所述第一表面相反的第二表面，并且其中所述方法进一步包括：
在所述牺牲核心的第二表面上提供第二堆叠材料；
在所述第二堆叠材料中形成下至所述牺牲核心的第二表面的第二空腔；
在所述第二空腔中设置第二桥接互连件，所述第二桥接互连件具有第一侧和与所述第一侧相反的第二侧，所述第一侧具有多个导电垫，使得所述第二桥接互连件的第一侧比所述第二桥接互连件的第二侧到所述第二表面更靠近所述第二表面；
提供另外的第二堆叠材料以嵌入所述第二桥接互连件；以及
在所述第二堆叠材料中形成第二过孔，其中所述第二过孔延伸穿过所述第二堆叠材料的一部分，具有比所述第二过孔的第二端部更窄的第一端部，并且所述第一端部比所述第二端部到所述第二表面更靠近所述第二表面。
21.一种制造集成电路组件的方法，包括：
提供半导体封装，所述半导体封装包括：
嵌入在堆叠材料中的桥接互连件，所述桥接互连件具有第一侧和与所述第一侧相反的第二侧，所述第一侧具有多个导电垫，以及
延伸穿过所述堆叠材料的一部分的过孔，所述过孔具有比所述过孔的第二端部更窄的第一端部，
其中：
所述半导体封装具有第一侧和相反的第二侧，
所述桥接互连件布置在所述半导体封装中，使得所述桥接互连件的第一侧和所述半导体封装的第一侧之间的距离小于所述桥接互连件的第二侧和所述半导体封装的第一侧之间的距离，
所述过孔布置在所述半导体封装中，使得所述过孔的第一端部和所述半导体封装的第一侧之间的距离小于所述过孔的第二端部和所述半导体封装的第一侧之间的距离；
将真空夹具附接到所述半导体封装以保持所述半导体封装的第一侧平坦；以及
将管芯附接到所述半导体封装的第一侧，同时所述真空夹具保持所述半导体封装的第一侧平坦。
22.根据权利要求21所述的方法，其中所述真空夹具包括第一真空夹具部件，并且将所述真空夹具附接到所述半导体封装包括将所述第一真空夹具部件附接到所述半导体封装的第一侧。
23.根据权利要求21所述的方法，其中所述真空夹具包括第二真空夹具部件，将所述真空夹具附接到所述半导体封装包括将所述第二真空夹具部件附接到所述半导体封装的第二侧，并且所述方法进一步包括：
在将所述第二真空夹具部件附接到所述半导体封装的第二侧之前，应用第一夹具部件到所述半导体封装的第一侧；以及
在将所述管芯附接到所述半导体封装的第一侧之前，将所述第一夹具部件从与所述半导体封装的第一侧的接触中移除。
24.根据权利要求21至权利要求23中任一项所述的方法，其中将所述管芯附接到所述半导体封装的第一侧包括执行热压缩粘结工艺以将所述管芯附接到所述半导体封装的第一侧。
25.根据权利要求21至权利要求23中任一项所述的方法，其中所述半导体封装的第一侧的至少一部分具有与所述牺牲核心的表面的轮廓互补的轮廓。
CN201480081195.5A 2014-09-19 2014-09-19 具有嵌入式桥接互连件的半导体封装 Active CN107004661B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/056662 WO2016043779A1 (en) 2014-09-19 2014-09-19 Semiconductor packages with embedded bridge interconnects

Publications (2)

Publication Number Publication Date
CN107004661A true CN107004661A (zh) 2017-08-01
CN107004661B CN107004661B (zh) 2019-06-14

Family

ID=55533656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480081195.5A Active CN107004661B (zh) 2014-09-19 2014-09-19 具有嵌入式桥接互连件的半导体封装

Country Status (7)

Country Link
US (2) US10468352B2 (zh)
EP (1) EP3195355B1 (zh)
JP (1) JP6665375B2 (zh)
KR (2) KR102262178B1 (zh)
CN (1) CN107004661B (zh)
TW (1) TWI601258B (zh)
WO (1) WO2016043779A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109150127A (zh) * 2018-07-27 2019-01-04 开元通信技术（厦门）有限公司 薄膜体声波谐振器及其制作方法、滤波器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017178382A2 (en) * 2016-04-11 2017-10-19 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Mbh Batch manufacture of component carriers
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth
US10762939B2 (en) * 2017-07-01 2020-09-01 Intel Corporation Computer memory
CN111052364A (zh) * 2017-09-29 2020-04-21 英特尔公司 具有嵌入式互连的半导体封装
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
US11749625B2 (en) * 2020-04-17 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure including one or more antenna structures
KR20220093425A (ko) 2020-12-28 2022-07-05 삼성전기주식회사 연결구조체 내장기판
KR20220135442A (ko) 2021-03-30 2022-10-07 삼성전기주식회사 연결구조체 내장기판 및 이를 포함하는 기판구조체

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065115A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
US20120234589A1 (en) * 2011-03-16 2012-09-20 Shinko Electric Industries., Ltd. Wiring substrate and method of manufacturing the same
US20140117552A1 (en) * 2012-10-31 2014-05-01 Zhiguo Qian X-line routing for dense multi-chip-package interconnects

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248761B2 (ja) 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP4380130B2 (ja) * 2002-09-13 2009-12-09 ソニー株式会社 半導体装置
JP2004281830A (ja) 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
JP2006237054A (ja) * 2005-02-22 2006-09-07 Fujitsu Ltd 搭載治具と搭載方法
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP5006252B2 (ja) * 2008-05-12 2012-08-22 新光電気工業株式会社 配線基板の製造方法及び配線基板
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US20100102457A1 (en) * 2008-10-28 2010-04-29 Topacio Roden R Hybrid Semiconductor Chip Package
JP5577760B2 (ja) * 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP5330286B2 (ja) * 2010-01-29 2013-10-30 日本特殊陶業株式会社 補強材付き配線基板の製造方法
US8835217B2 (en) 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
US8421245B2 (en) 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US20120178219A1 (en) * 2011-01-11 2012-07-12 Nordson Corporation Methods for vacuum assisted underfilling
JP5851211B2 (ja) * 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US8704384B2 (en) * 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8872349B2 (en) 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
JP2014072279A (ja) 2012-09-28 2014-04-21 Dainippon Printing Co Ltd 部品内蔵配線基板の製造方法
US10312007B2 (en) 2012-12-11 2019-06-04 Intel Corporation Inductor formed in substrate
US8866308B2 (en) 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US20150364422A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Fan out wafer level package using silicon bridge
US9704735B2 (en) * 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065115A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
US20120234589A1 (en) * 2011-03-16 2012-09-20 Shinko Electric Industries., Ltd. Wiring substrate and method of manufacturing the same
US20140117552A1 (en) * 2012-10-31 2014-05-01 Zhiguo Qian X-line routing for dense multi-chip-package interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109150127A (zh) * 2018-07-27 2019-01-04 开元通信技术（厦门）有限公司 薄膜体声波谐振器及其制作方法、滤波器

Also Published As

Publication number Publication date
KR20200085918A (ko) 2020-07-15
WO2016043779A1 (en) 2016-03-24
TW201618266A (zh) 2016-05-16
EP3195355B1 (en) 2020-11-25
CN107004661B (zh) 2019-06-14
JP2017529691A (ja) 2017-10-05
EP3195355A4 (en) 2018-04-25
US20190081002A1 (en) 2019-03-14
KR102132299B1 (ko) 2020-07-09
EP3195355A1 (en) 2017-07-26
US20170271264A1 (en) 2017-09-21
TWI601258B (zh) 2017-10-01
US10446500B2 (en) 2019-10-15
JP6665375B2 (ja) 2020-03-13
KR102262178B1 (ko) 2021-06-07
KR20170031228A (ko) 2017-03-20
US10468352B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
CN107004661B (zh) 具有嵌入式桥接互连件的半导体封装
TWI538115B (zh) 包括玻璃防焊層的積體電路封裝組件
CN104253116B (zh) 用于嵌入式管芯的封装组件及相关联的技术和配置
TWI657557B (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
KR101632249B1 (ko) 멀티 다이 패키지 구조들
TWI540692B (zh) 可調變複合中介層
TWI727947B (zh) 用於堆疊式封裝之帶有凹入式傳導接點的積體電路結構
TW201624650A (zh) 具有後端被動元件的積體電路晶粒及相關方法
CN105393351A (zh) 用于无凸起内建层(bbul)的无凸起管芯封装接口
JP2007019454A (ja) チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造
TWI587495B (zh) 關於電容感器（ｃａｐｄｕｃｔｏｒ）組合之技術與組態
TWI546927B (zh) 用於半導體封裝件的重構技術
TW201803073A (zh) 電氣互連橋接技術
TW201501259A (zh) 用以擷取在嵌入式晶粒上之傳導性特徵的具有高密度互連體設計之封裝體基體
CN108028233A (zh) 用于实现多芯片倒装芯片封装的衬底、组件和技术
TW201606955A (zh) 可攀登之封裝體架構與相關聯技術及組態
CN106797098A (zh) 插口接触部技术和构造
CN203491244U (zh) 一种封装结构
CN103474363B (zh) 一种基于有机基板技术的封装工艺及封装结构
TW201701372A (zh) 帶著具有凹處之中介件的積體電路結構
US20180342456A1 (en) Interconnect structure and manufacturing method thereof
JP2014123772A (ja) パッケージ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant