TWI601258B - 具有嵌入式橋接互連件之半導體封裝 - Google Patents

具有嵌入式橋接互連件之半導體封裝 Download PDF

Info

Publication number
TWI601258B
TWI601258B TW104127024A TW104127024A TWI601258B TW I601258 B TWI601258 B TW I601258B TW 104127024 A TW104127024 A TW 104127024A TW 104127024 A TW104127024 A TW 104127024A TW I601258 B TWI601258 B TW I601258B
Authority
TW
Taiwan
Prior art keywords
semiconductor package
package
build
interconnect
disposed
Prior art date
Application number
TW104127024A
Other languages
English (en)
Other versions
TW201618266A (zh
Inventor
李奎五
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201618266A publication Critical patent/TW201618266A/zh
Application granted granted Critical
Publication of TWI601258B publication Critical patent/TWI601258B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具有嵌入式橋接互連件之半導體封裝
本發明一般係涉及半導體封裝領域，更具體地說，涉及具有嵌入式橋接互連件的半導體封裝。
發明背景
傳統的積體電路裝置可以包括佈置在該裝置之一側的電氣接頭。這些電氣接頭可被使用來把該裝置耦接到另一個組件(例如，經由焊接連接)。然而，如果該等電氣接頭沒有正確設置在該裝置的該側(例如，所處位置與該裝置之一表面有一不適當的距離)，可能難以在該裝置和其他組件之間形成電氣連接。
依據本發明之一實施例，係特地提出一種半導體封裝，其包含：嵌在一增層材料中的一橋接互連件，該橋接互連件有具有多個導電襯墊的一第一側以及與該第一側相對的一第二側；延伸穿過該增層材料之一部分的一通孔，該通孔之一第一端比該通孔之一第二端窄；其中：該半導體封裝具有一第一側和相對的一第二側，該橋接互連件係以使得在該橋接互連件之該第一側與該半導體封裝之 該第一側之間的距離小於在該橋接互連件之該第二側與該半導體封裝之該第一側之間的距離的方式被配置在該半導體封裝中，並且該通孔係以使得在該通孔之該第一端與該半導體封裝之該第一側之間的距離小於在該通孔之該第二端與該半導體封裝之該第一側之間的距離的方式被配置在該半導體封裝中。
100‧‧‧半導體封裝
102‧‧‧橋接互連件
104‧‧‧導電襯墊
106‧‧‧橋接互連件第一側
108‧‧‧橋接互連件第二側
110‧‧‧增層材料
112‧‧‧通孔
114‧‧‧半導體封裝第一側
116‧‧‧半導體封裝第二側
118‧‧‧第一端
120‧‧‧第二端
122‧‧‧阻焊劑
124‧‧‧主體
126‧‧‧接頭
128‧‧‧接頭第一面
130‧‧‧接頭第二面
132‧‧‧導電襯墊第二面
134‧‧‧導電襯墊第一面
136‧‧‧焊料凸塊
300‧‧‧封裝
302‧‧‧犧牲芯體
304‧‧‧本體材料
306‧‧‧第一表面
308‧‧‧第二表面
310‧‧‧箔
312‧‧‧第一層
313‧‧‧第二層
314‧‧‧第三層
316‧‧‧第四層
318‧‧‧金屬結構
322‧‧‧內箔層
324‧‧‧外箔層
326‧‧‧粘合層
400‧‧‧封裝
500‧‧‧封裝
600‧‧‧封裝
700‧‧‧封裝
702‧‧‧空腔
800‧‧‧封裝
902‧‧‧晶粒背面側膜
1000‧‧‧封裝
1002‧‧‧導電結構
1100‧‧‧封裝
1200‧‧‧封裝
1202‧‧‧膜
1300‧‧‧封裝
1400‧‧‧封裝
1500‧‧‧封裝
1600‧‧‧封裝
1602‧‧‧晶粒
1604‧‧‧導電接頭
1606‧‧‧焊料凸塊
1608‧‧‧表面
1700‧‧‧封裝
1800‧‧‧封裝
1812‧‧‧第一層
1814‧‧‧第二層
1818‧‧‧金屬結構
1900‧‧‧封裝
1902‧‧‧膜
2000‧‧‧封裝
2100‧‧‧封裝
2200‧‧‧封裝
2300‧‧‧封裝
2314‧‧‧第一側
2316‧‧‧第二側
2318‧‧‧空腔
2400‧‧‧封裝
2414‧‧‧第一側
2500‧‧‧封裝
2602‧‧‧晶粒
2604‧‧‧導電接頭
2606‧‧‧焊料凸塊
2608‧‧‧表面
2700‧‧‧封裝
2800‧‧‧積體電路封裝
2802‧‧‧焊料凸塊
2804‧‧‧中介層
2900‧‧‧半導體封裝
2904‧‧‧組件
2906‧‧‧扭曲表面
2908‧‧‧表面
3002‧‧‧夾具組件
3004‧‧‧晶粒
3006‧‧‧夾具
3008‧‧‧夾具組件
3100‧‧‧封裝
3102‧‧‧真空夾具
3104‧‧‧真空夾具組件
3200‧‧‧封裝
3202‧‧‧晶粒
3300‧‧‧積體電路封裝
3400‧‧‧封裝
3402‧‧‧真空夾具
3404‧‧‧真空夾具組件
3406‧‧‧真空夾具組件
3500‧‧‧封裝
3700‧‧‧方法
3702~3710‧‧‧方塊
3800‧‧‧方法
3802~3806‧‧‧方塊
3900‧‧‧計算裝置
3902‧‧‧母板
3904‧‧‧處理器
3906‧‧‧通信晶片
3908‧‧‧儲存裝置
藉由以下的詳細描述以及配合該等附圖，實施例將容易地被理解。為了便於描述，相同的標號表示相同的結構元件。在附圖的該等圖示中，實施例係以示例的方式被圖示出，而不是透過限制的方式。
圖1和2是具有嵌入式橋接互連件之半導體封裝的側剖視圖，根據各種實施例。
圖3-17係在包括圖1該半導體封裝之一積體電路封裝製造中後續於各種操作的封裝側剖視圖，根據各種實施例。
圖18-27係在包括圖2該半導體封裝之一積體電路封裝製造中後續於各種操作的封裝側剖視圖，根據各種實施例。
圖28係一包括一中介層和具有嵌入式橋接互連件之半導體封裝的積體電路封裝的一側剖視圖，根據各種實施例。
圖29係具有組件佈置在其上之一扭曲表面的側剖視圖，根據各種實施例。
圖30係以一夾具壓扁之後，圖29該表面的一側剖視圖，根據各種實施例。
圖31-33係在一積體電路封裝該製造的各種操作中使用一夾具的側剖視圖，根據各種實施例。
圖34-36係在一積體電路封裝該製造的各種操作中使用另一夾具的側剖視圖，根據各種實施例。
圖37係一種用於製造一半導體封裝之方法的流程圖，根據各種實施例。
圖38係一種用於製造一積體電路封裝之方法的流程圖，根據各種實施例。
圖39係一示例計算裝置的方塊圖，其可包括在本文所揭露之任何半導體封裝的一或多個。
較佳實施例之詳細說明
具有嵌入式橋接互連件件半導體封裝，以及相關的封裝和方法，在本文中被揭露。在一些實施例中，一半導體封裝可包括一橋接互連件和一通孔。該橋接互連件可被嵌入到一增層材料中，並且可以有具有數個導電襯墊的一第一側以及與該第一側相對的一第二側。該通孔可延伸穿過該增層材料的一部分，並且可以具有一第一端，其比該通孔的一第二端要窄。該半導體封裝可具有一第一側和一相對的第二側，並且該橋接互連件可以被配置在該半導體封裝中，使得在該橋接互連件的該第一側和與該半導體封裝的該第一側之間的距離小於在該橋接互連件的該第二 側和與該半導體封裝的該第一側之間的距離。該通孔可被配置在該半導體封裝中，使得在該通孔的該第一端和該半導體封裝的該第一側之間的一距離小於在該通孔的該第二端和該半導體封裝的該第一側之間的一距離。
本文所揭露的各種實施例在一矽基橋接互連件被包括在一具有一有機基板之積體電路封裝的應用中特別有用。基於有機基板的裝置其製造會比矽基裝置還便宜，但比起矽會較不適用於精細特徵的形成。在需要高特徵密度或小特徵尺寸的應用中，在一有機基板上形成如此的特徵可能是過於困難或是不可能的，但矽基板可被使用來替代。
為了解決這個問題，矽基結構可被包括在有機基板裝置中。該矽基結構可以包括該裝置的該高特徵密度或小特徵尺寸部分，並且可被嵌入或以其他方式被包括在一具有一有機基底的裝置中。這種方法可以允許局部小的或高密度的特徵被達成而無需一定要把整個裝置用矽來形成(其會是非常昂貴的、大的、和/或需大量處理程序的)。
矽基橋接互連件可以是矽基結構被包含在一有機基底裝置中的一特別有用的例子。一橋接互連件可被使用來在兩個組件諸如一中央處理單元(CPU)和一記憶體裝置之間路由信號。在本文所揭露的一些實施例中，一橋接互連件可以在兩個組件之間提供一種高密度的信號通道。這種高密度的信號通道對於下一代記憶體裝置技術的成功實現可能是至關重要的，諸如高頻寬記憶體(HBM)和寬I/O 2(WIO2)，其中最好讓一儲存裝置和一CPU使用非常密的封裝設計來相互進行通信。因此，在本文中所揭露之具有嵌入式橋接互連件之半導體封裝的各種實施例，以及相關的封裝和技術，可以使得這些高密度記憶體技術(以及其他高密度或小特徵尺寸的應用)的實現可以成功。
特別的是，為了把兩個高密度組件彼此附接，可能需要更嚴格的組件安置容許要求來達到成功的對齊和耦接。熱壓接合會是可用於實現這種對齊和耦接之一種有用的方法。在熱壓接合中，一接合頭可以放置一第一組件(例如，一晶粒)在該第一組件將被接合到之一第二組件(例如，一封裝、另一晶粒、或任何其他的組件)的一第一表面上。該第二組件可藉由在相對於該第一表面的一表面上之一施加的真空吸引來被連接到一支座上。因為該真空把該第二組件拉成「平」貼到該支座上，該第一表面最好要為大致平坦的(或，換言之，在該第一表面上的相關特徵要大致為共平面的)。這個理想的結果可以被稱為「頂端共平面性」。若在該第一表面上無基本共平面的特徵，則很難在該等第一和第二組件之間實現一致的接合。這些問題在有機裝置中可能會加劇，因為化學機械拋光(通常被使用來實現在矽裝置不同層沉積之間的平坦表面)通常不在有機製造中被執行(由於，例如，成本的因素)。
然而，傳統的製程通常不能滿足可達成成功接合的該共面性要求。這通常是在沉積和放置該第一組件之各種層(例如，在該有機層壓程序中會出現的那些)的期間該固 有製造變異的一結果。傳統上，會試圖減少在厚度中的變異，因其會導致及中在銅金屬密度、鍍銅、以及該增層層壓過程中之不良的頂端共面。然而，這些嘗試本質上會受到限制，因為舉例來說，從該銅電鍍作業、該沉積材料層壓作業、以及阻焊劑材料變異總是會對一組件的該等「頂」側和「背」側產生一些固有的變異。舉例來說，就覆晶結構而言，幾乎不可能提供幾乎沒有變異(即，具良好頂部共面性)之最終結構，而沒有變異可能被需要在某些應用中。這些以前的嘗試也在該製程中招致顯著成本費用。此外，需要極度平坦的銅或其他特殊材料以實現所需要的頂端共面性的技術最終會限制該組件結構可用的設計選項。
本文所揭露的各種實施例包括半導體封裝和積體電路封裝製造的技術，其使用無芯體處理技術來製造具有非常好的頂部共面性(例如，具有非常小的或幾乎為零的變異)的組件。此頂部共面可性使得在該晶粒附接過程中可以使用熱壓接合，即使是在非常細微的特徵間距(例如，凸塊間距低於130微米)的情況下。
在一些實施例中，本文所揭露的該等半導體封裝可以利用被層壓到一可剝離犧牲芯體之一第一增層的該表面成為「C4」或覆晶連接側。一橋接互連件(例如，一矽橋接互連件)可以被嵌入在一空腔(例如，在一第一或第二金屬層形成後由一雷射形成)而該空腔可以利用一增層樹脂或其他材料被填充在該橋接互連件與該空腔之間。藉由使用該第一增層表面作為該C4側(一晶粒可附接於其)，該C4側 將平坦如該可剝離芯體表面的該輪廓。如果該封裝，一旦從該犧牲芯體被分離時，後變形(例如，由於熱膨脹失配係數所產生的殘餘應力，以及在該產生固化和銅老化過程期間收縮不平衡所造成)，該扭翹的封裝仍然可被「扁平化」以便在該C4側實現良好的頂部共面性(使用，例如，機械和/或真空力，如下文所討論的)。對該半導體封裝將要附接於其之一晶粒呈現一基本共面之表面可以在一熱壓接合作業中改善在該半導體封裝和在該晶粒凸塊之間的該連接。
各種操作依序會被描述為多個分立的動作或操作，以一種最有助於理解的方式來描述要求保護之技術主題。然而，該描述的順序不應被解讀為暗示這些操作一定是順序相依的。特別的是，這些操作可以不以該呈現的順序來執行。描述的操作可以以不同於該描述實施例之該順序來執行。各種添加操作可以被執行和/或描述的操作可以在額外的實施例中被省略。
就本發明的目的而言，短語「A和/或B」意指(A)、(B)、或(A和B)。就本發明的目的而言，短語「A、B、和/或C」意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B、和C)。
該描述使用的短語「在一實施例中」、或「在實施例中」，可以各自指相同或不同實施例的一或多個。此外，術語「包括」、「包含有」、「具有」、和類似語，如針對本發明的實施例中所使用的術語，是同義的。如本文所使用的，「耦接」一詞可表示兩個或多個元件係直接實體或電 氣式接觸，或兩個或多個元件雖然沒有彼此直接地接觸，但是仍協作或彼此地互動(例如，透過一或多個中間元件，其可以執行它們自己的轉換或有它們自己的效應)。舉例來說，當兩個元件以一共同的元件(例如，一共同的電路元件)進行通信時兩個元件可被彼此耦接。如本文所使用的，術語「邏輯」可以是指屬於或包括一特定應用積體電路(ASIC)、一電子電路、一處理器(共享的、專用的、或群組)和/或記憶體(共享的、專用的、或群組)，其執行一或多個軟體或韌體程式、一組合邏輯電路、和/或提供該描述功能性之其他合適的組件。
圖1和2是具有嵌入式橋接互連件102之半導體封裝100的側剖視圖，根據各種實施例。該橋接互連件102可以被嵌入在一種增層材料110中。在一些實施例中，該橋接互連件102可以是一種矽橋。該橋接互連件102可具有一第一側106，其具與數個導電襯墊104。儘管在圖1和2中的每一個橋接互連件102被圖示有兩個導電襯墊104，但任何想要數量的導電襯墊104可被包含在一橋接互連件102的該第一側106上。在一些實施例中，該橋接互連件102可以具有一主體124與該等導電襯墊104接觸。特別的是，每一個導電襯墊104可以具有一第一面134和一相對的第二面132，並且該第二面132會接觸該橋接互連件102的本體124。該橋接互連件102可以具有相對於該第一側106的一第二側108。
該增層材料110可以是通常被使用在半導體封裝製造中任何合適的增層材料，諸如味之素增層膜(ABF)型材 料。在一些實施例中，該增層材料110可以是無機增層材料，諸如SiOx或SiNx。
該半導體封裝100還可以包括一或多個通孔112。為了便於說明，在圖1和2中只有示出少數有標號的通孔112。另外，雖然圖1和2示出通孔112的特定配置(例如，以形成特定的導電路徑)，但一或多個通孔112之任何期望的配置可以被包含在不同實施例的該半導體封裝100中。
該通孔112可延伸穿過該增層材料110的一部分，並且可以具有一第一端118和一第二端120。該通孔112的該第一端118會比該通孔112的該第二端120要窄。這個形狀可以是被使用來在該增層材料110中形成該通孔112之該等製造技術的結果，如以下所討論的。
在一些實施例中，該等橋接互連件102的該等導電襯墊104沒有一個可與在該半導體封裝100的該增層材料110中任何的該等通孔112有電氣式接觸(例如，如圖1和圖2所示)。在一些實施例中，該等導電襯墊104的多個可由一種阻焊劑122來隔開(例如，如圖2的該實施例所示)。在一些實施例中，該等導電墊104不會以一種阻焊劑來隔開(例如，如圖1的該實施例所示)。
該半導體封裝100本身可以具有一第一側114和一相對的第二側116。在一些實施例中，一層阻焊劑122可被佈置在該半導體封裝100的該第二側116上。
該橋接互連件102可以被配置在該半導體封裝100中，使得在該半導體封裝100的該第一側114與該橋接互 連件102的該第一側106之間的距離小於該半導體封裝100的該第一側114與該橋接互連件102的該第二側108之間的距離。換句話說，在一些實施例中，該橋接互連件102可以被配置使得該半導體封裝件100的該第一側114較靠近該橋接互連件102的該第一側106而較遠離該橋接互連件102的該第二側108。在一些實施例中(例如，如圖1所示)，該半導體封裝100的該第一側114的一表面可包括導電襯墊104，並因此在該橋接互連件102的該第一側106與該半導體封裝100的該第一側114之間的距離可以有效地為零或者非常的小。
該通孔112可以被配置在該半導體封裝100中，使得在該半導體封裝100的該第一側114與該通孔112的該第一端118之間的距離小於該半導體封裝100的該第一側114與該通孔112的該第二端120之間的距離。換句話說，在一些實施例中，該半導體封裝件100的該第一側114較靠近該通孔112的該第一端118而較遠離該通孔112的該第二端120。
在一些實施例中，該半導體封裝100的該第二側116可以是一第一層互連側，而該半導體封裝100的該第一側114可以是一第二層互連側。舉例來說，圖2的該半導體封裝100的該第二側116可以是一第一層互連側，而圖2的該半導體封裝100的該第一側114可以是一第二層互連側。在一些實施例中，抗焊劑(例如，該抗焊劑122)可被佈置在該第二層互連側上。
在一些實施例中，該半導體封裝100可以包括一或多個接頭126。為了便於說明起見，在圖1和2中只標示出少數有標號的接頭126。另外，雖然圖1和2圖示出了接頭126的特定配置，一或多個接頭126之任何期望的配置可被包括在該半導體封裝100中。一接頭126可以以一種不同於該等導電襯墊104材料的導電材料來製成。舉例來說，在一些實施例中，該接頭126可以由鎳製成，而導電襯墊104可以由銅來形成(並且，在一些實施例中，塗有鎳)。
該接頭126可以具有一第一面128和一相對的第二面130。在一些實施例中，該接頭126的該第一面128可以與該等導電襯墊104的第一面134大約是在相同的平面上。在一些這樣的實施例中，該接頭126和該等導電襯墊104可以被配置在該半導體封裝件100的該第一側114上，並且可被設置以與一或多個晶粒耦接，如以下所討論的。舉例來說，該等導電襯墊104的該接頭126可以被設置用於熱壓接合到一或多個晶粒。
在一些實施例中，一焊料凸塊136可被佈置在該等導電襯墊104的一或多個和/或該等接頭126的一或多個之上。這樣子實施例的一實例被圖示於圖2中。為了便於說明起見，在圖2中只有一焊料凸塊136被標有標號。雖然圖2圖示出焊料凸塊136的一種特定的配置，一或多個焊料凸塊136之任何期望的配置可以被包括在不同的實施例的該半導體封裝100中。
在一些實施例中，該半導體封裝100可以至少部 分被形成在一犧牲芯體的一表面上。特別的是，該半導體封裝100的該第一側114可被佈置在該犧牲芯體與該半導體封裝100的一第二側116之間。在該犧牲芯體被移除之後，該半導體封裝100的該第一側114的至少一部分可具有一個輪廓互補於該犧牲芯體表面的一輪廓。各種實施例包括一種高密度橋接嵌入作業，其除了一種單片無芯體基板製程之外，使用該第一一或多個增層層。一些製造技術，包括犧牲芯體的例子會在下面討論。
圖3-17係在包括圖1該半導體封裝100之一積體電路封裝1700(圖17)製造中後續於各種操作的封裝側剖視圖，根據各種實施例。雖然在圖3-17中所圖示出的和在以下所討論的該等操作被表示以一種特定的順序來發生，但這些操作可以以任何合適的順序來執行，並且各種操作可以被省略或視須要被重複。另外，雖然圖3-17示出各種操作其可被使用來製造包含有圖1該半導體封裝100之該積體電路封裝1700，用於製造該半導體封裝100和/或該積體電路封裝1700之任何其他合適的操作集合可被用來取代以下要討論的該等操作。
圖3圖示出一封裝300，在一犧牲芯體302的一第一表面306和一第二表面308上形成金屬結構318之後。該犧牲芯體302可包括被佈置在箔310之間的一本體材料304。在一些實施例中，一箔310可以包括一內箔層322(例如，一銅箔)、一外箔層324(例如，一銅箔)、以及被佈置在該內箔層322和該外箔層324之間的一粘合層326。該粘合層326可以 暫時地把該內箔層322附著至該外箔層324直到該外箔層324和該內箔層322被「剝離開」為止。因此，該粘合層326可充當一釋放層用於釋放該犧牲芯體302，使得一旦該本體材料304已被移除時，該內箔層322也可「剝離」開該外金屬層324，從而提供一「可剝離的」芯體。該犧牲芯體302可根據已知的技術來構建，因此不在本文進一步地詳細討論。
該等箔片310可以提供該等金屬結構318被配置在其上的該第一表面306和該第二表面308。該等金屬結構318可以包括一第一層312、一第二層313、一第三層314、以及一第四層316。在一些實施例中，該第一層312和該第四層316可由一種導電材料形成，而該第二層313和該第三層314可由與該第一層312和該第四層316不同的(多種)導電材料來形成。舉例來說，在一些實施例中，該第一層312和該第四層316可以由銅形成，而該第二層313可以由金形成，以及該第三層314可由鎳形成。在該金屬結構318中任何合適的層(例如，該第一層312)可以由電鍍來形成。在一些實施例中，一金屬結構318該第二層313、該第三層314和該第四層316可以形成圖1的半導體封裝100的一接頭126，正如下文所討論的。
在一些實施例中，形成在該第一表面306上的該等金屬結構318可以是形成在相對於該犧牲芯體302之該第二表面308上的金屬結構318之「鏡像」，如在圖3中所示。在一些實施例中，在該犧牲芯體302上所執行的製造操作 (例如，在圖3-12中所示的那些)如果不是所有也是大部分會被執行以便該在犧牲芯體302的該第一表面306和第二表面308上形成鏡像結構。相應地，為了便於說明起見，只有形成在該第一表面306上的結構(以及相關於這些結構形成的該等製造操作)會參照圖3-12進行討論。然而，如圖示於圖3-12中，鏡像結構也可被形成在該第二表面308上(例如，透過執行相同或類似的製造操作)。
圖4圖示出在該封裝300(圖3)之該犧牲芯體302的該第一表面306上備置一增層材料110之後的一封裝400。如圖所示，在一些實施例中，該增層材料110可圍繞並延伸超出該等金屬結構318(圖3)。
圖5圖示出在形成一或多個通孔112穿過該封裝400(圖4)的該增層材料110之後的一封裝500。如圖所示，在一些實施例中，該等通孔112的一或多個可延伸穿透過該增層材料110以接觸該等金屬結構318(圖3)之一或多個對應者。在該封裝500中一通孔112的該第一端118會比該通孔112的該第二端120要窄。在該封裝500中一通孔112的該第一端118可被佈置在該通孔112的該第二端120與該犧牲芯體302的該第一表面306之間。換句話說，該犧牲芯體302的該第一表面306較接近一通孔112的該第一端118而非該通孔112的該第二端120。該封裝500可從該封裝400形成，使用，舉例來說，一種傳統的微孔製造技術、一種乾膜抗蝕劑技術、和一種圖案電鍍技術。
圖6圖示出一封裝600，在備置額外的增層材料 110給該封裝500(圖5)和形成額外的通孔112穿透過該增層材料110之後。如圖所示，在一些實施例中，新佈置在該封裝600中之該等通孔112的一或多個可延伸穿過該增層材料110以接觸一或多個對應之現有的通孔112和/或金屬結構318(圖3)。在該封裝600中一新加入通孔112的該第一端118會比該通孔112的該第二端120要窄。在該封裝600中一新加入通孔112的該第一端118可被佈置在該通孔112的該第二端120與該犧牲芯體302的該第一表面306之間。換句話說，該犧牲芯體302的該第一表面306較接近一新加入通孔112的該第一端118而非該通孔112的該第二端120。該封裝600可從該封裝500形成，使用，舉例來說，一種傳統的微孔製造技術、一種乾膜抗蝕劑技術、和一種圖案電鍍技術。
圖7圖示出在該封裝600(圖6)的該增層材料110中形成一或多個空腔702之後的一封裝700。在一些實施例中，該空腔702可向下延伸至該犧牲芯體302(圖3)的該第一表面306。該空腔702可以透過一種雷射來形成(例如，通過雷射燒蝕)。
圖8圖示出在該封裝700的該等空腔702(圖7)中佈置一或多個橋接互連件102之後的一封裝800。正如上面參照圖1和2所討論的，並如重繪於圖9中，一橋接互連件102可有一帶有數個導電襯墊104的第一側106，並且可以有一相對於該第一側106的一第二側108。如圖8所示，一橋接互連件102可以被配置在一空腔702中，使得該橋接互連件102的該第一側106較靠近該犧牲芯體302的該第一表面306(圖 3)而該第二側108較遠離該第一表面306。換句話說，該橋接互連件102的該第一側106可被佈置在該犧牲芯體302的該第一表面306與該橋接互連件102的該第二側108之間。
如在圖9中所示，在一些實施例中，當該橋接互連件102被佈置在一空腔702中時，一晶粒背面側膜902可以被佈置在該橋接互連件102上(例如，在該等導電襯墊104的該第一面134上和/或在該主體124上)。該等一或多個橋接互連件102可以在一拾放過程中被佈置在該封裝800中。
在一些實施例中，該等金屬結構318的該第二層313、該第三層314和第四層316可以成為該等接頭126(如以下參照圖10-17所討論的)。在該產生的封裝中，該接頭126的該第一面128基本上會共面於該等導電襯墊104的該第一面134(如以上參考圖1和2所討論的)。在該橋接互連件102的一些實施例中，只有兩個材料層可以把該犧牲芯體302的該本體材料304(圖3)與該等導電襯墊104分離；即，該箔310和該晶粒背側膜902。同樣地，只有兩個材料層可以把該犧牲芯體302的該本體材料304與該第二層313(其可以提供該接頭的一表面)分離；即，該箔310和該第一層312。因此，如果該本體材料304的該表面基本上是平坦的，並且該箔310的厚度、該晶粒背側膜902、以及該第一層312被控制的話，該第二層313和該等導電襯墊104的良好對齊是有可能實現的。洽當地控制這些變量可以使得平面性改進可顯著地優於傳統技術，其中面向外的接頭會朝向該製程的「結束」被形成，而不是朝向該製程的「開始」被形成。
圖10圖示出一封裝1000，在備置額外的增層材料110在該封裝800(圖8)之上以嵌入該橋接互連件102，以及在該新備置的增層材料110的該表面上形成額外的導電結構1002之後。在隨後的製造操作中該等導電結構1002可以與其他的結構(例如，通孔)耦接。該封裝1000還圖示出形成額外的通孔112穿透過該增層材料110之後(相對於圖9的封裝900)。如圖所示，在一些實施例中，新佈置在該封裝600中之該等通孔112的一或多個可延伸穿過該增層材料110以接觸一或多個對應的現有通孔112和/或金屬結構318(圖3)。在該封裝600中一新加入通孔112的該第一端118會比該通孔112的該第二端120要窄。在該封裝600中一新加入通孔112的該第一端118可被佈置在該通孔112的該第二端120與該犧牲芯體302的該第一表面306之間。換句話說，該犧牲芯體302的該第一表面306較接近一新加入通孔112的該第一端118而較遠離該通孔112的該第二端120。該封裝1000可從該封裝900形成，使用，舉例來說，一種傳統的微孔製造技術、一種乾膜抗蝕劑技術、和一種圖案電鍍技術。
圖11圖示出一封裝1100，在備置額外的增層材料110在該封裝1000(圖10)之上和形成額外的通孔112穿透過該增層材料110之後。如圖所示，在一些實施例中，新佈置在該封裝600中之該等通孔112的一或多個可延伸穿過該增層材料110以接觸一或多個對應的現有通孔112和/或金屬結構318(圖3)。在該封裝600中一新加入通孔112的該第一端118會比該通孔112的該第二端120要窄。在該封裝600中一 新加入通孔112的該第一端118可被佈置在該通孔112的該第二端120與該犧牲芯體302的該第一表面306之間。換句話說，該犧牲芯體302的該第一表面306較接近一新加入通孔112的該第一端118而較遠離該通孔112的該第二端120。
圖12圖示出一封裝1200，在提供一圖案化阻焊劑122給該封裝1100(圖11)，並且還提供一種膜1202以覆蓋該圖案化的阻焊劑122和下層結構之後。在一些實施例中，該膜1202可以是一種聚乙烯對苯二甲酸酯(PET)材料。該膜1202可使該下層結構免於後續的蝕刻作業，正如以下所討論的。
圖13圖示出一封裝1300，在從該封裝1200(圖12)移除該犧牲芯體302之該主體材料304(圖3)之後。此作業可被稱為「切板」，並且可以根據傳統的技術來執行。此移除的結果會是兩個封裝1300的形成(由於該先前的鏡像製造操作)，但為了便於說明，只有該等封裝1300的一個被圖示於圖13中。以下參考圖14-17所討論的該等製造操作可以在由移除該主體材料304所形成的該等兩個封裝1300的每一個上以並行、以依序、或以任何期望的順序來執行。在切板時，該內箔層322可以被移除，並且只有該外箔層324可以繼續作為該封裝1300的一部分。
圖14圖示出一封裝1400，在把該犧牲芯體302的外箔層324(圖3)從該封裝1300(圖13)移除之後。該外箔層324可以由任何合適的蝕刻作業來移除。該金屬結構318(圖3)的該第一層312也可以在該外箔層324移除的過程中或在 該外箔層324被移除之後被移除，如圖所示。舉例來說，在一些實施例中，該外箔層324和該第一層312兩者都可以用銅來形成，並可用一銅蝕刻作業來移除。該金屬結構318該第一層312的移除會暴露該金屬結構318的該第二層313(圖3)。該第二層313、該第三層314和該第四層316的合成之後會在圖15-17的討論中被稱為一接頭126。在該外箔層324和該金屬結構318的該第一層312係由銅來形成的實施例中，該第二層313可由鎳來形成，並且該鎳會充當一種「蝕刻停止」，一旦該鎳被觸及其會阻止該銅蝕刻作業。該晶粒背側膜902可以防止該等導電襯墊104在該銅蝕刻作業過程中被蝕刻。
圖15圖示出一封裝1500，在把該晶粒背側膜902(圖9)從該橋接互連件102移除(例如，從該等導電襯墊104的該第一面134移除)，並也移除佈置在該等接頭126之間的該增層材料110以及佈置在該等接頭126與該橋接互連件102的該等導電襯墊104之間的該增層材料110之後。該晶粒背側膜902可由等離子體蝕刻來除去，舉例來說。該封裝1500可以採用圖1的該半導體封裝100的形式再加上佈置在該半導體封裝100之該第二側116的該膜1202。特別地是，該等導電襯墊104和該等接頭126會在該封裝1500中被暴露。
圖16圖示出一封裝1600，在把該膜1202從該封裝1500(圖15)移除(例如，透過機械分離)以形成該半導體封裝100，和把一晶粒1602對齊該半導體封裝100之後。特別的 是，該晶粒1602可具有數個導電接頭1604被配置在其上的一表面1608。每一個導電接頭1604可具有一焊料凸塊1606佈置在其上。當該晶粒1602與該半導體封裝100對齊，使得該表面1608面向該半導體封裝100的該第一側114時，該等數個導電接頭1604的每一個可以與該橋接互連件102的該等導電襯墊104中之一或暴露在該半導體封裝件100的該第一側114上的一接頭126對齊。
圖17圖示出了一積體電路封裝1700，在由該等接頭126所提供的電氣接頭和該等橋接互連件102的該等導電襯墊104處把該晶粒1602附接到該半導體封裝100(圖16的封裝1600)之後。在該積體電路封裝1700中，該晶粒1602該等導電接頭1604(圖16)的每一個可與一接頭126或與一橋接互連件102的一導電襯墊104做電氣式接觸。在一些實施例中，該晶粒1602可使用一熱壓接合作業附接到該半導體封裝100。
圖18-27係在包含有圖2該半導體封裝100之一積體電路封裝2700(圖27)製造中後續於各種操作的封裝側剖視圖，根據各種實施例。雖然在圖18-27中所圖示出的和在以下所討論的該等操作被表示以一種特定的順序發生，但這些操作可以以任何合適的順序來執行，並且各種操作可以被省略或視需要被重複。另外，雖然圖18-27示出各種操作其可被使用來製造包含有圖2該半導體封裝100之該積體電路封裝2700，用於製造該半導體封裝100和/或該積體電路封裝2700之任何其他合適的操作集合可被用來取代以下 要討論的該等操作。
該積體電路封裝2700的製造可始於圖18的該封裝1800。圖18的該封裝1800與圖3的該封裝300有一些相似之處，但可在一犧牲芯體的一第一表面306和一第二表面308上包括金屬結構1818而不是金屬結構318。如參照圖3在上述所討論的，該封裝1800的該犧牲芯體302可包括佈置在箔310之間的一本體材料304。在一些實施例中，一箔310可以包括一內箔層322(例如，一銅箔)、一外箔層324(例如，一銅箔)、以及被佈置在該內箔層322和該外箔層324之間的一粘合層326。該粘合層326可以暫時地把該內箔層322附著至該外箔層324直到該外箔層324和該內箔層322被「剝離開」為止。因此，該粘合層326可充當一釋放層用於釋放該犧牲芯體302，使得一旦該本體材料304已被移除時，該內箔層322也可「剝離」開該外金屬層324，從而提供一「可剝離的」芯體，如以上所討論的
該等箔片310可以提供該等金屬結構1818被配置在其上的該第一表面306和該第二表面308。該等金屬結構1818可以包括一第一層1812和一第二層1814。在一些實施例中，該第一層1812和該第二層1814可以用不同的材料來形成。舉例來說，在一些實施例中，該第一層1812可由鎳形成而該第二層1814可以由銅形成。在該金屬結構1818中任何合適的層(例如，該第一層1812)可以由電鍍來形成。在一些實施例中，該第二層1814可以形成圖2的該半導體封裝100的一接頭126，正如以下所討論的。
正如上方參照圖3所討論的，在一些實施例中，形成在該第一表面306上的該等金屬結構1818可以是形成在相對於該犧牲芯體302之該第二表面308上的金屬結構1818之「鏡像」，如在圖18中所示。在一些實施例中，在該犧牲芯體302上所執行的製造操作如果不是所有也是大部分地會被執行以便在該犧牲芯體302的該第一表面306和第二表面308形成鏡像結構。相應地，為了便於說明起見，只有形成在該第一表面306上的結構(以及相關於這些結構形成的該等製造操作)會參照圖18-27進行討論。然而，如圖所示，鏡像結構也可形成在該第二表面308上(例如，透過執行相同或類似的製造操作)。
圖19圖示出一封裝1900，在該封裝1800上執行類似於上述參考圖3-11所討論的操作(例如，該增層材料沉積、該通孔形成和該橋接互連件的安置)，以及後續為該所得封裝提供一膜1902之後。在一些實施例中，該膜1902可以是一種PET材料。
圖20圖示出一封裝2000，在從該封裝1900(圖19)在一切板操作中移除該犧牲芯體302之該主體材料304(圖18)之後。此移除的結果會是兩個封裝2000的形成(由於該先前的鏡像製造操作)，但為了便於說明，只有該等封裝2000的一個被圖示於圖20中。以下參考圖21-27所討論的該等製造操作可以在由移除該主體材料304所形成的該等兩個封裝2000的每一個上以並行、以依序、或以任何期望的順序來執行。正如以上參照圖13所討論的，在切板時，該內箔 層322可以被移除，並且只有該外箔層324可以繼續作為該封裝2000的一部分。
圖21圖示出一封裝2100，在把該犧牲芯體302的外箔層324(圖18)從該封裝1900(圖19)移除以及移除該金屬結構1818(圖18)的該第一層1812之後。該外箔層324和該第一層1812的移除可由蝕刻來完成(例如，銅蝕刻用於該外箔層324和鎳蝕刻用於該第一層1812)。該金屬結構1818之該第一層1812的移除會暴露該金屬結構1818的該第二層1814，其會形成一接頭126。
圖22圖示出一封裝2200，在把該晶粒背側膜902(圖9)從該橋接互連件102移除(例如，從該等導電襯墊104的該第一面134移除)，並也移除佈置在該等金屬結構1818之該等第二層1814之間的該增層材料110，以及移除佈置在該等第二層1814與該橋接互連件102的該等導電襯墊104之間的該增層材料110之後。
圖23圖示出一封裝2300，在把該膜1202從該封裝2200(圖22)移除，並在該封裝2300的一第一側2314和一第二側2316上提供一圖案化阻焊劑122之後。該圖案化阻焊劑122可以在該封裝2300中暴露出各種導電結構，如圖所示。特別的是，該圖案化的阻焊劑122可暴露出在該封裝2300的該第一側2314上該等橋接互連件102的該等導電襯墊104。該圖案的阻焊劑122可以形成空腔2318，如圖所示。
圖24圖示出一封裝2400，在電鍍該封裝2300(圖23)以在該等空腔2318的各個中形成該等接頭126(例如，在 該等金屬結構1818的該等第二層1814上)之後。該橋接互連件102的該等導電襯墊104也可被電鍍。被電鍍到該封裝2400上的材料可以是，例如，鎳、鈀、或金、並且可使用一種電解作業被電鍍到該封裝2400上。這個電鍍可以是一種表面光度作業的一部分。該封裝2400可以採用圖2的該半導體封裝100的形式但沒有該等焊料凸塊136。特別的是，在該封裝2400的該第一側2414上的該等導電墊104和該等接頭126會被暴露。
圖25圖示出圖2的該半導體封裝100，在該封裝2400(圖24)的該第一側2414上的該等導電墊104和該等接頭126上提供焊料凸塊136之後。該等焊料凸塊136因此被配置在該半導體封裝100的該第一側114上。在一些實施例中，該等焊料凸塊136可被電鍍在該封裝2400上。
圖26圖示出圖2的該半導體封裝100，在把一晶粒2602對齊該半導體封裝100之後。特別的是，該晶粒2602可具有數個導電接頭2604被配置在其上的一表面2608。每一個導電接頭2604可具有一焊料凸塊2606佈置在其上。當該晶粒2602與該半導體封裝100對齊，使得該表面2608面向該半導體封裝100的該第一側114，該等數個導電接頭2604的每一個可以與暴露在該半導體封裝100之該第一側114上和佈置在該等橋接互連件102之該等導電襯墊104上或暴露在該半導體封裝100之該第一側114上該接頭126的該等焊料凸塊136的其中之一對齊。
圖27圖示出了一積體電路封裝2700，在由在該等 接頭126和該等橋接互連件102的該等導電襯墊104上的該等焊料凸塊136所提供的該等電氣接頭處把該晶粒2602附接到(圖26的該封裝2600)的該半導體封裝100之後。在該積體電路封裝2700中，該晶粒2602之該等導電接頭2604(圖26)的每一個可與一接頭126或與一橋接互連件102的一導電襯墊104做電氣式接觸。在一些實施例中，該晶粒2602可使用一熱壓接合作業附接到該半導體封裝100。
圖28係一包括一中介層2804和具有一嵌入式橋接互連件102之一半導體封裝100(例如，圖1或圖2的該半導體封裝100)的一積體電路封裝2800的一側剖視圖，根據各種實施例。特別的是，該積體電路封裝2800可包括耦接到該中介層2804的該封裝2700(圖27)，由數個焊料凸塊2802，其把在該半導體封裝100的該第二側116上的該等接頭126與在該中介層2804上的電氣接頭進行電氣連接。在圖28中所示的該結構中，該封裝2700可以被稱為一種的「無芯體基板」。在一些實施例中，透過在該昂貴的無芯體基板上啟用密緻路由，而在相對較便宜的有機中介層中進行密度較小的路由，該中介層2804提供可進一步降低成本的效益。
如以上參照圖3-27所討論的，製造本文所揭露之該半導體封裝的一些技術可利用一犧牲芯體(例如，犧牲芯體302)。特別的是，該犧牲芯體可提供一表面(或兩個表面)，在其上材料可被沉積和形成一封裝。該犧牲芯體可以在該製程一期望的階段中被移除，並且額外的製造操作可以在該剩餘的封裝上被執行。
由於該犧牲芯體的該表面可充當一「平台」，在一半導體封裝的形成期間額外的材料會被佈置在其上，該所得半導體封裝的各種內部或外部表面可以具有一輪廓其互補於該犧牲芯體表面的一輪廓。也就是說，如果該犧牲芯體表面具有一突起，則該互補表面會具有一凹口(反之亦然)。如果該犧牲芯體表面被扭曲，則該互補表面會以一種互補的方式被扭曲。
然而，如果該犧牲芯體表面基本上是平坦的話，該互補表面大致上也是平坦的。具體地說，如果一半導體封裝的多個組件各自被佈置在距離該犧牲芯體之一基本平坦(例如，平面的)表面的一預定距離，則在移除該犧牲芯體時，這些組件將處於同一平面中。以這種方式，一犧牲芯體之一基本平坦的表面可以當作一參考平面，相對於其一半導體封裝的組件可被配置；在移除該犧牲芯體時，先前佈置在距離該犧牲芯體表面之一共同距離的組件將會在一共同的平面上。即使該半導體封裝隨後被扭曲(導致這些組件不再是平面的)，施加力量至該半導體封裝來反轉該扭曲將會把該等組件回復成一種共平面的安置。
圖29和30說明了這種行為。特別的是，圖29係具有組件2904(例如，接頭/襯墊)佈置在其上之一半導體封裝2900的一扭曲表面2906的側剖視圖。該等組件2904可能已形成於該表面2906上，使得當該表面2906是平坦時該等組件2904的該等表面2908是平面，但該半導體封裝2900的扭曲可能會導致該等組件2904的該等表面2908不再為平面 的。
圖30係在該表面2906用一夾具3006被「壓扁」之後圖29之該半導體封裝2900的該表面2906的一側剖視圖，根據各種實施例。特別的是，該夾具3006可以具有一或多個夾具組件3002被佈置在接近該表面2906和一或多個夾具組件3008被配置在相對於該表面2906的一表面(圖中未示出)。該等夾具組件3002和該等夾具組件3008可施加力在各種方向上，從而校正該半導體封裝2900的該扭曲並「變平」該表面2906。當該表面2906平坦時，該等組件2904的該表面2908會是平坦的(便利於，例如，該等晶粒3004和該半導體封裝2900之間的耦接)。
如以上所述，在一些實施例中，本文中所討論該半導體封裝100的各種組件可以被配置成具有平坦的表面。舉例來說，該半導體封裝100(例如，圖1和2)可被製造，使得該接頭126的該第一面128可以和該等導電襯墊104的該第一面134是在相同的平面中。使得這些面在基本相同的平面中可以便利於在一晶粒上的該等導電襯墊(例如，在圖16晶粒1602上的該等導電接頭1604或在圖26晶粒2602上的該等導電接頭2604)與該接頭126與該等導電襯墊104之間快速和精確的附接。如果該接頭126的該第一面128和該等導電襯墊104的該第一面134不是基本上在同一平面，嘗試把一個晶粒附接到該半導體封裝100的該第一側114會導致在該晶粒和該半導體封裝100之間的「空隙」(並因此導致故障的電氣連接)。
傳統的製造技術典型地試圖把一橋接互連件的該等導電襯墊與其他面朝外的電氣接頭的對齊成為在一半導體封裝的該製造中該等最後階段中之一。在該製程中的「晚期」獲得足夠的對齊可能需要昂貴和耗時的容許控制程序，甚至在當時可能無法達到該期望的共面性。本文所揭露之該等製造技術的各種可在一基於犧牲芯體之作業「早期」中形成半導體封裝結構，使得該犧牲芯體之該基本上平坦的表面可以當作一參考平面用於該等結構的對齊，並使得製造容許最少的「層疊」量的發生，以限制在其內該等結構可被對齊的該精確度。特別的是，在一增層材料(或接頭可以位於其上的結構)中形成接頭並把一橋接互連件的導電襯墊設置成「接近」一犧牲芯體的該表面可以使得該等接頭和導電襯墊的表面可比先前可實現方法更精確被對齊於一平面上。
雖然平面對齊在本文中被使用作為示例，但任何其他合適的對齊可受益於本文中所揭露的技術。舉例來說，如果該半導體封裝100的一組件被配置在距離該第一側114的一第一距離，以及該半導體封裝100的一第二組件被配置在距離該第一側114之一不同的第二距離，使用本文所揭露之一種基於犧牲芯體的技術來製造該半導體封裝100，並在該製造過程中的「早期」設置該等第一和第二組件，可最大限度地減少層疊的變異，並且可以使得該等第一和第二組件可被適當地設置。
如以上參照圖29和30所討論的，夾具可以被使用 來保持一半導體封裝或其他積體電路封裝在一期望的位置和方向中，當該半導體封裝或其他積體電路封裝被耦接到另一組件(例如，一晶粒或一中介層)時。各種夾具組態可被使用來「變平」扭曲的表面和在封裝過程中把一組件保持在一適當位置中。
舉例來說，圖31-33係在一積體電路封裝3300該製造的各種操作中使用一真空夾具3102的側剖視圖，該積體電路封裝包含有兩個晶粒3202和構造類似於圖2的該半導體封裝100的一半導體封裝100，根據各種實施例。特別的是，圖31-33圖示出一種「頂部夾具保持」組態，如以下所討論的。
圖31圖示出一封裝3100，在該真空夾具3102的兩個或多個真空夾具組件3104施加至該半導體封裝100的該第一側114之後。該真空夾具3102可被附接到該半導體封裝100以保持該半導體封裝100的該第一側114為平的。具體地說，該等真空夾具組件3104可施加一抽吸力至該半導體封裝100的該第一側114的不同點以校正在該半導體封裝100中的扭曲。在一些實施例中，在該半導體封裝100中校正扭曲會使得該等導電襯墊104的該第一面134與該接頭126的該第一面128基本上設置在相同的平面中。
圖32圖示出一封裝3200，在引入兩個晶粒3202之後。該等晶粒3202可包括導電接頭和焊料凸塊，並可對齊該半導體封裝100，使得各種那些導電接頭可被電氣連接到該等導電襯墊104和該等接頭126。該等晶粒3202可被附 接到該半導體封裝100的該第一側114同時該真空夾具3102正保持該半導體封裝100的該第一側114為平的。任何合適的技術可以被使用來附接該等晶粒3202到該半導體封裝100。舉例來說，在一些實施例中，可以使用一種熱壓接合作業。
圖33圖示出一積體電路封裝3300，在從該封裝3200(圖32)的該半導體封裝100的該第一側114移除該真空夾具3102之後。
圖34-36係在一積體電路封裝3300該製造的各種操作中使用一種不同於圖31-33之該真空夾具3102之真空夾具3402的側剖視圖，該積體電路封裝包含有兩個晶粒3202和構造類似於圖2的該半導體封裝100的一半導體封裝100，根據各種實施例。在一些實施例中，在圖34-36中所圖示的該等操作可被執行，而不是在圖31-33中所圖示的該等操作。特別的是，圖34-36圖示出一種「頂部夾具保持」組態，如以下所討論的。
圖34圖示出一封裝3400，在該真空夾具3402的兩個或多個真空夾具組件3404施加至該半導體封裝100的該第一側114以及該真空夾具3402的兩個或多個真空夾具組件3406施加至該半導體封裝100的該第二側116之後。該真空夾具3402可被附接到該半導體封裝100以保持該半導體封裝100的該第一側114為平的。具體地說，該等真空夾具組件3404可施加一抽吸力至該半導體封裝100的該第二側116的一或多個點上，且該真空夾具3402的該等真空夾具組 件3404可施加一接觸力至該半導體封裝100的該第一側114的一或多個點上，以校正在該半導體封裝100中的扭曲。該等真空夾具組件3406可把該半導體封裝100往該等真空夾具組件3404推以「變平」該半導體封裝100的該第一側114。在一些實施例中，在該半導體封裝100中校正扭曲會使得該等導電襯墊104的該第一面134與該接頭126的該第一面128基本上設置在相同的平面中。
圖35圖示出一封裝3500，在移除非真空夾具組件3404再引入兩個晶粒3202到該封裝3400(圖34)之後。該等晶粒3202可包括導電接頭和焊料凸塊，並可對齊該半導體封裝100，使得各種那些導電接頭可被電氣連接到該等導電襯墊104和該等接頭126。該等晶粒3202可被附接到該半導體封裝100的該第一側114同時該真空夾具3406正持有該半導體封裝100使得該半導體封裝100的該第一側114為平的。任何合適的技術可以被使用來附接該等晶粒3202到該半導體封裝100。舉例來說，在一些實施例中，可以使用一種熱壓接合作業。
圖36圖示出一積體電路封裝3300，在從該封裝3500(圖35)的該半導體封裝100的該第二側116移除該真空夾具組件3406之後。
圖37係一種用於製造一半導體封裝之方法3700的流程圖，根據各種實施例。雖然該方法3700可有利地被使用以形成本文所揭露之該半導體封裝100之該等實施例之任何合適的一些，但任何合適的半導體封裝100可以使用 該方法3700來被製造。
在3702，一種增層材料可被佈置在一犧牲芯體的一表面上。
在3704，一空腔可被形成在該增層材料中。在一些實施例中，該空腔可向下延伸至該犧牲芯體的該面上。
在3706，一橋接互連件可被配置在形成於3704的該空腔中。該橋接互連件可以有具有數個導電襯墊的一第一側以及與該第一側相對的一第二側。該橋接互連件可被配置在該等空腔中使得該橋接互連件的該第一側到該犧牲芯體的該表面比起該橋接互連件的該第二側到該犧牲芯體的該表面更為靠近。
在3708，額外的增層材料可以被備置以嵌入該橋接互連件。
在3710，一通孔可被形成在該增層材料中。該通孔可延伸穿過該增層材料的一部分，並且可以具有一第一端比該通孔的一第二端要窄。該通孔的該第一端到該犧牲芯體的該表面比起該通孔的該第二端到該犧牲芯體的該表面更為靠近。
該方法3700可以包括在各種實施例中額外的操作。舉例來說，在一些實施例中，在該通孔在3710被形成在該增層材料之後，該犧牲芯體可被移除以暴露該橋接互連件的該等導電襯墊。
在一些實施例中，以上參考到3702所討論的該犧牲芯體的該面可以是該犧牲芯體的該第一面，而該犧牲芯 體可具有相對於該第一面的一第二面。在一些這樣的實施例中，該方法3700還可以包括在該犧牲芯體的該第二面上備置一第二增層材料；形成一第二空腔在該第二增層材料中向下延伸至該犧牲芯體的該第二面；佈置一第二橋接互連件在該第二空腔中，該第二橋接互連件可以有具有數個導電襯墊的一第一側以及與該第一側相對的一第二側，使得該第二橋接互連件的該第一側到該第二表面比起該橋接互連件的該第二側到該第二表面更為靠近；備置額外的第二增層材料給嵌入的該第二橋接互連件；以及形成一第二通孔在該第二增層材料中，其中該第二通孔可延伸穿過該第二增層材料的一部分，具有一第一端比該第二通孔的一第二端要窄，且該第一端到該表面比起該第二端到該表面更為靠近。
圖38係一種用於製造一半導體封裝之方法3800的流程圖，根據各種實施例。雖然該方法3800可有利地被使用以形成本文所揭露之該半導體封裝100之該等實施例之任何合適的一些，但任何合適的半導體封裝可以使用該方法3800來被製造。
在3802中，一種半導體封裝可被提供。該半導體封裝可包括被嵌入在一增層材料中的一橋接互連件，該橋接互連件可以有具有數個導電襯墊的一第一側以及與該第一側相對的一第二側。該半導體封裝也可以包含有一通孔其延伸穿過該增層材料的一部分，該通孔有一第一端比該通孔的一第二端要窄。該半導體封裝可被安排使得該半導 體封裝有一第一側和一相對的第二側，該橋接互連件被配置在該半導體封裝中使得在該橋接互連件的該第一側與該半導體封裝的該第一側之間的一距離小於在該橋接互連件的該第二側與該半導體封裝的該第一側之間的一距離，而且該通孔被配置在該半導體封裝中使得在該通孔的該第一端與該半導體封裝的該第一側之間的一距離小於在該通孔的該第二端與該半導體封裝的該第一側之間的一距離。在一些實施例中，該半導體封裝的該第一側的至少一部分上可以具有一輪廓其互補於一犧牲芯體表面的一輪廓。
在3804，一真空夾具可被附接到的3802的該半導體封裝。該真空夾具可以保持該半導體封裝的該第一側為平坦的。在一些實施例中，該真空夾具可以包含有一第一真空夾具組件，並且在3804把該真空夾具附接至該半導體封裝可包括把該等第一真空夾具組件附接到該半導體封裝的該第一側。在一些實施例中，該真空夾具可以包括該等第二真空夾具組件，並且在3804把該真空夾具附接至該半導體封裝可包括把該等第二真空夾具組件附接到該半導體封裝的該第二側。在一些這樣的實施例中，第一夾具組件(其可以是非真空組件)可以被施加於該半導體封裝的該第一側(例如，把該等第二真空夾具組件附接到該半導體封裝的該第二側之前)。
在3806，一晶粒可被附接至該半導體封裝的該第一側。當該真空夾具正保持該半導體封裝的該第一側平坦時，該晶粒可被附接。在一些實施例中，該真空夾具的一 或多個組件可在3806把該晶粒附接至該半導體封裝的該第一側之前從與該半導體封裝的該第一側的接觸處移除。在一些實施例中，在3806把該晶粒附接至該半導體封裝的該第一側可包括執行一種熱壓接合作業以把該晶粒附接至該半導體封裝的該第一側。
本發明的實施例可被實現成可以從本文所揭露之該等半導體封裝、以及相關封裝和技術受益的任何裝置。圖39示意性地圖示出一種計算裝置3900，根據一些實現方式，其可以包括積體電路，該積體電路其具有形成的組件和操作係根據一或多個本文所揭露的實施例(例如，半導體封裝100的任意一個)。
該計算裝置3900可以是，舉例來說，一行動通信裝置或一桌上型或基於機架的計算裝置。該計算裝置3900可以容納板諸如一母板3902。該母板3902可以包括多個組件，包括(但不侷限於)一處理器3904和至少一個通信晶片3906。在本文所討論參照該計算裝置3900之該等封裝的任何一個可以是根據本文所揭露之任何實施例的一半導體封裝件或積體電路。該處理器3904可被實體地和電氣地耦接到該母板3902。該術語「處理器」可以指任何的裝置或裝置的部分其可處理來自暫存器和/或記憶體的電子資料，以轉換該電子資料成為可被儲存在暫存器和/或記憶體中其他的電子資料。在一些實現中，該至少一個通信晶片3906也可被實體地和電氣地耦接到該母板3902。在另外的實現中，該通信晶片3906可以是該處理器3904的一部分。
該計算裝置3900可以包括一儲存裝置3908。在一些實施例中，該儲存裝置3908可以包括一或多個固態碟。可被包括在該儲存裝置3908中之儲存裝置實例包括依電性記憶體(例如，動態隨機存取記憶體(DRAM))、非依電性記憶體(例如，唯讀記憶體，ROM)，快閃記憶體、和大容量儲存裝置(諸如硬碟、光碟(CD)、數位多功能碟(DVD)、等等)。
取決於其應用，該計算裝置3900可包含有可被或不可被實體地和電氣地耦接到該母板3902的其他組件。這些其他組件可包含有，但不侷限於，一圖形處理器、一數位信號處理器、一密碼處理器、一晶片組、一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球設置系統(GPS)裝置、一羅盤、一蓋革計數器、一加速度計、一陀螺儀、一揚聲器、和一相機。在各種不同的實施例中，這些組件的任意一或多個會包括根據本發明所揭露的半導體封裝。
該通信晶片3906和該天線可以啟用無線通信用於該計算裝置3900的接收或傳送資料轉移。該術語「無線」及其衍生物可被使用於描述電路、裝置、系統、方法、技術、通信通道、等等，它們可以透過使用調變的電磁輻射經由非固態的媒體來傳送資料。該術語並不暗示該相關聯的裝置不包含有任何的導線，儘管在一些實施例中它們可能沒有。該通信晶片3906可實現任何數目的無線標準或協 定，包括但不侷限於電機和電子工程師協會(IEEE)標準，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16標準(例如，IEEE 802.16-2005修訂)、長期演進(LTE)計劃以及任何修訂、更新和/或修改(例如，先進的LTE計劃、超行動寬頻(UMB)計劃(也稱為「3GPP2」)、等等)。IEEE 802.16相容的寬頻廣域(BWA)網路通常被稱為WiMAX網路，一種代表全球互通微波存取的首字母縮寫，它是一種認證標誌代表通過IEEE 802.16標準之一致性和互通作性測試的產品。該通信晶片3906的操作可以根據一全球移動通信系統(GSM)、通用封包無線服務(GPRS)、通用行動通信系統(UMTS)、高速封包存取(HSPA)、演進HSPA(E-HSPA)、或LTE網路。該通信晶片3906的操作可以於根據增強資料GSM演進(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用地面無線電存取網路(UTRAN)、或演進UTRAN(E-UTRAN)。該通信晶片3906的操作可以根據分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強型無線電信(DECT)、演進資料最佳化(EV-DO)、其衍生物，以及被指定為3G、4G、5G、以及超越其之任何其他的無線協定。在其他的實施例中，該通信晶片3906的操作可以根據其他的無線協定。
該計算裝置3900可包括數個通信晶片3906。舉例來說，一第一通信晶片3906可以專用於短距離無線通信，諸如Wi-Fi和藍牙，以及一第二通信晶片3906可以專用於較長距離無線通信，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、以及其他。在一些實施例中，該 通信晶片3906可以支援有線通信。舉例來說，該計算裝置3900可以包括一或多個有線伺服器。
在各種實現中，該計算裝置3900可以是一膝上型電腦、一上網型電腦、一筆記型電腦、一超輕薄筆電、一智慧型手機、一平板電腦、一個人數位助理(PDA)、一超行動PC、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、一機上盒、一娛樂控制單元、一數位相機、一可攜式音樂播放器、或一數位錄影機。在另外的實現中，該計算裝置3900可以是用於處理資料的任何其他電子裝置。在一些實施例中，本文所揭露的該等半導體封裝可被實現在一高性能計算裝置中。
以下的段落提供了本文所揭露之該等實施例的實例。
實例1係一半導體封裝，其包含有：嵌入在一增層材料中的一橋接互連件，該橋接互連件可以有具有數個導電襯墊之一第一側以及與該第一側相對的一第二側；以及一通孔其延伸穿過該增層材料的一部分，該通孔有一第一端比該通孔的一第二端要窄。該半導體封裝有一第一側和一相對的第二側，該橋接互連件被配置在該半導體封裝中使得在該橋接互連件的該第一側與該半導體封裝的該第一側之間的一距離小於在該橋接互連件的該第二側與該半導體封裝的該第一側之間的一距離，而且該通孔被配置在該半導體封裝中使得在該通孔的該第一端與該半導體封裝的該第一側之間的一距離小於在該通孔的該第二端與該半 導體封裝的該第一側之間的一距離。
實施2可包括實例1的該技術主題，並且更可包含有被佈置在該半導體封裝該第二側的抗焊劑。
實例3可以包括實例1-2之任意一個的該技術主題，並且更可指定該第二側係一第一層互連側而該半導體封裝的該第一側係一第二層互連側。
實例4可包括實例3的該技術主題，並且更可包含有被佈置在該第二層互連側的抗焊劑。
實例5可以包括實例1-4之任意一個的該技術主題，且可更包含有一接頭，以一種不同於該等導電襯墊材料的材料來形成，具有一第一面和一相對的第二面。該等導電襯墊具有一第一面和一相對的第二面，其中該第二面接觸該橋接互連件的一主體，並且該橋接互連件之該等導電襯墊的該等第一面大約與該接頭的該第一面在同一平面中。
實例6可包括實例5的該技術主題，並更可指定該接頭和該等導電襯墊被佈置在該半導體封裝的該第一側和被設置與一或多個晶粒耦接。
實例7可包括實例5的該技術主題，並更可指定該接頭由鎳構成。
實例8可包括實例5的該技術主題，並更可指定該等導電襯墊以鎳來塗覆。
實例9可以包括實例1-8之任意一個的該技術主題，更可包含有佈置在該等導電襯墊之每一個上的一焊料 凸塊。
實例10可以包括實例1-9之任意一個的該技術主題，更可指定該增層材料係一種有機增層材料。
實例11可包括實例10的該技術主題，並更可指定該橋接互連件係一矽橋。
實例12可以包括實例1-11之任意一個的該技術主題，更可指定該等導電襯墊並不與在該增層材料中任何的通孔有電氣式接觸。
實例13可以包括實例1-12之任意一個的該技術主題，更可指定該犧牲芯體被佈置在該半導體封裝和一第二半導體封裝之間，該第二半導體封裝在該犧牲芯體對面形成該半導體封裝的一鏡像。
實例14可以包括實例1-13之任意一個的該技術主題，更可指定該半導體封裝該第一側的至少一部分有一輪廓其互補於該犧牲芯體表面的一輪廓。
實例15係一種包括一晶粒和一半導體封裝的積體電路封裝，其包含有：嵌入在一增層材料中的一橋接互連件，該橋接互連件可以有具有數個導電襯墊的一第一側以及與該第一側相對的一第二側，以及一通孔其延伸穿過該增層材料的一部分，該通孔有一第一端比該通孔的一第二端要窄。該半導體封裝有一第一側和一相對的第二側，該橋接互連件被配置在該半導體封裝中使得在該橋接互連件的該第一側與該半導體封裝的該第一側之間的一距離小於在該橋接互連件的該第二側與該半導體封裝的該第一側 之間的一距離，而且該通孔被配置在該半導體封裝中使得在該通孔的該第一端與該半導體封裝的該第一側之間的一距離小於在該通孔的該第二端與該半導體封裝的該第一側之間的一距離，且該晶粒在該等數個導電襯墊上被電氣式耦接到該橋接互連件。
實例16可包括實例15的該技術主題，更可指定該等數個導電襯墊並沒有由一阻焊劑材料來被隔開。
實例17可以包括實例15-16之任意一個的該技術主題，更可包含有一中介層；其中該半導體封裝的該第二側係一第一層互連側，並且其中該中介層在該第一層互連側被電氣式耦接到該半導體封裝。
實例18係一種用於製造一半導體封裝的方法，其包含有：在一犧牲芯體表面上備置一種增層材料；在該增層材料中形成一空腔向下至該犧牲芯體表面；在該空腔內佈置一橋接互連件，該橋接互連件可以有具有數個導電襯墊的一第一側以及與該第一側相對的一第二側；使得該橋接互連件的該第一側到該表面比該橋接互連件的該第二側到該表面更為接近；備置額外的增層材料以嵌入該橋接互連件；並在該增層材料中形成一通孔，其中該通孔延伸穿過該增層材料的一部分，具有一第一端比該通孔的一第二端要窄，而且該第一端到該表面比該第二端到該表面更為接近。
實例19可包括實例18的該技術主題，且更可包含有移除該犧牲芯體以暴露該橋接互連件。
實例20可以包括實例18-19之任意一個的該技術主題，更可指定該表面係一第一表面且該犧牲芯體可具有相對於該第一面的一第二面。實例20還可以包含有：在該犧牲芯體的該第二面上備置一第二增層材料；在該第二增層材料中形成一第二空腔向下延伸至該犧牲芯體的該第二面；在該第二空腔中佈置一第二橋接互連件，該第二橋接互連件可以有具有數個導電襯墊的一第一側以及與該第一側相對的一第二側，使得該第二橋接互連件的該第一側到該第二表面比起該橋接互連件的該第二側到該第二表面更為靠近；備置額外的第二增層材料給嵌入的該第二橋接互連件；以及在該第二增層材料中形成一第二通孔，其中該第二通孔可延伸穿過該第二增層材料的一部分，具有一第一端比該第二通孔的一第二端要窄，且該第一端到該表面比起該第二端到該表面更為靠近。
實例21係一種製造一積體電路封裝的方法，其包含有一半導體封裝。該半導體封裝其包含有嵌入在一增層材料中的一橋接互連件，該橋接互連件可以有具有數個導電襯墊的一第一側以及與該第一側相對的一第二側，以及一通孔其延伸穿過該增層材料的一部分，該通孔有一第一端比該通孔的一第二端要窄，其中該半導體封裝有一第一側和一相對的第二側，該橋接互連件被配置在該半導體封裝中使得在該橋接互連件的該第一側與該半導體封裝的該第一側之間的一距離小於在該橋接互連件的該第二側與該半導體封裝的該第一側之間的一距離，而且該通孔被配置 在該半導體封裝中使得在該通孔的該第一端與該半導體封裝的該第一側之間的一距離小於在該通孔的該第二端與該半導體封裝的該第一側之間的一距離。實例21更包含有附接一真空夾具到該半導體封裝以保持該半導體封裝的該第一側為平坦的；當該真空夾具正保持該半導體封裝的該第一側為平坦時，附接一晶粒至該半導體封裝的該第一側。
實例22可包括實例21的該技術主題，且更可指定該真空夾具包含有一第一真空夾具組件，並且該真空夾具至該半導體封裝的附接包含有把該等第一真空夾具組件附接到該半導體封裝的該第一側。
實例23可以包括實例21-22之任意一個的該技術主題，且更可指定該真空夾具包括一第二真空夾具組件，並且該真空夾具至該半導體封裝的附接包含有把該第二真空夾具組件附接到該半導體封裝的該第二側。實例23更包含有，在把該第二真空夾具組件附接到該半導體封裝的該第二側之前，施加一第一夾具組件於該半導體封裝的該第一側；以及，在附接該晶粒至該半導體封裝的該第一側之前，從與該半導體封裝的該第一側接觸處移除該第一夾具組件。
實例24可以包括實例21-23之任意一個的該技術主題，更可指定該晶粒至該半導體封裝的該第一側的附接包含有執行一種熱壓接合作業以把該晶粒附接至該半導體封裝的該第一側。
實例25可以包括實例21-24之任意一個的該技術 主題，更可指定該半導體封裝的該第一側的至少一部分具有一輪廓其互補於一犧牲芯體表面的一輪廓。
100‧‧‧半導體封裝
102‧‧‧橋接互連件
104‧‧‧導電襯墊
106‧‧‧橋接互連件第一側
108‧‧‧橋接互連件第二側
110‧‧‧增層材料
112‧‧‧通孔
114‧‧‧半導體封裝第一側
116‧‧‧半導體封裝第二側
118‧‧‧第一端
120‧‧‧第二端
122‧‧‧阻焊劑
124‧‧‧主體
126‧‧‧接頭
128‧‧‧接頭第一面
130‧‧‧接頭第二面
132‧‧‧導電襯墊第二面
134‧‧‧導電襯墊第一面

Claims (25)

  1. 一種半導體封裝，其包含：嵌在一增層材料中的一橋接互連件，該橋接互連件有具有多個導電襯墊的一第一側以及與該第一側相對的一第二側；延伸穿過該增層材料之一部分的一通孔，該通孔之一第一端比該通孔之一第二端窄；其中：該半導體封裝具有一第一側和相對的一第二側，該橋接互連件係以使得在該橋接互連件之該第一側與該半導體封裝之該第一側之間的距離小於在該橋接互連件之該第二側與該半導體封裝之該第一側之間的距離的方式被配置在該半導體封裝中，並且該通孔係以使得在該通孔之該第一端與該半導體封裝之該第一側之間的距離小於在該通孔之該第二端與該半導體封裝之該第一側之間的距離的方式被配置在該半導體封裝中。
  2. 如請求項1之半導體封裝，其進一步包含：被佈置在該半導體封裝之該第二側上的抗焊劑。
  3. 如請求項1之半導體封裝，其中，該第二側係一第一層互連側，且該半導體封裝之該第一側係一第二層互連側。
  4. 如請求項3之半導體封裝，其進一步包含：被佈置在該第二層互連側上的抗焊劑。
  5. 如請求項1之半導體封裝，其進一步包含：以與該等導電襯墊之材料不同的材料所形成的一接頭，其具有一第一面和相對的一第二面；其中：該等導電襯墊具有一第一面和與該第一面相對的一第二面，其中，該第二面與該橋接互連件之一主體接觸，並且該橋接互連件之該等導電襯墊之該等第一面約與該接頭之該第一面共平面。
  6. 如請求項5之半導體封裝，其中，該接頭和該等導電襯墊被佈置在該半導體封裝之該第一側上，並且該接頭和該等導電襯墊被設置成可與一或多個晶粒耦接。
  7. 如請求項5之半導體封裝，其中，該接頭包含鎳。
  8. 如請求項5之半導體封裝，其中，該等導電襯墊受鎳塗覆。
  9. 如請求項1之半導體封裝，其進一步包含：被佈置在該等導電襯墊中之各者上的焊料凸塊。
  10. 如請求項1之半導體封裝，其中，該增層材料係一種有機增層材料。
  11. 如請求項10之半導體封裝，其中，該橋接互連件係一矽橋。
  12. 如請求項1之半導體封裝，其中，該等導電襯墊並不與 該增層材料中之任何通孔有電氣式接觸。
  13. 如請求項1之半導體封裝，其中，在該半導體封裝和一第二半導體封裝之間佈置有一犧牲芯體，該第二半導體封裝形成該半導體封裝在該犧牲芯體對面的一鏡像。
  14. 如請求項1之半導體封裝，其中，該半導體封裝之該第一側之至少一部分所具有的輪廓與該犧牲芯體之一表面之輪廓互補。
  15. 一種積體電路總成，其包含：一晶粒；以及一半導體封裝，其包含：嵌在一增層材料中的一橋接互連件，該橋接互連件有具有多個導電襯墊的一第一側以及與該第一側相對的一第二側，及延伸穿過該增層材料之一部分的一通孔，該通孔之一第一端比該通孔之一第二端窄，其中：該半導體封裝具有一第一側和相對的一第二側，該橋接互連件係以使得在該橋接互連件之該第一側與該半導體封裝之該第一側之間的距離小於在該橋接互連件之該第二側與該半導體封裝之該第一側之間的距離的方式被配置在該半導體封裝中，該通孔係以使得在該通孔之該第一端與該半導體封裝之該第一側之間的距離小於在該通孔之 該第二端與該半導體封裝之該第一側之間的距離的方式被配置在該半導體封裝中，並且該晶粒於該等多個導電襯墊電氣式耦接至該橋接互連件。
  16. 如請求項15之積體電路總成，其中，該等多個導電襯墊並沒有被一阻焊劑材料隔開。
  17. 如請求項15之積體電路總成，其進一步包含：一中介層；其中，該半導體封裝之該第二側係一第一層互連側，並且其中，該中介層於該第一層互連側電氣式耦接至該半導體封裝。
  18. 一種用於製造半導體封裝的方法，其包含下列步驟：在一犧牲芯體之一表面上備置一增層材料；在該增層材料中形成下達該犧牲芯體之該表面的一空腔；以使得一橋接互連件之具有多個導電襯墊的一第一側比該橋接互連件之與該第一側相對的一第二側更接近該表面的方式在該空腔內佈置該橋接互連件；備置更多的增層材料以嵌埋該橋接互連件；以及在該增層材料中形成一通孔，其中，該通孔延伸穿過該增層材料之一部分，該通孔之一第一端比該通孔之一第二端窄，並且該第一端比該第二端更接近該表面。
  19. 如請求項18之方法，其進一步包含下列步驟：移除該犧牲芯體以暴露出該橋接互連件。
  20. 如請求項18之方法，其中，該表面係一第一表面，且該犧牲芯體具有與該第一表面相對的一第二表面，並且其中，該方法進一步包含下列步驟：在該犧牲芯體之該第二表面上備置一第二增層材料；在該第二增層材料中形成下達該犧牲芯體之該第二表面的一第二空腔；以使得一第二橋接互連件之具有多個導電襯墊的一第一側比該第二橋接互連件之與該第一側相對的一第二側更接近該第二表面的方式在該第二空腔中佈置該第二橋接互連件；備置更多的第二增層材料以嵌埋該第二橋接互連件；以及在該第二增層材料中形成一第二通孔，其中，該第二通孔延伸穿過該第二增層材料之一部分，該第二通孔之一第一端比該第二通孔之一第二端窄，並且該第一端比該第二端更接近該第二表面。
  21. 一種製造積體電路總成的方法，其包含下列步驟：備置一半導體封裝，該半導體封裝包含：嵌在一增層材料中的一橋接互連件，該橋接互連件有具有多個導電襯墊的一第一側以及與該第一側相對的一第二側，以及延伸穿過該增層材料之一部分的一通孔，該通孔之一第一端比該通孔之一第二端窄， 其中：該半導體封裝具有一第一側和相對的一第二側，該橋接互連件係以使得在該橋接互連件之該第一側與該半導體封裝之該第一側之間的距離小於在該橋接互連件之該第二側與該半導體封裝之該第一側之間的距離的方式被配置在該半導體封裝中，該通孔係以使得在該通孔之該第一端與該半導體封裝之該第一側之間的距離小於在該通孔之該第二端與該半導體封裝之該第一側之間的距離的方式被配置在該半導體封裝中；將一真空夾具附接於該半導體封裝以使該半導體封裝之該第一側保持平坦；以及在該真空夾具使該半導體封裝之該第一側保持平坦時將一晶粒附接於該半導體封裝之該第一側。
  22. 如請求項21之方法，其中，該真空夾具包含一第一真空夾具組件，並且將該真空夾具附接於該半導體封裝的步驟包含：將該第一真空夾具組件附接於該半導體封裝之該第一側。
  23. 如請求項21之方法，其中，該真空夾具包含一第二真空夾具組件，將該真空夾具附接於該半導體封裝的步驟包含：將該第二真空夾具組件附接於該半導體封裝之該第二側，該方法進一步包含下列步驟：在將該第二真空夾具組件附接於該半導體封裝之 該第二側之前，於該半導體封裝之該第一側施用一第一夾具組件；以及在將該晶粒附接於該半導體封裝之該第一側之前，移除該第一夾具組件以使其不與該半導體封裝之該第一側接觸。
  24. 如請求項21之方法，其中，將該晶粒附接於該半導體封裝之該第一側的步驟包含：進行一熱壓接合作業以將該晶粒附接於該半導體封裝之該第一側。
  25. 如請求項21之方法，其中，該半導體封裝之該第一側之至少一部分所具有的輪廓與一犧牲芯體之一表面之輪廓互補。
TW104127024A 2014-09-19 2015-08-19 具有嵌入式橋接互連件之半導體封裝 TWI601258B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/056662 WO2016043779A1 (en) 2014-09-19 2014-09-19 Semiconductor packages with embedded bridge interconnects

Publications (2)

Publication Number Publication Date
TW201618266A TW201618266A (zh) 2016-05-16
TWI601258B true TWI601258B (zh) 2017-10-01

Family

ID=55533656

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127024A TWI601258B (zh) 2014-09-19 2015-08-19 具有嵌入式橋接互連件之半導體封裝

Country Status (7)

Country Link
US (2) US10468352B2 (zh)
EP (1) EP3195355B1 (zh)
JP (1) JP6665375B2 (zh)
KR (2) KR102262178B1 (zh)
CN (1) CN107004661B (zh)
TW (1) TWI601258B (zh)
WO (1) WO2016043779A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3792960A3 (en) * 2016-04-11 2021-06-02 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Batch manufacture of component carriers
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth
US10762939B2 (en) * 2017-07-01 2020-09-01 Intel Corporation Computer memory
CN111052364A (zh) * 2017-09-29 2020-04-21 英特尔公司 具有嵌入式互连的半导体封装
CN109150127B (zh) * 2018-07-27 2022-10-28 开元通信技术（厦门）有限公司 薄膜体声波谐振器及其制作方法、滤波器
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
TWI751051B (zh) 2020-04-17 2021-12-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US11749625B2 (en) * 2020-04-17 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure including one or more antenna structures
KR20220093425A (ko) 2020-12-28 2022-07-05 삼성전기주식회사 연결구조체 내장기판
KR20220135442A (ko) 2021-03-30 2022-10-07 삼성전기주식회사 연결구조체 내장기판 및 이를 포함하는 기판구조체

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215472A1 (en) * 2008-06-30 2011-09-08 Qualcomm Incorporated Through Silicon via Bridge Interconnect
US20120161330A1 (en) * 2010-12-22 2012-06-28 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
US20120161316A1 (en) * 2010-12-22 2012-06-28 Javier Soto Gonzalez Substrate with embedded stacked through-silicon via die
US20130214432A1 (en) * 2012-02-17 2013-08-22 Xilinx, Inc. Stacked die assembly
US20140070380A1 (en) * 2012-09-11 2014-03-13 Chia-Pin Chiu Bridge interconnect with air gap in package assembly
US20140117552A1 (en) * 2012-10-31 2014-05-01 Zhiguo Qian X-line routing for dense multi-chip-package interconnects
US20140159850A1 (en) * 2012-12-11 2014-06-12 Mihir K. Roy Inductor formed in substrate
US20140175636A1 (en) * 2012-12-20 2014-06-26 Mihir K. Roy High density interconnect device and method
US20140264791A1 (en) * 2013-03-14 2014-09-18 Mathew J. Manusharow Direct external interconnect for embedded interconnect bridge package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248761B2 (ja) 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP4380130B2 (ja) * 2002-09-13 2009-12-09 ソニー株式会社 半導体装置
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
JP2006237054A (ja) 2005-02-22 2006-09-07 Fujitsu Ltd 搭載治具と搭載方法
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP5006252B2 (ja) 2008-05-12 2012-08-22 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP4696140B2 (ja) 2008-05-12 2011-06-08 新光電気工業株式会社 配線基板の製造方法
US20100102457A1 (en) * 2008-10-28 2010-04-29 Topacio Roden R Hybrid Semiconductor Chip Package
JP5577760B2 (ja) 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP5330286B2 (ja) 2010-01-29 2013-10-30 日本特殊陶業株式会社 補強材付き配線基板の製造方法
US20120178219A1 (en) * 2011-01-11 2012-07-12 Nordson Corporation Methods for vacuum assisted underfilling
JP5649490B2 (ja) 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
JP5851211B2 (ja) 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP2014072279A (ja) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd 部品内蔵配線基板の製造方法
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US20150364422A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Fan out wafer level package using silicon bridge
US9704735B2 (en) * 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215472A1 (en) * 2008-06-30 2011-09-08 Qualcomm Incorporated Through Silicon via Bridge Interconnect
US20120161330A1 (en) * 2010-12-22 2012-06-28 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
US20120161316A1 (en) * 2010-12-22 2012-06-28 Javier Soto Gonzalez Substrate with embedded stacked through-silicon via die
US20130214432A1 (en) * 2012-02-17 2013-08-22 Xilinx, Inc. Stacked die assembly
US20140070380A1 (en) * 2012-09-11 2014-03-13 Chia-Pin Chiu Bridge interconnect with air gap in package assembly
US20140117552A1 (en) * 2012-10-31 2014-05-01 Zhiguo Qian X-line routing for dense multi-chip-package interconnects
US20140159850A1 (en) * 2012-12-11 2014-06-12 Mihir K. Roy Inductor formed in substrate
US20140175636A1 (en) * 2012-12-20 2014-06-26 Mihir K. Roy High density interconnect device and method
US20140264791A1 (en) * 2013-03-14 2014-09-18 Mathew J. Manusharow Direct external interconnect for embedded interconnect bridge package

Also Published As

Publication number Publication date
US20170271264A1 (en) 2017-09-21
CN107004661A (zh) 2017-08-01
EP3195355A4 (en) 2018-04-25
KR20200085918A (ko) 2020-07-15
US10468352B2 (en) 2019-11-05
JP6665375B2 (ja) 2020-03-13
WO2016043779A1 (en) 2016-03-24
KR102262178B1 (ko) 2021-06-07
KR102132299B1 (ko) 2020-07-09
KR20170031228A (ko) 2017-03-20
US10446500B2 (en) 2019-10-15
US20190081002A1 (en) 2019-03-14
TW201618266A (zh) 2016-05-16
EP3195355A1 (en) 2017-07-26
EP3195355B1 (en) 2020-11-25
JP2017529691A (ja) 2017-10-05
CN107004661B (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
TWI601258B (zh) 具有嵌入式橋接互連件之半導體封裝
US10304785B2 (en) Package assembly for embedded die and associated techniques and configurations
TWI657557B (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
TWI673843B (zh) 具有後端被動元件的積體電路晶粒及相關方法
US9576909B2 (en) Bumpless die-package interface for bumpless build-up layer (BBUL)
TWI587495B (zh) 關於電容感器（ｃａｐｄｕｃｔｏｒ）組合之技術與組態
US9412625B2 (en) Molded insulator in package assembly
TW201511190A (zh) 包括玻璃防焊層的積體電路封裝組件
TWI614847B (zh) 可縮放之封裝體架構與相關聯技術及組態
TW201730992A (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
JP2018520498A (ja) パッケージオンパッケージのため凹型導電性コンタクトを有する集積回路構造
TW201803073A (zh) 電氣互連橋接技術
TW201705401A (zh) 多層封裝技術
TWI750115B (zh) 帶著具有凹處之中介件的積體電路結構
CN115842002A (zh) 用以将寄主管芯嵌入到衬底中的方法和设备