JP2004104156A - 半導体装置用パッケージ及びその製造方法 - Google Patents
半導体装置用パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2004104156A JP2004104156A JP2003434631A JP2003434631A JP2004104156A JP 2004104156 A JP2004104156 A JP 2004104156A JP 2003434631 A JP2003434631 A JP 2003434631A JP 2003434631 A JP2003434631 A JP 2003434631A JP 2004104156 A JP2004104156 A JP 2004104156A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- package
- conductive adhesive
- wiring pattern
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
【課題】 樹脂基板にヒートシンクを付けた半導体パッケージで、ヒートシンク（
以下、ＨＳ）を接地層或いは電源層として使用する半導体パッケージの製造を簡素化し、製造コストを低減させ、パッケージの配線を容易にする半導体パッケージ及びその製造方法の提供。
【解決手段】 パッケージ本体１０に導電性接着剤２６によりＨＳ２０を一体接着する半導体装置用パッケージにおいて、パッケージ本体１０のＨＳ２０との接着面に配線パターン１２が設けられ、接着面に配線パターン１２とＨＳ２０との接続部位のみが露出する保護皮膜１４を被覆し、ＨＳ２０の表面にパッケージ本体１０と接着する範囲に導電性接着剤２６を塗布し、保護皮膜１４に導電性接着剤２６によりＨＳ２０を接着し、導電性接着剤２６により、保護皮膜１４から露出した配線パターン１２の部位と、ＨＳ２０とが、電気的に接続する。
【選択図】 図１
以下、ＨＳ）を接地層或いは電源層として使用する半導体パッケージの製造を簡素化し、製造コストを低減させ、パッケージの配線を容易にする半導体パッケージ及びその製造方法の提供。
【解決手段】 パッケージ本体１０に導電性接着剤２６によりＨＳ２０を一体接着する半導体装置用パッケージにおいて、パッケージ本体１０のＨＳ２０との接着面に配線パターン１２が設けられ、接着面に配線パターン１２とＨＳ２０との接続部位のみが露出する保護皮膜１４を被覆し、ＨＳ２０の表面にパッケージ本体１０と接着する範囲に導電性接着剤２６を塗布し、保護皮膜１４に導電性接着剤２６によりＨＳ２０を接着し、導電性接着剤２６により、保護皮膜１４から露出した配線パターン１２の部位と、ＨＳ２０とが、電気的に接続する。
【選択図】 図１
Description
本発明はヒートシンク付きの半導体装置用パッケージ及びその製造方法に関する。
ＰＰＧＡ（Plastic Pin Grid Array) 、ＰＢＧＡ(Plastic Ball Grid Array)といったパッケージの本体にプリント基板等の樹脂基板を使用した半導体装置用パッケージで、発熱量の大きなチップを搭載するものでは、パッケージ本体からの熱放散性が劣ることからパッケージの外面にヒートシンクを設けて提供される製品がある。
図２はパッケージの本体に樹脂基板を使用したヒートシンク付きの半導体装置用パッケージの要部を拡大して示す断面図である。１０はパッケージの本体を構成する樹脂基板であり、複数枚のプラスチック基板を積層して形成されている。１２は配線パターン、１４は樹脂基板１０の表面の配線パターン１２を被覆するソルダレジスト、１６は外部接続用のリードピンである。
２０は樹脂基板１０の外面に接着剤層１８により接着した金属製のヒートシンクである。樹脂基板１０の中央部には半導体チップ３０を収納するための収納孔が開口し、半導体チップ３０はヒートシンク２０に導電性接着剤等により接合されて搭載されている。
２０は樹脂基板１０の外面に接着剤層１８により接着した金属製のヒートシンクである。樹脂基板１０の中央部には半導体チップ３０を収納するための収納孔が開口し、半導体チップ３０はヒートシンク２０に導電性接着剤等により接合されて搭載されている。
ヒートシンク２０は半導体チップ３０からの熱放散を促進させるためのもので、樹脂基板１０の配線パターン１２とヒートシンク２０とは通常、接着剤層１８により電気的に絶縁して接着されるが、ヒートシンク２０を接地層あるいは電源層として使用する場合があり、その場合は接地ラインあるいは電源ラインとなる配線パターン１２とヒートシンク２０とを電気的に接続する必要がある。
図２に示す例は、ヒートシンク２０と配線パターン１２とをワイヤボンディングによって電気的に接続した例である。３２がボンディングワイヤである。ヒートシンク２０と配線パターン１２とを電気的に接続する他の方法としては、樹脂基板１０にヒートシンク２０を接着した後、樹脂基板１０とヒートシンク２０を貫通する貫通孔を設け、貫通孔にスルーホールめっきを施してヒートシンク２０と配線パターン１２とを電気的に接続する方法、また、樹脂基板１０をヒートシンク２０に接着した後、樹脂基板１０側からドリル加工によってヒートシンク２０にまで達する接続孔を設け、接続孔に導電性ぺーストを充填して電気的に接続する方法がある。
図３はヒートシンク付きの半導体装置用パッケージを作成する従来法を示す。この方法ではリードピン１６を装着するためのピン装着孔１７を設けた樹脂基板１０とヒートシンク２０とを位置合わせし、電気的絶縁性を有するプリプレグ等の接着性樹脂シート１８ａを介して、加圧および加熱により一体化する。
従来法でヒートシンク２０を接地層あるいは電源層とする場合は、ワイヤボンディング法あるいは樹脂基板１０とヒートシンク２０に貫通孔を設けてスルーホールめっきを施すといった方法によるから、貫通孔を設けて電気的に接続する方法の場合は製造工程が複雑になるという問題があり、ワイヤボンディング法の場合はヒートシンク２０と配線パターン１２とをボンディングするため、半導体チップ３０とボンディングする配線パターンの他にヒートシンク２０とボンディングする配線パターンを設けたり、ヒートシンク２０にワイヤボンディングするための領域を確保したりしなければならない等の制約をうけるという問題点があった。
従来法でヒートシンク２０を接地層あるいは電源層とする場合は、ワイヤボンディング法あるいは樹脂基板１０とヒートシンク２０に貫通孔を設けてスルーホールめっきを施すといった方法によるから、貫通孔を設けて電気的に接続する方法の場合は製造工程が複雑になるという問題があり、ワイヤボンディング法の場合はヒートシンク２０と配線パターン１２とをボンディングするため、半導体チップ３０とボンディングする配線パターンの他にヒートシンク２０とボンディングする配線パターンを設けたり、ヒートシンク２０にワイヤボンディングするための領域を確保したりしなければならない等の制約をうけるという問題点があった。
本発明はこれらの問題点を解消すべくなされたものであり、その目的とするところは、樹脂基板を本体とするヒートシンク付きの半導体パッケージで、ヒートシンクを接地層あるいは電源層として使用する半導体パッケージの製造工程を簡素化し、半導体パッケージの製造コストを効果的に引き下げることを可能にするとともに、パッケージの配線を容易にする半導体パッケージ及びその製造方法を提供するにある。
本発明は上記目的を達成するため次の構成を備える。
すなわち、パッケージ本体に導電性接着剤を介してヒートシンクを一体に接着して成る半導体装置用パッケージにおいて、前記パッケージ本体の前記ヒートシンクとの接着面に配線パターンが設けられると共に、該接着面に配線パターンと前記ヒートシンクとの接続部位のみが露出する保護皮膜が被覆され、前記ヒートシンクの表面には前記パッケージ本体と接着する範囲に前記導電性接着剤が塗布され、該保護皮膜に前記導電性接着剤を介して前記ヒートシンクが接着され、前記導電性接着剤により、前記保護皮膜から露出した配線パターンの部位と、前記ヒートシンクとが、電気的に接続されたことを特徴とする。
すなわち、パッケージ本体に導電性接着剤を介してヒートシンクを一体に接着して成る半導体装置用パッケージにおいて、前記パッケージ本体の前記ヒートシンクとの接着面に配線パターンが設けられると共に、該接着面に配線パターンと前記ヒートシンクとの接続部位のみが露出する保護皮膜が被覆され、前記ヒートシンクの表面には前記パッケージ本体と接着する範囲に前記導電性接着剤が塗布され、該保護皮膜に前記導電性接着剤を介して前記ヒートシンクが接着され、前記導電性接着剤により、前記保護皮膜から露出した配線パターンの部位と、前記ヒートシンクとが、電気的に接続されたことを特徴とする。
また、パッケージ本体とヒートシンクとを接着剤により一体に接着して成る半導体装置用パッケージの製造方法において、前記パッケージ本体の前記ヒートシンクとの接着面に配線パターンを設けると共に、該接着面に配線パターンと前記ヒートシンクとの接続部位のみが露出する保護皮膜を被覆した後、前記ヒートシンク表面の前記パッケージ本体と接着する範囲に前記導電性接着剤を塗布し、該保護皮膜に前記導電性接着剤を介して前記ヒートシンクを接着して、前記導電性接着剤により、前記保護皮膜から露出した配線パターンの部位と、前記ヒートシンクとを電気的に接続することを特徴とする。
本発明に係る半導体パッケージおよび半導体パッケージの製造方法によれば、ヒートシンクと樹脂基板の配線パターンとの電気的接続が容易であり、また樹脂基板とヒートシンクとを接着する操作のみで同時に樹脂基板の配線パターンとヒートシンクとが電気的に接続でき、製造工程を短縮して製造コストを効果的に引き下げることが可能になる。
以下、本発明の好適な実施形態につき添付図面に基づいて説明する。
図１は半導体装置用パッケージの製造方法の実施形態を示す。本実施の形態では、金属製のヒートシンク２０の表面で樹脂基板１０と接着する範囲に導電性接着剤２６を塗布し、樹脂基板１０については、樹脂基板１０に設けた配線パターン１２のうちヒートシンク２０と電気的に接続する部位を露出させて、ソルダレジスト１４等の保護被膜で被覆する。
樹脂基板１０とヒートシンク２０とを位置合わせし、導電性接着剤２６を介して樹脂基板１０とヒートシンク２０とを接着することにより、樹脂基板１０の配線パターン１２とヒートシンク２０とが導電性接着剤２６を介して電気的に接続される。
図１は半導体装置用パッケージの製造方法の実施形態を示す。本実施の形態では、金属製のヒートシンク２０の表面で樹脂基板１０と接着する範囲に導電性接着剤２６を塗布し、樹脂基板１０については、樹脂基板１０に設けた配線パターン１２のうちヒートシンク２０と電気的に接続する部位を露出させて、ソルダレジスト１４等の保護被膜で被覆する。
樹脂基板１０とヒートシンク２０とを位置合わせし、導電性接着剤２６を介して樹脂基板１０とヒートシンク２０とを接着することにより、樹脂基板１０の配線パターン１２とヒートシンク２０とが導電性接着剤２６を介して電気的に接続される。
樹脂基板１０でヒートシンク２０と電気的に接続する配線パターン１２の部位を露出させてソルダレジスト１４で被覆するには、配線パターン１２が形成された樹脂基板１０の表面を感光性ソルダレジストで被覆した後、感光性ソルダレジストを所定のパターンで露光、現像する方法によればよい。なお、外部接続端子としてリードピン１６を使用する場合はピン装着孔１７にソルダレジスト１４がはいり込まないようにして被覆する。
樹脂基板１０とヒートシンク２０とを導電性接着剤２６で接着すると、導電性接着剤２６がソルダレジスト１４が除去された開口部にはいり込み、ヒートシンク２０と配線パターン１２とが電気的に接続されてヒートシンク２０と樹脂基板１０が接着される。
樹脂基板１０とヒートシンク２０とを導電性接着剤２６で接着すると、導電性接着剤２６がソルダレジスト１４が除去された開口部にはいり込み、ヒートシンク２０と配線パターン１２とが電気的に接続されてヒートシンク２０と樹脂基板１０が接着される。
なお、上記実施形態では、外部接続端子としてリードピンを用いる製品について説明したが、外部接続端子はリードピンに限らず、ＰＢＧＡのようなボールバンプを用いるものについても同様に適用することができる。
また、本発明はプリント基板等の樹脂基板をパッケージ本体に用いるものに適用して好適な熱放散性を得ることができ、製造コストを低減させることができるが、パッケージ本体にセラミック回路基板を用いるヒートシンク付きの半導体装置用パッケージに適用することも可能である。
また、本発明はプリント基板等の樹脂基板をパッケージ本体に用いるものに適用して好適な熱放散性を得ることができ、製造コストを低減させることができるが、パッケージ本体にセラミック回路基板を用いるヒートシンク付きの半導体装置用パッケージに適用することも可能である。
１０ 樹脂基板
１２ 配線パターン
１４ ソルダレジスト
１６ リードピン
１７ ピン装着孔
１８ 接着剤層
１８ａ 接着性樹脂シート
２０ ヒートシンク
２６ 導電性接着剤
３０ 半導体チップ
３２ ボンディングワイヤ
１２ 配線パターン
１４ ソルダレジスト
１６ リードピン
１７ ピン装着孔
１８ 接着剤層
１８ａ 接着性樹脂シート
２０ ヒートシンク
２６ 導電性接着剤
３０ 半導体チップ
３２ ボンディングワイヤ
Claims (2)
- パッケージ本体に導電性接着剤を介してヒートシンクを一体に接着して成る半導体装置用パッケージにおいて、
前記パッケージ本体の前記ヒートシンクとの接着面に配線パターンが設けられると共に、該接着面に配線パターンと前記ヒートシンクとの接続部位のみが露出する保護皮膜が被覆され、
前記ヒートシンクの表面には前記パッケージ本体と接着する範囲に前記導電性接着剤が塗布され、
該保護皮膜に前記導電性接着剤を介して前記ヒートシンクが接着され、前記導電性接着剤により、前記保護皮膜から露出した配線パターンの部位と、前記ヒートシンクとが、電気的に接続されたことを特徴とする半導体装置用パッケージ。 - パッケージ本体とヒートシンクとを接着剤により一体に接着して成る半導体装置用パッケージの製造方法において、
前記パッケージ本体の前記ヒートシンクとの接着面に配線パターンを設けると共に、該接着面に配線パターンと前記ヒートシンクとの接続部位のみが露出する保護皮膜を被覆した後、
前記ヒートシンク表面の前記パッケージ本体と接着する範囲に前記導電性接着剤を塗布し、
該保護皮膜に前記導電性接着剤を介して前記ヒートシンクを接着して、前記導電性接着剤により、前記保護皮膜から露出した配線パターンの部位と、前記ヒートシンクとを電気的に接続することを特徴とする半導体装置用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003434631A JP2004104156A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置用パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003434631A JP2004104156A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置用パッケージ及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17118396A Division JP3527589B2 (ja) | 1996-07-01 | 1996-07-01 | 半導体装置用パッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004104156A true JP2004104156A (ja) | 2004-04-02 |
Family
ID=32291305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003434631A Pending JP2004104156A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置用パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004104156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013539220A (ja) * | 2010-10-28 | 2013-10-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヒート・シンクを介した一体型の送電および配電のための方法、３次元ｖｌｓｉ、データ処理システム（集積回路のためのヒート・シンク一体型送電および配電） |
-
2003
- 2003-12-26 JP JP2003434631A patent/JP2004104156A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013539220A (ja) * | 2010-10-28 | 2013-10-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヒート・シンクを介した一体型の送電および配電のための方法、３次元ｖｌｓｉ、データ処理システム（集積回路のためのヒート・シンク一体型送電および配電） |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739588A (en) | Semiconductor device | |
| US6515361B2 (en) | Cavity down ball grid array (CD BGA) package | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US7786567B2 (en) | Substrate for electrical device and methods for making the same | |
| US7399694B2 (en) | Semiconductor device and a manufacturing method of the same | |
| US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
| US20050287700A1 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| JPH10313071A (ja) | 電子部品及び配線基板装置 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JP2004104156A (ja) | 半導体装置用パッケージ及びその製造方法 | |
| KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
| US20040021213A1 (en) | Thermally-enhanced integrated circuit package | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| KR100764164B1 (ko) | 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JP2970595B2 (ja) | Ｂｇａ型半導体装置 | |
| KR20050073678A (ko) | 비지에이 타입 패키지의 제조방법 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2000133745A (ja) | 半導体装置 | |
| JP2006294825A (ja) | 半導体集積回路装置 | |
| TW533518B (en) | Substrate for carrying chip and semiconductor package having the same | |
| TW521408B (en) | Low-pin-count semiconductor chip package structure and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20031226 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |