JPH03274740A - 半導体装置の実装構造及び実装方法 - Google Patents
半導体装置の実装構造及び実装方法Info
- Publication number
- JPH03274740A JPH03274740A JP7323190A JP7323190A JPH03274740A JP H03274740 A JPH03274740 A JP H03274740A JP 7323190 A JP7323190 A JP 7323190A JP 7323190 A JP7323190 A JP 7323190A JP H03274740 A JPH03274740 A JP H03274740A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- external circuit
- anisotropic conductive
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 230000005611 electricity Effects 0.000 claims abstract description 4
- 230000035515 penetration Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 abstract 2
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 210000000078 claw Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は半導体装置を外部回路基板に実装する半導体
装置の実装方法に関するものである。
装置の実装方法に関するものである。
［従来の技術］
第６図は従来の実装例を示す断面図である。図において
、半導体素子１を外部回路基板３に接着剤で取り付け、
半導体素子１の凸状電極であるポンディングパッド２と
これに対応した外部回路基板３の導電パターン４の接続
部位４ａとをワイヤ５で接続し、半導体素子１とその周
辺の導電パターン４とを樹脂６で封止し、半導体素子１
を外部回路基板３に実装していた。
、半導体素子１を外部回路基板３に接着剤で取り付け、
半導体素子１の凸状電極であるポンディングパッド２と
これに対応した外部回路基板３の導電パターン４の接続
部位４ａとをワイヤ５で接続し、半導体素子１とその周
辺の導電パターン４とを樹脂６で封止し、半導体素子１
を外部回路基板３に実装していた。
［発明が解決しようとする課題］
上記のような従来の半導体装置の実装方法では半導体素
子１のポンディングパッド２と外部回路基板３の導電パ
ターン４の接続部位４ａとを接続するのにワイヤ５を用
いて接続しており、ワイヤ５の一本当りの配線時間が約
０．２秒であるため、一つの半導体素子１に対して２０
０本のワイヤ５を配線すると、４０秒の時間を要してい
た。従って、半導体素子１の高集積化に伴い、ボンディ
ングバット２の数が増加すると、ワイヤボンディングに
要する時間が長くなり、実装時間も長くなるという問題
点があった。
子１のポンディングパッド２と外部回路基板３の導電パ
ターン４の接続部位４ａとを接続するのにワイヤ５を用
いて接続しており、ワイヤ５の一本当りの配線時間が約
０．２秒であるため、一つの半導体素子１に対して２０
０本のワイヤ５を配線すると、４０秒の時間を要してい
た。従って、半導体素子１の高集積化に伴い、ボンディ
ングバット２の数が増加すると、ワイヤボンディングに
要する時間が長くなり、実装時間も長くなるという問題
点があった。
更に、半導体素子１の高集積化に伴い、ワイヤ５のボン
ディング装置についても半導体素子１のポンディングパ
ッド２と外部回路基板３の導電パターン４に対する認識
精度をあげる必要があり、そのためボンディング装置の
製作コストも上昇するという問題点があった。
ディング装置についても半導体素子１のポンディングパ
ッド２と外部回路基板３の導電パターン４に対する認識
精度をあげる必要があり、そのためボンディング装置の
製作コストも上昇するという問題点があった。
この発明はかかる問題点を解決するためになさされたも
ので、半導体素子１の高集積化に伴い、そのボンディン
グバット２の数が増えても、実装時間が短かく、しかも
安価な半導体装置の実装が行える半導体装置の実装方法
を得ることを目的とする。
ので、半導体素子１の高集積化に伴い、そのボンディン
グバット２の数が増えても、実装時間が短かく、しかも
安価な半導体装置の実装が行える半導体装置の実装方法
を得ることを目的とする。
［課題を解決するための手段］
この発明に係る半導体装置の実装方法は外部回路基板の
導電パターンの各接続部位に対してその直上に半導体素
子の各凸状電極を位置決めし、外部回路基板と半導体素
子との間に弾性を有する異方性導電コネクタを介装し、
半導体素子を外部回路基板に対して加圧固定手段によっ
て加圧状態に固定し、半導体素子の各凸状電極を異方性
導電コネクタを介して外部回路基板の導電パターンの各
接続部位に接続するようにしたものである。
導電パターンの各接続部位に対してその直上に半導体素
子の各凸状電極を位置決めし、外部回路基板と半導体素
子との間に弾性を有する異方性導電コネクタを介装し、
半導体素子を外部回路基板に対して加圧固定手段によっ
て加圧状態に固定し、半導体素子の各凸状電極を異方性
導電コネクタを介して外部回路基板の導電パターンの各
接続部位に接続するようにしたものである。
［作 用］
この発明においては、外部回路基板の導電パターンの各
接続部位に対して直上に半導体素子の各凸状電極を位置
決めし、外部回路基板と半導体素子との間に弾性を有す
る異方性導電コネクタを介装し、半導体素子を外部回路
基板に対して加圧固定して加圧固定手段によって加圧状
態に固定し、半導体素子の各凸状電極を異方性導電コネ
クタを介して外部回路基板の導電パターンの各接続部位
に接続するようにしたから、加圧固定手段が半導体素子
を外部回路基板に対して加圧状態に固定したときに、半
導体素子の複数の凸状電極と外部回路基板の導電パター
ンの複数の接続部位とが異方性導電コネクタによって同
時に全て接続される。
接続部位に対して直上に半導体素子の各凸状電極を位置
決めし、外部回路基板と半導体素子との間に弾性を有す
る異方性導電コネクタを介装し、半導体素子を外部回路
基板に対して加圧固定して加圧固定手段によって加圧状
態に固定し、半導体素子の各凸状電極を異方性導電コネ
クタを介して外部回路基板の導電パターンの各接続部位
に接続するようにしたから、加圧固定手段が半導体素子
を外部回路基板に対して加圧状態に固定したときに、半
導体素子の複数の凸状電極と外部回路基板の導電パター
ンの複数の接続部位とが異方性導電コネクタによって同
時に全て接続される。
［実施例］
第１図はこの発明の実装例を示す断面図、第２図はこの
発明に用いる異方性導電コネクタを示す断面図、第３図
は半導体素子と異方性導電コネクタと外部回路基板との
関係を示す平面図、第４図は第３図の部分拡大平面図で
ある。図において、従来例と同一の構成は同一符号を付
して重複した構成の説明を省略する。３はガラスエポキ
シ基板のような硬い基板或いはポリイミドフィルムのよ
うなフレキシブルな基板などで構成された外部回路基板
、７は板状の長方形をした異方性導電コネクタで、ラバ
ーなどの弾性を有する板状の絶縁物質８と、絶縁物質８
を厚さ方向に貫通する多数のカーボン入りラバー、金ワ
イヤ等の線状の導電部材９とからなり、厚さ方向即ち貫
通方向にのみ電気を通し、長さ方向には電気を通さない
ように形成されている。この導電部材９の直径は、例え
ば半導体素子１の凸状電極であるポンディングパッド２
の直径を１００ Ｌｌ！ｌとするとｌＯ〜２０１ａ程度
である。
発明に用いる異方性導電コネクタを示す断面図、第３図
は半導体素子と異方性導電コネクタと外部回路基板との
関係を示す平面図、第４図は第３図の部分拡大平面図で
ある。図において、従来例と同一の構成は同一符号を付
して重複した構成の説明を省略する。３はガラスエポキ
シ基板のような硬い基板或いはポリイミドフィルムのよ
うなフレキシブルな基板などで構成された外部回路基板
、７は板状の長方形をした異方性導電コネクタで、ラバ
ーなどの弾性を有する板状の絶縁物質８と、絶縁物質８
を厚さ方向に貫通する多数のカーボン入りラバー、金ワ
イヤ等の線状の導電部材９とからなり、厚さ方向即ち貫
通方向にのみ電気を通し、長さ方向には電気を通さない
ように形成されている。この導電部材９の直径は、例え
ば半導体素子１の凸状電極であるポンディングパッド２
の直径を１００ Ｌｌ！ｌとするとｌＯ〜２０１ａ程度
である。
１０は半導体素子１を外部回路基板３に対して加圧固定
する加圧固定手段で、押え板１１と押え板１１から垂下
する先端に係止爪１２ａを有する係止脚１２とから形成
されている。
する加圧固定手段で、押え板１１と押え板１１から垂下
する先端に係止爪１２ａを有する係止脚１２とから形成
されている。
次に、この発明の半導体装置の実装方法の手順について
説明する。
説明する。
まず、外部回路基板３の導電パターン４の各接続部位４
ａに対してその直上に半導体素子１の各凸状電極２がそ
れぞれ位置するように図示しない位置決め手段によって
位置決めする。このとき、半導体素子１の各凸状電極２
は外部回路基板３の導電パターン４の各接続部位４ａに
対向している。
ａに対してその直上に半導体素子１の各凸状電極２がそ
れぞれ位置するように図示しない位置決め手段によって
位置決めする。このとき、半導体素子１の各凸状電極２
は外部回路基板３の導電パターン４の各接続部位４ａに
対向している。
次に、外部回路基板３と半導体素子１との間に板状の異
方性導電コネクタ８を介装する。しかる後に加圧固定手
段１０によって半導体素子１を外部回路基板３に対して
加圧状態に固定する。
方性導電コネクタ８を介装する。しかる後に加圧固定手
段１０によって半導体素子１を外部回路基板３に対して
加圧状態に固定する。
即ち第１図に示すように、加圧固定手段１ｏの押え根土
１で半導体素子１を押圧し、異方性導電コネクタ７を圧
縮して係止脚１２の先端側を外部回路基板３に設けられ
た係止穴３ａに挿入し、異方性導電コネクタ７の圧縮に
対する反発力で、係止脚１２の係止爪１２ａを外部回路
基板３に係止させて半導体素子１を外部回路基板３に対
して加圧状態に固定する。このとき、半導体素子１の各
凸状電極２と外部回路基板３の導電パターン４の各接続
部位４ａは第４図に示すように異方性導電コネクタ７の
導電部材９と接触している。従って、半導体素子１の各
凸状電極２は異方性導電コネクタ７を介して外部回路基
板３の導電パターン４の各接続部位４ａと接続され、半
導体装置１の外部回路基板３への実装が完了する。
１で半導体素子１を押圧し、異方性導電コネクタ７を圧
縮して係止脚１２の先端側を外部回路基板３に設けられ
た係止穴３ａに挿入し、異方性導電コネクタ７の圧縮に
対する反発力で、係止脚１２の係止爪１２ａを外部回路
基板３に係止させて半導体素子１を外部回路基板３に対
して加圧状態に固定する。このとき、半導体素子１の各
凸状電極２と外部回路基板３の導電パターン４の各接続
部位４ａは第４図に示すように異方性導電コネクタ７の
導電部材９と接触している。従って、半導体素子１の各
凸状電極２は異方性導電コネクタ７を介して外部回路基
板３の導電パターン４の各接続部位４ａと接続され、半
導体装置１の外部回路基板３への実装が完了する。
かかる加圧固定手段ｌＯによる外部回路基板３に対する
半導体素子１の加圧固定時に半導体素子１の複数の凸状
電極２は異方性導電コネクタ７を介して外部回路基板３
の導電パターン４の複数の接続部位４ａに同時に全て接
続されるから、半導体素子１の外部回路基板３に対する
実装時間は短かくなった。しかもワイヤボンディングを
必要としないから、ボンディング装置も不要となり、実
装コストが安価となった。
半導体素子１の加圧固定時に半導体素子１の複数の凸状
電極２は異方性導電コネクタ７を介して外部回路基板３
の導電パターン４の複数の接続部位４ａに同時に全て接
続されるから、半導体素子１の外部回路基板３に対する
実装時間は短かくなった。しかもワイヤボンディングを
必要としないから、ボンディング装置も不要となり、実
装コストが安価となった。
第５図はこの発明のもう一つの実装例を示す断面図であ
る。この実装例では加圧固定手段ＩＯが前述の実装例と
異なり、例えばエポキシ樹脂等の熱硬化性樹脂であるこ
とである。
る。この実装例では加圧固定手段ＩＯが前述の実装例と
異なり、例えばエポキシ樹脂等の熱硬化性樹脂であるこ
とである。
即ち、外部回路基板３と半導体素子１との間に板状の異
方性導電コネクタ７を介装した後、半導体素子１とその
周辺の導電パターン３とを熱硬化性樹脂１０をポツティ
ングし、熱によって硬化させ、樹脂硬化によって半導体
素子１を外部回路基板３に対して加圧状態に固定するも
のである。即ち、熱硬化性樹脂ＩＯは硬化開始時に収縮
し、半導体素子１を外部回路基板３に対して加圧し、異
方性導電コネクタ７を圧縮した状態で硬化するため、加
圧固定手段として機能する。
方性導電コネクタ７を介装した後、半導体素子１とその
周辺の導電パターン３とを熱硬化性樹脂１０をポツティ
ングし、熱によって硬化させ、樹脂硬化によって半導体
素子１を外部回路基板３に対して加圧状態に固定するも
のである。即ち、熱硬化性樹脂ＩＯは硬化開始時に収縮
し、半導体素子１を外部回路基板３に対して加圧し、異
方性導電コネクタ７を圧縮した状態で硬化するため、加
圧固定手段として機能する。
［発明の効果コ
この発明は以上説明したとおり、外部回路基板の導電パ
ターンの各接続部位に対してその直上に半導体素子の各
凸状電極を位置決めし、外部回路基板と半導体素子との
間に弾性を有する異方性導電コネクタを介装し、半導体
素子を外部回路基板に対して加圧固定手段によって加圧
状態に固定し、半導体素子の各凸状電極を異方性導電コ
ネクタを介して外部回路基板の導電パターンの各接続部
位に接続するようにしたので、加圧固定手段が半導体素
子を外部回路基板に対して加圧状態に固定したときに半
導体素子の複数の凸状電極と外部回路基板の導電パター
ンの複数の接続部位とが異方性導電コネクタによって同
時に全て接続されることとなり、半導体素子の外部回路
基板に対する実装時間が短かくなると共にボンディング
装置も不要として実装コストが安価となるという効果を
有する。
ターンの各接続部位に対してその直上に半導体素子の各
凸状電極を位置決めし、外部回路基板と半導体素子との
間に弾性を有する異方性導電コネクタを介装し、半導体
素子を外部回路基板に対して加圧固定手段によって加圧
状態に固定し、半導体素子の各凸状電極を異方性導電コ
ネクタを介して外部回路基板の導電パターンの各接続部
位に接続するようにしたので、加圧固定手段が半導体素
子を外部回路基板に対して加圧状態に固定したときに半
導体素子の複数の凸状電極と外部回路基板の導電パター
ンの複数の接続部位とが異方性導電コネクタによって同
時に全て接続されることとなり、半導体素子の外部回路
基板に対する実装時間が短かくなると共にボンディング
装置も不要として実装コストが安価となるという効果を
有する。
第１図はこの発明の実装例を示す断面図、第２図はこの
発明に用いる異方性導電コネクタを示す断面図、第３図
は半導体素子と異方性導電コネクタと外部回路基板との
関係を示す平面図、第４図は第３図の部分拡大平面図、
第５図はこの発明のもう一つの実装例を示す断面図、第
６図は従来の実装例を示す断面図である。 １・・・半導体素子、２・・・ポンディングパッド（凸
状電極）、３・・・外部回路基板、４・・・導電パター
ン、４ａ・・・接続部位、７・・・異方性導電コネクタ
、８・・・絶縁物質、９・・・導電部材、ｌＯ・・・加
圧固定手段。
発明に用いる異方性導電コネクタを示す断面図、第３図
は半導体素子と異方性導電コネクタと外部回路基板との
関係を示す平面図、第４図は第３図の部分拡大平面図、
第５図はこの発明のもう一つの実装例を示す断面図、第
６図は従来の実装例を示す断面図である。 １・・・半導体素子、２・・・ポンディングパッド（凸
状電極）、３・・・外部回路基板、４・・・導電パター
ン、４ａ・・・接続部位、７・・・異方性導電コネクタ
、８・・・絶縁物質、９・・・導電部材、ｌＯ・・・加
圧固定手段。
Claims (1)
- 外部回路基板の導電パターンの各接続部位に対してそ
の直上に半導体素子の各凸状電極を位置決めし、外部回
路基板と半導体素子との間に弾性を有する板状の絶縁物
質に線状の導電部材を多数貫通させて貫通方向にのみ電
気を通す異方性導電コネクタを介装し、半導体素子を外
部回路基板に対して加圧固定手段によって加圧状態に固
定し、半導体素子の各凸状電極を異方性導電コネクタを
介して外部回路基板の導電パターンの各接続部位に接続
するようにしたことを特徴とする半導体装置の実装方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073231A JP2841663B2 (ja) | 1990-03-26 | 1990-03-26 | 半導体装置の実装構造及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073231A JP2841663B2 (ja) | 1990-03-26 | 1990-03-26 | 半導体装置の実装構造及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03274740A true JPH03274740A (ja) | 1991-12-05 |
| JP2841663B2 JP2841663B2 (ja) | 1998-12-24 |
Family
ID=13512205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2073231A Expired - Fee Related JP2841663B2 (ja) | 1990-03-26 | 1990-03-26 | 半導体装置の実装構造及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841663B2 (ja) |
-
1990
- 1990-03-26 JP JP2073231A patent/JP2841663B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2841663B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337480B2 (ja) | 電気的接続部形成装置 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0682521A (ja) | 電子デバイスの試験方法 | |
| JPH036828A (ja) | 半導体装置 | |
| US20080185717A1 (en) | Semiconductor device including bump electrodes | |
| JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| JPH03274740A (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH11103158A (ja) | プリント配線板へのフリップチップ実装方法および実装構造 | |
| JP3225800B2 (ja) | 半導体装置 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JPH02155257A (ja) | 半導体実装装置 | |
| KR102177853B1 (ko) | 플렉서블 기판에서의 납땜 방법 | |
| JP4342577B2 (ja) | 半導体チップの実装構造 | |
| JPH0379063A (ja) | 半導体装置及びその製造方法 | |
| JPH0583187B2 (ja) | ||
| JPS62281340A (ja) | 接続体 | |
| JP2001326245A (ja) | 半導体装置およびその製造方法 | |
| JP2943912B2 (ja) | 半導体装置及びその製造方法 | |
| US20070295452A1 (en) | Solderless electrical interconnection for electronic package | |
| JPH0429339A (ja) | 半導体装置 | |
| JP3494048B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP3120771B2 (ja) | 半導体集積回路素子及びその実装方法 | |
| JP3191504B2 (ja) | パネルの実装構造 | |
| JPH1145905A (ja) | Ｉｃチップの接点変換構造と該接点変換構造の形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |