JP2698462B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2698462B2 JP2698462B2 JP485790A JP485790A JP2698462B2 JP 2698462 B2 JP2698462 B2 JP 2698462B2 JP 485790 A JP485790 A JP 485790A JP 485790 A JP485790 A JP 485790A JP 2698462 B2 JP2698462 B2 JP 2698462B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- insulating resin
- resin
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体素子、特に挟ピッチ、多端子の半
導体素子を回路基板に実装して半導体装置を製造する半
導体装置の製造方法に関するものである。
導体素子を回路基板に実装して半導体装置を製造する半
導体装置の製造方法に関するものである。
挟ピッチ、多端子の半導体素子を回路基板に実装する
のに適した技術としてマイクロバンプボンディング実装
技術（MBB実装技術）がある。この技術を第３図に示し
た工程図を用いて説明する。第３図（ａ）は突起電極51
を有する半導体素子52である。第３図（ｂ）に示すよう
に、この半導体素子52に光硬化性の絶縁性樹脂53を塗布
する。ついで、第３図（ｃ）に示すように、配線電極54
を有する回路基板55に半導体素子52を搭載し、突起電極
51と配線電極54とを位置合わせする。つぎに、第３図
（ｄ）に示すように、半導体素子52と回路基板55を加圧
治具56を用いて加圧する。この際、突起電極51と配線電
極54の間に存在する絶縁性樹脂53は加圧により周囲に押
し出され、突起電極51と配線電極54は接触し、両者は電
気的に接続する。この状態のまま絶縁性樹脂53にUV線を
照射し、絶縁性樹脂53を硬化させる。絶縁性樹脂53の硬
化後は第３図（ｅ）に示すように、加圧を除去しても半
導体素子52は絶縁性樹脂53により回路基板55に固定され
ており、突起電極51と配線電極54とは接触により電気的
接続は保たれる。
のに適した技術としてマイクロバンプボンディング実装
技術（MBB実装技術）がある。この技術を第３図に示し
た工程図を用いて説明する。第３図（ａ）は突起電極51
を有する半導体素子52である。第３図（ｂ）に示すよう
に、この半導体素子52に光硬化性の絶縁性樹脂53を塗布
する。ついで、第３図（ｃ）に示すように、配線電極54
を有する回路基板55に半導体素子52を搭載し、突起電極
51と配線電極54とを位置合わせする。つぎに、第３図
（ｄ）に示すように、半導体素子52と回路基板55を加圧
治具56を用いて加圧する。この際、突起電極51と配線電
極54の間に存在する絶縁性樹脂53は加圧により周囲に押
し出され、突起電極51と配線電極54は接触し、両者は電
気的に接続する。この状態のまま絶縁性樹脂53にUV線を
照射し、絶縁性樹脂53を硬化させる。絶縁性樹脂53の硬
化後は第３図（ｅ）に示すように、加圧を除去しても半
導体素子52は絶縁性樹脂53により回路基板55に固定され
ており、突起電極51と配線電極54とは接触により電気的
接続は保たれる。
しかしながら、この方法で配線電極52を実装する場
合、半導体素子52や回路基板55の熱膨張係数と絶縁性樹
脂53の熱膨張係数が異なるため、系全体の温度が上昇し
たとき、絶縁性樹脂53と半導体素子52や回路基板55の間
に熱応力が発生し、半導体素子52や回路基板55が破壊す
ることがあった。また、絶縁性樹脂53の熱膨張により、
半導体素子52と回路基板55のギャップが増大し、そのた
め、半導体素子52と回路基板55の電極間の接触が開き、
両者の電気的接続が損なわれるといった問題が生じ、さ
らに、絶縁性樹脂53の硬化の際の収縮力が甚だしい場合
には絶縁性樹脂53の硬化収縮力により半導体素子52や回
路基板55が破壊するといった問題点があった。
合、半導体素子52や回路基板55の熱膨張係数と絶縁性樹
脂53の熱膨張係数が異なるため、系全体の温度が上昇し
たとき、絶縁性樹脂53と半導体素子52や回路基板55の間
に熱応力が発生し、半導体素子52や回路基板55が破壊す
ることがあった。また、絶縁性樹脂53の熱膨張により、
半導体素子52と回路基板55のギャップが増大し、そのた
め、半導体素子52と回路基板55の電極間の接触が開き、
両者の電気的接続が損なわれるといった問題が生じ、さ
らに、絶縁性樹脂53の硬化の際の収縮力が甚だしい場合
には絶縁性樹脂53の硬化収縮力により半導体素子52や回
路基板55が破壊するといった問題点があった。
したがって、この発明の目的は、絶縁性樹脂の熱膨張
係数や収縮応力を低減させ、半導体素子の突起電極と回
路基板の配線電極とを安定した状態で接続できる半導体
装置の製造方法を提供することである。
係数や収縮応力を低減させ、半導体素子の突起電極と回
路基板の配線電極とを安定した状態で接続できる半導体
装置の製造方法を提供することである。
請求項（１）の半導体装置の製造方法は、突起電極を
有する半導体素子に第１の絶縁性樹脂を塗布し、前記半
導体素子の突起電極が存在しない領域に、繊維もしくは
粉体状の絶縁性フィラーを分散させた第２の絶縁性樹脂
を射出して前記第１の絶縁性樹脂を押しのけ、前記半導
体素子の突起電極が回路基板の配線電極に対応するよう
に、前記半導体素子を回路基板上に搭載してこの半導体
素子と前記回路基板を加圧し、加圧した状態で前記第１
および第２の絶縁性樹脂を硬化させた後、加圧を除去し
て前記半導体素子を前記回路基板に電気的に接続するも
のである。
有する半導体素子に第１の絶縁性樹脂を塗布し、前記半
導体素子の突起電極が存在しない領域に、繊維もしくは
粉体状の絶縁性フィラーを分散させた第２の絶縁性樹脂
を射出して前記第１の絶縁性樹脂を押しのけ、前記半導
体素子の突起電極が回路基板の配線電極に対応するよう
に、前記半導体素子を回路基板上に搭載してこの半導体
素子と前記回路基板を加圧し、加圧した状態で前記第１
および第２の絶縁性樹脂を硬化させた後、加圧を除去し
て前記半導体素子を前記回路基板に電気的に接続するも
のである。
請求項（２）の半導体装置の製造方法は、少なくとも
半導体素子の突起電極が存在する領域のみに、第１の絶
縁性樹脂を塗布し、前記半導体素子の突起電極が存在し
ない領域に、繊維もしくは粉体状の絶縁性フィラーを分
散させた第２の絶縁性樹脂を射出し、前記半導体素子の
突起電極が回路基板の配線電極に対応するように、前記
半導体素子を回路基板上に搭載してこの半導体素子と前
記回路基板を加圧し、加圧した状態で前記第１および第
２の絶縁性樹脂を硬化させた後、加圧を除去して前記半
導体素子を前記回路基板に電気的に接続するものであ
る。
半導体素子の突起電極が存在する領域のみに、第１の絶
縁性樹脂を塗布し、前記半導体素子の突起電極が存在し
ない領域に、繊維もしくは粉体状の絶縁性フィラーを分
散させた第２の絶縁性樹脂を射出し、前記半導体素子の
突起電極が回路基板の配線電極に対応するように、前記
半導体素子を回路基板上に搭載してこの半導体素子と前
記回路基板を加圧し、加圧した状態で前記第１および第
２の絶縁性樹脂を硬化させた後、加圧を除去して前記半
導体素子を前記回路基板に電気的に接続するものであ
る。
絶縁性フィラーを絶縁性樹脂中に分散させたので、絶
縁性樹脂の熱膨張係数が低減し、これにより系全体に温
度変化が生じたときに絶縁性樹脂と半導体素子や回路基
板の間に発生する熱応力を低減させることができ、半導
体素子や回路基板の破壊を防ぐ。
縁性樹脂の熱膨張係数が低減し、これにより系全体に温
度変化が生じたときに絶縁性樹脂と半導体素子や回路基
板の間に発生する熱応力を低減させることができ、半導
体素子や回路基板の破壊を防ぐ。
また、絶縁性樹脂の熱膨張量が低減するため、絶縁性
樹脂の熱膨張により半導体素子と回路基板とのギャップ
が開くことを防ぎ、これにより突起電極と配線電極との
接触による電気的接続が開いてしまうことを防ぐ。
樹脂の熱膨張により半導体素子と回路基板とのギャップ
が開くことを防ぎ、これにより突起電極と配線電極との
接触による電気的接続が開いてしまうことを防ぐ。
さらに、絶縁性樹脂が硬化収縮する際に発生する収縮
応力が低減するため、絶縁性樹脂の硬化の際に半導体素
子や回路基板が絶縁性樹脂の収縮応力により破壊される
ことを防ぐ。
応力が低減するため、絶縁性樹脂の硬化の際に半導体素
子や回路基板が絶縁性樹脂の収縮応力により破壊される
ことを防ぐ。
請求項（２）においては、絶縁性フィラーが突起電極
と配線電極の間に介在して接触不良が生じるのを確実に
回避できる。
と配線電極の間に介在して接触不良が生じるのを確実に
回避できる。
この発明の一実施例を第１図に示した工程図に基づい
て説明する。第１図（ａ）に示すように、半導体素子１
は周囲縁に突起電極２を有する。この突起電極２はAuか
らなり、フォトリソグラフィ等の技術を用いたAuメッキ
により半導体素子１の電極上にあらかじめ形成してお
く。この半導体素子１に、第１図（ｂ）に示すように、
光硬化性の第１の絶縁性樹脂３を塗布する。この第１の
絶縁性樹脂３としては、エポキシ系樹脂、アクリル系樹
脂等を用いる。ついで、第１図（ｃ）に示すように、第
１の絶縁性樹脂３に粉体状もしくは繊維状の絶縁性フィ
ラー４を分散させた第２の絶縁性樹脂５を、半導体素子
１の突起電極２が存在しない領域に、１回目に塗布した
第１の絶縁性樹脂３の上から射出する。この際、第１の
絶縁性樹脂３の量と射出する第２の絶縁性樹脂５の量と
その圧力とを制御することにより、第１の絶縁性樹脂３
は突起電極２を設けた周囲縁に押し出され、突起電極２
と配線電極７のコンタクト部以外の領域にのみ第２の絶
縁性樹脂５層を形成させることができる（第１図（ｄ）
参照）。絶縁性フィラー４としては、SiO2やAl2O3等を
用いる。ついで、第１図（ｅ）に示すように、配線電極
７を有する回路基板６に半導体素子１を搭載し、突起電
極２と配線電極７とを位置合わせする。回路基板６のベ
ースとなる絶縁性基板８はガラス、セラミック等からな
り、配線電極７はAu、Al等からなる。つぎに、第１図
（ｆ）に示すように、半導体素子１と回路基板６を加圧
治具９を用いて加圧する。この際、突起電極２と配線電
極７との間に存在する第１の絶縁性樹脂３は加圧により
周囲に押し出され、突起電極２と配線電極７は接触し、
両者は電気的に接続する。また、絶縁性フィラー４は突
起電極２の存在する領域に分散されていないので突起電
極２と配線電極７の間に挟まれることはなく、接触不良
となることはない。そして、この局所的に成分の異なる
絶縁性樹脂５′にUV線を照射し、絶縁性樹脂５′を硬化
させる。このとき、回路基板６の絶縁性基板８がガラス
等の光透過性の物質である場合は、回路基板６側からUV
線（UV1）を照射し、セラミック等の光透過性の物質で
ある場合は、半導体素子１の側面からUV線（UV2）を照
射する。また、絶縁性樹脂５′の硬化の際に発生する収
縮応力が大きな場合でも、絶縁性樹脂５′中に含浸させ
た絶縁性フィラー４により、樹脂層で発生する収縮応力
は小さく抑えることができるので、絶縁性樹脂５′の収
縮応力により半導体素子１や回路基板６が破壊されるこ
とはない。絶縁性樹脂５′の硬化後は、第１図（ｇ）に
示すように、加圧を除去する。このとき半導体素子１は
絶縁性樹脂５′により回路基板６に固定されており、突
起電極２と配線電極７との電気的接続は保たれる。
て説明する。第１図（ａ）に示すように、半導体素子１
は周囲縁に突起電極２を有する。この突起電極２はAuか
らなり、フォトリソグラフィ等の技術を用いたAuメッキ
により半導体素子１の電極上にあらかじめ形成してお
く。この半導体素子１に、第１図（ｂ）に示すように、
光硬化性の第１の絶縁性樹脂３を塗布する。この第１の
絶縁性樹脂３としては、エポキシ系樹脂、アクリル系樹
脂等を用いる。ついで、第１図（ｃ）に示すように、第
１の絶縁性樹脂３に粉体状もしくは繊維状の絶縁性フィ
ラー４を分散させた第２の絶縁性樹脂５を、半導体素子
１の突起電極２が存在しない領域に、１回目に塗布した
第１の絶縁性樹脂３の上から射出する。この際、第１の
絶縁性樹脂３の量と射出する第２の絶縁性樹脂５の量と
その圧力とを制御することにより、第１の絶縁性樹脂３
は突起電極２を設けた周囲縁に押し出され、突起電極２
と配線電極７のコンタクト部以外の領域にのみ第２の絶
縁性樹脂５層を形成させることができる（第１図（ｄ）
参照）。絶縁性フィラー４としては、SiO2やAl2O3等を
用いる。ついで、第１図（ｅ）に示すように、配線電極
７を有する回路基板６に半導体素子１を搭載し、突起電
極２と配線電極７とを位置合わせする。回路基板６のベ
ースとなる絶縁性基板８はガラス、セラミック等からな
り、配線電極７はAu、Al等からなる。つぎに、第１図
（ｆ）に示すように、半導体素子１と回路基板６を加圧
治具９を用いて加圧する。この際、突起電極２と配線電
極７との間に存在する第１の絶縁性樹脂３は加圧により
周囲に押し出され、突起電極２と配線電極７は接触し、
両者は電気的に接続する。また、絶縁性フィラー４は突
起電極２の存在する領域に分散されていないので突起電
極２と配線電極７の間に挟まれることはなく、接触不良
となることはない。そして、この局所的に成分の異なる
絶縁性樹脂５′にUV線を照射し、絶縁性樹脂５′を硬化
させる。このとき、回路基板６の絶縁性基板８がガラス
等の光透過性の物質である場合は、回路基板６側からUV
線（UV1）を照射し、セラミック等の光透過性の物質で
ある場合は、半導体素子１の側面からUV線（UV2）を照
射する。また、絶縁性樹脂５′の硬化の際に発生する収
縮応力が大きな場合でも、絶縁性樹脂５′中に含浸させ
た絶縁性フィラー４により、樹脂層で発生する収縮応力
は小さく抑えることができるので、絶縁性樹脂５′の収
縮応力により半導体素子１や回路基板６が破壊されるこ
とはない。絶縁性樹脂５′の硬化後は、第１図（ｇ）に
示すように、加圧を除去する。このとき半導体素子１は
絶縁性樹脂５′により回路基板６に固定されており、突
起電極２と配線電極７との電気的接続は保たれる。
第２図は別の工程図である。即ち、１回目に塗布する
第１の絶縁性樹脂３を、半導体素子１の突起電極２のみ
に限定して塗布し（第２図（ａ）参照）、絶縁性フィラ
ー４を含有した第２の絶縁性樹脂５を、半導体素子１の
突起電極２が存在しない領域に限定して射出し（第２図
（ｂ）参照）、第１図（ｄ）と同様の局所的に成分の異
なる絶縁性樹脂５′を半導体素子１上に形成している
（第２図（ｃ）参照）。この後の工程は第１図（ｅ）〜
（ｆ）と同様である。
第１の絶縁性樹脂３を、半導体素子１の突起電極２のみ
に限定して塗布し（第２図（ａ）参照）、絶縁性フィラ
ー４を含有した第２の絶縁性樹脂５を、半導体素子１の
突起電極２が存在しない領域に限定して射出し（第２図
（ｂ）参照）、第１図（ｄ）と同様の局所的に成分の異
なる絶縁性樹脂５′を半導体素子１上に形成している
（第２図（ｃ）参照）。この後の工程は第１図（ｅ）〜
（ｆ）と同様である。
こうして形成した半導体装置は、絶縁性樹脂５′中に
分散させた絶縁性フィラー４により樹脂層の熱膨張係数
が低く抑えられているので、系全体に熱的ストレスが生
じた場合でも、半導体素子１や回路基板６が破壊するこ
とはない。また、樹脂層の熱膨張により半導体素子１と
回路基板６のギャップが開いて突起電極２と配線電極５
との電気的接続が損なわれることはない。また、第２図
の実施例では、絶縁性フィラー４が突起電極２と配線電
極７の間に介在する虞が全くないので、電極の接続が阻
害されることはない。
分散させた絶縁性フィラー４により樹脂層の熱膨張係数
が低く抑えられているので、系全体に熱的ストレスが生
じた場合でも、半導体素子１や回路基板６が破壊するこ
とはない。また、樹脂層の熱膨張により半導体素子１と
回路基板６のギャップが開いて突起電極２と配線電極５
との電気的接続が損なわれることはない。また、第２図
の実施例では、絶縁性フィラー４が突起電極２と配線電
極７の間に介在する虞が全くないので、電極の接続が阻
害されることはない。
絶縁性フィラーを絶縁性樹脂中に含浸させることによ
り、絶縁性樹脂の熱膨張係数を小さく抑えることができ
系全体に温度変化が生じたときに、熱応力により半導体
素子や回路基板が破壊されることはない。
り、絶縁性樹脂の熱膨張係数を小さく抑えることができ
系全体に温度変化が生じたときに、熱応力により半導体
素子や回路基板が破壊されることはない。
また、絶縁性樹脂の熱膨張により半導体素子と回路基
板のギャップが開いて突起電極と配線電極の電気的接続
が損なわれることはない。
板のギャップが開いて突起電極と配線電極の電気的接続
が損なわれることはない。
さらに、絶縁性樹脂の硬化の際に発生する収縮応力を
小さく抑えることができ、収縮応力により半導体素子や
回路基板が破壊されることを防止できる。
小さく抑えることができ、収縮応力により半導体素子や
回路基板が破壊されることを防止できる。
請求項（２）では、突起電極と配線電極のコンタクト
部に絶縁性フィラーが介在する虞が全くないので、突起
電極と配線電極の電気的接続が阻害されることがない。
部に絶縁性フィラーが介在する虞が全くないので、突起
電極と配線電極の電気的接続が阻害されることがない。
第１図はこの発明の一実施例の半導体装置の製造方法の
工程図、第２図は別の実施例の工程図、第３図は従来例
の工程図である。 １…半導体素子、２…突起電極、３…第１の絶縁性樹
脂、４…絶縁性フィラー、５…第２の絶縁性樹脂、６…
回路基板、７…配線電極
工程図、第２図は別の実施例の工程図、第３図は従来例
の工程図である。 １…半導体素子、２…突起電極、３…第１の絶縁性樹
脂、４…絶縁性フィラー、５…第２の絶縁性樹脂、６…
回路基板、７…配線電極
Claims (2)
- 【請求項１】突起電極を有する半導体素子に第１の絶縁
性樹脂を塗布し、前記半導体素子の突起電極が存在しな
い領域に、繊維もしくは粉体状の絶縁性フィラーを分散
させた第２の絶縁性樹脂を射出して前記第１の絶縁性樹
脂を押しのけ、前記半導体素子の突起電極が回路基板の
配線電極に対応するように、前記半導体素子を回路基板
上に搭載してこの半導体素子と前記回路基板を加圧し、
加圧した状態で前記第１および第２の絶縁性樹脂を硬化
させた後、加圧を除去して前記半導体素子を前記回路基
板に電気的に接続することを特徴とする半導体装置の製
造方法。 - 【請求項２】少なくとも半導体素子の突起電極が存在す
る領域のみに、第１の絶縁性樹脂を塗布し、前記半導体
素子の突起電極が存在しない領域に、繊維もしくは粉体
状の絶縁性フィラーを分散させた第２の絶縁性樹脂を射
出し、前記半導体素子の突起電極が回路基板の配線電極
に対応するように、前記半導体素子を回路基板上に搭載
してこの半導体素子と前記回路基板を加圧し、加圧した
状態で前記第１および第２の絶縁性樹脂を硬化させた
後、加圧を除去して前記半導体素子を前記回路基板に電
気的に接続することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP485790A JP2698462B2 (ja) | 1990-01-12 | 1990-01-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP485790A JP2698462B2 (ja) | 1990-01-12 | 1990-01-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209840A JPH03209840A (ja) | 1991-09-12 |
| JP2698462B2 true JP2698462B2 (ja) | 1998-01-19 |
Family
ID=11595349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP485790A Expired - Fee Related JP2698462B2 (ja) | 1990-01-12 | 1990-01-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2698462B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4242408C2 (de) * | 1991-12-11 | 1998-02-26 | Mitsubishi Electric Corp | Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil |
| FR2709871B1 (fr) * | 1993-09-06 | 1995-10-13 | Commissariat Energie Atomique | Procédé d'assemblage de composants par hybridation et collage. |
| US5543585A (en) * | 1994-02-02 | 1996-08-06 | International Business Machines Corporation | Direct chip attachment (DCA) with electrically conductive adhesives |
| JPH0837190A (ja) * | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置 |
| JP3284262B2 (ja) | 1996-09-05 | 2002-05-20 | セイコーエプソン株式会社 | 液晶表示装置及びそれを用いた電子機器 |
| JP2848357B2 (ja) * | 1996-10-02 | 1999-01-20 | 日本電気株式会社 | 半導体装置の実装方法およびその実装構造 |
| FR2803435A1 (fr) * | 1999-12-30 | 2001-07-06 | Schlumberger Systems & Service | Procede de montage en flip-chip de circuits integres sur des circuits electriques |
-
1990
- 1990-01-12 JP JP485790A patent/JP2698462B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03209840A (ja) | 1991-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05175280A (ja) | 半導体装置の実装構造および実装方法 | |
| JPH0541404A (ja) | 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 | |
| JP2698462B2 (ja) | 半導体装置の製造方法 | |
| JPH01160028A (ja) | 電極の接続方法 | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPH036828A (ja) | 半導体装置 | |
| JP2744476B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07226569A (ja) | 回路基板並びに電極接続体及びその製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JP2655768B2 (ja) | 接着剤及びそれを用いた実装構造 | |
| JPH0379063A (ja) | 半導体装置及びその製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH06139824A (ja) | 異方導電フィルム | |
| JPH0558660B2 (ja) | ||
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JPH0541408A (ja) | 接着方法 | |
| JPH01160029A (ja) | 半導体装置 | |
| JP2558512B2 (ja) | 半導体装置 | |
| JP2616471B2 (ja) | 半導体素子の実装方法 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JPH0583187B2 (ja) | ||
| JP3767769B2 (ja) | 半導体チップの実装方法 | |
| JPH10163230A (ja) | 半導体実装方法 | |
| JPH11167092A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |