JPH0541404A - 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 - Google Patents

熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法

Info

Publication number
JPH0541404A
JPH0541404A JP3221010A JP22101091A JPH0541404A JP H0541404 A JPH0541404 A JP H0541404A JP 3221010 A JP3221010 A JP 3221010A JP 22101091 A JP22101091 A JP 22101091A JP H0541404 A JPH0541404 A JP H0541404A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin sheet
thermosetting resin
circuit board
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3221010A
Other languages
English (en)
Other versions
JP3225062B2 (ja
Inventor
Minoru Hirai
稔 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP22101091A priority Critical patent/JP3225062B2/ja
Priority to US07/924,703 priority patent/US5210938A/en
Publication of JPH0541404A publication Critical patent/JPH0541404A/ja
Application granted granted Critical
Publication of JP3225062B2 publication Critical patent/JP3225062B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0125—Shrinkable, e.g. heat-shrinkable polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】半導体素子と回路基板の実装の際、熱硬化性樹
脂シートの接着面積が小さくても、収縮力が大きく、接
触不良のない実装方法を提供する。 【構成】回路基板11の配線パターン13以外の部分に、熱
収縮性粒子21を分散含有させた熱硬化性樹脂シート20を
接着し、半導体素子10上のバンプ12と配線パターン13の
位置合わせを行なう。その後、樹脂シート20を硬化させ
る工程と収縮させる工程を施す。 【効果】熱収縮性粒子21の含有により収縮力が増加する
ため、半導体素子10上のバンプ数が増えても１バンプ当
たりに作用する収縮力が小さくなるようなことがなく、
バンプ12と配線パターン13の良好な押圧状態が維持で
き、実装の信頼性が向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の半導体素子
のフェイスダウン方式の実装方法に関するものである。
【０００２】
【従来の技術】ＳｉやＧａＡｓを材料に用いた半導体素
子を回路基板に実装する方法として、フリップチップ法
がある。これは、突起電極（以下「バンプ」と云う）が
形成された半導体素子をフェイスダウン方式で、回路基
板に接続する方法である。
【０００３】図１に、従来例を示す。同図は、半導体素
子10を回路基板11に実装した状態の断面図である。ここ
で、12は半導体素子10上にハンダや金などで形成された
バンプであり、回路基板11上のＩＴＯ（Indium Tin Oxi
de）膜などで形成された配線パターン13と接続される。
14は半導体素子10と回路基板11を固定するための熱硬化
性樹脂シートである。この熱硬化性樹脂シート14は、加
熱により硬化し、その硬化に伴なう体積収縮によって、
半導体素子10と回路基板11を固定している。
【０００４】上述の実装方法の手順は、まず回路基板11
上に２５μｍ程度の厚みの熱硬化性樹脂シート14を接着
する。続いて、半導体素子10をフェイスダウンで、バン
プ12と回路基板11上の配線パターン13の位置合わせを行
ないながら配置する。その後、加熱加圧装置（不図示）
により、バンプ12と配線パターン13を押圧した状態を保
ちつつ、熱硬化性樹脂シート14を硬化させる。
【０００５】
【発明が解決しようとする課題】上述のように、熱硬化
性樹脂シート14の硬化時の体積収縮力を利用して、半導
体素子10上のバンプ12と回路基板11上の配線パターン13
を圧接するような場合、熱硬化性樹脂シート14は、通
常、半導体素子10の中心に存し、その部分のみでバンプ
12と配線パターン13の押圧状態を維持することになる。
しかしながら、熱硬化性樹脂シート14の貼付面積に対し
てバンプ数が多くなったときには、１バンプ当たりに作
用する樹脂の収縮力が小さくなってしまい、バンプ12と
配線パターン13の良好な押圧状態を維持できなくなる。
これにより、接続不良が発生するという問題が生じてい
た。本発明は、このような問題を解決し、熱硬化性樹脂
シートの接着面積が小さくても収縮力が大きく、バンプ
と配線パターン間で接触不良等が生じない実装方法を提
供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の実装方法は、半導体素子と回路基板の接続
を行なう実装方法であって、前記半導体素子上に形成さ
れたバンプと、前記回路基板上に形成された前記バンプ
と対向する配線パターンとを位置合わせし、前記半導体
素子と前記回路基板との間に、前記バンプと同程度の厚
みを持ち熱収縮性粒子を含有した熱硬化性樹脂シートを
介し、前記熱硬化性樹脂シートの硬化及び収縮を行なっ
ている。また、前記熱収縮性粒子の収縮温度は、前記熱
硬化性樹脂シートの硬化温度より高くなっており、前記
熱硬化性樹脂シートは、前記バンプと前記配線パターン
の間にない。
【０００７】
【作用】このようにすると、半導体素子と回路基板の実
装の際、従来の熱硬化性樹脂シートの収縮力に、熱収縮
性粒子による収縮力が加わるので、シートとしての収縮
力が増す。従って、半導体素子のバンプと回路基板の配
線パターン間で接触不良が生じず、実装の信頼性の向上
が図れる。
【０００８】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。図２に、本発明を実施した実装構造を示す。
ここで使用されているシート20は、熱硬化性樹脂シート
に熱収縮性粒子21を含有したもので、例えば、従来から
用いられているエポキシ樹脂に直径５〜２０μｍのＰＶ
Ｃ（ポリビニルクロライド：塩化ビニル）の粒子を分散
含有したものである。エポキシ樹脂が最大５％程度の体
積収縮率であるのに対し、ＰＶＣは最大５０％の体積収
縮率を有している。この約１０倍の体積収縮率を、厚さ
方向のみで考えると、約 ２.１５倍となる。即ち、熱収
縮性粒子としてＰＶＣを体積比１０％で添加すると、樹
脂シートとしては約２０％収縮力が増加することにな
り、同一形状のシートの場合、バンプ数を２０％増加さ
せても、従来のバンプと配線パターンの押圧状態が維持
できることになる。
【０００９】図２に戻って、本発明の実装方法を用い
た、半導体素子10と回路基板11の実装について説明す
る。まず、回路基板11の配線パターン13以外の部分に、
厚さ２０〜２５μｍのＰＶＣを含有したエポキシ樹脂シ
ート20を仮接着する。続いて、半導体素子10上に形成さ
れたバンプ12と、回路基板11上に形成された配線パター
ン13とを位置合わせして、半導体素子10をフェイスダウ
ンで配置する。次に、加熱加圧装置（不図示）により、
半導体素子10の裏面より加熱加圧する。ここでは、温度
は６０〜８０゜ｃ、圧力は６０〜８０ｇ／バンプ、時間
は３０〜６０秒としている。樹脂シート20に含有されて
いる熱収縮性粒子21（ＰＶＣ）は約１００゜ｃで収縮を
開始するため、この加熱加圧時には、エポキシ樹脂の硬
化のみで熱収縮性粒子21（ＰＶＣ）の収縮は生じない。
その後、半導体素子10が接続された回路基板11を１２０
゜ｃのオーブン中に１〜２分投入し、熱収縮性粒子21
（ＰＶＣ）を収縮させて、実装を完了させる。図２で
は、バンプ数が同じである図１の場合と較べ、半導体素
子10のバンプ12と回路基板11上の配線パターン13との接
触の強度が違う。図２の方が圧接された状態であり、よ
り強度が大きい。従って、バンプ数が増加しても、バン
プと配線パターンの押圧状態は良好である。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
半導体素子と回路基板の実装の際、熱硬化性樹脂シート
に熱収縮性粒子を含有させることによって、その収縮力
を増加させることができる。従って、半導体素子のバン
プ数が増えても１バンプ当たりに作用する樹脂シートの
収縮力が小さくならず、接触不良等が生じることがない
ので、実装の信頼性が向上する。
【図面の簡単な説明】
【図１】 従来の実装構造を説明するための図。
【図２】 本発明を実施した実装構造を示す図。
【符号の説明】
10 半導体素子 11 回路基板 12 バンプ 13 配線パターン 14 熱硬化性樹脂シート 20 熱収縮性粒子を含有させた熱硬化性樹脂シート 21 熱収縮性粒子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月５日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 熱硬化性樹脂シート及びそれを用
いた半導体素子の実装方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】上述のように、熱硬化
性樹脂シート14の硬化時の体積収縮力を利用して、半導
体素子10上のバンプ12と回路基板11上の配線パターン13
を圧接するような場合、熱硬化性樹脂シート14は、通
常、半導体素子10の中心に存し、その部分のみでバンプ
12と配線パターン13の押圧状態を維持することになる。
しかしながら、熱硬化性樹脂シート14の貼付面積に対し
てバンプ数が多くなったときには、１バンプ当たりに作
用する樹脂の収縮力が小さくなってしまい、バンプ12と
配線パターン13の良好な押圧状態を維持できなくなる。
これにより、接続不良が発生するという問題が生じてい
た。本発明は、このような問題を解決し、接着面積が小
さくても収縮力が大きく、バンプと配線パターン間で接
触不良等が生じない熱硬化性樹脂シート及びそれを用い
た実装方法を提供することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の熱硬化性樹脂シートは、半導体素子と回路
基板の接続を行なうとき使用する熱硬化性樹脂シートで
あって、熱収縮性粒子を含有している。そして、前記熱
収縮性粒子の収縮温度が、前記熱硬化性樹脂シート本体
の硬化温度より高くなっている。また、本発明の実装方
法は、半導体素子と回路基板の接続を行なう実装方法で
あって、前記半導体素子上に形成されたバンプと、前記
回路基板上に形成された前記バンプと対向する配線パタ
ーンとを位置合わせし、前記半導体素子と前記回路回路
基板との間に、前記バンプと同程度の厚みを持ち熱収縮
性粒子を含有した熱硬化性樹脂シートを介し、前記熱硬
化性樹脂シートの硬化及び収縮を行なっている。そし
て、前記熱硬化性樹脂シートは、前記バンプと前記配線
パターンの間にない。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と回路基板の接続を行なう実
    装方法であって、 前記半導体素子上に形成された突起電極と、前記回路基
    板上に形成された前記突起電極と対向する配線パターン
    とを位置合わせし、 前記半導体素子と前記回路基板との間に、前記突起電極
    と同程度の厚みを持ち熱収縮性粒子を含有した熱硬化性
    樹脂シートを介し、前記熱硬化性樹脂シートの硬化及び
    収縮を行なうことを特徴とする半導体素子の実装方法。
  2. 【請求項２】 前記熱収縮性粒子の収縮温度が、前記熱
    硬化性樹脂シートの硬化温度より高いことを特徴とする
    請求項１に記載の半導体素子の実装方法。
  3. 【請求項３】 前記熱硬化性樹脂シートが、前記突起電
    極と前記配線パターンの間にないことを特徴とする請求
    項１に記載の半導体素子の実装方法。
JP22101091A 1991-08-05 1991-08-05 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 Expired - Fee Related JP3225062B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22101091A JP3225062B2 (ja) 1991-08-05 1991-08-05 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
US07/924,703 US5210938A (en) 1991-08-05 1992-08-04 Method of assembling an electronic part device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22101091A JP3225062B2 (ja) 1991-08-05 1991-08-05 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JPH0541404A true JPH0541404A (ja) 1993-02-19
JP3225062B2 JP3225062B2 (ja) 2001-11-05

Family

ID=16760066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22101091A Expired - Fee Related JP3225062B2 (ja) 1991-08-05 1991-08-05 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法

Country Status (2)

Country Link
US (1) US5210938A (ja)
JP (1) JP3225062B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846853A (en) * 1991-12-11 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Process for bonding circuit substrates using conductive particles and back side exposure
JP2000114786A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd Ｉｃチップ実装機
US6076284A (en) * 1994-03-18 2000-06-20 Ballet Makers, Inc. Shoe with split sole and mid-section reinforcement
JP4958363B2 (ja) * 2000-03-10 2012-06-20 スタッツ・チップパック・インコーポレイテッド パッケージング構造及び方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5820716A (en) 1993-11-05 1998-10-13 Micron Technology, Inc. Method for surface mounting electrical components to a substrate
US5639011A (en) * 1995-02-02 1997-06-17 Jacks; David C. Attaching components and reworking circuit boards
US6651320B1 (en) 1997-10-02 2003-11-25 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor element to circuit board
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6243944B1 (en) * 1997-12-08 2001-06-12 Unisys Corporation Residue-free method of assembling and disassembling a pressed joint with low thermal resistance
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US6815252B2 (en) 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
DE10204959A1 (de) * 2002-02-06 2003-08-14 Endress & Hauser Gmbh & Co Kg Leiterplatte mit einem Bauteil
JP4928172B2 (ja) * 2006-06-15 2012-05-09 株式会社クボタ モーア
CN101141027B (zh) * 2007-09-20 2012-02-29 友达光电（苏州）有限公司 平面显示器基板的电路连接结构与其连接方法
US10104772B2 (en) * 2014-08-19 2018-10-16 International Business Machines Incorporated Metallized particle interconnect with solder components
JP6753725B2 (ja) * 2016-08-08 2020-09-09 株式会社フジクラ 実装体
CN112786555A (zh) * 2021-01-12 2021-05-11 杰群电子科技（东莞）有限公司 一种功率模块封装结构及功率模块制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105774A (en) * 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
DE3675734D1 (de) * 1985-09-30 1991-01-03 Siemens Ag Bauelement fuer die oberflaechenmontage und verfahren zur befestigung eines bauelements fuer die oberflaechenmontage.
US4774634A (en) * 1986-01-21 1988-09-27 Key Tronic Corporation Printed circuit board assembly
US5162613A (en) * 1991-07-01 1992-11-10 At&T Bell Laboratories Integrated circuit interconnection technique

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846853A (en) * 1991-12-11 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Process for bonding circuit substrates using conductive particles and back side exposure
US6076284A (en) * 1994-03-18 2000-06-20 Ballet Makers, Inc. Shoe with split sole and mid-section reinforcement
JP2000114786A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd Ｉｃチップ実装機
JP4958363B2 (ja) * 2000-03-10 2012-06-20 スタッツ・チップパック・インコーポレイテッド パッケージング構造及び方法
US9312150B2 (en) 2000-03-10 2016-04-12 Stats Chippac, Ltd. Semiconductor device and method of forming a metallurgical interconnection between a chip and a substrate in a flip chip package

Also Published As

Publication number Publication date
JP3225062B2 (ja) 2001-11-05
US5210938A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
JPH0541404A (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JP2596960B2 (ja) 接続構造
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
US5670826A (en) Method for mounting a semiconductor device on a circuit board using a conductive adhesive and a thermosetting resin, and a circuit board with a semiconductor device mounted thereon using the method
JP2891184B2 (ja) 半導体装置及びその製造方法
KR19990082715A (ko) 반도체장치
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JPH03225934A (ja) 半導体集積回路素子の接続方法
JPH0521519A (ja) 半導体装置
JP2655768B2 (ja) 接着剤及びそれを用いた実装構造
JPH0661304A (ja) 半導体素子のボンディング方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH0774446A (ja) プリント配線板の接続構造
JP2721790B2 (ja) 半導体装置の封止方法
JPH07249732A (ja) 半導体素子の接合方法
JPH02103944A (ja) 半導体チップの実装方法
JP2548891B2 (ja) 半導体装置の実装方法とその実装体
JPH03222339A (ja) 半導体装置の接続方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JPH08139138A (ja) 電子部品の接続方法
JP2721789B2 (ja) 半導体装置の封止方法
JP3145892B2 (ja) 樹脂封止型半導体装置
JP2523641B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees